JP4359657B2 - 薄膜基板を処理するための方法 - Google Patents

薄膜基板を処理するための方法 Download PDF

Info

Publication number
JP4359657B2
JP4359657B2 JP2006508027A JP2006508027A JP4359657B2 JP 4359657 B2 JP4359657 B2 JP 4359657B2 JP 2006508027 A JP2006508027 A JP 2006508027A JP 2006508027 A JP2006508027 A JP 2006508027A JP 4359657 B2 JP4359657 B2 JP 4359657B2
Authority
JP
Japan
Prior art keywords
thin film
film substrate
vias
real
nanotracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508027A
Other languages
English (en)
Other versions
JP2007529101A (ja
Inventor
イェラン エーバルド マルタン、ハンス
アンデシュ ヨルト、クラス
ペーター エリック リンドベルク、ミカエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jondetech AB
Original Assignee
Jondetech AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jondetech AB filed Critical Jondetech AB
Publication of JP2007529101A publication Critical patent/JP2007529101A/ja
Application granted granted Critical
Publication of JP4359657B2 publication Critical patent/JP4359657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2211/00Thermometers based on nanotechnology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/092Particle beam, e.g. using an electron beam or an ion beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Description

本発明は、包括的には、複数の工程又は処理ステップにおいて処理され、この処理によって、1つ又は複数のプリント回路基板又はプリント回路カードを製造できるようにする薄膜基板に関する。
本特許出願では、薄膜基板は、厚みが500μmよりも薄い基板を覆うためのものである。
プリント回路カードという表現は主に又は第1には、以下に説明される態様で処理される単一の薄膜基板を意図しているが、第2には、複数のそのように処理された薄膜基板を結合し、それにより、多層プリント回路カードを設けることができるようにすることも妨げられず、その場合には、本発明によって与えられる記載又は助言に従って処理されるプリント回路カードは、そのような層構造に関連する表面の最も外側に被着できることが好都合である。
薄膜基板を用いることにより、フレキシブルプリント回路カードを製造できるようになり、その場合、層の数及び個々の層の厚みを選択することによってフレキシビリティが低下する。
ステップ、手段又は目的を簡単にするために、これ以降の説明は、1つの薄膜基板上に形成される単一のフレキシブルプリント回路カードの説明だけに限定されるであろう。
このようにして製造される上記フレキシブルプリント回路カードはそれぞれ、薄膜基板の中に延在するか、又は薄膜基板を貫通する複数のバイアを含み、或る回路を経由して、向かい合っていない表面に沿って電気的に接続され、そうすることで、1つ又は複数の電気回路を形成できるようにするであろう。
本発明は概ね、複数の工程ステップにおいて実行される、バルク材料のような、薄膜基板の一連の処理を踏まえ、又はそれに基づき、この処理により、単層プリント回路カードを設けることができるようにする。
複数の工程ステップにおいて実行されるそのような一連の処理は、既知の方法に従って、且つ以下に記載されるような提案される一連の流れにおいて達成できることが好都合であり、その一連の流れは、
a;バルク材料としての上記薄膜基板の全体又は少なくとも或る特定の選択された表面部分がたとえばイオンの形をとる加速された粒子で処理されるようにすること、
b;薄膜基板の表面上で選択される上記表面部分に衝突するときの上記粒子の速度と、それらの粒子の相互に関連する質量とを選択して、それらの粒子に関連する、又は割り当てられる運動エネルギーが、少なくともいくつかの粒子が十分な確実度で、上記薄膜基板を通り抜けて、貫通することになるほど十分に高く選択されるようにし、それにより、いわゆるナノワイヤを後に形成し、且つ上記薄膜基板を横断する、潜在ナノトラックと見なされるトラックを形成できるようにすること、
c;既知の態様と同じように、上記ナノワイヤ又は選択された潜在横断ナノトラックを処理できるようにし、それにより、実在し、適当に組み合わせられたナノトラックを形成し、それらの多くが薄膜基板を完全に横断するようにすること、
d;薄膜基板を横断するか、又は薄膜基板の中に延在(又は薄膜基板を貫通)するバイアを形成するために、良好又は或る程度良好な導電性を有する材料で示唆されるような材料で、それ自体が知られている態様で、少なくとも選択された実在ナノトラックを満たすことができるようにすること、及び
e;良好又は或る程度良好な導電性を有する、薄膜基板の向かい合っていない表面に被着される、1つ又は好ましくは2つの材料列によって、表面に延伸する電気回路を経由して、複数の上記貫通バイアを電気的に相互接続できるようにすることを含む。
[定義]
潜在ナノトラック又はナノワイヤは、バルク材料として用いられる薄膜基板を貫通し、それにより基板の中に延在するか、又は基板を貫通する概ね垂直で、たとえば異方性のナノワイヤを形成する、加速された粒子、好ましくはイオンによって引き起こされる細いワイヤ状の材料の改質を示すことを意図しており、そのナノワイヤの材料構造は、薄膜基板の材料構造の残りの部分よりも高いエネルギーを有する材料構造に変化しており、変化した材料構造は結果として、薄膜基板の中を粒子又はイオンが移動する方向において、エッチング、たとえば化学エッチングされやすくなっている。
実在ナノトラックは、上記エッチングによって、先に述べられたナノトラック又はナノワイヤ内の材料構造が除去されており、且つこのようにして、細いスルーホール又は実在トラックが作り出されていることを示すことを意図している。
バイア又はマイクロバイアは、少なくとも1つの実在ナノトラック、好ましくはいくつかのスルーホール又は実在ナノトラックを適当に組み合わせたものが、或る材料で満たされており、薄膜基板の向かい合ってない表面部分間に延在することを示すことを意図している。本明細書で選択される材料として、著しく、又は際立って良好な導電性を有する材料、及び/又は選択された或る程度良好な導電性を有する材料を使用できることが好都合である。
先に述べられた性質を有する方法及び装置は複数の異なる実施形態において以前から知られている。
前置きとして触れておくと、絶縁性材料の中を貫通するか、又は貫通した加速された粒子又はイオンが、ナノトラック又はナノワイヤを形成することについての理解は1960年代には既に得られており、利用されていたが、それは、これらが地質学及び宇宙学において重要であると見なされていたからであり、宇宙粒子が地球の大気を通って到達すると、多くの絶縁性材料内に永久トラックが形成され、それと同じ技術が本発明においても用いられるということに言及することができる。
本発明の背景及び本発明が基礎とする技術的条件に関する、時間的にさらに近い関連する例として、非特許文献1というタイトルの出版物ISSN 1104−232X又はISBN 91−554−5515−8の内容に触れることができる。
上記出版物の52ページ及び図49では、直列に接続されるいくつかのバイア又はマイクロバイアによって、ソレノイドのような形状のインダクタコイルを如何に構成し得るかが例示されており、同じ金属材料によって、形成されたマイクロバイアをコイルとして電気的に相互接続できるようにし、それによりフレキシブル回路構成を形成するために、前置きとして述べられた工程を利用して、全てのマイクロバイアが1つの同じ金属材料から形成され、薄膜基板を貫通して平行に向けられており、上記薄膜基板の向かい合っていない表面に必要な回路が設けられている。
このようにして製造されるフレキシブル回路構成は、プリント回路カード又はプリント基板上に印刷される回路の応用形態と対比することができるであろう。
本発明に関連し、好都合な応用形態を期待することができる技術分野が、特許文献1に図示され、開示される。
本明細書では、いくつかの方法及び気体センサに関連する検出器が図示及び開示される。
数ある中でも、気体セル(2)の中を通り抜ける、赤外線光線のような電磁波を検出できるように意図される、気体センサに関連する検出器を製造できるようにするための方法が提供され、上記気体セルは、測定又は評価の対象となる気体(G)の量を収容することができるように構成される空洞(21)を形成し、上記電磁波に対して高い反射率を有する表面を形成できるようにするために、上記気体セル(2)又は空洞(21)内の壁部(21C、21D、21E)を形成する表面又は表面の一部が、1つ又は複数の異なる金属層(M1、M2)でコーティングされる。
上記検出器(3)は、地形的な構造を呈する1つ又は複数の表面エリアを有する、非導電性の基層上に形成される、熱素子の形をとる1つ又は複数の受光手段から成り、それらのエリアは第1の導電性金属層及び第2の導電性金属層をコーティングされ、その第1の金属層及び第2の金属層は、互いから90°だけ離れた入射角で地形的な表面構造に被着される。
より詳細には、上記の気体セルに関連する空洞(21)は、基層(B)のカップ形の第1の部分(2A)、及び第2の部分と呼ばれる一部分(2B)によって形成されるべきである。
検出器に関連する地形的な構造(3)は、上記基層(B)のための第1の部分及び/又は上記カップ形部分の一部分を割り当てられるべきである。
上記基層(B)は、検出器に関連する回路構成(1b)を形成するように構成される1つ又は複数の付加的な部分も有するべきである。
国際公開第99/41592号(A1) ミカエル・リンドバーグ(Mikael Lindeberg)、「High Aspect Ratio Microsystem Fabrication by Ion Track Lithography」
提起されている1つ又は複数の技術的課題に対する解決策を提供できるようにするために、関連技術分野の熟練者が最初に考慮すべき技術的な事柄が、行われるべき措置及び/又は一連の措置において必要な見通しを立てること、並びに要求されることになる1つ又は複数の手段に欠くことのできないものを選択することであるという事情に注意を払うなら、これを考慮に入れて、以下に記載される技術的課題は、本発明を生み出し、その発明内容を形にすることに繋がるはずである。
先に説明されたような従来技術を考慮に入れると、前置きとして述べられたように、バルク材料として薄膜基板を利用し、そのような薄膜基板の処理を利用しながら既知の基本的な条件に従って、1つの同じ金属材料を用いて、薄膜基板上にトロイダルインダクタンスを形成できるようし、複数の導電性材料又は半導電性材料を利用しながら、コールドジョイント及びホットジョイントを有する電気的熱電対を形成し、且つ/又は電気回路構成を形成するための状況を作り出すことができるようにすることの重要性、それに関連する利点及び/又は行うべきステップの重要性を理解できるようにすることが、技術的課題と見なされるべきである。
それに関連して、金属材料のような少なくとも2つの異なる材料によって、薄膜基板の内部に構成される光検出ユニットを配設できるようにすることが、技術的課題と見なされるべきであり、そのユニットは、前置きとして述べられた国際特許公開に記載されている
技術分野に適用することができる。
さらに、薄膜基板を貫通して延伸するマイクロバイアを用いて、又はそれらのマクロバイア上に形成される電気的熱電対を形成できるようにすることが、技術的課題と見なされるべきであり、その場合に、薄膜基板の一方の表面は、ホットジョイントとしての役割を果たすことができるべきであり、その表面と向かい合っていない第2の表面はコールドジョイントとしての役割を果たすことができるべきである。
その中にいくつかのナノトラック及びマイクロバイアが延在する薄膜基板を利用するときに、マイクロバイアを形成するために処理され、選択された最終的な分野又は結果のために適した、同じ金属材料又は異なる金属材料又は他の材料を有する上記実在ナノトラックを利用しながら、いくつかの電気回路構成を配設できるようにすることの重要性とそれに関連する利点を理解できるようにすることも、技術的課題と見なされるべきである。
それに関連して、或る特定の第1の選択されたマイクロバイアのために、第1の金属材料を選択できるようにすること、或る特定の第2の選択されたマイクロバイアのために、別の金属材料を選択できるようにすること、或る特定の第3の選択されたマイクロバイアのために、第3の材料を選択できるようにすること等の重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
さらに、或る特定の選択されたマイクロバイアのために、半導電性の材料を選択できるようにすることの重要性とそれに関連する利点を理解できるようにすることも、技術的課題と見なされるべきである。
それに関連して、種々の金属材料が、形成されることになる熱素子に含まれ、薄膜基板を完全に貫通して延在する、隣接し、且つ適当に組み合わせられたマイクロバイアに供給されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
そのような熱電対の場合に、本明細書では第1のバイア又はマイクロバイアと呼ばれる第1の数のバイアを形成するために、このようにして形成された第1の数の実在ナノトラックが、選択された電気的特性及び他の特性を有する第1の材料で満たされるようにし、且つ本明細書では第2のバイア又はマイクロバイアと呼ばれる第2の数のバイアを形成するために、このようにして形成された第2の数のナノトラックが、選択された電気的特性又は他の特性を有する第2の材料で満たされるようにすることの重要性とそれに関連する利点を理解できるようにすることにも技術的課題があり、その場合、第1のバイア及び第2のバイアの第1の材料及び第2の材料は、温度依存性の電気機械的な力(EMF)を生み出すために、互いに異なる熱電気的特性を有するように選択されるべきである。
それゆえ、回路として薄膜基板の表面に被着される導電性材料が、薄膜基板の両面に被着され、さらには第1の材料を割り当てられた第1のバイアと、第2の材料を割り当てられた第2のバイアとを、選択され、指定された回路を介して、たとえば直列接続において電気的に相互接続できるようにし、且つ/又は複数のそのような直列接続を並列に接続できるようにするために配設され、且つ/又は構成されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
さらに、目的に合っており、しかも薄膜基板の両側又は両面のうちの一方に配置されるいくつかのホットジョイントを有し、且つ上記薄膜基板の向かい合っていない第2の側又は表面上に配置されるいくつかのコールドジョイントを有する、電気的熱電対を形成するために、直列接続内に含まれる最初のバイア、及びその直列接続内に含まれる最後のバイ
アが、指定された表面に関連する回路を介して適当に組み合わせられるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
このようにして処理された薄膜基板が、スペクトル分析用に構成された検出器の内部にある、周波数に合わせて構成された受光器のような、1つ又は複数の受光器としての役割を果たすことができるようにするために構成されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題があり、その際、薄膜基板の第1の表面部分は、第1の選択された周波数のための第1の電気的熱電対として構成することができ、同じ薄膜基板の第2の表面部分は、第2の選択された周波数のための第2の電気的熱電対として構成することができる。
ナノワイヤを処理して実在ナノトラック及びマイクロバイアにした後に、上記熱電対に加えて、電気回路が、半導電性部品を含むことができることが好都合である、他の電気回路及び/又は回路構成に適合するための状況を同様に作り出すことができるようにするために、選択された表面部分、すなわち薄膜基板の外側表面全体のうちのより大きな部分、又はより小さな部分、又は外側表面全体が加速された重粒子又は重イオンで処理されるようにすることの重要性とそれに関連する利点を理解できるようにすることにも技術的課題がある。
粒子のうちの少なくとも選択された割合、たとえば80%が満足のいく確実度で上記薄膜基板を貫通し、それにより横断し、且つ完全に貫通する潜在ナノワイヤを形成し、それらを適当に組み合わせて、処理することにより、選択された密度及び/又は選択された抵抗値を有する1つ又は複数のマイクロバイアを形成することができるようにするほど十分に高く選択される粒子又はイオンに割り当てられる運動エネルギーが選択されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
第1に、選択され、適当に組み合わせられた、隣接し関連付けられる第1のマイクロバイアが電気的熱電対を形成できるようにするために、且つ第2に、選択され、適当に組み合わせられた、隣接し関連付けられる第2のマイクロバイアが、上記電気的熱電対とは別のタイプの電気回路を形成できるようにするために、これ以降「テンティング」工程と呼ばれる(それは、或る表面の或る部分だけを処理することを意味する)、マスキング工程に類似の方法によって、上記実在ナノトラックが形成され、且つ/又は適当に組み合わせられるようにすることの重要性とそれに関連する利点を理解できるようにすることも技術的課題がある。
上記第1のバイアを形成するために、選択された工程及び選択された第1のマスキング又はテンティングによって、第1の選択された実在ナノトラックが第1の導電性材料で満たされるようにし、且つ上記第2のバイアを形成するために、選択された工程及び選択された別のマスキング又はテンティングであるが、好ましくは同じ工程によって、第2の選択された実在ナノトラックが第2の導電性材料で満たされるようにすることの重要性とそれに関連する利点を理解できるようにすることにも技術的課題がある。
マスキング工程又はテンティング工程によって薄膜基板の2つの表面のうちの一方に被着される導電性材料によって形成される電気回路によって、選択された複数の隣接して関連付けられる第1のマイクロバイア及び選択された複数の隣接して関連付けられる第2のマイクロバイアが電気的に相互接続されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題があり、その場合に、同様に、別の電気回路のために、電気回路を介して上記同じ材料を用いることもできる。
マスキング又はテンティングによって薄膜基板の2つの表面のうちの第2の表面に被着
される材料によって形成される電気回路によって、複数の第1のマイクロバイア及び複数の第2のマイクロバイアが電気的に相互接続されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題があり、その場合、同様に、電気的熱電対以外の電気的接続のために、電気回路を介して上記材料を利用し、形成することができる。
それゆえ、実在ナノトラックを形成するために化学エッチングされやすく、マイクロバイアを形成するために後に処理される、作用を受けたバルク材料の適当に組み合わせられたナノワイヤから最初に構成される、上記潜在ナノトラックが横断できるようにし、同時に、電気的熱電対のために必要とされる電気回路の外部にある電気回路及び部品ための不可欠な電気回路を形成するために、マイクロバイアを選択し、且つ/又はそのようなマイクロバイアを適当に組み合わせることができるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
上記薄膜基板がプラスチック材料から選択され、且つ200〜30μmの全厚を割り当てられるようにし、それにより、空洞内で気体を検出し、且つ/又は現在の気体濃度を評価するのに適した、選択された周波数を有するパルス状の光波を利用している最中に有効である、電気的熱電対に収容されることになるマイクロバイア毎に、選択された長さにその厚みが適合できるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
上記薄膜基板が芳香族ポリマー材料から構成されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題があり、その場合、開放実在ナノトラックを形成するために化学試薬を利用している最中に、アルカリ性及び/又は酸化する湿潤環境内でエッチングを実行することができる。
それゆえ、本明細書において教示される応用形態では、イオン当たりの運動エネルギーが200〜7000MeVであるが、通常はイオン当たり2000MeV未満であるように選択されることになるような状況を作り出すことの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
「クーロン」爆発及び/又は熱過渡現象によってプラスチック内部に上記ナノワイヤを設けることができるようにすることの重要性とそれに関連する利点を理解できるようにすることにも技術的課題がある。
それゆえ、次亜塩素酸ナトリウム(NaOHCl)含有溶液及び/又は酸化カリウム(KOH)含有溶液を利用することによりもたらされることになる、薄膜基板を横断する実在ナノトラックを形成するために、横断潜在ナノワイヤ又は潜在ナノトラックを処理できるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
内側トラック表面を濡らすために、そのように形成された実在横断開放ナノトラックが、エタノール等で事前処理されるようにすることの重要性とそれに関連する利点を理解できるようにすることに技術的課題がある。
本発明は、処理された薄膜基板、及びそのような薄膜基板を製造するための方法に関し、それを含み、それに関連して、前置きとして例示されており、且つ添付の請求項1の前文に記載される、前置きとして教示される既知の技法を基にしている。
先に述べられた技術的課題のうちの1つ又は複数を解決できるようにするために、本発明は特に、本明細書では第1のバイア又はマイクロバイアと呼ばれる第1の数のバイアを形成するために、第1の数の実在ナノトラックが、選択された電気的特性を有する第1の材料で満たされるべきであるという事実、本明細書では第2のバイア又はマイクロバイアと呼ばれる第2の数のバイアを形成するために、第2の数の実在ナノトラックが、選択された電気的特性を有する第2の材料で満たされるべきであるという事実、並びに上記第1のバイア及び第2のバイアの第1の材料及び第2の材料が互いに異なる電気的特性を有するように選択されるという事実によって、中でも、薄膜基板に1つ又は複数の電気的熱電対又は電気回路構成を形成できるようにするように、このように知られている技法が補われるべきであることを教示する。
さらに、薄膜基板の両側にコーティングされる、薄膜基板の表面に被着される材料が、上記第1の材料を割り当てられた第1のバイアを、上記第2の材料を割り当てられた第2のバイア、導電性又は半導電性の材料を割り当てられた第3のバイア等に、形成された回路によって電気的に相互接続できるように配設され、且つ/又は構成されることが教示及び示唆される。
さらに、電気的熱電対及び/又は別の電気的接続構成を形成するために、直列接続に含まれる最初のバイア、及びその直列接続に含まれる最後のバイアを適当に組み合わることができることが教示及び示唆される。
本発明の基本的な概念の範囲内に入る、提案される実施形態として、熱電対の処理された薄膜基板が、スペクトル分析用に構成される検出器内に1つ又は複数の周波数指示信号受信機として収容されるように構成されるべきであることが教示及び示唆される。
さらに、薄膜基板の外側表面の大部分又はその全体が、加速された重粒子で処理されるべきであり、その場合、粒子又はイオンに割り当てられる運動エネルギーは、粒子の少なくとも80%が確実に上記薄膜基板の厚みを貫通することになるように選択されるべきであることが教示される。
さらに、マスキング又はテンティングによって、実在ナノトラックが形成できるべきであること、及び、第1のバイアを形成するために、選択された実在ナノトラックが、選択された工程によって第1の導電性材料で満たされることができるべきである一方、第2のバイアを形成するために、第2の選択された実在ナノトラックが、選択された工程によって第2の導電性材料で満たされることができるべきであることが教示される。
したがって、本発明によると、複数の第1のバイア及び複数の第2のバイアが、回路の形の材料によって電気的に相互接続されるとともに、マスキング又はテンティングによって薄膜基板の2つの表面のうちの一方に被着されるべきであることが教示される。
さらに、複数の第1のバイア及び複数の第2のバイアが、回路の形の材料によって電気的に相互接続されるとともに、マスキング又はテンティングによって薄膜基板の2つの表面のうちの第2の表面に被着されるべきであることが教示及び示唆される。
さらに、潜在横断ナノトラックは最初に、異方性材料から成る垂直ワイヤの形で、適当に組み合わせられるナノワイヤから成り、その後、サブミクロンの細管、或いは実在ナノトラックを形成するために化学エッチングされやすいことが教示及び示唆される。
さらに、上記薄膜基板はプラスチック材料(ポリマー)から選択され、且つ200〜30μmの厚みを割り当てられることになることが教示及び示唆される。
さらに、上記薄膜基板は芳香族ポリマー材料から構成され、その場合、開放ナノトラック又は実在ナノトラックを形成するために化学試薬を利用している最中に、アルカリ性及び/又は酸化する湿潤環境内でエッチングを実行することができ、選択された粒子又はイオン、並びに薄膜基板内の選択された材料及びその割り当てられた厚みに応じて、運動エネルギーはイオン当たり200〜7000MeVになるように選択されるべきであることが教示及び示唆される。
さらに、本発明は、選択されたナノワイヤ又は潜在横断ナノトラックが、ポリイミド及び/又はポリカーボネートプラスチック内に実在ナノトラックを形成し、次亜塩素酸ナトリウム含有溶液及び/又は酸化カリウム含有溶液によって薄膜基板を横断するために処理されるべきであることを教示及び示唆する。
さらに、上記形成される実在横断開放ナノトラックは、内側トラック表面を濡らすために、エタノール等で事前処理されてもよいことが教示及び示唆される。
[利点]
第一に本発明の特徴及びそれにより提供される特別な意味のある特徴と見なすことができる利点は、このようにして、電気的熱電対及び/又は1つ又は複数の回路構成のような、処理された薄膜基板によって、そのような熱電対が、スペクトル分析用に構成される検出器内に、1つ又は複数の信号受信機のような1つ又は複数の回路構成として収容されるようになる状況を作り出すことができるようにするために、複数の状況が作り出されたことである。
熱電対の応用形態では、スペクトル分析から選択される周波数を有する光線又は光波にいくつかのホットジョイントが曝露されるようにするための状況が作り出されており、いくつかのコールドジョイントが光線の陰に配置されるようになり、それにより、熱電対に収容されるマイクロバイアの長さを薄膜基板の厚みにそのまま適合できるという、簡単に実現される可能性が提供され、それにより、パルス状の光源を利用中に生じる温度差に適合できるようにする状況が作り出されている。
さらに、薄膜基板内への熱伝導を制御するための状況、個々のマイクロバイアの抵抗値を適合させるための状況、及び利用されるマイクロバイア及び材料の構造並びに薄膜基板の厚みによってホットジョイントとコールドジョイントとの間に生じる熱伝導に適合するための状況が作り出されている。
第一に本発明の特徴と見なすことができるものは、添付の請求項1の特徴部分において規定される。
本明細書で、単に本発明の実施形態を例示するにすぎないが、現在提案されている実施形態とともに、本発明に適合するように薄膜基板を処理できるようにするために、本発明に関連付けられる意味のある特徴を有する従来の既知の方法が、より詳しく説明されることになり、その際、添付の図面が参照される。
本明細書で図1〜図3を参照すると、図1には、前置きとして述べられた特許公開において示される技術的な必要条件による、いくつかの工程ステップにおいて薄膜基板を処理できるようにするためのこれまでに知られている方法が示される。
こうして、「a」〜「f」で指示される異なる工程ステップにおいて、薄膜基板1を処理できるようにし、それにより薄膜基板1を完全に貫通して、向かい合っていない表面1a、1bにおいて電気的に接続される複数のマイクロバイアを有する、図2のプリント回路カード2を製造できるようにし、それにより、トロイダルインダクタコイル2aの形で
、電気回路構成を形成できるようにするための提案される一連のステップが図1に示される。
簡単にするために、図2には「V1」、「V2」〜「V5」で示される5つのマイクロバイアだけを用いることが示されるが、実用的な応用形態では、本明細書で示されるものよりも、著しく多くの数、及び著しく高い密度の構造が必要とされる。
図1aでは、薄膜基板1の全体が、イオン「J」の形をとる加速された粒子で処理されこと、及びそれに関連して、これらのイオンが貫通することにより、いくつかのナノワイヤ1d又は潜在ナノトラック1dが形成されることが示される。
イオン「J」として、1000MeV129Xe27+を利用できることが好都合であり、それは、薄膜基板1の形をとる、ポリイミド構造のプラスチックを貫通するのに適していることが立証されている。
図1aでは、薄膜基板1は、上側にある第1の薄い銅層1' 及び下側にある第2の薄い銅層1''によって覆われる。
図1bは、薄膜基板1の上側1' 及び下側1''がそれぞれ1つの銅層12及び13をコーティングされており、上側銅層12が開口部12aを設けられていることを示す
より詳細には、銅層12は、図2においてバイア「V1」と呼ばれる所望のマイクロバイアに隣接して開口部12aを画定するために処理される。
図1cでは、実在ナノトラック1eが形成されるように、ナノワイヤ1dが処理される。
図1cは、上記イオン又は粒子「J」が表面部分に衝突するときの速度、及びその粒子の質量が互いに、少なくともいくつかの粒子が十分な確実度で上記薄膜基板1を完全に貫通することになるようにその粒子「J」に関連付けられる運動エネルギーが選択されるような値になされ、それにより、上記薄膜基板を完全に横断するいくつかのナノワイヤ1d又は潜在ナノトラックを形成できるようにすることを示すことも意図している。
図1dは、バイア「V1」のようなスルーホールに関連付けられるマイクロバイアを形成するために、既知の態様の上記実在ナノトラック1eが、極めて良好な導電性を有する金属材料1fで満たされることになることを示す。
さらに、図1dは、電着のような既知の工程によって、ニッケル又は銅が2つのステップで小孔又は実在ナノトラック1e内に堆積されることを示す。
小孔又は実在ナノトラック1eは、下側層1''に向かって、薄膜基板1の全厚を貫通して延在するので、この層は支持部分を構成することができ、別法では、粘着テープが用いられる。
図1cでは、実在ナノトラックの濡れを改善するために、エタノールを用いて、スルーホール又は実在ナノトラック1eの事前洗浄を行うことができる。
図1eでは、電着による材料が上側銅層に達する前に、上側銅層1' が除去されていることが示される。
第1の電着は、銅層又は銅薄膜1''をエッチング液に対して保護するための役割を果たすようになされる。
その後、電着は続く。
マイクロバイア「V1」が薄膜基板1の上側表面1aに向かって成長したとき、「カップ」が形成され、堆積が中止される。
図1fは、本明細書で、上記スルーホールに関連付けられるバイア「V1」のうちの1つが、薄膜基板の向かい合っていない表面に回路として被着され、且つ導電性を有する1つ又は2つの材料によって相互接続されることができることも示す。
図1fは、この点で、薄い金薄膜1gが上側表面1aに対して蒸着されており、銅薄膜1hがその上に被着されていることを示すことができる。
本明細書で、上側(及び下側)の上に必要な回路を等方性ウエットエッチングによって形成することができる。
本明細書で、図2はインダクタコイルを示し、5つのバイアだけが示されており、バイア「V1」、「V2」〜「V5」を直列に接続してインダクタコイルにするために、本明細書では「L1」、「L3」及び「L5」で示される必要な第1の導電性ワイヤが、薄膜基板の上側表面1aに被着され、本明細書では「L2」、「L4」及び「L6」で示され、薄膜基板の向かい合っていない表面1bに被着される第2の導電性ワイヤによって接続される。
本明細書で、図3は主に、上記バイア「V2」、「V3」及び「V4」の様子を示しており、下側1b上にある回路「L4」に加えて、図2が示すようにして、上側1a上にある回路「L3」、「L5」がマイクロバイアに相互接続されている。
上側1a上にある全ての導電性ワイヤ、薄膜基板を貫通する全てのマイクロバイア及び下側1b上にある全ての導電性ワイヤは1つの同じ金属材料から形成される。
[現時点で提案される実施形態の説明]
さらに前置きとして、本発明に関連付けられる意味のある特徴を有し、且つ添付の図面に示される図4〜図10によって明らかにされる、現時点で提案される実施形態に関する以下の説明では、主に本発明の根本的な概念を明らかにできるように、用語及び特定の術語が選択されていることを強調しておきたい。
しかしながら、これに関連して、本明細書において選択される表現は、本明細書において用いられ、且つ選択される用語だけに限定するものと見なされるべきではなく、このようにして選択された各用語は、それに加えて、全く同じ、又は概ね同じ意図及び/又は技術的効果を達成できるようにするために、全く同じ、又は概ね同じようにして動作する、全ての技術的に同等のものを含むように解釈されるべきであることを考慮に入れるべきである。
こうして、図4を参照すると、本発明のための根本的な条件及び要件が概略的に示されており、本発明に関連付けられる意味のある特性及び特徴が、図4〜図10によって添付の図面において以下にさらに厳密に示され、且つ以下の記述においてさらに厳密に説明される、現時点で適当な提案される工程とともに、現時点で提案される実施形態によって、概ね具現されている。
こうして、本発明は主に、別の技術分野及び応用形態のために、図1〜図3において教示されている方法に基づいており、この技法から、気体計量のための応用形態において検出器としての役割を果たすように構成される、以下の説明では熱電対として例示されることになる、1つ又は複数の電気回路構成を提供できるようにするために、複数の改変が必要とされる。
これに関連して、主に図1eに示されているものによれば、本発明は、「V10」、「V30」及び「V50」で示される、本明細書では第1のマイクロバイアと呼ばれる第1の数のマイクロバイアを形成するために、本明細書では3つとして示される第1の数の実在ナノトラック1eが、良好な電気的特性を有する第1の材料M1で満たされることを教示する。
しかしながら、本発明は、「V20」、「V40」及び「V50」で示される、本明細書では第2のマイクロバイアと呼ばれる第2の数のマイクロバイアを形成するために、本明細書では3つとして示される第2の数の実在ナノトラック1eが、良好な電気的特性を有する第2の材料M2で満たされることを教示又は示唆しており、しかしながら、これは、第1のバイア「V10」、「V30」及び「V50」が覆われ、マスクされることになり、且つ第2の実在ナノトラックが、第2の材料M2によって到達されるように露出されるという条件で、主に図1eにおいて教示されるものに従って達成することができる。
その方法、及びそれによって関連付けられる工程ステップは、図8、図9及び図10においてさらに厳密に図示及び記述され、それらは以下にさらに詳細に説明されるであろう。
熱電対100に関して、本発明に従って例示される実施形態の場合に重要なのは、ホットジョイント(10a)とコールドジョイント(10b)との間の温度差において起電力(EMF)を与える、1つ又は複数の適当に組み合わせられた、又は個別の電気的熱電対を形成するために、上記第1のマイクロバイア及び第2のマイクロバイアの第1の材料M1及び第2の材料M2が、互いに異なる電気−熱特性を有するように選択されるべきであるということである。
これに関連して、本発明は、温度差がある中で端部を当接して互いに結合されるときに、異なる金属が異なる電気−熱特性を有するという理解に基づいている。
したがって、本発明は、既知の実験から、所望の材料間の所望の熱電気特性を決定できるようになることに基づいている。
形成された電気回路L10、L30、L50によって、第1の材料M1を割り当てられる第1のマイクロバイア「V10」、「V30」及び「V50」と、第2の材料M2を割り当てられる第2のマイクロバイア「V20」、「V40」及び「V50」とを電気的に相互接続できるようにするために、薄膜基板10の両側にコーティングされる、薄膜基板10の表面に被着される導電性材料10a及び10bが配設され、且つ/又は構成される。
直列接続に収容される最初のマイクロバイア「V10」及び同じ直列接続に収容される最後のマイクロバイア「V50」が適当に組み合わせられて、接続101及び102を介して直列に接続される電気的熱電対100が形成される。
図2だけでなく、図4にもインダクタンスの一部、別法では本発明による電気的熱電対100の一部のみが示されており、熱電対100を形成するためには、それよりもかなり多くのマイクロバイアが互いに直列に接続されることができ、接続されることになることは理解されたい。
同じ薄膜材料1上に、図4に従って直列に接続される複数の個々の熱電対を形成することも妨げられない。
直列に接続される複数のそのような個々の熱電対100を並列に接続することも妨げられない。
電気的熱電対100の図4に示される処理された薄膜基板10は、スペクトル分析用に構成される検出器内に信号受信機として収容されるように構成される。
参照符号10a' のように、薄膜基板10上で電気的熱電対100の表面部分10aを繰り返すことができること、及びそれにより1つの同じ薄膜基板10上で2つの電気的熱電対100及び100' を提供でき、当該熱電対100及び100' はそれぞれ、スペクトル分析中に異なる光線又は波を検出するために用いることができ、熱電対100は本来の測定のために用いることができ、熱電対100' は基準測定として用いることができ、いずれの信号も、上記接続ワイヤを介して、それ自体が知られているタイプの電子値計算回路に供給されることは当業者には明らかである。
図4によれば、本発明の範囲内には、バルク材料として、薄膜基板10の全体の選択された部分、又は外側表面10aが、加速された重イオン「J」で処理され、それにより、異なる金属のために、電気的熱電対として相互接続される、或る特定のマイクロバイアを用いるための状況を作り出すだけでなく、薄膜基板の内部に、従来から知られている形の別の電気回路及び回路構成を形成するための状況を作り出すことができるようにすることが含まれる。
本明細書において教示される本発明及びその応用形態によれば、粒子又はイオンに割り当てられる運動エネルギーは、粒子のうちの少なくとも80%が十分な確実度で上記薄膜基板10の選択された厚みを通り抜けるように選択され、それにより、適当に組み合わせられたマイクロバイアが薄い基板を通して確実に完全に接続されるようにする必要がある。
本発明は、互いに同じ又は異なる材料を有する複数のマイクロバイアを直列に接続するための可能性に基づくので、マイクロバイアが表面の上下を完全に貫通し、且つ電気的な接触を与えるために、表面に関連付けて形成された回路を介してスルーホール関連のマイクロバイアをそのように直列に接続するための確実性が要求される。
また本発明によれば、上記実在ナノトラックはマスキング工程又はテンティング工程によって形成できるようになり(この結果は上記薄膜基板に関連する表面エリア上の刺繍片と比較される)、その場合に、第1のマイクロバイアを形成するために、選択された工程及びマスキングによって、第1の数の選択された実在ナノトラックが第1の導電性材料で満たされるようになる。
しかしながら、第2のマイクロバイアを形成するために、選択された工程及びマスキングによって、第2の数の選択された実在ナノトラックが第2の導電性材料で満たされるようになり、上記第1のバイア及び上記第2のバイアが電気的熱電対として、及び/又は回路構成に相互接続されるとき、所望の特性を与えるために、それらのバイアが適当に組み合わせられる。
こうして、本発明は、個別の導電性ワイヤ及び回路を形成するために、複数の第1のマイクロバイア及び複数の第2のマイクロバイアが、マスキング又はテンティングによって、薄膜基板の2つの表面のうちの一方に被着される導電性材料によって電気的に相互接続されるようになることも教示する。
さらに、個別の導電性ワイヤ及び回路を形成するために、複数の第1のマイクロバイア及び複数の第2のマイクロバイアが、マスキング又はテンティングによって、薄膜基板の2つの表面のうちの第2の表面に被着される導電性材料によって電気的に相互接続されるようになることが教示される。
他の電気回路構成において回路として上記バイアを含むことができるようにするために、上記導線性ワイヤ及び回路を形成するのと同時に、薄膜基板の内部にある他のマイクロバイアを介して横断回路を配設することも妨げられない。
上記薄膜基板10は、プラスチック材料から選択され、200〜30μm、好ましくは120〜50μmの厚みを割り当てられ、それにより、以下にさらに厳密に説明されることになる性質の電気的熱電対を提供できるようにする。その厚みは、100〜75μmで選択されることができるようになる。
より詳細には、上記薄膜基板10は芳香族ポリマー材料から成ることができ、開放実在ナノトラックを形成するために化学試薬を利用しながら、アルカリ性及び/又は酸化する湿潤環境内でエッチングが行われる。
より詳細には、運動エネルギーはイオン当たり200〜7000MeVになるように選択されることになり、それらのイオンが、或る選択された確実度、本明細書では少なくとも80%として設定される確実度で、薄膜基板10の厚みを貫通できるようにすることが示される。
薄膜基板10内に存在する上記ナノワイヤ1dは「クーロン」爆発及び/又は後続の熱過渡現象によって形成することができ、それは先に述べられた特許公開の18ページにおいてさらに厳密に示され、記述される。
薄膜基板10を横断する実在ナノトラックを形成するために、上記選択された潜在横断ナノワイヤ又はナノトラック1dが、たとえば既知の態様で処理され、この処理では、次亜塩素酸ナトリウム含有溶液又は酸化カリウム含有溶液を利用することができる。
さらに、上記実在横断開放ナノトラック1eは、内側トラック表面を濡らすために、エタノール等で事前処理できることが教示される。
図5を参照すると、スペクトル分析用の検出器のために提案される熱電対において、ホットジョイントに割り当てられる温度及びコールドジョイントに割り当てられる温度のための温度−時間グラフが示されており、指定される温度差「dT」は、少なくとも以下の要因によるものと見なすことができる。
a)上側表面10aに対して入射する光波の光強度。
b)2つの連続するパルス間の光強度の周波数。
c)光強度の上昇勾配特性。
d)薄膜基板10を横断するマイクロバイアの長さ「d」。
e)薄膜基板10を横断するマイクロバイアの計算された太さ「t」。
f)隣接するマイクロバイア間の距離。ただし、距離「a」(図3)はバイア「V2」と「V3」との間の距離に相当し、一方、距離「a1」はバイア「V2」と「V4」との間の距離に相当する。
g)マイクロバイアとバルク材料との間に生じる熱伝達。
h)バルク材料又は薄膜基板10において選択される材料。
i)下側表面10bから基層103への選択された熱伝導。
j)個々のマイクロバイアを形成する際に並列に接続される実在ナノトラックの数。
k)上記実在ナノトラックの計算された太さ。
図4による実施形態は、それぞれが1つの電気的熱電対に適した、いくつかの異なるパラメータを利用することを示し、明示する。
表面10a上で発生する熱が増加すると、熱伝導によって表面10bまで長い距離を通
るので、マイクロバイア「V10」及び他のマイクロバイアの長さ「d」が長くなると、明らかに大きな信号「V」を与えることができるようになるだけでなく、発生する温度差の遅延が大きくなるのがごく自然である。
より太いマイクロバイア又は過剰の複数の実在ナノトラックから成るマイクロバイアは、表面10bへの熱伝導を増す。
いくつかのより細いマイクロバイアは、同じ断面積を有する太いマイクロバイアよりも、バルク材料への熱伝導が大きい。単一の太いマイクロバイアは、いくつかの細いマイクロバイアよりも低い温度勾配を与える。
マイクロバイアが細くなると、太いマイクロバイアよりも高い電気抵抗値が与えられる。
指定されたように直列に相互接続されるマイクロバイアの数が増えると、マイクロバイアが少ない場合よりも出力信号が高くなる。
電気的熱電対の条件を指定することができる付加的なパラメータは、用いられる光源又はランプの時間関連の特性が、発生する温度差に影響を及ぼすことである。
しかしながら、パルスによってランプが制御され、それによりランプが、放射される光パルスの選択された周波数を割り当てられる場合には、この周波数は、100μmの厚み「d」を有する薄膜基板において0.1秒の間に現われるように選択されるべきであることがわかっている。
別の条件は、マイクロバイアが所定の抵抗値を有するべきであり、その抵抗値は、できる限り低く、たとえば100Ω未満にすべきであるというものであるが、30〜50kΩまでの電気的熱電対の抵抗値が許容されなければならないであろう。
図6は、温度差の時間による推移を示しており、そのグラフは、電気的熱電対100からの出力信号を表すものと見なすこともできる。
図7には、薄膜基板の高さ寸法又は厚み「d」が電気的熱電対からの出力信号に如何に関連付けられ、また用いられる光源又はランプの繰返し周波数に如何に関連付けられるかに関するグラフが示される。
本発明による電気的熱電対は、その数のうちの半分は金属M1のような第1の材料から成り、残りの半分は金属M2のような第2の材料から成る、さらに多くのマイクロバイア又は適当に組み合わせられたマイクロバイアの場合にも都合良く構成されるようになる。
要するに、実在ナノトラック及びマイクロバイアは、実用的に可能な限り細くされるべきであり、用いられる金属材料はできる限り熱伝導率を低くすべきであると言うことができる。
材料対M1及びM2は、できる限り同程度のゼーベック効果、熱電効果又は起電力(EMF)を有するべきである。
当然、本発明の範囲内には、マイクロバイアにおいて、及び/又は表面部分10a及び10bのために、それぞれ十分に導電性の材料又は半導電性の材料を利用できるようにし、それにより、少なくとも2つの異なる材料を利用しながら、種々の回路構成を構成できるようにすることが含まれる。
表面10a及び10bに沿った回路のために、それぞれマイクロバイアにおいて用いられる材料とは異なる金属材料を選択することも妨げられない。
図8では、薄膜として構造化されるバルク材料によって、少なくとも2つ、本明細書で
は金属材料M1、M2及びM3によって示される3つの異なる材料を利用して、熱電対又は別の回路構成を形成できるようにするために、図1に示される方法に類似の、いくつかの工程ステップ「A」、「B」〜「G」に分割される方法の一連のステップが示される。
こうして、図8Aは、粒子又はイオン80aを利用しながら、薄膜材料の形をとるバルク材料80が放射線に曝露され、それにより横断するナノワイヤ80b又は潜在ナノトラック80bが形成されることを示す。
本明細書では、同じ工程ステップの従来技術によって、材料80の上側表面80c全体が処理され、ナノワイヤ80bが良好に配設されるようになる。
図8Bは、実在ナノトラック80dを配設するために、図8Aにおいて形成されたナノワイヤ80bが工程ステップ内のエッチング工程にかけられることを示す。
本明細書では、上側表面80c全体が、バルク材料80が実在ナノトラック80dの高密度の穴を有するように処理される。
図8Cでは、図8Bに従って処理される材料80が、さらに別の工程ステップにおいて金属層80eを設けられることが示される。
図8Dは、1つの工程ステップにおいて、露出した3つの図示される実在ナノトラック80hを覆うために、マスキング及び開口部80gを有するフォトレジスト乾燥塗膜80fが上側表面80cに被着されることを示す。
電気めっきを含む1つの工程ステップによって、同じ材料がナノトラック80hを満たし、且つ開口部80gの内部に行き渡るように、金属材料「M1」が被着される。
図8Dは、マスキング又は保護薄膜としての役割を果たすレジスト80iが金属層80eに被着されていることも示す。
図8Eは、後続の工程ステップにおいて、乾燥塗膜80fが除去され、3つの露出して示される他の実在ナノトラック80h' を覆うために、開口部80g' を有するフォトレジスト乾燥塗膜80f' が上側表面80cに被着されることを示す。
電気めっきを含む工程ステップを繰り返すことにより、金属材料「M2」がナノトラック80h' を満たし、且つ開口部80g' の内部に行き渡るように被着される。
図8Fは、薄膜80f' が1つの工程ステップにおいて除去されており、それに続く工程ステップにおいて、露出した、満たされたナノトラック80h及び80h' をそれぞれマイクロバイアとして覆うために、開口部80kを備えるマスキングを有する新たなフォトレジスト80j、すなわち乾燥塗膜が上側表面80cに被着され、電気めっきによって、「L10」によって示されるような、必要とされる回路を形成する金属材料M3が被着されることを示すことを意図している。
また図8Fは、金属層80e及び保護薄膜80i' が1つの工程ステップにおいて除去されており、それに続く工程ステップにおいて、露出した、満たされたナノトラック80h及び80h' をそれぞれマイクロバイアとして覆うために、開口部80k' の形のマスキングを有する新たなフォトレジスト80j' 、すなわち乾燥塗膜が下側表面80c' に被着され、電気めっきによって、図4に「L30」によって示されるような、必要とされる回路を形成する金属材料M3が被着されることを示すことも意図している。
図8Gは、1つの工程ステップにおいて、フォトレジスト80j及び80j' が除去され、それにより、互いに電気的に結合及び接続される、マイクロバイアと、薄膜80の上側80c及び下側80c' 上にある回路とを有する回路構成(100)が使えるようにな
ることを示す。
他の実施形態では、材料「M1」、「M2」、「M3」及び「M4」は、導電性を有する金属材料から同じものを選択することができるか、又は異なる導電性を有する材料、及び/又は半導電性を有する材料から互いに異なるものを選択することができる。
さらに、図8Gは、金属材料によって覆われない、或る特定の選択された実在ナノトラック80m、80m' が通気管路及び冷却管路としての役割を果たすことができることも示す。
図9には、薄膜として構造化されるバルク材料によって、少なくとも2つ、本明細書では金属材料M1、M2及びM3によって示される3つの異なる材料を利用して、熱電対又は他の回路構成を形成できるようにするために、図8に示される方法に類似の、いくつかの工程ステップ「A」、「B」〜「F」に分割される方法の一連のステップが示される。
こうして、図9Aは、粒子又はイオン80aを利用しながら、薄膜材料の形をとるバルク材料80が放射線に曝露され、それにより横断するナノワイヤ80b又は潜在ナノトラック80bが形成されることを示す。
本明細書では、同じ工程ステップの従来技術によって、材料80の上側表面80c全体が処理され、ナノワイヤ80bが良好に配設されるようになる。
図9Bは、選択された実在ナノトラック80dを配設するために、図9Aにおいて形成されたナノワイヤ80bがフォトレジスト80fによって覆われ、マスキング及びその開口部80gによって、それらのナノワイヤが、図9Cによる1つの工程ステップ内のエッチング工程にかけられることを示す。
本明細書では、上側表面80cの選択された部分だけが、バルク材料80が実在ナノトラック80dの選択された穴を有するように処理される。
図9B及び図9Cでは、さらに別の工程ステップにおいて、材料80が金属層80eを設けられることが示される。
図9Dは、1つの工程ステップにおいて、露出した3つの図示される実在ナノトラック80hを覆うために、開口部80gを有するフォトレジスト、乾燥塗膜80fが上側表面80cに被着されることを示す。
電気めっきを含む1つの工程ステップによって、同じ材料がナノトラック80hを満たし、且つ開口部80gの内部に行き渡るように、金属材料「M1」が被着される。
図9Eは、後続の工程ステップにおいて、乾燥塗膜80fが除去され、露出した3つの図示される他の実在ナノトラック80h' を覆うために、開口部80g' を有するフォトレジスト、乾燥塗膜80f''が上側表面80cに被着されることを示す。
電気めっきを含む工程ステップを繰り返すことにより、同じ材料がナノトラック80hを満たし、且つ開口部80g' の内部に行き渡るように金属材料「M2」が被着される。
図8F及び図8Gに従って先に示された工程ステップによって図9Fが達成されるので、これ以上は図示されない。
図10は、マスキング工程又はテンティングによって、イオン80aからの放射線がもらされる結果として、潜在ナノトラック及びナノワイヤ80bだけが、上記の工程ステップの後に、マイクロバイアを形成することになる表面部分の内部に形成されることを示すことを意図している。
本発明が熱電対に関連して例示される場合であっても、上記技法を、IR検出器、動き検出器等の他の検出器のためにも用いることができることは明らかである。
当然、本発明は例として先に与えられた実施形態には限定されず、添付の特許請求の範囲に示される、本発明による包括的な概念の範囲内で変更することができる。
特に、所望の技術的な機能を達成できるようにするために、本発明の範囲内で、図示される各ユニットを、図示される別の各ユニットと組み合わせることができることが考慮に入れられるべきである。
薄膜材料を貫通して適当に組み合わせられるマイクロバイアを用いることにより、1つの同じ金属材料からトロイダルインダクタコイルを形成できるようにするために、一連のステップ「a」〜「f」において薄膜基板を処理するための既知の方法を示す断面図。 図1の方法に従って形成されるインダクタコイルを示す斜視図。 表面上に構造化された関連する回路とともに、インダクタコイル内のいくつかのバイアを、バルク材料を除いた状態で示す図。 本発明に関する規定による電気的熱電対を示す斜視図。 本発明による1つの応用形態において、電気的熱電対のホットジョイント及び熱電対のコールドジョイントに割り当てることができる、時間による温度差の一例を示すグラフ。 熱電対によって電圧又は起電力(EMF)に相当する変化が与えられる場合の、温度差の時間による変化を示すグラフ。 最大の温度差が生じるときの、薄膜基板のために選択された厚みと時間との間の関係を表すグラフ。 薄膜として構造化されたバルク材料から、少なくとも2つの異なる金属材料によって熱電対又は別の回路構成を形成できるようにするための、複数の工程ステップから成る方法に関する、図1に示される一連のステップに類似の一連のステップを示す図。 複数の工程ステップから成る別の方法に関する、図8に示される一連のステップに類似の一連のステップを示す断面図。 図9の最初の2つの工程ステップを1つの工程ステップにまとめるための別の方法を示す断面図。

Claims (26)

  1. プリント回路カード又はプリント回路基板を形成するための芳香族ポリマー材料からなる薄膜基板において、前記薄膜基板には、前記薄膜基板を貫通するとともに、電気回路を形成すべく互いに対向する表面に沿って電気接続されている複数のマイクロバイアを設けるために、
    a)前記薄膜基板を貫通している潜在ナノトラックを形成するために、前記薄膜基板の少なくとも選択された表面部分に加速されたイオンを照射する処理であって、前記イオンの少なくとも80%を確実に前記薄膜基板に貫通させる運動エネルギーを前記イオンが有するように、前記運動エネルギーが、イオン当たり200〜7000MeVになるように前記選択された表面部分に衝突するときの前記イオンの速度、及び質量が選択されている、加速されたイオンの照射処理と、
    b)前記薄膜基板を貫通する実在ナノトラックを形成するために、前記潜在ナノトラックのうちの選択されたものに対して、アルカリ性試薬及び酸化剤試薬のうちの少なくとも一方の化学試薬を利用するウェットエッチングを行う処理と、
    c)前記薄膜基板の前記互いに対向する表面にて、選択された導電性を有する1つ又は2つの材料によって電気接続されるとともに、スルーホールの役割を果たす、前記マイクロバイアを形成するために、選択された導電性を有する材料を前記実在ナノトラックに充填する処理であって、第1のバイア(V10、V30、V50)と呼ばれる第1の数のバイアを形成するために、第1の数の前記実在ナノトラックに、選択された電気的特性を有する第1の材料(M1)を充填し、及び、第2のバイア(V20、V40、V60)と呼ばれる第2の数のバイアを形成するために、第2の数の前記実在ナノトラックに、選択された電気的特性を有する第2の材料(M2)を充填する処理とが行われており、
    前記第1のバイア(V10、V30、V50)及び第2のバイア(V20、V40、V60)にそれぞれ充填される、前記第1の材料(M1)及び前記第2の材料(M2)は互いに異なる電気的特性を有するように選択され、前記薄膜基板の表面に被着される材料は、前記第1のバイアと前記第2のバイアを電気接続するために設けられ、直列接続に含まれる最初のバイア(V10)及び最後のバイア(V60)は、熱電対及び回路構成のうちの少なくとも一方を提供するために他の素子に適切に接続される、処理された薄膜基板。
  2. 熱電対を備えている前記薄膜基板が、スペクトル分析用に構成される検出器内に信号受
    信機として収容される、請求項1に記載の処理された薄膜基板。
  3. 前記「a」の処理では、前記薄膜基板全体の外側表面が、加速された重イオンで処理される、請求項1に記載の処理された薄膜基板。
  4. 前記「b」の処理では、マスキング工程によって、前記実在ナノトラックが形成される、請求項1に記載の処理された薄膜基板。
  5. 前記「c」の処理では、第1のバイアを形成するために、選択された実在ナノトラックに第1の材料を充填する、請求項1に記載の処理された薄膜基板。
  6. 前記「c」の処理では、第2のバイアを形成するために、第2の選択された実在ナノトラックに第2の材料を充填する、請求項1に記載の処理された薄膜基板。
  7. 前記「c」の処理では、複数の第1のバイア及び複数の第2のバイアが、マスキング工程によって前記薄膜基板の前記2つの表面のうちの一方に被着される材料によって電気接続される、請求項1に記載の処理された薄膜基板。
  8. 前記「c」の処理では、複数の第1のバイア及び複数の第2のバイアが、マスキング工程によって前記薄膜基板の前記2つの表面のうちの第2の表面に被着される材料によって電気的に相互接続される、請求項1に記載の処理された薄膜基板。
  9. 前記「a」の処理では、画定された潜在ナノトラックが、異方性材料から成るナノワイヤとして前記薄膜基板のバルク材料内に形成され、前記異方性材料は実在ナノトラックを形成するために化学エッチングされやすいものである、請求項1に記載の処理された薄膜基板。
  10. 前記薄膜基板は200〜30μmの厚みを有する、請求項1に記載の処理された薄膜基板。
  11. 前記「a」の処理では、前記ナノワイヤは、「クーロン」爆発及び熱過渡現象のうちの少なくとも一方によって設けられる、請求項1に記載の処理された薄膜基板。
  12. 前記「b」の処理では、次亜塩素酸ナトリウム含有溶液又は酸化カリウム含有溶液が用いられる、請求項1に記載の処理された薄膜基板。
  13. 前記実在ナノトラックは、内側トラック表面を濡らすために、前記導電性を有する材料を充填する処理の前にエタノールにさらされる、請求項1に記載の処理された薄膜基板。
  14. プリント回路カード又はプリント回路基板を形成するための芳香族ポリマー材料からなる薄膜基板において、前記薄膜基板を貫通するとともに、互いに対向する表面に沿って電気接続される複数のマイクロバイアを設けることによって、電気回路を形成するための、前記薄膜基板の製造方法において、
    a)前記薄膜基板を貫通している潜在ナノトラックを形成するために、前記薄膜基板の少なくとも選択された表面部分に加速されたイオンを照射するステップであって、前記イオンの少なくとも80%を確実に前記薄膜基板に貫通させる運動エネルギーを前記イオンが有するように、前記運動エネルギーが、イオンあたり200〜7000MeVになるように前記選択された表面部分に衝突するときの前記イオンの速度、及び質量を選択されている、加速されたイオンの照射ステップと、
    b)前記薄膜基板を貫通する実在ナノトラックを形成するために、前記潜在ナノトラックのうちの選択されたものに対して、アルカリ性試薬及び酸化剤試薬のうちの少なくとも一方の化学試薬を利用するウェットエッチングを行うステップと、
    c)前記薄膜基板の前記互いに対向する表面にて、選択された導電性を有する1つ又は2つの材料によって電気接続されるとともに、スルーホールの役割を果たす、前記マイクロバイアを形成するために、選択された導電性を有する材料を前記実在ナノトラックに充填する処理であって、第1のバイア(V10、V30、V50)と呼ばれる第1の数のバイアを形成するために、第1の数の前記実在ナノトラックに、選択された電気的特性を有する第1の材料(M1)を充填し、及び、第2のバイア(V20、V40、V60)と呼ばれる第2の数のバイアを形成するために、第2の数の前記実在ナノトラックに、選択された電気的特性を有する第2の材料(M2)を充填するステップとを備え、
    前記第1のバイア(V10、V30、V50)及び第2のバイア(V20、V40、V60)にそれぞれ充填される、前記第1の材料(M1)及び前記第2の材料(M2)は互いに異なる電気的特性を有するように選択され、前記薄膜基板の表面に被着される材料は、前記第1のバイアと前記第2のバイアを電気接続するために設けられ、直列接続に含まれる最初のバイア(V10)及び最後のバイア(V60)は、熱電対及び回路構成のうちの少なくとも一方を提供するために他の素子に適切に接続される、薄膜基板の製造方法。
  15. 熱電対を備えている薄膜基板が、スペクトル分析用に構成される検出器内に信号受信機として収容される、請求項14に記載の薄膜基板の製造方法。
  16. 前記「a」のステップにおいて、前記薄膜基板全体の外側表面が、加速された重イオンで処理される、請求項14に記載の薄膜基板の製造方法
  17. 前記「b」のステップにおいて、マスキング工程によって前記実在ナノトラックが形成される、請求項14に記載の薄膜基板の製造方法
  18. 前記「c」のステップにおいて、第1のバイアを形成するために、選択された実在ナノトラックに第1の材料を充填する、請求項14に記載の薄膜基板の製造方法
  19. 前記「c」のステップにおいて、第2のバイアを形成するために、第2の選択された実在ナノトラックに第2の材料を充填する、請求項14に記載の薄膜基板の製造方法
  20. 前記「c」のステップにおいて、複数の第1のバイア及び複数の第2のバイアが、マスキング工程によって前記薄膜基板の前記2つの表面のうちの一方に被着される材料によって電気接続される、請求項14に記載の薄膜基板の製造方法
  21. 前記「c」のステップにおいて、複数の第1のバイア及び複数の第2のバイアが、マスキング工程によって前記薄膜基板の前記2つの表面のうちの第2の表面に被着される材料によって電気接続される、請求項14に記載の薄膜基板の製造方法
  22. 前記「a」のステップにおいて、画定された潜在ナノトラックが異方性材料からなるナノワイヤとして前記薄膜基板のバルク材料内に形成され、前記異方性材料は、実在ナノトラックを形成するために化学エッチングされやすいものである、請求項14に記載の薄膜基板の製造方法
  23. 前記薄膜基板は200〜30μmの厚みを有する、請求項14に記載の薄膜基板の製造方法
  24. 前記「a」のステップにおいて、前記ナノワイヤは、「クーロン」爆発及び熱過渡現象のうちの少なくとも一方によって設けられる、請求項14に記載の薄膜基板の製造方法
  25. 前記「b」のステップにおいて、次亜塩素酸ナトリウム含有溶液又は酸化カリウム含有溶液が用いられる、請求項14に記載の薄膜基板の製造方法
  26. 前記実在ナノトラックは、内側トラック表面を濡らすために、前記導電性を有する材料を充填する処理の前にエタノールにさらされる、請求項14に記載の薄膜基板の製造方法
JP2006508027A 2003-04-29 2004-04-21 薄膜基板を処理するための方法 Expired - Fee Related JP4359657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0301238A SE526006C2 (sv) 2003-04-29 2003-04-29 Behandlat tunnfilmssubstrat
PCT/SE2004/000606 WO2004098256A1 (en) 2003-04-29 2004-04-21 A method for processing a thin film substrate

Publications (2)

Publication Number Publication Date
JP2007529101A JP2007529101A (ja) 2007-10-18
JP4359657B2 true JP4359657B2 (ja) 2009-11-04

Family

ID=20291147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508027A Expired - Fee Related JP4359657B2 (ja) 2003-04-29 2004-04-21 薄膜基板を処理するための方法

Country Status (10)

Country Link
US (1) US7176578B2 (ja)
EP (1) EP1621054B1 (ja)
JP (1) JP4359657B2 (ja)
KR (1) KR101055600B1 (ja)
CN (1) CN100521876C (ja)
AT (1) ATE524956T1 (ja)
AU (1) AU2004234763B2 (ja)
CA (1) CA2523971A1 (ja)
SE (1) SE526006C2 (ja)
WO (1) WO2004098256A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832146A1 (de) * 2004-12-28 2007-09-12 Siemens Home and Office Communication Devices GmbH & Co. KG Halbzeug sowie trägerkomponente auf der basis dieses halbzeugs
JP4344954B2 (ja) 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
WO2008063125A1 (en) * 2006-11-20 2008-05-29 Senseair Ab A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed
US20090162666A1 (en) * 2007-12-20 2009-06-25 Palo Alto Research Center Incorporated Curable flexible material
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
JP2011233714A (ja) * 2010-04-27 2011-11-17 Canon Inc 半導体素子
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
SE541450C2 (en) 2018-02-19 2019-10-08 Jondetech Sensors Ab Publ Overheating alarm device for cell phone charger or similar device
SE543173C2 (en) 2018-07-02 2020-10-20 Jondetech Sensors Ab Publ Adapter device with infrared sensor and heat protection switch
US20200361782A1 (en) * 2019-05-16 2020-11-19 Sciosense B.V. Photo-annealing in Metal Oxide Sensors
US11662109B2 (en) 2019-06-05 2023-05-30 Carrier Corporation Enclosure for gas detector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE521415C2 (sv) * 1998-02-17 2003-10-28 Hans Goeran Evald Martin Metod för att framställa en gassensortillhörig detektor, samt en detektor framställd enligt metoden
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof

Also Published As

Publication number Publication date
CA2523971A1 (en) 2004-11-11
AU2004234763A1 (en) 2004-11-11
WO2004098256A1 (en) 2004-11-11
ATE524956T1 (de) 2011-09-15
EP1621054A1 (en) 2006-02-01
KR20060016761A (ko) 2006-02-22
JP2007529101A (ja) 2007-10-18
SE0301238L (sv) 2004-10-30
EP1621054B1 (en) 2011-09-14
SE0301238D0 (sv) 2003-04-29
AU2004234763B2 (en) 2008-07-24
CN1781350A (zh) 2006-05-31
SE526006C2 (sv) 2005-06-14
US7176578B2 (en) 2007-02-13
CN100521876C (zh) 2009-07-29
KR101055600B1 (ko) 2011-08-09
US20060071323A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4359657B2 (ja) 薄膜基板を処理するための方法
Huu et al. Flexible thermoelectric power generator with Y-type structure using electrochemical deposition process
Mersini et al. Relic dark energy from the trans-Planckian regime
JPH02123738A (ja) 基板を貫く電気接続部の作製方法
JP2006147970A (ja) 多層配線基板およびその製造方法
US20170262259A1 (en) Method for generating random numbers and assoicated random number generator
CN105122449A (zh) 包括氧化层的低成本中介体
Yousef et al. Vertical thermopiles embedded in a polyimide-based flexible printed circuit board
CN107917754A (zh) 热电式激光功率探头及其制作方法
Lindeberg et al. A PCB-like process for vertically configured thermopiles
Kim et al. Modified shielding effectiveness equation for novel multilayered waveguide-below-cutoff array
US9439295B2 (en) Electrically insulating elements and electrically conductive elements formed from elements having different oxidation behaviors
Tsukamoto et al. Printable on-chip micro battery for disposal bio-sensing device
Yousef et al. Reliable small via interconnects made of multiple sub-micron wires in flexible PCB
RU2462011C1 (ru) Способ изготовления многослойных печатных плат
RU2356194C1 (ru) Способ изготовления гибких печатных плат
Morris et al. The'Baldwin Effect'in Wolf-Rayet stars
JP5939085B2 (ja) 温度差発電ユニット
Chattopadhyay et al. Participation in the compressed baryonic matter experiment at FAIR
Frankel et al. Search for ultradense nuclei in relativistic collisions of Ar on Ca, U, and Pb
WO2008063125A1 (en) A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed
JP2024029824A (ja) 電磁波吸収構造体および熱電変換素子
JP2002368383A (ja) 複合部材の製造方法、複合部材製造用マスク基板、複合部材、および配線基板
Yousef et al. Ion track enabled multiple wire microvia interconnects in printed circuit boards
Fang Suspended Trace Air-Gap Resonators for Low Loss Superconducting Circuits

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Ref document number: 4359657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees