CN100521876C - 处理薄膜衬底的方法 - Google Patents

处理薄膜衬底的方法 Download PDF

Info

Publication number
CN100521876C
CN100521876C CNB2004800116430A CN200480011643A CN100521876C CN 100521876 C CN100521876 C CN 100521876C CN B2004800116430 A CNB2004800116430 A CN B2004800116430A CN 200480011643 A CN200480011643 A CN 200480011643A CN 100521876 C CN100521876 C CN 100521876C
Authority
CN
China
Prior art keywords
substrate
film
hole
during
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800116430A
Other languages
English (en)
Other versions
CN1781350A (zh
Inventor
汉斯·约兰·埃瓦尔德·马丁
克拉斯·安德斯·约尔特
米卡埃尔·彼得·埃里克·林德贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trond Technology Sen Schell
Original Assignee
SenseAir AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SenseAir AB filed Critical SenseAir AB
Publication of CN1781350A publication Critical patent/CN1781350A/zh
Application granted granted Critical
Publication of CN100521876C publication Critical patent/CN100521876C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2211/00—Thermometers based on nanotechnology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

本发明包括处理过的薄膜衬底(10)及其方法，以便生产弹性印制电路卡，其具有多个通过或穿过薄膜衬底并且沿着背对的表面电连接的微通孔，从而形成电路。第一数量的真正纳米路径填充有具有良好电特性的第一材料(M1)，用于形成第一数量的在此命名的第一通孔(V10、V30、V50)，而第二数量的真正纳米路径填充有具有良好电特性的第二材料(M2)，用于形成第二数量的在此命名的第二通孔(V20、V40、V60)，选择所述第一和第二通孔(V1-V60)的第一材料(M1)和第二材料(M2)具有相互不同的热电特性，分布和/或调整表面施加到薄膜衬底和涂敷在薄膜衬底(10)的两侧(10a、10b)上的材料以便允许指定为第一材料(M1)的第一通孔与指定为第二材料(M2)的第二通孔电互连，并且使包含在串联连接中的第一通孔(V10)和包含在串联连接中的最后一个通孔(V60)串联配位以便提供电热偶或其他电路装置。

Description

处理薄膜衬底的方法
技术领域
本发明主要涉及在多个工艺或处理步骤中处理的薄膜衬底，以便通过这种加工处理允许生产一个或多个印制电路板或卡。
该申请中的薄膜衬底旨在覆盖厚度小于500μm的衬底。
通过该表达方式印制电路卡主要或首先是指以下面所述方式处理的单个薄膜衬底，但另一方面不排除使多个这样处理的薄膜衬底彼此合一，以便这样提供多层印制电路卡，其中根据本发明给出的规定或建议处理的印制电路卡可以有利地最大限度地得到应用或在这样的层结构中表面相关。
使用薄膜衬底使得能够生产弹性印制电路卡，其中通过选择层的数量和选择各自层的厚度减小弹性。
为了简化步骤、措施或目的，随后的说明将仅仅限定在说明形成在薄膜衬底上的单个弹性印制电路卡。
以这种方式制造的每个所述弹性印制电路卡包括多个通过或穿过薄膜衬底的通孔，并经过线路沿着背对(faced-away)的表面形成电连接，以便这样使得能够形成一个或多个电路。
本发明基本上建立在或基于在多个处理步骤中对作为体材料的薄膜衬底进行的连续处理，以便通过所述处理能够提供单层印制电路卡。
根据已知方法和根据以下提出的顺序可以有利地影响在多个处理步骤中进行的这样的连续处理：
a；允许利用诸如离子形式的加速粒子来处理作为体材料的薄膜衬底的整个或至少某选择的表面部分。
b；当所述粒子轰击在薄膜衬底表面上选择的所述表面部分时，允许选择它们的速度和粒子的相互关联的质量，从而使选择的与粒子相关或指定给粒子的动能足够高，以至于至少一些粒子会完全确定地通过和穿透所述薄膜衬底，以便这样允许成功地形成所谓的纳米线，并形成被认为是潜在的纳米路径的路径，其穿越所述薄膜衬底。
c；允许例如以已知方式处理所述纳米线或所选择的潜在穿越纳米路径，以便这样形成真正和配位(co-ordinated)的纳米路径，其中许多完全穿越该薄膜衬底，
d；允许以已知方式用材料，例如建议的具有好的或半好的导电特性的材料，填充至少所选择的真正纳米路径，用于形成穿越或通过(穿过)薄膜衬底的通孔，以及
e；允许通过一个或优选两个具有好或半好的导电特性的材料带经过表面取向电路电连接多个所述穿越通孔，将所述材料带施加到薄膜衬底的背对表面。
定义：
潜在的纳米路径或纳米线旨在表示通过加速粒子，优选离子，穿过用作体材料的薄膜衬底而引起的薄线状材料改变，并由此产生通常垂直的，例如各向异性的通过或穿过衬底的纳米线，该纳米线的材料结构改变为比薄膜衬底的剩余材料结构具有更高能量的材料结构，并且该改变材料结构表现出在粒子或离子移动穿过薄膜衬底的方向上更易于蚀刻，例如化学蚀刻。
真正的纳米路径旨在表示经过所述蚀刻除去如上所述的纳米路径或纳米线的材料结构，并且以这种方式形成细的穿孔或真正的路径。
通孔或微通孔旨在表示至少一个真正的纳米路径，优选为许多穿孔或真正的纳米路径的配位，填充有材料且在薄膜衬底的背对的表面部分之间延伸。这里所选择的材料可以有利地是具有显著或特别好的导电性的材料和/或具有选定的半好的导电性的材料。
发明背景
在多个不同的实施例中已经知道上述性质的方法和设置。
通过介绍，可以提到的是在二十世纪六十年代期间对于穿透或穿过电绝缘材料的加速粒子或离子形成纳米路径或纳米线的理解就已经清楚了并得到了利用，因为这些在地质学和宇宙学中被认为是重要的，其中穿透地球大气的宇宙粒子在许多绝缘材料中产生永恒的路径，在本发明中也将利用该技术。
作为本发明背景和本发明基于的技术条件的更相关例子，提到了在Mikael Lindeberg的题为“High Aspect Ratio MicrosystemFabrication by IonTrack Lithography”的出版物ISSN 1104-232X或ISBN 91-554-5515-8中的内容。
在所述出版物的52页和图49中，说明了如何通过许多串联连接的通孔或微通孔形成螺线管状的感应线圈，其中所有微通孔由同一种金属材料形成并取向平行地穿过薄膜衬底，并且所述薄膜衬底的背对的表面设有必要的电路，以便能够通过相同的金属将形成的微通孔电互连为线圈，由此利用介绍的上述处理形成弹性电路设置。
以这种方式制造的弹性电路设置应当能够与印制电路在印制电路卡或印制电路板上的应用相比。
在分配的公开号为WO-A1-99/41592的国际专利公报中示出和公开了本发明的相关技术领域，并且其中可以期望有益的应用。
这里，示出和公开了许多方法和气体传感器相关的检测器。
在其它情况下，提供了方法以便能够生产气体传感相关的检测器和旨在能够检测穿过气室(2)的电磁波，例如红外线，所述气室(2)形成了腔(21)，适于能包含一定量的气体(G)，旨在对表面或部分表面进行测量或评估，其在所述气室(2)或腔(21)内侧形成壁部分(21C，21D，21E)，涂敷有一种或多种不同的金属层(M1，M2)，以便能够形成针对所述电磁波的高反射率表面。
所述检测器(3)由一个或多个光接收装置组成，其以热元件的形式形成在非导电性衬底上，该衬底具有一个或多个展现出地形结构的表面区域，所述区域涂敷有第一和第二导电金属层，以入射角靠着地形表面结构涂敷所述第一和第二金属层，彼此分开90℃。
更具体地讲，应该通过杯状的第一部分(2A)、以及对底层(B)的第二部分命名的部分(2B)形成所述与气室有关的腔(21)。
与检测器有关的地形结构(3)应该指定用于所述底层(B)的第一部分和/或所述杯状部分的部分。
所述底层(B)应该同样地具有适合于形成与检测器有关的电路装置(1b)的一个或多个附加部分。
发明内容
技术问题
如果注意到相关技术领域的技术人员必须进行技术思考的环境，以便能够针对产生的一个或多个技术问题提出解决方案，则首先必须了解应该采取的措施和/或措施的顺序以及必要的所需装置的选择，鉴于此随后的技术问题应当与本发明主题的产生和形成有关。
当考虑现有技术时，如上所述，因此应当将以下看成是技术问题：当利用作为体材料的薄膜衬底时能够实现与所采取的步骤有关的优点的重要性，以及对通过介绍而提到的这种薄膜衬底进行的处理，允许创造条件从而-根据已知的基本条件以便使用同一种金属材料，使得在薄膜衬底上形成螺旋管形电感-形成具有冷和热结点的电热偶和/或形成电路装置，同时利用多种导电和半导电材料。
关于这一点，应当将以下情况看成是技术问题：通过至少两种不同的材料，例如金属材料，能够制备形成在薄膜衬底内的光检测单元，该单元可应用在通过介绍而提到的国际专利公报中所述的技术领域中。
此外，应当将能够形成电热偶看成是技术问题，所述电热偶使用或基于取向穿过薄膜衬底的微通孔，其中薄膜衬底的一个表面应该能够用作热结点和其背对的第二表面应当能够作为冷结点。
应当将能够实现与以下情况有关的优点和重要性看成是技术问题：当利用薄膜衬底时，许多纳米路径和微孔延伸穿过该薄膜衬底，能够提供许多电路装置，当利用所述真正的纳米路径时，对其进行处理以便形成微通孔，具有相同或不同的金属材料或其它适于所选择的末端区域的材料。
关于这一点，技术问题在于能够实现与以下情况有关的优点和重要性：对于某些第一选择微通孔，允许选择第一金属材料，对于某些第二选择微通孔，允许选择另一种金属材料，并且对于某些第三选择微通孔，允许选择第三材料等。
此外，能够实现与以下情况有关的优点和重要性被认为是技术问题：对于某些选择的微通孔，允许选择具有半导电特性的材料。
关于这一点，技术问题在于能够实现与以下情况有关的优点和重要性：允许形成包含在热元件中的不同金属材料，并且将其提供给相邻和配位的微通孔，所述微通孔延伸完全穿过薄膜衬底。
技术问题还在于能够实现与以下情况有关的优点和重要性：对于这样的热电偶，允许利用这样形成的第一数量的真正纳米路径填充有第一材料，具有选择的电和其它特性，用于形成第一数量的在此命名的第一通孔或微通孔，并且允许这样形成的第二数量的纳米路径填充有第二材料，该材料具有选择的电和其它特性，用于形成第二数量的在此命名的第二通孔或微通孔，其中应当选择所述第一和第二通孔的第一材料和第二材料具有相互相不同的热电偶特性，用于产生依赖于温度的电机械力(EMF)。
因此，技术问题在于能够实现与以下情况有关的优点和重要性：允许导电材料表面施加到薄膜衬底上，作为电路施加到薄膜衬底的两侧，并且进一步分布和/或适应，以便通过选择和指派的电路允许电互连，例如串联连接，指定为第一材料的第一通孔和指定为第二材料的第二通孔，和/或提供并联连接，例如多个这样的串联连接。
此外，技术问题在于能够实现与以下情况有关的优点和重要性：允许包括在串联连接中的第一通孔，和包括在所述串联连接中的最后一个通孔，通过指派的表面相关电路配位，以便形成电热偶，适应这个目的并具有许多位于薄膜衬底的一侧或一个表面上的热结点以及具有许多位于所述薄膜衬底的背对的第二侧或表面上的冷结点。
技术问题在于能够实现与以下情况有关的优点和重要性：允许以这种方式处理的薄膜衬底适于能够用作一个或多个光接收器，例如适于光谱分析的检测器中的适频光接收器，并且其中薄膜衬底的第一表面部分对于第一选择频率可以调整为第一电热偶，其中同一薄膜衬底的第二表面部分对于第二选择频率可以调整为第二电热偶。
技术问题还在于能够实现与以下情况有关的优点和重要性：允许利用重加速粒子或离子处理所选择的表面部分，薄膜衬底的一个较大或较小的部分或者整个外部表面，以便在将纳米线处理为真正的纳米路径和微通孔之后，除了为所述热电偶创造条件，同时还能为适于其它电路和/或电路装置的电路创造条件，其可以有利地包括半导电组件。
技术问题在于能够实现与以下情况有关的优点和重要性：允许将指派给粒子或离子的动能选得足够高以至于至少所选择的颗粒部分，例如80％，将以令人满意的确定度穿过所述薄膜衬底，并且由此形成穿越并完全穿透潜在的纳米线，对其进行配位或处理能够形成一个或多个微通孔，具有选定的密度和/或选择的电阻值。
技术问题还在于能够实现与以下情况有关的优点和重要性：允许通过类似于掩模处理的方法形成和/或配位所述真正的纳米路径，在下文中命名为“隆起”处理，(其意思是仅仅处理表面的一部分)，首先为了允许第一选择和配位的、邻近相关的微通孔形成所述电热偶，其次，为了允许第二选择和配位的、邻近相关的微通孔形成不同于所述电热偶的另一种类型的电路。
技术问题还在于能够实现与以下情况有关的优点和重要性：允许第一选择的真正纳米路径通过选定的工艺和选定的第一掩模或隆起，填充有第一导电材料以便形成所述第一通孔，并且允许第二选择的真正纳米路径通过选定的工艺和选定的另一掩模或隆起，然而优选同样的工艺，填充有第二导电材料以便形成所述第二通孔。
技术问题在于能够实现与以下情况有关的优点和重要性：允许所选择的多个邻近相关的第一微通孔和所选择的多个邻近相关的第二微通孔经过由导电材料形成的电路而电互连，通过掩模或隆起工艺将所述导电材料施加到薄膜衬底的两个表面中的一个，其中同样可以经电路利用所述相同材料用于另一电路。
技术问题在于能够实现与以下情况有关的优点和重要性：允许多个第一微通孔和多个第二微通孔经过通过掩模或隆起施加到薄膜衬底的两个表面中的第二表面上的材料形成的电路而电互连，其中同样可以经电路利用和形成所述材料用于不同于电热偶的其他电连接。
因此，技术问题在于能够实现与以下情况有关的优点和重要性：允许所述潜在的穿越纳米路径，其最初包括由受影响的体材料的配位纳米线，其易受化学蚀刻用于形成纳米路径，随后对其进行处理用于形成微通孔，并且同时允许选择微通孔和/或配位这样的微通孔以便形成所需的电路，用于电路和电热偶需要的电路外的组件。
技术问题在于能够实现与以下情况有关的优点和重要性：允许从塑料材料中选择所述薄膜衬底并规定总厚度在200与30μm之间，以便以这种方式允许厚度适应于每一个包括在电热偶中的微通孔的选定长度，所述电热偶能在使用具有选定频率的脉冲光波期间起作用，适于在腔内进行气体检测和/或评估当前的气体浓度。
技术问题在于能够实现与以下情况有关的优点和重要性：允许所述薄膜衬底由芳族聚合物材料构成，其中可以在使用化学剂用于形成开口的真正纳米路径期间在碱性和/或湿氧化环境中进行蚀刻。
因此，技术问题在于能够实现与以下情况有关的优点和重要性：在这里所讲述的应用中，创造条件从而将动能选择在200至7000MeV每离子之间，然而通常小于2000MeV每离子。
技术问题还在于能够实现与以下情况有关的优点和重要性：允许通过“Coulomb”爆炸和/或经过热瞬变现象在塑料内提供所述纳米线。
因此，技术问题在于能够实现与以下情况有关的优点和重要性：允许处理穿越潜在纳米线或潜在的纳米路径，以便形成穿越薄膜衬底的真正纳米路径，通过利用次氯酸钠(NaOHCl)-和/或包含氧化钾(KOH)的溶剂作用所述真正的纳米路径。
技术问题在于能够实现与以下情况有关的优点和重要性：允许例如通过乙醇对这样形成的真正穿越开口纳米路径进行预处理，用于内路径表面的湿润。
解决方案
本发明涉及和包括处理的薄膜衬底和生产这种薄膜衬底的方法，关于这一点，本发明基于通过介绍讲述的已知技术，通过介绍和在附加的权利要求1的前序部分中对其进行了举例说明。
为了能够解决一个或多个上述技术问题，本发明特别说明应该对以这种方式已知的技术进行补充，以便在其他情况下能够通过以下事实将一个或多个电热偶或电路设置形成到薄膜衬底上：第一数量的真正纳米路径应该填充有具有选定电特性的第一材料，用于形成第一数量的在此命名的第一通孔或微通孔；第二数量的真正纳米路径应该填充有具有选定电特性的第二材料，用于形成第二数量的在此命名的第二通孔或微通孔；以及选择所述第一和第二通孔的第一材料和第二材料具有相互不同的电特性。
此外，说明和建议表面施加到薄膜衬底、涂敷到薄膜衬底的两侧上的材料，应该进行分布和/或调整以便经形成的线路允许指定为所述第一材料的第一通孔与指定为所述第二材料的第二通孔和指定为具有导电或半导电特性等的材料的第三通孔的电互连。
另外，说明和建议包括在串联连接中的第一通孔和包括在串联连接中的最后一个通孔应该能配位，以便形成电热偶和/或另一电连接设置。
如所提出的实施例，落在本发明的基本思想范围内，说明和建议处理过的热电偶的薄膜衬底应该适合作为一个或多个频率指示信号接收器包含在适于光谱分析的检测器中。
此外，说明应该用重加速粒子处理薄膜衬底的大部分或整个外表面，其中应该选择指定给粒子或离子的动能从而至少80％的粒子会完全确定穿过所述薄膜衬底的厚度。
此外，说明应该能通过掩模或隆起形成真正的纳米路径，并且所选择的真正纳米路径经过选定的工艺，应该能填充有第一导电材料，以便形成第一通孔，而第二选择的真正纳米路径经过选定的工艺，应该能填充有第二导电材料以便形成第二通孔。
这样，根据本发明，说明应该能通过采用电路形式并经过掩模或隆起施加到薄膜衬底的两个表面中的一个上的材料，来电互连多个第一通孔和多个第二通孔。
此外，说明和建议应该能通过采用电路形式并经过掩模或隆起施加到薄膜衬底的两个表面中的第二表面上的材料，来电互连多个第一通孔和多个第二通孔。
此外，说明和建议潜在的穿越纳米路径最初包括配位的纳米线，采用各向异性材料的垂直线的形式，其易受化学蚀刻用于形成亚微米毛细孔，或者为真正纳米路径。
此外，说明和建议所述薄膜衬底应该选自塑料材料(聚合物)并指定200和30μm之间的厚度。
此外，说明和建议所述薄膜衬底应该由芳族聚合物材料组成，其中可以在利用化学剂用于形成开口或真正纳米路径期间在碱性和/或湿氧化环境下进行蚀刻，并且其中根据选定的粒子或离子和薄膜衬底中所选择的材料以及其指定厚度，动能应该选择在200和7000MeV每离子之间。
此外，本发明说明和建议应该处理所选择的纳米线或潜在穿越纳米路径，以便在聚酰亚胺和/或聚碳酸酯塑料中通过包含次氯酸钠和/或包含氧化钾的溶液形成真正纳米路径并穿越薄膜衬底。
此外，说明和建议可以例如用乙醇对所述形成的真正穿越开口纳米路径进行预处理，用于内路径表面的湿润。
优点
前述优点可以认为是本发明的特点，由此提供的特殊的有意义特征在于：这样，创造条件以便通过处理过的薄膜衬底，例如电热偶和/或一个或多个电路装置，能够产生这样的条件使得这样的热电偶能够包含在一个或多个电路装置中，例如一个或多个适于光谱分析的检测器中的信号接收器。
在热电偶应用中，创造条件以便允许许多热结点暴露在具有从光谱分析中选择的频率的光线或光波下，并且许多冷结点变得位于光线的阴影中，由此提供能够使包含在热电偶中的微通孔的长度直接适合薄膜衬底的厚度的简单可能性，并由此创造条件使得能够调节在利用脉冲光源期间产生的温度差。
此外，创造条件以控制薄膜衬底中的传热导，调节各自微通孔的电阻值，并且通过所利用的微通孔结构以及薄膜衬底的材料和厚度调节在热结点和冷结点之间产生的热传导。
前面所述被认为是本发明的特点限定在随后的权利要求1的特征部分中。
附图说明
现在仅仅为了举例说明本发明的实施例，参考附图更加详细地说明以便允许以适于本发明的方式处理薄膜衬底的先前已知方法以及具有与本发明有关的重要特征的当前提出的实施例。
图1示出用于处理序列号“a”-“f”中的薄膜衬底的已知方法，以便从同一种金属材料，通过使用取向穿过薄膜材料的微通孔形成螺旋管形感应线圈；
图2以透视图解示出根据图1的方法制造的感应线圈；
图3示出感应线圈中的具有相关表面结构电路的许多通孔，然而显示体材料已经被除去；
图4以透视图解示出根据与本发明有关的规定的电热偶；
图5以曲线示出在根据本发明的应用中，能够指定给热电偶的热结点和热电偶的冷结点的与时间有关的温度差；
图6示出温度差的与时间有关的变化，该变化对应于由热电偶给出的电压或电动势(EMF)；
图7示出表示薄膜衬底的所选厚度与产生最大温度差的时间点之间的关系的曲线；
图8在多个工艺步骤中示出一个方法的顺序，其类似于图1所示的顺序，以便从构造为薄膜的体材料，能够通过至少两种不同的金属材料形成热电偶或其它电路装置；
图9在多个工艺步骤中示出一个可选方法的的顺序，其类似于图8所示的顺序；
图10示出用于将图9中的前两个处理步骤结合成单个处理步骤的替代方案。
现有技术的描述
参考图1至3，这里在图1中，示出先前已知的方法以便在多个工艺步骤中允许根据在通过介绍提到的出版物中所看到的技术前提处理薄膜衬底。
这样，在图1中示出所提议的顺序以便在用”a”至”f”表示的不同工艺步骤中，允许处理薄膜衬底1，从而以这种方式能够生产图2中的印刷电路卡2，其具有通过或设置成完全穿过薄膜衬底1并在背对的表面1a、1b电连接的多个微通孔，以便以这种方式能够以螺旋管感应线圈2a的形式形成电路装置。
为了简化的目的，在图2中仅示出利用由“V1”、“V2”至“V5”表示的五个微通孔，在实际应用中需要远远大于在此示出的数量，以及远远密于在此示出的结构。
在图1a中，关于这一点，示出以离子“J”的形式利用加速粒子处理整个薄膜衬底1，通过这些离子的穿透形成许多纳米线1d或潜在的纳米路径1d。
作为离子“J”，可以有利地利用1000MeV129Xe27+，其被证明适于穿过采用薄膜衬底1形式的聚酰亚胺结构的塑料。
在图1a中，薄膜衬底由上面的第一薄铜层1’和下面的第二薄铜层1”覆盖。
图1b示出薄膜衬底1的顶侧1’和底侧1”，各自涂敷有一层铜层12和13并且上铜层12设有开口12a。
更具体地，处理铜层12以便限定邻近期望微通孔，比如图2中的通孔”V1”，的开口12a。
在图1c中处理纳米线1d从而形成真正的纳米路径1e。
图1c也旨在示出将所述离子或粒子“J”轰击表面部分时的速度，和粒子的质量相互调整到这样的值以至于可以选择与粒子“J”有关的动能，从而至少一些粒子完全确定地彻底穿过所述薄膜衬底1，以便这样允许形成许多纳米线1d或完全穿越所述薄膜衬底的潜在纳米路径。
图1d示出所述真正的纳米路径1e以已知的方式填充有具有极好导电特性的金属材料1f，用于形成与穿孔相关的微通孔，例如通孔“V1”。
此外，图1d示出用两个步骤通过通常所说的电淀积将镍或铜沉积在孔或真正的纳米路径1e内。
由于孔或真正的纳米路径1e向下层1”延伸穿过薄膜衬底1的整个厚度，这可以由支撑部分构成，或者利用胶带。
在图1c中，也可以使用乙醇实现穿孔或真正的纳米路径的预清洗，以便改善真正的纳米路径的湿润(wetting)。
在图1e中，示出在材料经电淀积到达上铜层1’之前，已经将其除去。
第一电淀积适于用来保护铜层或铜膜1”不受蚀刻液的影响。
然后进行电淀积。
当微通孔”V1”朝着薄膜衬底1的上表面1a生长时，形成“杯”并且停止蚀刻。
图1f也示出可以通过一种或两种施加到薄膜衬底的背对表面上作为电路并具有导电特性的材料，一个所述与穿孔相关的通孔“V1”现在变为电互连。
图1f在这方面可以示出薄金膜1g沉淀在上表面1a上并且铜膜1h施加到该薄金膜1g上。
现在可以通过同位素湿法蚀刻产生顶侧(和底侧)上的所需电路。
这里，图2示出一个感应线圈，仅仅显示了五个通孔，其具有施加到薄膜衬底的上表面1a上的所需第一导线，这里用“L1”、“L3”和“L5”表示，并且进行连接以便通过这里用“L2”、“L4”和“L6”表示的施加到薄膜衬底的背对表面1b上的第二导线，将通孔“V1”、“V2”到“V5”的串联连接设置到感应线圈中。
这里，图3大体上示出所述通孔“V2”、“V3”和“V4”的外观，并且顶侧上的电路“L3”、“L5”以图2显示的方式示出互连的微通孔，另外电路“L4”位于底侧1b上。
在顶侧1a上的所有导线、所有穿过薄膜衬底的微通孔和所有在底侧上的导线都由同一种金属材料形成。现提出的实施例的说明
然后以介绍的方式强调：在随后本实施例的说明中，其具有与本发明有关的重要特征并且通过显示在附图中的图4到10对其进行说明，针对本发明选择词汇和特殊术语主要是为了使本发明的基本思想更清楚。
然而，关于这一点应该考虑到这里选择的表达方式不应该看作仅仅局限于这里利用和选择的术语，而是应该理解应这样解释如此选择的每个术语以至于它另外包括以相同或基本相同方式工作的所有技术等价物，以便这样能够实现相同或基本相同的发明和/或技术效果。
这样，参考图4，通过现提出的实施例和适当的目前提出的处理示意性地示出本发明的基本条件和要求，使与本发明有关的重要特点或特征更加具体，以下在附图中通过图4到10更加详细地示出所述实施例和处理，并在下面的说明中进行更加详细的说明。
这样，本发明原则上基于用于另一技术领域的方法和在图1至图3中示出的应用，其中需要多处调整，以便通过该技术能提供一个或多个电路设置，以下以热电偶为例进行说明，其在用于气体测量的应用中适于用作检测器。
关于这一点，本发明讲述了第一数量的真正纳米路径1e，这里以三个为例，应该填充有具有好的电特性的第一材料M1，用于根据在图1e中主要显示的方式形成第一数量的在此命名的第一微通孔，以“V10”、“V30”和“V50”表示。
然而，本发明讲述或建议第二数量的真正纳米路径，这里以三个为例，应该填充有具有好的电学特性的第二材料M2，用于形成第二数量的，在此命名的第二微孔，以“V20”、“V40”和“V50”表示，然后可以根据在图1e中主要显示的方式影响它，然而，在对第一通孔“V10”、“V30”和“V50”应该进行覆盖和掩模的情况下，第二真正纳米路径应该暴露出来以便第二材料M2可以进入。
在图8、9和10中更加清楚地示出和描述了与此有关的方法和工艺步骤，以下将更加详细地对其进行说明。
到热电偶时为止，对于根据本发明的所示实施例来说重要的是应该选择具有相互不同的电热特性的所述第一和第二微通孔的第一材料M1和第二材料M2，用于形成一个或多个配位或分开的电热偶，其在热(10a)和冷(10b)结点之间的温差下给出电动势。
关于这一点，本发明是基于理解当在温差下不同金属端对端地彼此结合时，它们具有不同的电热特性。
这样，通过已知实验，本发明是基于允许确定想要材料之间的想要热电特性。
对表面施加10a和10b到薄膜衬底10的涂敷在薄膜衬底10两侧的导电材料进行分布和调整，以便通过所形成的电路L10、L30和L50允许指定为第一材料M1的第一微通孔“V10”、“V30”和“V50”与指定为第二材料M2的第二微通孔“V20”、“V40”和“V50”的电互连。
包含在串联连接中的第一微通孔“V10”和包含在串联连接中的最后一个微通孔“V50”是配位的以便经连接101和102形成串联连接的电热偶。
不仅图2，而且图4也仅仅示出根据本发明的电感的一小部分或者电热偶100的一小部分，并且应当理解为了形成热电偶100，可以并且应当彼此串联连接相当大数量的微通孔。
在相同的薄膜材料1上，不排除形成多个根据图4串联连接的独立热电偶。
不排除允许并联连接多个这种独立的串联连接的热电偶100。
电热偶100的图4所示的处理过的薄膜衬底10适合包含在适于光谱分析的检测器中作为信号接收器。
对于本领域的技术人员，显而易见的是可以在薄膜衬底10上重复电热偶100的表面部分10a，如参考标号10a’，由此两个电热偶100和100’可以位于同一个薄膜衬底10上，其中在光谱分析期间所述热电偶100和100’可以分别用于不同的光线或波，其中热电偶100可以用于准确测量，热电偶100’可以用作参考测量，两个信号可以经过所述连接线输送到本质上为已知类型的电子数值计算电路。
根据图4，落在本发明范围内的是，作为体材料的薄膜衬底10的选择部分或整个外表面10a应该用重加速粒子“J”处理，以便这样不但为使用某些微通孔用于互连为电热偶的不同金属创造条件，而且同样能为以已知形式在薄膜衬底内形成另一电路和电路设置创造条件。
根据在此说明的本发明和其应用，要求应当选择指定给粒子或离子的动能以便至少80％的全体粒子将会完全确定地穿过所述薄膜衬底10的所选厚度，以便这样能够保证配位的微通孔通过薄衬底完美地连接。
由于本发明是基于具有相互相同或不同材料的多个微通孔的串联连接的可能性，所以针对微通孔完全向上或向下穿过到达表面并给出电接触，要求与穿孔相关的微通孔经已形成的表面相关电路肯定会这样串联连接。
此外根据本发明，所述真正的纳米路径将能够通过掩模或隆起工艺形成(这一结果与和所述薄衬底相关的表面区域上的多个曲线弯曲度(embroidery)相比)，在那种情况下，第一数量的所选择的真正纳米路径，经过选择的工艺和通过掩模，变得填充有第一导电材料以便形成第一微通孔。
然而，第二数量的所选择的真正纳米路径经过选择的工艺和通过掩模应该也填充有第二导电材料以便形成第二微通孔，并且使所述第一通孔和所述第二通孔配位，以便当他们互连为电热偶和/或电路装置时，表现出所希望的特性。
这样，本发明也说明了应该通过经掩模或隆起施加到薄膜衬底的两个表面中的一个上的导电材料，来使多个第一微通孔和多个第二微通孔电互连，用于形成明显的导线和电路。
此外，说明了应该通过经掩模或隆起施加到薄膜衬底的两个表面中的第二表面上的导电材料，来使多个第一微通孔和多个第二微通孔电互连，用于形成明显的导线和电路。
不排除所述导线和电路同时形成，也提供了经过在薄膜衬底内的其它微通孔的穿越电路，以便允许在其它电路装置中包含所述通孔作为电路。
所述薄膜衬底10选自塑料材料，并且将厚度指定在200和30μm之间，优选在120μm和50μm之间，以便这样能提供电热偶，下面将更详细地说明其本质。厚度应该能选择在100和75μm之间。
更具体地，所述薄膜衬底10可以包括芳族聚合物材料，在碱性和/或湿氧化环境下进行蚀刻，同时利用化学剂用于形成真正纳米路径。
更具体地，指出动能应该选择在200和7000MeV每离子之间，其中具有选择确定性的离子，这里设置为至少80％，应该能够穿过薄膜衬底10的厚度。
在薄膜衬底10中产生的所述纳米线1d可以通过”Coulomb”爆炸和/或随后的热瞬变现象形成，其在前面所述的公报中的18页有更加详细地显示和说明。
例如以已知的方式处理所述选择的潜在穿越纳米线或纳米路径1d，以便形成穿越薄膜衬底10的真正纳米路径，其中可以利用含次氯酸钠或含氧化钾的溶液，用于该处理。
此外，说明了对于内部轨迹应该能够例如利用乙醇对真正穿越开口纳米路径1e进行预处理，用于润湿内路径表面。
参考图5，示出针对指定给热结点的温度和指定给冷结点的温度的温度-时间曲线，所述热结点和冷结点位于在光谱分析中用作检测器的热电偶上，其中指定的温度差“dT”可以被认为是依赖于至少以下因素：
a)对着上表面10a入射的光波的光强度，
b)在两个连续脉冲之间的光强度的频率，
c)光强度的上梯度特征，
d)穿越薄膜衬底10的微通孔长度“d”，
e)穿越薄膜衬底10的微通孔的计算厚度“t”，
f)相邻微通孔之间的距离，距离“a”(图3)等同于通孔“V2”和“V3”之间的距离，而距离“a1”等同于通孔“V2”和“V4”之间的距离，
g)在微通孔和体材料之间发生热传，
h)在体材料或薄膜衬底10中选择的材料，
i)所选择的从下表面10b到底层103的热传导，
j)在形成各自微通孔时并联连接的真正纳米路径的数量，
k)所述真正纳米路径的计算厚度。
根据图4的实施例示出和表明利用许多不同的参数，每个参数都适合于电热偶。
增加微通孔“V10”和其它微通孔的长度是很自然的，不可否认地，这将能够显示出大信号“V”，但也可以给出产生温度差的更大延迟，由于在表面10a上的产生的增加热量将会经到表面10b的热传导通过更长的距离。
较厚的微通孔或包括过多的真正纳米路径的微通孔增加了到表面10b的热传导。
许多较薄的微通孔比具有相同截面积的较厚微通孔提供更大的到体材料的热传导。单个厚微通孔比大量的薄微通孔提供更低的温度梯度。
较薄的微通孔比较厚的微通孔提供更高的电阻值。
以所述方式串联连接的较大数量的微通孔，比较少的微通孔提供更高的输出信号。
附加参数，可以将电热偶的条件指定给其，是所使用的光源或灯的与时间有关的特性会影响温度差。
然而，证明如果通过脉冲控制灯，由此将发射光脉冲的频率指定给该灯，应该选择这个频率使其在0.1秒期间出现在厚度“d”为100
μm的薄膜衬底处。
另一条件是微通孔应该具有预定的电阻值，其中同样的值应当尽可能地低，比如低于100Ω，然而达到或等于30-50kΩ的电热偶的电阻值也可以接受。
图6示出温度差的时变进展，其中所述曲线也可以被当作表示来自电热偶100的输出信号。
在图7中，曲线示出薄膜衬底的高度尺寸或厚度“d”如何与来自电热偶的输出信号相关，如何与所使用的光源或灯的重复频率有关。
根据本发明，应该有利地构造电热偶以形成偶数个微通孔或配位微通孔，半数由第一材料形成，例如材料M1，半数由第二材料形成，例如材料M2。
总之，可以提到真正纳米路径和微通孔应该在实践上尽可能地薄，所使用的金属材料应该具有尽可能低的导热率。
材料对M1和M2应该具有尽可能大的Seebeck-效应、热电效应或电动势(EMF)。
在本发明的范围内，当然尽可能地在微通孔中和/或对于表面部分10a和10b分别使用完全导电或半导电的材料，以便这样当利用至少两种不同材料时，能够构造不同的电路设置。
对于分别沿着表面10a和10b的电路，不排除选择与在微通孔中使用的材料不同的金属材料。
在图8中，示出类似于在图1中所示的顺序，一个分成了许多步骤”A”、”B”至”G”的方法，以便通过构造为薄膜的体材料，在使用至少两种，三这里是三种不同金属材料M1、M2和M3期间，能够形成热电偶或另一电路装置。
这样，图8A示出当使用粒子或离子80a时，体材料80以薄膜材料的形式暴露在辐射中，由此形成穿越纳米线80b或潜在纳米路径80b。
这里，根据在相同工艺步骤中的现有技术，处理材料80的整个顶表面80c并且纳米线80b变得均匀分布。
图8B示出在图8A中形成的纳米线80b在一个工艺步骤中进行蚀刻处理以便提供真正的纳米路径80d。
这里，处理整个顶表面80c从而体材料80展示出真正纳米路径80d的密集穿孔。
在图8C中，示出根据图8B处理的材料80在另外的工艺步骤中制备有金属层80e。
图8D示出在工艺步骤中，将具有掩模和开口80g的光刻胶，干膜80f，施加到顶表面80c上，以便暴露三个所示真正纳米路径80h。
通过包括电镀的工艺步骤，施加金属材料“M1”以便相同的材料填充纳米路径80h并分布在开口80g内。
图8D还示出将作为掩模或保护膜的抗蚀剂80i施加到金属层80e。
图8E示出在随后的工艺步骤中，除去干膜80f，并且将具有开口80g’的光刻胶，干膜80f’，施加到顶表面80c上，以便暴露三个所示真正纳米路径80h’。
通过重复的包括电镀的工艺步骤，施加金属材料“M2”以便相同的材料填充纳米路径80h’并分布在开口80g’内。
图8F旨在示出在一个工艺步骤中除去了膜80f’，并且在随后的步骤中将具有带有开口80k的掩模的新光刻胶80j，干膜，施加到顶表面80c上，以便分别暴露填充的纳米路径80h和80h’作为微通孔，并通过电镀施加金属材料M3以形成所需的电路，例如由“L10”表示的电路。
图8F还旨在示出在一个工艺步骤中除去金属层80e和保护膜80i’，并且在随后的步骤中将具有采用开口80k’形式的掩模的新光刻胶80j’，干膜，施加到底表面80c’，以便分别暴露填充的纳米路径80h和80h’作为微通孔，并通过电镀施加金属材料M3以形成所需的电路，例如在图4中由“L30”表示的电路。
图8G示出在工艺步骤中，除去了光刻胶80j和80j’，由此电路装置(100)即将完成，该电路装置使薄膜80的顶侧80c和底侧80c’上的微通孔和电路彼此电结合和连接。
在另一实施例中，可以从具有导电性的金属材料选择材料“M1”、“M2”、“M3”和“M4”并使其相同或从具有不同导电性的材料中和/或从具有半导电性的材料中选择材料“M1”、“M2”、“M3”和“M4”并使其相互不同。
并且，图8G示出没有被金属材料覆盖的某些和选择的真正纳米路径80m、80m’可以用作通风和冷却管。
在图9中，示出类似于在图8中所示的顺序，一个分成许多步骤“A”、“B”至“F”的方法，以便通过构造成薄膜的体材料，在使用至少两种，这里是三种不同的金属材料M1、M2和M3期间，能够形成热电偶或其它电路装置。
这样，图9A示出当使用粒子或离子80a时，体材料80以薄膜材料的形式暴露在辐射中，并由此形成穿越纳米线80b或潜在纳米路径80b。
这里，根据在相同工艺步骤中的现有技术，处理材料80的整个顶表面80c并且纳米线80b变得均匀分布。
图9B示出由光刻胶80f经掩模和其开口80g覆盖在图9A中形成的纳米线80b，他们在根据图9C的工艺步骤中进行蚀刻工艺，以便提供选择的真正纳米路径80d。
这里，只处理顶表面80c的选择部分，从而体材料80呈现真正纳米路径80d的选择穿孔。
在图9B和9C中，示出在另外的工艺步骤中材料80制备有金属层80e。
图9D示出在工艺步骤中，将具有开口80g的光刻胶，干膜80f，施加到顶表面80c，以便暴露三个所示真正纳米路径80h。
通过包括电镀的工艺步骤，施加金属材料“M1”以便相同的材料填充纳米路径80h并分布在开口80g内。
图9E示出在随后的工艺步骤中，除去干膜80f，将具有开口80g’的光刻胶，干膜80f”，施加到顶表面80c，以便暴露三个所示真正纳米路径80h’。
通过包括电镀的重复工艺步骤，施加金属材料“M2”以便相同的材料填充纳米路径80h并分布在开口80g’内。
根据图8F和8G的前面所示的工艺步骤在图9F的步骤之后，因此这里不示出。
图10旨在示出通过掩模工艺或隆起影响离子80a的辐射，以仅仅潜在的纳米路径和纳米线80b形成在表面部分内，在上述处理步骤之后，形成微通孔。
即使显示本发明与热电偶有关，显而易见的是所述技术也可以用于其它检测器，例如IR检测器、移动检测器等。
本发明当然并不局限于上述作为例子给出的实施例，而是可以在根据随后在权利要求中说明的本发明基本思想的范围内修改。
特别地，应该考虑到在本发明的范围内所述的每一个单元可以彼此结合以便得到所希望的技术功能。

Claims (36)

1、一种为了生产印制电路卡或板的处理过的薄膜衬底，具有多个通过或穿过所述薄膜衬底，并且沿着所述薄膜衬底的两个背对表面电连接以形成电路的微通孔，其中；a；利用加速粒子处理薄膜衬底的至少某些选择的表面部分；b；当所述粒子轰击所述选择的表面部分时，所述粒子的速度和质量应该相互调整到这样的值以至于选择与粒子相关的动能，从而使至少一些所述粒子会完全确定地穿过所述薄膜衬底，以便这样允许形成穿越所述薄膜衬底的纳米线或潜在纳米路径；c；例如以已知方式处理所选择的潜在穿越纳米路径，以便形成穿越该薄膜衬底的真正纳米路径；d；以本身是已知的方法使所述真正纳米路径填充有具有选定的导电特性的材料，用于形成穿孔微通孔；e；多个穿孔微通孔通过一种或者两种施加到该薄膜衬底的背对表面上并且具有选定的导电特性的材料进行电互连，第一数量的所述真正纳米路径填充有具有选定电特性的第一材料(M1)，用于形成第一数量的在此命名的第一通孔(V10、V30、V50)，而第二数量的所述真正纳米路径填充有具有选定电特性的第二材料(M2)，用于形成第二数量的在此命名的第二通孔(V20、V40、V60)，特征在于对所选择的第一和第二通孔(V1—V60)的所述第一材料(M1)和所述第二材料(M2)进行选择使得所述第一材料和所述第二材料具有相互不同的电特性，分布和/或调整表面施加到该薄膜衬底和涂敷在该薄膜衬底两侧上的材料以便允许分配了所述第一材料的第一通孔与分配了所述第二材料的第二通孔电互连，并且使包含在串联连接中的第一通孔(V10)和包含在所述串联连接中的最后一个通孔(V60)配位以提供电热偶和/或电路装置。
2、根据权利要求1所述的处理过的薄膜衬底，其中所述加速粒子采用离子形式。
3、根据权利要求1所述的处理过的薄膜衬底，特征在于处理过的薄膜衬底适合包含在适于光谱分析的检测器中作为信号接收器，其中所述薄膜衬底的高度尺寸或厚度与来自所述电热偶的输出信号相关。
4、根据权利要求1所述的处理过的薄膜衬底，特征在于，在“a”期间，利用重加速离子处理所述整个薄膜衬底的外表面。
5、根据权利要求1所述的处理过的薄膜衬底，特征在于在“b”期间，选择分配给粒子或离子的动能以至于至少80％的所述粒子确定会穿过所述薄膜衬底。
6、根据权利要求1所述的处理过的薄膜衬底，特征在于在“c”期间，通过掩模工艺形成所述真正纳米路径。
7、根据权利要求1所述的处理过的薄膜衬底，特征在于在“d”期间，所选择的真正纳米路径通过电镀工艺填充有第一材料以便形成第一通孔。
8、根据权利要求1所述的处理过的薄膜衬底，特征在于在“d”期间，第二选择的真正纳米路径通过电镀工艺填充有第二材料以便形成第二通孔。
9、根据权利要求1所述的处理过的薄膜衬底，特征在于在“e”期间，多个第一通孔和多个第二通孔通过经过掩模工艺施加到该薄膜衬底两个表面中的一个上的材料电互连。
10、根据权利要求1所述的处理过的薄膜衬底，特征在于在“e”期间，多个第一通孔和多个第二通孔通过经过掩模工艺施加到该薄膜衬底的两个表面中的第二个表面上的材料电互连。
11、根据权利要求1所述的处理过的薄膜衬底，特征在于在“b”期间，限定的潜在穿越纳米路径最初包括以各向异性材料的纳米线形式形成在所述薄膜衬底内的配位纳米线，该纳米线易于受到化学蚀刻的作用用于形成真正纳米路径。
12、根据权利要求1所述的处理过的薄膜衬底，特征在于所述薄膜衬底选自塑料材料并给定200μm和30μm之间的厚度。
13、根据权利要求1或12所述的处理过的薄膜衬底，特征在于所述薄膜衬底由芳族聚合物材料形成，当利用化学剂来形成开口真正纳米路径时，在碱性和/或湿氧化环境下进行蚀刻。
14、根据权利要求1所述的处理过的薄膜衬底，特征在于在“b”期间，将所述动能选择在200和7000MeV每离子之间。
15、根据权利要求1所述的处理过的薄膜衬底，特征在于在“b”期间，通过“Coulomb”爆炸和/或通过热瞬变现象提供所述纳米线。
16、根据权利要求1所述的处理过的薄膜衬底，特征在于在“c”期间，使用包含次氯酸钠或氧化钾的溶液。
17、根据权利要求1所述的处理过的薄膜衬底，特征在于预处理在“c”期间形成的所述真正纳米路径，用于润湿内路径表面。
18、根据权利要求17所述的处理过的薄膜衬底，其中所述预处理是利用乙醇来进行的。
19、一种用于处理为了生产印制电路卡或板的薄膜衬底的方法，该薄膜衬底具有多个通过或穿过所述薄膜衬底，并且沿着所述薄膜衬底的两个背对表面电连接以形成电路的微通孔，其中；
a；利用加速粒子处理所述薄膜衬底的至少某些选择的表面部分；
b；当所述粒子轰击所述选择的表面部分时，所述粒子的速度和质量应该相互调整到这样的值以至于选择与粒子相关的动能，从而使至少一些所述粒子会完全确定地穿过所述薄膜衬底，以便这样允许形成穿越所述薄膜衬底的纳米线或潜在纳米路径；
c；例如以已知方式处理所选择的潜在穿越纳米路径，以便形成穿越该薄膜衬底的真正纳米路径；
d；以本身是已知的方法使所述真正纳米路径填充有具有选定的导电特性的材料，用于形成穿孔微通孔；
e；多个穿孔微通孔通过一种或者两种施加到该薄膜衬底的背对表面上并且具有选定的导电特性的材料进行电互连，第一数量的所述真正纳米路径填充有具有选定电特性的第一材料(M1)，用于形成第一数量的在此命名的第一通孔(V10、V30、V50)，而第二数量的所述真正纳米路径填充有具有选定电特性的第二材料(M2)，用于形成第二数量的在此命名的第二通孔(V20、V40、V60)，
特征在于对所选择的第一和第二通孔(V10—V60)的所述第一材料(M1)和所述第二材料(M2)进行选择使得所述第一材料和所述第二材料具有相互不同的电特性，分布和/或调整表面施加到该薄膜衬底和涂敷在该薄膜衬底两侧上的材料以便允许分配了所述第一材料的第一通孔与分配了所述第二材料的第二通孔电互连，并且使包含在串联连接中的第一通孔(V10)和包含在所述串联连接中的最后一个通孔(V60)配位以提供电热偶和/或电路装置。
20、根据权利要求19所述的方法，其中所述加速粒子采用离子形式。
21、根据权利要求19所述的方法，特征在于处理过的薄膜衬底适合包含在适于光谱分析的检测器中作为信号接收器，其中所述薄膜衬底的高度尺寸或厚度与来自所述电热偶的输出信号相关。
22、根据权利要求19所述的方法，特征在于在“a”期间，利用重加速离子处理所述整个薄膜衬底的外表面。
23、根据权利要求19所述的方法，特征在于在“b”期间，选择分配给粒子或离子的动能以至于至少80％的所述粒子确定会穿过所述薄膜衬底。
24、根据权利要求19所述的方法，特征在于在“c”期间，通过掩模工艺形成所述真正纳米路径。
25、根据权利要求19所述的方法，特征在于在“d”期间，所选择的真正纳米路径通过电镀工艺填充有第一材料以便形成第一通孔。
26、根据权利要求19所述的方法，特征在于在“d”期间，第二选择的真正纳米路径通过电镀工艺填充有第二材料以便形成第二通孔。
27、根据权利要求19所述的方法，特征在于在“e”期间，多个第一通孔和多个第二通孔通过经过掩模工艺施加到该薄膜衬底两个表面中的一个上的材料电互连。
28、根据权利要求19所述的方法，特征在于在“e”期间，多个第一通孔和多个第二通孔通过经过掩模工艺施加到该薄膜衬底的两个表面中的第二个表面上的材料电互连。
29、根据权利要求19所述的方法，特征在于在“b”期间，限定的潜在穿越纳米路径最初包括以各向异性材料的纳米线形式形成在所述薄膜衬底内的配位纳米线，该纳米线易于受到化学蚀刻的作用用于形成真正纳米路径。
30、根据权利要求19所述的方法，特征在于所述薄膜衬底选自塑料材料并给定200μm和30μm之间的厚度。
31、根据权利要求19所述的方法，特征在于所述薄膜衬底由芳族聚合物材料形成，当利用化学剂来形成开口真正纳米路径时，在碱性和/或湿氧化环境下进行蚀刻。
32、根据权利要求19所述的方法，特征在于在“b”期间，将所述动能选择在200和7000MeV每离子之间。
33、根据权利要求19所述的方法，特征在于在“b”期间，通过“Coulomb”爆炸和/或通过热瞬变现象提供所述纳米线。
34、根据权利要求19所述的方法，特征在于在“c”期间，使用包含次氯酸钠或氧化钾的溶液。
35、根据权利要求19所述的方法，特征在于预处理在“c”期间形成的所述真正纳米路径，用于润湿内路径表面。
36、根据权利要求35所述的方法，其中所述预处理是利用乙醇来进行的。
CNB2004800116430A 2003-04-29 2004-04-21 处理薄膜衬底的方法 Expired - Lifetime CN100521876C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0301238A SE526006C2 (sv) 2003-04-29 2003-04-29 Behandlat tunnfilmssubstrat
SE03012382 2003-04-29

Publications (2)

Publication Number Publication Date
CN1781350A CN1781350A (zh) 2006-05-31
CN100521876C true CN100521876C (zh) 2009-07-29

Family

ID=20291147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800116430A Expired - Lifetime CN100521876C (zh) 2003-04-29 2004-04-21 处理薄膜衬底的方法

Country Status (10)

Country Link
US (1) US7176578B2 (zh)
EP (1) EP1621054B1 (zh)
JP (1) JP4359657B2 (zh)
KR (1) KR101055600B1 (zh)
CN (1) CN100521876C (zh)
AT (1) ATE524956T1 (zh)
AU (1) AU2004234763B2 (zh)
CA (1) CA2523971A1 (zh)
SE (1) SE526006C2 (zh)
WO (1) WO2004098256A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832146A1 (de) * 2004-12-28 2007-09-12 Siemens Home and Office Communication Devices GmbH & Co. KG Halbzeug sowie trägerkomponente auf der basis dieses halbzeugs
JP4344954B2 (ja) 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
WO2008063125A1 (en) * 2006-11-20 2008-05-29 Senseair Ab A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed
US20090162666A1 (en) * 2007-12-20 2009-06-25 Palo Alto Research Center Incorporated Curable flexible material
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
JP2011233714A (ja) * 2010-04-27 2011-11-17 Canon Inc 半導体素子
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
SE541450C2 (en) 2018-02-19 2019-10-08 Jondetech Sensors Ab Publ Overheating alarm device for cell phone charger or similar device
SE543173C2 (en) 2018-07-02 2020-10-20 Jondetech Sensors Ab Publ Adapter device with infrared sensor and heat protection switch
US20200361782A1 (en) * 2019-05-16 2020-11-19 Sciosense B.V. Photo-annealing in Metal Oxide Sensors
US11662109B2 (en) 2019-06-05 2023-05-30 Carrier Corporation Enclosure for gas detector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE521415C2 (sv) * 1998-02-17 2003-10-28 Hans Goeran Evald Martin Metod för att framställa en gassensortillhörig detektor, samt en detektor framställd enligt metoden
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof

Also Published As

Publication number Publication date
CA2523971A1 (en) 2004-11-11
JP4359657B2 (ja) 2009-11-04
AU2004234763A1 (en) 2004-11-11
WO2004098256A1 (en) 2004-11-11
ATE524956T1 (de) 2011-09-15
EP1621054A1 (en) 2006-02-01
KR20060016761A (ko) 2006-02-22
JP2007529101A (ja) 2007-10-18
SE0301238L (sv) 2004-10-30
EP1621054B1 (en) 2011-09-14
SE0301238D0 (sv) 2003-04-29
AU2004234763B2 (en) 2008-07-24
CN1781350A (zh) 2006-05-31
SE526006C2 (sv) 2005-06-14
US7176578B2 (en) 2007-02-13
KR101055600B1 (ko) 2011-08-09
US20060071323A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
CN100521876C (zh) 处理薄膜衬底的方法
Huray et al. Impact of copper surface texture on loss: A model that works
Bergmann et al. Nonequilibrium in metallic microstructures in the presence of high current density
US7200920B2 (en) Method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
RU2006147225A (ru) Масс-анализатор с ионной ловушкой
CN105525918A (zh) 双侧向测井仪及其电极系、地层电阻率测量方法
EP3201954A1 (de) Thermoelektrische vorrichtung
US10308828B2 (en) Reactively assisted ink for printed electronic circuits
CN102944722B (zh) 一种监测航天器内带电电位的方法
JP3825133B2 (ja) 電磁界強度算出装置及び方法並びにプログラム記録媒体
EP0164921A2 (en) Improvements in and relating to printed circuit boards
Yousef et al. Reliable small via interconnects made of multiple sub-micron wires in flexible PCB
DE102013224068A1 (de) Elektronisches Modul, Verfahren zum Betreiben eines solchen elektronischen Moduls und Verfahren zum Herstellen eines solchen elektronischen Moduls
CN110008611B (zh) 三能级原子在多层拓扑绝缘体结构中的自发辐射计算方法
JPS5834958B2 (ja) スル−ホ−ルプリント基板
Glenzer et al. Thomson scattering from two-species laser-produced plasmas
Kim et al. Depth-dependent temperature effects on thermoluminescence in multilayers
Bolger et al. Multi-layer PC boards Fabricated using Aerosol-jet Printing
WO2008063125A1 (en) A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed
Barlow et al. Report of the heavy flavours working group
Lindeberg et al. Flexible PCB vertical thermopile IR sensor
Putterman Phenomenological theory of collective modes and relaxation effects in type II superconductors
Teyssier et al. Three Temperatures Hydrodynamics of Cosmological Pancakes
DE102015214362A1 (de) Mikroelektromechanische Vorrichtung
LEE et al. THE RESULTS OF SIMULATIONS AND EXPERIMENTS DESIGNED TO STUDY RADIATIVE TRANSFER IN DENSE PLASMAS CA BACK, C. CHENAIS-POPOVICS, and JC GAUTHIER Ecole Polytechnique, Laboratoire de Physique des Milieux Ionisés, 91128 Palaiseau CEDEX, FRANCE

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180404

Address after: Stockholm

Patentee after: Trond technology Sen Schell

Address before: Dales Bbu, Sweden

Patentee before: Senseair AB

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20090729

CX01 Expiry of patent term