JP4353841B2 - Shock noise suppression circuit - Google Patents
Shock noise suppression circuit Download PDFInfo
- Publication number
- JP4353841B2 JP4353841B2 JP2004102295A JP2004102295A JP4353841B2 JP 4353841 B2 JP4353841 B2 JP 4353841B2 JP 2004102295 A JP2004102295 A JP 2004102295A JP 2004102295 A JP2004102295 A JP 2004102295A JP 4353841 B2 JP4353841 B2 JP 4353841B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- reference voltage
- output
- speaker
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ＢＴＬ（Balanced Transformer Less）方式の音声増幅器に用いられるショック音抑制回路に関し、特に、スピーカ出力のオン／オフ時におけるショック音の発生を抑制するショック音抑制回路に関する。 The present invention relates to a shock noise suppression circuit used in a BTL (Balanced Transformer Less) type audio amplifier, and more particularly to a shock noise suppression circuit that suppresses the generation of a shock noise when a speaker output is turned on / off.
ビデオカメラやディジタルカメラ等の電子式カメラには、通常、液晶モニターが搭載され、ここに動画像を再生するものにあっては音声機能も装備される場合も多く、その場合にはスピーカ出力機能も装備されている。また、ビデオカメラやディジタルカメラ等では、電源電圧は比較的低く設定される（例えば３Ｖ）。このため、スピーカの両端子に互いに逆位相の音声信号を印加することでダイナミックレンジを拡大する「ＢＴＬ」方式が採用される場合が多い。 Electronic cameras such as video cameras and digital cameras are usually equipped with a liquid crystal monitor, and those that play moving images are often equipped with an audio function. Is also equipped. In a video camera, a digital camera, or the like, the power supply voltage is set to be relatively low (for example, 3V). For this reason, the “BTL” method is often employed in which the dynamic range is expanded by applying audio signals having opposite phases to both terminals of the speaker.
図２は、従来のＢＴＬ方式の音声増幅器の構成を示す図である。図２の音声増幅器において、端子１に印加された音声信号は、コンデンサＣ２を経由して端子２に入力される。このコンデンサＣ２は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
FIG. 2 is a diagram showing the configuration of a conventional BTL audio amplifier. In the audio amplifier of FIG. 2, the audio signal applied to the
端子２に印加された音声信号は、第１のオペアンプ３で増幅される。この第１のオペアンプ３は、抵抗Ｒ１と抵抗Ｒ２との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。端子２は抵抗Ｒ１を介して第１のオペアンプ３の負極端子（−）に接続されているため、第１のオペアンプ３からは位相の反転した音声信号（反転信号）が出力される。この反転信号はスピーカ８の一方の出力端子６に印加される。
The audio signal applied to the
また、上記反転信号は、第２のオペアンプ４で増幅される。この第２のオペアンプ４は、抵抗Ｒ３と抵抗Ｒ４との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。第１のオペアンプ３の出力端子は抵抗Ｒ３を介して第２のオペアンプ４の負極端子（−）に入力されているため、第２のオペアンプ４からは反転信号の位相が反転した音声信号（正転信号）が出力される。この正転信号はスピーカ８の他方の出力端子７に印加される。
The inverted signal is amplified by the second
また、第１のオペアンプ３及び第２のオペアンプ４の正極端子（＋）には、基準電圧用コンデンサＣ１が充電されることにより基準電圧発生回路５にて発生した基準電圧ＶＲＥＦが印加される。
The reference voltage VREF generated by the reference
そして、以上のような構成により、スピーカ８の一方の出力端子６には反転信号が、また他方の出力端子７には正転信号が入力される。このため、例えば第１のオペアンプ３及び第２のオペアンプ４の利得がほぼ同じに設定される場合、スピーカ８の両端子間の出力レベルは、正転信号のみが入力される場合に比べて略２倍となる。
With the above configuration, an inverted signal is input to one output terminal 6 of the
しかし、上記構成のようなＢＴＬ方式の音声増幅器では、電子式カメラの電源オン時あるいは電源オフ時において、電源電圧の変化等に起因して、スピーカ８からショック音（ポップ音）が発生してしまう場合があった。特にＢＴＬ方式では、音声増幅器のダイナミックレンジが広くなっており、比較的小さな電位差、あるいはその変化であっても、ショック音発生の原因となることがあった。ショック音は使用者に違和感を与え、好ましくないことから、例えば下記特許文献１に開示されるような回路構成とすることで、この電源オン／オフ時におけるショック音の発生を抑制することができる。
However, in the BTL audio amplifier having the above configuration, a shock sound (pop sound) is generated from the
図３は、下記特許文献１に開示されている音声増幅器の概略構成図である。尚、図３において、図２の音声増幅器５０と同様の構成要素については図２と同じ符号を付すとともに、重複する説明を省略する。
FIG. 3 is a schematic configuration diagram of an audio amplifier disclosed in
図３の構成では、基準電圧ＶＲＥＦが第１のオペアンプ３及び第２のオペアンプ４だけでなく第１のバッファ９及び第２のバッファ１０にも加わるようになっている。そして、電源オン／オフ時には、図示しない制御回路により、第１のバッファ９及び第２のバッファ１０が同時にオン状態になると共に、第１のオペアンプ３及び第２のオペアンプ４は共にオフ状態となる。このとき、第１のバッファ９及び第２のバッファ１０の出力電圧は等しくなり、スピーカ８の両端の出力端子６，７には全く同じ直流電圧が発生するので、スピーカ８には電流が流れず音が出ない。そして、この状態をショック音の発生が起こる期間行うことにより、電子式カメラの電源オン／オフ時におけるショック音の発生を抑制している。
In the configuration of FIG. 3, the reference voltage VREF is applied not only to the first
ところで、最近のビデオカメラ等の電子式カメラには、該電子式カメラを用いて動画像を記録する記録機能と、記録した動画像を該電子式カメラの液晶モニターで再生する再生機能とが装備されており、ユーザーは記録した動画像を再生して内容をチェックしたり、あるいはチェック後に再び動画像の記録を行ったりすることがあるが、このとき電子式カメラの電源はオンの状態で、スピーカ出力のオン／オフ制御が行われる。 By the way, recent electronic cameras such as video cameras are equipped with a recording function for recording moving images using the electronic camera and a reproducing function for reproducing the recorded moving images on the liquid crystal monitor of the electronic camera. The user may check the contents by playing back the recorded moving image, or record the moving image again after checking, but at this time the electronic camera is turned on, Speaker output on / off control is performed.
このような場合、図３の構成の音声増幅器において、スピーカ出力オフ時には、第１のバッファ９及び第２のバッファ１０によりスピーカ出力端子の両端に基準電圧ＶＲＥＦが印加された状態となっているが、スピーカ出力がオン状態となると、制御回路によって、第１のバッファ９及び第２のバッファ１０が同時にオフ状態となり、スピーカアンプが共にオン状態となる。
In such a case, in the audio amplifier having the configuration shown in FIG. 3, when the speaker output is off, the reference voltage VREF is applied to both ends of the speaker output terminal by the first buffer 9 and the
このとき、第１のオペアンプ３及び第２のオペアンプ４の正極端子（＋）には、基準電圧発生回路５から基準電圧ＶＲＥＦが印加されているので、第１のバッファ９及び第２のバッファ１０の出力電圧が基準電圧ＶＲＥＦと同電圧であれば、ショック音は発生しない。
At this time, since the reference voltage VREF is applied from the reference
しかしながら、第１のバッファ９及び第２のバッファ１０にはオフセット電圧が存在しているため、上述の第１のバッファ９及び第２のバッファ１０から第１のオペアンプ３及び第２のオペアンプ４への切替時に、バッファ出力電圧が基準電圧ＶＲＥＦと同電圧にならない。そのため、スピーカ出力オン／オフ時において、スピーカ出力端子６，７の両端に電位差が生じてしまい、スピーカ出力端子６，７の間の直流変動に起因するショック音が発生するという問題が生じてしまう。また、スピーカ出力をオン状態からオフ状態にする場合にも、同様の要因によって、ショック音が発生してしまう。
However, since an offset voltage exists in the first buffer 9 and the
本発明は、ＢＴＬ方式の音声増幅器において、スピーカ出力のオン／オフ制御の際にショック音の発生を抑制することができるショック音抑制回路を提供することにある。 An object of the present invention is to provide a shock noise suppression circuit capable of suppressing the generation of a shock noise when on / off control of speaker output in a BTL audio amplifier.
上記問題点を解消するため、本発明のショック音抑制回路は、基準電圧を発生させる基準電圧発生部と、入力音声信号及び前記基準電圧が印加される第１のオペアンプと、前記入力音声信号の反転信号及び前記基準電圧が印加される第２のオペアンプと、前記第１のオペアンプの出力端子側と接続し、前記基準電圧を印加する抵抗と、を有し、前記抵抗による前記基準電圧の印加によって、前記第１のオペアンプ及び第２のオペアンプの出力端子側に差電圧を生じないようにしたものである。 In order to solve the above problems, a shock noise suppression circuit according to the present invention includes a reference voltage generating unit that generates a reference voltage, an input audio signal, a first operational amplifier to which the reference voltage is applied, and an input audio signal. A second operational amplifier to which an inverted signal and the reference voltage are applied, and a resistor connected to the output terminal side of the first operational amplifier, to which the reference voltage is applied, and the application of the reference voltage by the resistor Thus, no differential voltage is generated on the output terminal side of the first operational amplifier and the second operational amplifier.
以下、本発明の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図１は、本実施形態に係るショック音抑制回路の回路図である。尚、図１において、図２あるいは図３の音声増幅器と同様の構成要素については、図２あるいは図３と同じ符号を付す。 FIG. 1 is a circuit diagram of a shock noise suppression circuit according to this embodiment. In FIG. 1, the same components as those of the audio amplifier of FIG. 2 or 3 are denoted by the same reference numerals as those of FIG.
図１のショック音抑制回路では、コンデンサＣ１の両端間電圧として規定される基準電圧ＶＲＥＦは、基準電圧発生回路５より第１のオペアンプ３及び第２のオペアンプ４の正極端子（＋）に印加される。
In the shock noise suppression circuit of FIG. 1, the reference voltage VREF defined as the voltage across the capacitor C1 is applied from the reference
そして、端子１に印加された音声信号は、コンデンサＣ２を経由して端子２に入力される。このコンデンサＣ２は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
The audio signal applied to the
こうして端子２に印加された音声信号は、第１のオペアンプ３で増幅される。この第１のオペアンプ３は、抵抗Ｒ１と抵抗Ｒ２との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。端子２は抵抗Ｒ１を介して第１のオペアンプ３の負極端子（−）に接続されており、第１のオペアンプ３からは位相の反転した音声信号（反転信号）が出力され、この反転信号はスピーカ８の一方の出力端子６に印加されるようになっている。
The audio signal thus applied to the
また、上記反転信号は、第２のオペアンプ４で増幅される。この第２のオペアンプ４は、抵抗Ｒ３と抵抗Ｒ４との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。第１のオペアンプ３の出力端子は抵抗Ｒ３を介して第２のオペアンプ４の負極端子（−）に入力されており、第２のオペアンプ４からは反転信号の位相が反転した音声信号（正転信号）が出力され、この正転信号はスピーカ８の他方の出力端子７に印加されるようになっている。
The inverted signal is amplified by the second
また、本実施形態に係るショック音抑制回路では、図３における第１のバッファ９及び第２のバッファ１０に替えて抵抗Ｒ５を接続している。従って、この抵抗Ｒ５を介してスピーカ８の両端子６，７に直接的に基準電圧ＶＲＥＦが印加されるようになっている。
In the shock noise suppression circuit according to the present embodiment, a resistor R5 is connected instead of the first buffer 9 and the
そして、以上のような構成のショック音抑制回路において、第１のオペアンプ３及び第２のオペアンプ４をオフ状態からオン状態にした、即ちスピーカ出力をオフ状態からオン状態にした場合には、スピーカ８の一方の出力端子６には反転信号が、また他方の出力端子７には正転信号が入力され、この２種類の信号によってスピーカが駆動し、音声が出力される。
When the first
また、第１のオペアンプ３及び第２のオペアンプ４をオン状態からオフ状態にした、即ちスピーカ出力をオン状態からオフ状態にした場合においても、スピーカの両端の出力端子６，７には基準電圧ＶＲＥＦが印加されており、スピーカ８の両端は同電位となるため、スピーカ８には電流が流れず、音声は出力されない。
Further, even when the first
そして、図３のように第１のバッファ９及び第２のバッファ１０を用いることなくスピーカ８の両端の出力端子６，７に直接的に基準電圧ＶＲＥＦを印加しているため、従来のように、バッファにおけるオフセット電圧の存在に起因してスピーカ出力のオン／オフ時にショック音が発生することもない。
Since the reference voltage VREF is directly applied to the output terminals 6 and 7 at both ends of the
以上、本発明の好適な実施形態について示したが、本発明は上記実施形態に限定されるものではなく、バッファを用いることなくスピーカ８の両端の出力端子６，７に直接的に基準電圧ＶＲＥＦを印加することができるものであれば、他の等価な回路構成によっても良い。
The preferred embodiment of the present invention has been described above. However, the present invention is not limited to the above embodiment, and the reference voltage VREF is directly applied to the output terminals 6 and 7 at both ends of the
１，２ 端子、３ 第１のオペアンプ、４ 第２のオペアンプ、５ 基準電圧発生回路、６，７ 出力端子、８ スピーカ、９ 第１のバッファ、１０ 第２のバッファ、Ｃ１ コンデンサ、Ｃ２ （直流阻止）コンデンサ、Ｒ１〜Ｒ５ 抵抗、ＶＲＥＦ 基準電圧。
1, 2 terminals, 3 first operational amplifier, 4 second operational amplifier, 5 reference voltage generation circuit, 6, 7 output terminal, 8 speaker, 9 first buffer, 10 second buffer, C1 capacitor, C2 (DC Block) Capacitors, R1-R5 resistors, VREF reference voltage.
Claims (1)
入力音声信号及び前記基準電圧が印加され、前記入力音声信号に基づく出力音声信号を出力する第１のオペアンプと、
前記出力音声信号及び前記基準電圧が印加され、前記出力音声信号を反転した反転出力信号を出力する第２のオペアンプと、
前記第１のオペアンプの出力端子側と接続し、前記基準電圧を印加する抵抗と、
を有し、
前記抵抗を介する前記基準電圧の印加によって、前記第１のオペアンプ及び第２のオペアンプの動作開始及び停止時において、これらの出力端子間に差電圧を生じないようにしたことを特徴とするショック音抑制回路。
A reference voltage generator for generating a reference voltage;
A first operational amplifier that receives the input audio signal and the reference voltage and outputs an output audio signal based on the input audio signal;
A second operational amplifier that is applied with the output audio signal and the reference voltage and outputs an inverted output signal obtained by inverting the output audio signal;
A resistor connected to the output terminal side of the first operational amplifier and applying the reference voltage;
Have
A shock noise characterized in that, by applying the reference voltage via the resistor, a difference voltage is not generated between the output terminals when the first operational amplifier and the second operational amplifier are started and stopped. Suppression circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004102295A JP4353841B2 (en) | 2004-03-31 | 2004-03-31 | Shock noise suppression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004102295A JP4353841B2 (en) | 2004-03-31 | 2004-03-31 | Shock noise suppression circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005286973A JP2005286973A (en) | 2005-10-13 |
| JP4353841B2 true JP4353841B2 (en) | 2009-10-28 |
Family
ID=35184848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004102295A Expired - Fee Related JP4353841B2 (en) | 2004-03-31 | 2004-03-31 | Shock noise suppression circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4353841B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017818B1 (en) | 2007-08-27 | 2011-02-28 | 산요 세미컨덕터 컴퍼니 리미티드 | Amplifier circuit |
| JP2009159110A (en) | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | Amplifier circuit |
| JP5115343B2 (en) * | 2008-06-10 | 2013-01-09 | ミツミ電機株式会社 | Audio output circuit |
-
2004
- 2004-03-31 JP JP2004102295A patent/JP4353841B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005286973A (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4662860B2 (en) | Pop noise reduction circuit | |
| JP2002223132A (en) | Sound reproducing device and method | |
| JP3292167B2 (en) | Differential input interface | |
| JP6689837B2 (en) | Amplifier with adjustable ramp up / down gain to minimize or eliminate pop noise | |
| JP4748534B2 (en) | Balanced amplifier and electronic circuit | |
| TWI223559B (en) | Circuit for preventing shock sound | |
| TW591890B (en) | Shock noise proof circuit | |
| JP4353841B2 (en) | Shock noise suppression circuit | |
| JP2009081641A (en) | Unbalance-balance conversion circuit | |
| WO2019016280A1 (en) | Circuit and method for driving an audio amplifier | |
| WO2016194651A1 (en) | Amplifier, control method therefor, and electronic equipment | |
| JP2006042057A (en) | Shock sound suppression circuit | |
| JP4342245B2 (en) | Shock noise suppression circuit | |
| JP2006020177A (en) | Triangular wave forming circuit | |
| JP5027510B2 (en) | Balanced output circuit and electronic device using the same | |
| JP2002230905A (en) | Device and method for reproducing voice | |
| JP2007158584A (en) | Semiconductor integrated circuit | |
| JP2020115631A (en) | System and method | |
| JP4949931B2 (en) | Shock noise suppression circuit | |
| US20100301917A1 (en) | Level shift circuit | |
| JP5182891B2 (en) | Audio device | |
| JPS6031298Y2 (en) | Transient noise prevention circuit | |
| KR100290994B1 (en) | Level suppression circuit | |
| JP3530326B2 (en) | Amplifier | |
| JP2005217583A (en) | Switching amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |