KR101017818B1 - Amplifier circuit - Google Patents

Amplifier circuit Download PDF

Info

Publication number
KR101017818B1
KR101017818B1 KR1020070086003A KR20070086003A KR101017818B1 KR 101017818 B1 KR101017818 B1 KR 101017818B1 KR 1020070086003 A KR1020070086003 A KR 1020070086003A KR 20070086003 A KR20070086003 A KR 20070086003A KR 101017818 B1 KR101017818 B1 KR 101017818B1
Authority
KR
South Korea
Prior art keywords
output
amplifier
input
supply voltage
power supply
Prior art date
Application number
KR1020070086003A
Other languages
Korean (ko)
Other versions
KR20090021466A (en
Inventor
하지메 다까하시
히로시 이께다
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Priority to KR1020070086003A priority Critical patent/KR101017818B1/en
Publication of KR20090021466A publication Critical patent/KR20090021466A/en
Application granted granted Critical
Publication of KR101017818B1 publication Critical patent/KR101017818B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

출력 앰프의 입력 경로에, 인발 회로를 접속한다. 인발 회로는, 전원 상승 시에서, 통상의 전원 전압의 상승과, 이를 지연시킨 지연 전원 전압의 차분에 기초한 전류를 뽑아낸다. 따라서, 출력 앰프의 입력에서의 전원 상승 시의 급준한 상승을 제거할 수 있다．A drawing circuit is connected to the input path of the output amplifier. The drawing circuit extracts a current based on the difference between the normal power supply voltage rise and the delayed power supply voltage delayed at the time of power supply rise. Therefore, the steep rise in power supply rise at the input of the output amplifier can be eliminated.

입력 앰프, 입력 기준 앰프, 출력 앰프, 출력 기준 앰프, 인발 회로 Input amplifier, input reference amplifier, output amplifier, output reference amplifier, drawing circuit

Description

앰프 회로{AMPLIFIER CIRCUIT}Amplifier circuit {AMPLIFIER CIRCUIT}

본 발명은, 음성 신호를 증폭하는 앰프 회로에 관한 것이다．The present invention relates to an amplifier circuit for amplifying an audio signal.

CD, 메모리, 레코드, 테이프, 라디오, 텔레비전 등에서, 오디오 신호가 출력되고, 이것이 스피커로부터 출력된다. 이 스피커로부터 출력하기 위해 오디오 신호를 증폭하는 출력 앰프가 이용된다.In a CD, a memory, a record, a tape, a radio, a television, and the like, an audio signal is output, which is output from a speaker. An output amplifier is used to amplify the audio signal for output from this speaker.

이 출력 앰프에서는, 출력 신호 레벨이 크게 변화하면, 스피커로부터 팝음이 출력된다. 따라서，이 팝음을 방지하는 각종의 회로가 알려져 있다.In this output amplifier, a pop sound is output from a speaker when the output signal level changes greatly. Therefore, various circuits for preventing this pop sound are known.

특히, 전원의 기동 시에는, 각종의 회로가 동작을 개시하기 때문에, 그 때의 변화가, 출력 앰프의 출력에 영향을 미쳐 팝음이 발생하기 쉽다.In particular, at the start of the power supply, various circuits start to operate, so that the change at that time affects the output of the output amplifier and is likely to generate pop sounds.

본 발명에서는, 전원 전압과, 전원 전압을 지연시켜 상승하게 된 지연 전원 전압의 차분에 기초하는 인발 전류를 생성하고, 이 인발 전류를 출력 앰프의 출력에 작용시킴으로써, 팝음을 방지한다.In the present invention, a draw current is generated based on the difference between the power supply voltage and the delayed supply voltage that is increased by delaying the power supply voltage, and the drawing current is applied to the output of the output amplifier to prevent popping sounds.

이하, 발명의 일 실시 형태에 대해, 도면에 기초하여 설명한다. 도 1은, 일 실시 형태의 구성을 도시하는 도면이다．EMBODIMENT OF THE INVENTION Hereinafter, one Embodiment of this invention is described based on drawing. 1 is a diagram illustrating a configuration of an embodiment.

오디오 신호는, 입력단 IN에 입력된다. 이 입력단 IN은, 입력 앰프(10)의 일단(정 또는 부입력단)에 접속되어 있다. 또한, 소정의 기준 전압을 발생하는 입력 기준 앰프(12)가 설치되어 있고, 이 입력 기준 앰프(12)의 출력이 저항(R5)을 통해, 입력 앰프(10)의 타단(부 또는 정입력단)에 입력된다. 또한, 입력 기준 앰프(12)의 출력은 저항(R6)을 통해, 입력 앰프(10)의 일단에도 공급되어 있다.The audio signal is input to the input terminal IN. This input terminal IN is connected to one end (positive or negative input terminal) of the input amplifier 10. In addition, an input reference amplifier 12 that generates a predetermined reference voltage is provided, and the output of the input reference amplifier 12 is connected to the other end (negative or positive input terminal) of the input amplifier 10 through the resistor R5. Is entered. The output of the input reference amplifier 12 is also supplied to one end of the input amplifier 10 through the resistor R6.

따라서, 입력 앰프(10)로부터는, 입력 기준 앰프(12)의 출력에서의 기준 전압(직류 전압)을 기준으로 하여, 오디오 신호가 중첩된 신호가 출력된다. 또한，이 예에서, 입력 앰프(10)는 정부 한 쌍의 출력단을 갖고 있고, 위상이 반대인 2개의 신호를 출력한다. 이와 같은 입력 앰프(10)는, 한 쌍의 차동 트랜지스터를 갖는 차동 앰프로 용이하게 구성할 수 있다.Therefore, the input amplifier 10 outputs a signal in which the audio signal is superimposed on the basis of the reference voltage (direct current voltage) at the output of the input reference amplifier 12. Also, in this example, the input amplifier 10 has a pair of output stages, and outputs two signals of opposite phases. Such an input amplifier 10 can be easily configured as a differential amplifier having a pair of differential transistors.

입력 앰프(10)의 1개의 출력은, 출력 앰프(14)의 정입력단에 입력되고, 다른 1개의 출력은 출력 앰프(16)의 정입력단에 입력된다. 출력 앰프(14)의 부입력단에는, 출력 기준 앰프(20)의 출력이 저항(R2)을 통해 접속되어 있다. 또한, 출력 앰프(14)의 출력단은, 저항(R1)을 통해 부입력단으로 귀환되어 있다. 따라서, 출력 앰프(10)의 출력은, 입력 기준 앰프(12)의 출력과, 출력 기준 앰프(20)의 출력에 따른 직류 전압으로 되고, 거기에 입력 신호의 교류 성분이 중첩된다.One output of the input amplifier 10 is input to the positive input terminal of the output amplifier 14, and the other output is input to the positive input terminal of the output amplifier 16. The output of the output reference amplifier 20 is connected to the negative input terminal of the output amplifier 14 via the resistor R2. In addition, the output terminal of the output amplifier 14 is fed back to the negative input terminal through the resistor R1. Therefore, the output of the output amplifier 10 becomes the output of the input reference amplifier 12, and the DC voltage according to the output of the output reference amplifier 20, and the AC component of an input signal superimposes there.

또한, 출력 앰프(16)의 부입력단에는, 출력 기준 앰프(20)의 출력이 저항(R4)을 통해 접속되고, 출력 앰프(14)의 출력단은, 저항(R1)을 통해 부입력단으 로 귀환되어 있다. 따라서, 출력 앰프(10)의 출력도, 입력 기준 앰프(12)의 출력과, 출력 기준 앰프(20)의 출력에 따른 직류 전압으로 되고, 거기에 입력 신호의 교류 성분이 중첩된다.In addition, the output of the output reference amplifier 20 is connected to the negative input terminal of the output amplifier 16 through the resistor R4, and the output terminal of the output amplifier 14 is fed back to the negative input terminal through the resistor R1. It is. Therefore, the output of the output amplifier 10 also becomes the DC voltage corresponding to the output of the input reference amplifier 12 and the output of the output reference amplifier 20, and the AC component of an input signal superimposes there.

또한, 출력 기준 앰프(20)의 출력은, 저항(R7)을 통해, 입력 앰프(10)의 출력에 접속되어 있다. 여기서, 도면에서는, 입력 앰프(10)의 한쪽의 출력에 접속하도록 기재되어 있지만, 입력 앰프(10)는 차동 앰프로 구성되어 있고, 그 출력의 직류 성분은 동일하다. 따라서, 직류적으로는, 출력 기준 앰프(20)의 출력이 저항(R7)을 통해, 입력 앰프(10)의 2개의 출력에 접속되어 있다.In addition, the output of the output reference amplifier 20 is connected to the output of the input amplifier 10 through the resistor R7. Here, in the figure, although it is described to be connected to one output of the input amplifier 10, the input amplifier 10 is constituted by a differential amplifier, and the direct current component of the output is the same. Therefore, in DC, the output of the output reference amplifier 20 is connected to the two outputs of the input amplifier 10 via the resistor R7.

그리고, 본 실시 형태에서는, 인발 회로(40)를 갖고 있고, 이것이 입력 앰프(10)의 출력(출력 앰프(14, 16)의 정입력단)에 접속되어 있다.In the present embodiment, a drawing circuit 40 is provided, which is connected to the output of the input amplifier 10 (constant input terminals of the output amplifiers 14 and 16).

다음에, 인발 회로(40)의 구성을 설명한다. 전원 전압 Vdd가 세트되는 전원 라인 Vdd와 그라운드 사이에는, 저항(R11)과 저항(R12)의 직렬 접속이 배치되어 있다. 따라서, 이 저항(R11, R12)의 접속점에 전원 전압 Vdd를 저항(R11, R12)의 저항비로 분압한 전압이 얻어진다.Next, the configuration of the drawing circuit 40 will be described. The series connection of the resistor R11 and the resistor R12 is arranged between the power supply line Vdd and the ground where the power supply voltage Vdd is set. Therefore, a voltage obtained by dividing the power supply voltage Vdd by the resistance ratios of the resistors R11 and R12 at the connection points of the resistors R11 and R12 is obtained.

전원 라인 Vdd에는, 정전류원(42)을 통해, 2개의 PNP 트랜지스터(Q3, Q5)의 에미터가 접속되어 있다. 트랜지스터(Q5)는, 컬렉터가 그라운드에 접속되고, 베이스가 저항(R11, R12)의 접속점에 접속되어 있다. 또한, 트랜지스터(Q3)의 컬렉터는, NPN 트랜지스터(Q4)의 컬렉터에 접속되고, 트랜지스터(Q4)의 에미터는, 그라운드에 접속되어 있다.Emitters of the two PNP transistors Q3 and Q5 are connected to the power supply line Vdd via the constant current source 42. The transistor Q5 has a collector connected to ground and a base connected to a connection point of the resistors R11 and R12. The collector of transistor Q3 is connected to the collector of NPN transistor Q4, and the emitter of transistor Q4 is connected to ground.

또한, 트랜지스터(Q4)는, 컬렉터ㆍ베이스간이 단락(다이오드 접속)되어 있 고, 그 베이스에는 NPN 트랜지스터(Q1, Q2)의 베이스가 접속되어 있다. 이들 트랜지스터(Q1, Q2)의 에미터는 그라운드에 접속되어 있고, 따라서 트랜지스터(Q1, Q2)는 트랜지스터(Q4)와 커런트 미러를 구성한다.The transistor Q4 is short-circuited (diode connected) between the collector and the base, and the bases of the NPN transistors Q1 and Q2 are connected to the base. The emitters of these transistors Q1 and Q2 are connected to ground, so the transistors Q1 and Q2 form a current mirror with the transistor Q4.

그리고, 트랜지스터(Q1, Q2)의 컬렉터는, 출력 앰프(14, 16)의 정입력단(입력 앰프(10)의 2개의 출력)에 각각 접속되어 있다.The collectors of the transistors Q1 and Q2 are connected to positive input terminals (two outputs of the input amplifier 10) of the output amplifiers 14 and 16, respectively.

또한, 이와 같은 회로는, 1개의 반도체 집적 회로 내에 형성되지만, 상술한 트랜지스터(Q3)의 베이스에의 지연 입력을 작성하는 회로는, 외장의 컨덴서를 갖는다. 즉, 도 2에 도시한 바와 같이, 전원 라인 Vdd는, 저항(R), 핀(P)을 통해, 외장의 컨덴서(C)의 일단에 접속되어 있다. 이 외장 컨덴서(C)의 타단은, 어스에 접속되어 있다. 따라서, 이 핀(P)의 전압은, 전원 전압 Vdd의 상승 시에서는, 저항(R)의 저항 값과 컨덴서(C)의 용량 값에 따라서 결정된 시상수로 상승하게 된다.In addition, although such a circuit is formed in one semiconductor integrated circuit, the circuit which creates the delay input to the base of the transistor Q3 mentioned above has an external capacitor. That is, as shown in FIG. 2, the power supply line Vdd is connected to one end of the external capacitor C through the resistor R and the pin P. As shown in FIG. The other end of this external capacitor C is connected to earth. Therefore, the voltage of this pin P rises at the time constant determined according to the resistance value of the resistor R and the capacitance value of the capacitor C when the power supply voltage Vdd rises.

그리고，이 핀(P)이 트랜지스터(Q3)의 베이스에 접속되어 있다. 또한，이 핀(P)에는, 다른 회로도 접속되어 있는 것이 바람직하다. 예를 들면, 전원 전압이 충분히 상승한 후에, 동작할 회로나, 출력될 신호에 대해서는, 이 핀(P)의 전압을 소정의 임계 값 전압과 비교하여, 얻어지는 상승 완료 신호에 따라서 허가를 제어하면 된다．This pin P is connected to the base of the transistor Q3. Moreover, it is preferable that the other circuit is also connected to this pin P. For example, after the power supply voltage sufficiently rises, for the circuit to be operated or the signal to be output, the permission of the pin P may be compared with a predetermined threshold voltage, and the permission may be controlled according to the rising completion signal obtained. ．

이와 같은 회로에서, 전원이 온되면, 회로에 전압이 공급되도록 되어, 전원 전압 Vdd가 상승한다. 이에 의해, 입력 기준 앰프(12), 입력 앰프(10), 출력 앰프(14, 16), 출력 기준 앰프(20) 등에 전원 전압 Vdd가 공급되고, 이들 회로가 동작을 개시한다. 특히, 출력 기준 앰프(20)가 동작을 개시한 경우, 이 출력은 전원 전압 Vdd의 상승에 수반하여, 어느 정도 상승하게 된다.In such a circuit, when the power supply is turned on, a voltage is supplied to the circuit, so that the power supply voltage Vdd rises. Thereby, the power supply voltage Vdd is supplied to the input reference amplifier 12, the input amplifier 10, the output amplifiers 14 and 16, the output reference amplifier 20, etc., and these circuits start operation. In particular, when the output reference amplifier 20 starts to operate, this output rises to some extent with the increase of the power supply voltage Vdd.

한편, 인발 회로(40)에서, 트랜지스터(Q3)의 베이스는, 소정의 시상수로 상승한다. 이 때문에, 트랜지스터(Q5)는, 전원 전압 Vdd의 상승에 따라서, 그대로 전류를 흘리지만, 트랜지스터(Q3)는 소정의 시상수로 상승하는 전압에 따라서 전류를 흘린다. 이 때문에, 트랜지스터(Q5, Q3)는 PNP 트랜지스터이며, 그 베이스 전압이 낮은 쪽의 트랜지스터(Q3)가, 그 베이스 전압이 Vdd에까지 상승할 때까지, 전류를 많이 흘린다. 즉, 전원 전압 Vdd가 상승한 경우에, 트랜지스터(Q3)의 베이스 전압이 소정의 시상수로 상승이 지연되고, 이 지연 전원 전압 d-Vdd와, 전원 전압 Vdd의 차분에 따른 전류가 트랜지스터(Q3)에 흐르고, 이것이 트랜지스터(Q4)를 통해, 트랜지스터(Q1, Q2)에 흐른다. 즉, 지연 전원 전압 d-Vdd가 전원 전압 Vdd에 달할 때까지, 양자의 차분에 따른 전류가 트랜지스터(Q3)에 흐른다.On the other hand, in the drawing circuit 40, the base of the transistor Q3 rises by a predetermined time constant. For this reason, transistor Q5 flows a current as it rises as power supply voltage Vdd rises, but transistor Q3 flows current according to the voltage rising to a predetermined time constant. Therefore, the transistors Q5 and Q3 are PNP transistors, and the transistor Q3 having the lower base voltage flows a lot of current until the base voltage rises to Vdd. That is, when the power supply voltage Vdd rises, the rise of the base voltage of the transistor Q3 is delayed by a predetermined time constant, and the current according to the difference between the delayed power supply voltage d-Vdd and the power supply voltage Vdd is transmitted to the transistor Q3. This flows through transistor Q4 to transistors Q1 and Q2. That is, until the delayed power supply voltage d-Vdd reaches the power supply voltage Vdd, a current according to the difference flows through the transistor Q3.

따라서, 전원 상승 시에서, 출력 앰프(14, 16)의 입력측으로부터, 전원 전압 Vdd의 상승 시에서, 상기 차분에 기초하는 전류분이 차감된다. 따라서, 출력 앰프(14, 16)의 출력에서 생긴, 전원 상승 시에서의 급준한 상승을 방지할 수 있고, 이것이 스피커에 공급됨으로써 발생하는 팝음의 발생을 방지할 수 있다．Therefore, at the time of power supply rise, the electric current based on the said difference is subtracted from the input side of the output amplifiers 14 and 16 at the time of power supply voltage Vdd rise. Therefore, the steep rise at the time of power supply rise which occurred at the output of the output amplifiers 14 and 16 can be prevented, and the generation of the pop sound which arises by supplying this to a speaker can be prevented.

또한, 도 1에 도시한 바와 같이, 출력 기준 앰프(20)에서의 출력은, 전원 상승 시에 서서히 상승하도록 설정하고 있다. 즉, 입력 신호를 서서히 상승하도록 하여, 출력에 대해서도 서서히 상승하도록 하고 있다. 그러나, 앰프에서, 그 전원이 상승한 경우에는, 앰프의 동작 개시에 수반하여, 그 출력이 일정 전압에까지 상승한다. 이 출력 기준 앰프(20)의 상승에 수반하는 그 출력의 상승을 방지하는 것 이 본 실시 형태의 목적이며, 상술한 바와 같은 인발 회로(40)에 의해, 전원 온에 수반하는 전원 전압 Vdd의 상승 시에서, 출력 기준 앰프(20)의 동작 개시에 수반하는, 그 출력의 상승을 억제하여, 출력 앰프(14, 16)의 출력에서의 출력의 급준한 상승을 방지할 수 있다．In addition, as shown in FIG. 1, the output from the output reference amplifier 20 is set so that it may rise gradually when a power supply rises. In other words, the input signal is gradually raised, and the output is also gradually raised. However, in the amplifier, when the power supply rises, the output rises to a constant voltage with the start of the operation of the amplifier. It is an object of the present embodiment to prevent the rise of the output accompanying the rise of the output reference amplifier 20, and the draw circuit 40 as described above increases the power supply voltage Vdd accompanying the power-on. At the time, the rise of the output accompanying the start of the operation of the output reference amplifier 20 can be suppressed, and the steep rise of the output at the output of the output amplifiers 14 and 16 can be prevented.

도 1은, 실시 형태에 따른 앰프 회로의 구성을 도시하는 도면．1 is a diagram illustrating a configuration of an amplifier circuit according to the embodiment.

도 2는, 전원 전압 Vdd의 상승 시의 지연을 위한 회로를 도시하는 도면．Fig. 2 is a diagram showing a circuit for delay in rising power supply voltage Vdd.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 입력 앰프10: input amplifier

12 : 입력 기준 앰프12: input reference amplifier

14 : 출력 앰프14: output amplifier

16 : 출력 앰프16: output amplifier

20 : 출력 기준 앰프20: output reference amplifier

40 : 인발 회로40: drawing circuit

42 : 정전류원42: constant current source

R : 저항R: resistance

P : 핀P: pin

Q : 트랜지스터Q: transistor

C : 컨덴서C: Condenser

Claims (4)

출력 기준 전압을 출력하는 출력 기준 앰프와,An output reference amplifier for outputting an output reference voltage, 상기 출력 기준 전압과 입력 신호를 받아들이고, 입력 신호를 출력 기준 전압에 따른 직류 레벨의 출력 신호로서 출력하는 출력 앰프와, An output amplifier which receives the output reference voltage and the input signal and outputs the input signal as an output signal of a DC level according to the output reference voltage; 상기 출력 기준 앰프의 출력으로부터 인발 전류를 뽑아내는 전류 인발 회로Current draw circuit for extracting draw current from the output of the output reference amplifier 를 포함하고, Including, 상기 전류 인발 회로는,The current drawing circuit, 정전류 회로에 공통 접속된 한 쌍의 차동 트랜지스터를 갖고, 한쪽의 차동 트랜지스터의 제어단에 전원 전압에 따른 전압을 입력하고, It has a pair of differential transistors commonly connected to a constant current circuit, inputs the voltage according to a power supply voltage into the control terminal of one differential transistor, 다른 쪽의 차동 트랜지스터의 제어단에 컨덴서로부터 소정의 시상수로 지연하여 상승시킨 지연 전원 전압에 따른 전압을 공급하고, 지연 전원 전압이 전원 전압에 달할 때까지의 기간 동안, 한 쌍의 차동 트랜지스터에 전류의 차에 기초하는 인발 전류를 발생시키는 앰프 회로.Supply voltage to the control terminal of the other differential transistor according to the delayed supply voltage which is increased by delaying from the capacitor to a predetermined time constant, and the current is supplied to the pair of differential transistors for a period until the delayed supply voltage reaches the supply voltage. An amplifier circuit that generates a draw current based on the difference of. 삭제delete 제1항에 있어서,The method of claim 1, 상기 출력 앰프는, 부입력단에 출력 기준 전압이 입력되고, In the output amplifier, an output reference voltage is input to a negative input terminal, 정입력단에 입력 신호가 입력되는 앰프 회로.Amplifier circuit which input signal is input to positive input terminal. 제1항에 있어서, The method of claim 1, 상기 출력 앰프를 2개 갖고,I have two output amplifiers, 이들 2개의 출력 앰프에는, 반대의 극성의 입력 신호가 각각 입력되고, 상기 2개의 출력 앰프로부터 반대의 극성의 출력 신호가 얻어지는 앰프 회로.An amplifier circuit having opposite polarity input signals respectively input to these two output amplifiers, and obtaining output signals having opposite polarities from the two output amplifiers.
KR1020070086003A 2007-08-27 2007-08-27 Amplifier circuit KR101017818B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086003A KR101017818B1 (en) 2007-08-27 2007-08-27 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086003A KR101017818B1 (en) 2007-08-27 2007-08-27 Amplifier circuit

Publications (2)

Publication Number Publication Date
KR20090021466A KR20090021466A (en) 2009-03-04
KR101017818B1 true KR101017818B1 (en) 2011-02-28

Family

ID=40691506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086003A KR101017818B1 (en) 2007-08-27 2007-08-27 Amplifier circuit

Country Status (1)

Country Link
KR (1) KR101017818B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191155A (en) * 1992-01-16 1993-07-30 Nec Kansai Ltd Shock sound preventing circuit
JP2005159871A (en) * 2003-11-27 2005-06-16 Yamaha Corp Pop noise reduction circuit
JP2005286973A (en) 2004-03-31 2005-10-13 Sanyo Electric Co Ltd Shock sound reducing circuit
JP2006332994A (en) 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd Amplifying circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191155A (en) * 1992-01-16 1993-07-30 Nec Kansai Ltd Shock sound preventing circuit
JP2005159871A (en) * 2003-11-27 2005-06-16 Yamaha Corp Pop noise reduction circuit
JP2005286973A (en) 2004-03-31 2005-10-13 Sanyo Electric Co Ltd Shock sound reducing circuit
JP2006332994A (en) 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd Amplifying circuit

Also Published As

Publication number Publication date
KR20090021466A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
KR101871811B1 (en) Mems microphone using noise filter
JP4017513B2 (en) Power amplifier clipping circuit
US20080137882A1 (en) Apparatus and muting circuit
US9525385B2 (en) Device and method for reducing clipping in an amplifier
JP4187975B2 (en) Audio amplifier circuit
US7265614B2 (en) Amplifier circuit with reduced power-off transients and method thereof
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JP2008141358A (en) Variable gain amplifier circuit
US7579878B2 (en) High gain, high speed comparator operable at low current
JP6461652B2 (en) Transimpedance circuit
KR101017818B1 (en) Amplifier circuit
JP5578048B2 (en) Video signal output circuit
US7830206B2 (en) Amplifier circuit
JP2010171718A (en) Operational amplifier
JP2013009372A (en) Voltage controlling circuit
EP4398483A3 (en) Bias circuit and power amplifier circuit
JP2006332994A (en) Amplifying circuit
JP6325851B2 (en) Amplifier
JP5469570B2 (en) Audio amplifier
JP2003318667A (en) Operational amplifier
KR102222086B1 (en) Electronic circuits for prventing floating
JP2000174565A (en) Power amplifier ic and audio system
JP4613932B2 (en) Amplifier circuit
JP2008067187A (en) Muting circuit and semiconductor integrated circuit equipped with the same
KR930008343Y1 (en) Noise rejection circuit for amp

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee