JP4342245B2 - Shock noise suppression circuit - Google Patents

Shock noise suppression circuit Download PDF

Info

Publication number
JP4342245B2
JP4342245B2 JP2003302136A JP2003302136A JP4342245B2 JP 4342245 B2 JP4342245 B2 JP 4342245B2 JP 2003302136 A JP2003302136 A JP 2003302136A JP 2003302136 A JP2003302136 A JP 2003302136A JP 4342245 B2 JP4342245 B2 JP 4342245B2
Authority
JP
Japan
Prior art keywords
voltage
reference point
speaker
turned
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003302136A
Other languages
Japanese (ja)
Other versions
JP2005073082A (en
Inventor
孝一 羽山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003302136A priority Critical patent/JP4342245B2/en
Publication of JP2005073082A publication Critical patent/JP2005073082A/en
Application granted granted Critical
Publication of JP4342245B2 publication Critical patent/JP4342245B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、BTL(Balanced Transformer Less)方式の音声増幅器に用いられるショック音抑制回路に関し、特に、一の基準電圧によってバイアスがかけられる2つのオペアンプを含む音声増幅器用のショック音抑制回路に関する。   The present invention relates to a shock noise suppression circuit used in a BTL (Balanced Transformer Less) type audio amplifier, and more particularly to a shock noise suppression circuit for an audio amplifier including two operational amplifiers biased by one reference voltage.

ビデオカメラやディジタルカメラ等には、音声出力機能を備えるものがある。電源投入等の際にその旨を知らせるいわゆるビープ音も、その音声出力機能によって出力される。   Some video cameras and digital cameras have an audio output function. A so-called beep sound that informs the user when the power is turned on is also output by the sound output function.

また、ビデオカメラやディジタルカメラ等では、電源電圧は比較的低く設定される(例えば3V)。このため、スピーカの両端子に互いに逆位相の音声信号を印加することでダイナミックレンジを拡大するいわゆるBTL方式が採用される場合が多い。   In a video camera, a digital camera, or the like, the power supply voltage is set to be relatively low (for example, 3V). For this reason, the so-called BTL system is often adopted in which the dynamic range is expanded by applying audio signals having opposite phases to both terminals of the speaker.

ここで、図3を参照して、従来のBTL方式の音声増幅器の一例について説明する。図3の音声増幅器50において、端子28に印加された音声信号は、コンデンサC2を経由して端子30に入力される。このコンデンサC2は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみ伝播させるべく設けられた直流阻止コンデンサである。   Here, an example of a conventional BTL audio amplifier will be described with reference to FIG. In the audio amplifier 50 of FIG. 3, the audio signal applied to the terminal 28 is input to the terminal 30 via the capacitor C2. The capacitor C2 is a direct current blocking capacitor provided to prevent propagation of unnecessary direct current components in the audio signal and to propagate only alternating current components.

端子30に印加された音声信号は、第一のオペアンプ12で増幅される。この第一のオペアンプ12は、抵抗R9と抵抗R10との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。端子30は抵抗R9を介して第一のオペアンプ12の負極端子(−)に接続されているため、第一のオペアンプ12からは位相の反転した音声信号(反転信号)が出力される。この反転信号はスピーカ22の一方の端子24に印加される。   The audio signal applied to the terminal 30 is amplified by the first operational amplifier 12. The first operational amplifier 12 is an amplifier whose gain is determined according to a feedback rate determined by a resistance ratio between the resistor R9 and the resistor R10. Since the terminal 30 is connected to the negative terminal (−) of the first operational amplifier 12 via the resistor R <b> 9, the first operational amplifier 12 outputs an audio signal (inverted signal) with an inverted phase. This inverted signal is applied to one terminal 24 of the speaker 22.

また、上記反転信号は、第二のオペアンプ14で増幅される。この第二のオペアンプ14は、抵抗R11と抵抗R12との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。第一のオペアンプ12の出力端子は抵抗R11を介して第二のオペアンプ14の負極端子(−)に入力されているため、第二のオペアンプからは反転信号の位相が反転した音声信号(正転信号)が出力される。この正転信号はスピーカ22の他方の端子26に印加される。   The inverted signal is amplified by the second operational amplifier 14. The second operational amplifier 14 is an amplifier whose gain is determined according to a feedback rate determined by a resistance ratio between the resistor R11 and the resistor R12. Since the output terminal of the first operational amplifier 12 is inputted to the negative terminal (−) of the second operational amplifier 14 via the resistor R11, the second operational amplifier outputs an audio signal (normal rotation) whose phase of the inverted signal is inverted. Signal) is output. This normal rotation signal is applied to the other terminal 26 of the speaker 22.

また、第一および第二のオペアンプ12,14の正極端子(+)には、基準電圧源34から基準電圧が印加される。   A reference voltage is applied from the reference voltage source 34 to the positive terminals (+) of the first and second operational amplifiers 12 and 14.

このような構成により、スピーカ22の一方の端子24には反転信号が、また他方の端子26には正転信号が入力される。このため、例えば第一および第二のオペアンプ12,14の利得がほぼ同じに設定される場合、スピーカ22の両端子間の出力レベルは、正転信号のみが入力される場合に比べて略2倍となる。なお、この種の音声増幅器は、例えば特許文献1に開示されている。   With such a configuration, an inverted signal is input to one terminal 24 of the speaker 22 and a normal rotation signal is input to the other terminal 26. For this reason, for example, when the gains of the first and second operational amplifiers 12 and 14 are set to be substantially the same, the output level between both terminals of the speaker 22 is approximately 2 as compared with the case where only the normal rotation signal is input. Doubled. This type of audio amplifier is disclosed in, for example, Patent Document 1.

特開平11−136048号公報Japanese Patent Laid-Open No. 11-136048

しかし、上記従来の音声増幅器では、電源投入時あるいは電源開放時において、電源電圧の変化等に起因して、スピーカからショック音(ポップ音)が発生してしまう場合がある。特にBTL方式では、音声増幅器のダイナミックレンジが広くなっており、比較的小さな電位差、あるいはその変化であっても、ショック音発生の原因となることがある。ショック音は使用者に違和感を与え、またビープ音を阻害することにもなるため、好ましくない。   However, in the conventional audio amplifier, a shock sound (pop sound) may be generated from the speaker due to a change in power supply voltage or the like when the power is turned on or off. In particular, in the BTL system, the dynamic range of the voice amplifier is wide, and even a relatively small potential difference or change thereof may cause a shock sound. The shock sound is not preferable because it gives the user a sense of incongruity and also disturbs the beep sound.

本発明にかかるショック音抑制回路は、基準電圧を発生する基準電圧発生部であって、当該基準電圧が電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧発生部と、上記基準電圧と音声信号とが入力され、その出力端子がスピーカの一方の端子に接続される第一のオペアンプと、上記基準電圧と音声信号の反転信号とが入力され、その出力端子がスピーカの他方の端子に接続される第二のオペアンプと、電源電圧に対応して変化する参照点の電圧と上記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、上記比較部の比較結果に基づいて、上記基準点の電圧が上記参照点の電圧より低いときにはスピーカの両端子に基準電圧が印加され、当該基準点の電圧が当該参照点の電圧より高いときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、を備える。 A shock noise suppression circuit according to the present invention is a reference voltage generating unit that generates a reference voltage, the reference voltage generating unit changing with a predetermined time delay according to a change in power supply voltage, and the reference voltage And an audio signal are input, the first operational amplifier whose output terminal is connected to one terminal of the speaker, the reference voltage and the inverted signal of the audio signal are input, and the output terminal is the other terminal of the speaker A comparison between the second operational amplifier connected to the comparator, the comparison point voltage that changes corresponding to the power supply voltage and the reference point voltage that changes corresponding to the reference voltage, and the comparison unit based on the results, when the voltage of the reference point is lower than the voltage of the reference point is applied is the reference voltage to both terminals of the speaker, both ends of the speaker when the voltage of the reference point is higher than the voltage of the reference point So that the reference voltage is not applied, and a switching control unit for switching the predetermined circuit connection.

また上記本発明にかかるショック音抑制回路では、前記比較部の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするスイッチング素子をさらに備え、前記切替制御部は、前記スイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加されるようにし、第一および第二のオペアンプをOFFさせ、前記スイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないようにし、第一および第二のオペアンプをONさせるのが好適である。 The shock noise suppression circuit according to the present invention is turned off when the voltage at the reference point is lower than the voltage at the reference point based on the comparison result of the comparison unit, and the voltage at the reference point is the voltage at the reference point. further comprising a switching element to oN when higher, the switching control unit is configured to when the switching element is OFF as a reference voltage is applied to both terminals of the speaker, it is OFF the first and second operational amplifier, said When the switching element is ON, it is preferable that the reference voltage is not applied to both terminals of the speaker and the first and second operational amplifiers are turned ON.

また上記本発明にかかるショック音抑制回路では、上記基準電圧発生部はコンデンサを含み、そのコンデンサの容量に応じた上記時間遅れが生じるのが好適である。   In the shock noise suppression circuit according to the present invention, it is preferable that the reference voltage generation unit includes a capacitor, and the time delay corresponding to the capacitance of the capacitor is generated.

また上記本発明にかかるショック音抑制回路では、さらに、音声信号中の直流成分を除去する直流阻止コンデンサを備え、スピーカの両端子に基準電圧が印加されているときには上記直流阻止コンデンサにも上記基準電圧が印加されるのが好適である。   The shock noise suppression circuit according to the present invention further includes a DC blocking capacitor that removes a DC component in the audio signal, and when the reference voltage is applied to both terminals of the speaker, the DC blocking capacitor also includes the reference voltage. It is preferred that a voltage is applied.

また上記本発明にかかるショック音抑制回路では、電源電圧に対応して変化する第二の参照点の電圧と上記基準電圧に対応して変化する基準点の電圧との比較を行う第二の比較部と、上記第二の比較部の比較結果に基づいて、上記基準点の電圧が上記第二の参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONする第二のスイッチング素子と、を備え、上記切替制御部は、上記スイッチング素子または上記第二のスイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加され、前記スイッチング素子および第二のスイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替えるのが好適である。 In the shock noise suppression circuit according to the present invention, the second comparison for comparing the voltage of the second reference point that changes in response to the power supply voltage and the voltage of the reference point that changes in response to the reference voltage. And when the reference point voltage is lower than the second reference point voltage, and when the reference point voltage is higher than the reference point voltage based on the comparison result of the second comparison unit and the second comparison unit includes a second switching element turns oN, the the, the switching control unit, the switching element or the second switching element is a reference voltage is applied to both terminals of the speaker when OFF, the said switching element and the second When the switching element is ON, it is preferable to switch the predetermined circuit connection so that the reference voltage is not applied to both terminals of the speaker.

また上記本発明にかかるショック音抑制回路では、上記切替制御部は、上記スイッチング素子または上記第二のスイッチング素子がOFFすると電圧が降下する第三の参照点の電圧と、他の第四の参照点の電圧とを比較する第三の比較部と、上記第三の比較部の比較結果に基づいて、上記第三の参照点の電圧が上記第四の参照点の電圧より低い場合は基準電圧をスピーカの両端子に印加させるための制御信号が出力され、他方上記第三の参照点の電圧が上記第四の参照点の電圧より高い場合は上記第一および第二のオペアンプをONするための制御信号が出力されるよう、所定の回路接続を選択的に切り替える切替部と、上記第四の参照点の電圧を上記第三の参照点の電圧より高く保持するための機構と、を含むのが好適である。   Further, in the shock noise suppression circuit according to the present invention, the switching control unit includes the voltage at the third reference point where the voltage drops when the switching element or the second switching element is turned OFF, and the other fourth reference. Based on the comparison result of the third comparison unit that compares the voltage of the point and the third comparison unit, the reference voltage when the voltage of the third reference point is lower than the voltage of the fourth reference point Is output to both terminals of the speaker, and when the voltage at the third reference point is higher than the voltage at the fourth reference point, the first and second operational amplifiers are turned on. A switching unit that selectively switches a predetermined circuit connection so that the control signal is output, and a mechanism for holding the voltage of the fourth reference point higher than the voltage of the third reference point. Is preferred.

また上記本発明にかかるショック音抑制回路では、上記スイッチング素子は電源開放後にOFFとなり、上記第二のスイッチング素子は電源投入後にOFFとなるよう構成されるのが好適である。   In the shock noise suppression circuit according to the present invention, it is preferable that the switching element is turned off after the power is opened, and the second switching element is turned off after the power is turned on.

本発明にかかるショック音抑制回路は、電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧と、音声信号とが入力され、その出力端子がスピーカの一方の端子に接続される第一のオペアンプと、上記基準電圧と音声信号の反転信号とが入力され、その出力端子がスピーカの他方の端子に接続される第二のオペアンプと、電源電圧に対応して変化する参照点の電圧と上記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、上記比較部の比較結果に基づいて、上記基準点の電圧が上記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするオープンコレクタとして構成されるスイッチング素子と、上記スイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加され、他方当該スイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、を備える。 The shock noise suppression circuit according to the present invention receives a reference voltage that changes with a predetermined time delay according to a change in power supply voltage and an audio signal, and a first output terminal connected to one terminal of the speaker. A second operational amplifier whose input terminal is connected to the other terminal of the speaker, a reference point voltage that changes in accordance with the power supply voltage, Based on the comparison result of the comparison point and the comparison point voltage that changes corresponding to the reference voltage, the reference point voltage is OFF when the reference point voltage is lower than the reference point voltage. groups at both terminals of the speaker when the the configured switching element as an open collector voltage of the reference point is sometimes oN higher than the voltage of the reference point, the switching element is OFF Voltage is applied, so that the other the switching element when the ON not applied a reference voltage to both terminals of the speaker, and a switching control unit for switching the predetermined circuit connection.

また本発明にかかる音声出力装置は、入力された音声信号に基づいて音声出力を行うスピーカと、基準電圧を発生する基準電圧発生部であって、当該基準電圧が電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧発生部と、上記基準電圧と音声信号とが入力され、その出力端子が上記スピーカの一方の端子に接続される第一のオペアンプと、上記基準電圧と音声信号の反転信号とが入力され、その出力端子が上記スピーカの他方の端子に接続される第二のオペアンプと、電源電圧に対応して変化する参照点の電圧と上記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、上記比較部の比較結果に基づいて、上記基準点の電圧が上記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするオープンコレクタとして構成されるスイッチング素子と、上記スイッチング素子がOFFのときには上記スピーカの両端子に基準電圧が印加され、他方当該スイッチング素子がONのときには当該スピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、音声信号中の直流成分を除去する直流阻止コンデンサと、を含む。 An audio output device according to the present invention includes a speaker that outputs audio based on an input audio signal, and a reference voltage generator that generates a reference voltage, the reference voltage being predetermined according to a change in power supply voltage. A reference voltage generator that changes with a time delay, a first operational amplifier whose output terminal is connected to one terminal of the speaker, the reference voltage and the audio signal, and the reference voltage and the audio signal. A second operational amplifier whose output terminal is connected to the other terminal of the speaker, a reference point voltage that changes according to the power supply voltage, and a reference that changes according to the reference voltage a comparator for comparing the voltage at the point, based on the comparison result of the comparing unit, the voltage of the reference point sometimes OFF lower than the voltage of the reference point, electrostatic voltage of the reference point of the reference point When configured switching element as an open collector to ON higher Sometimes, the switching element is a reference voltage to both terminals of the speaker is applied when OFF, the other the switching element is a reference voltage to both terminals of the speaker when the ON Includes a switching control unit that switches a predetermined circuit connection so as not to be applied, and a DC blocking capacitor that removes a DC component in the audio signal.

以下、本発明の好適な実施形態について図面を参照して説明する。図1は、本実施形態にかかるショック音抑制機能を有する音声出力装置10の一例を示す図、また図2は、音声出力装置10に含まれる切替制御回路40の一例を示す図である。なお、図1の音声出力装置10は、図3の音声増幅器50と同様の構成要素を含んでいる。このため以下では、同様の構成要素については図3と同じ符号を付すとともに、重複する説明を省略する。   Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating an example of a sound output device 10 having a shock noise suppression function according to the present embodiment, and FIG. 2 is a diagram illustrating an example of a switching control circuit 40 included in the sound output device 10. Note that the audio output device 10 of FIG. 1 includes the same components as the audio amplifier 50 of FIG. For this reason, in the following, the same constituent elements are denoted by the same reference numerals as those in FIG.

図1の例では、基準電圧発生部11は、コンデンサC1を含んでいる。コンデンサC1の両端間電圧として規定される基準電圧は、バッファ16を経由して第一のオペアンプ12および第二のオペアンプ14の正極端子(+)に印加される。   In the example of FIG. 1, the reference voltage generation unit 11 includes a capacitor C1. A reference voltage defined as a voltage across the capacitor C <b> 1 is applied to the positive terminals (+) of the first operational amplifier 12 and the second operational amplifier 14 via the buffer 16.

また、バッファ16の出力端子は、各バッファ18,20を経由して、スピーカ22の両端子24,26に接続されている。ここで、バッファ18,20は、切替制御回路40の端子Cから供給される制御信号によってON/OFFするように構成されており、バッファ18,20がONした場合には、各バッファ18,20を経由してスピーカ22の両端子24,26に基準電圧が印加されるようになっている。その場合、スピーカ22の両端子24,26が同じ電位となるので、スピーカ22からの不要な音声出力(ショック音等)が抑制される。したがって、この例では、制御信号によってバッファ18,20をONするタイミングを制御することで、スピーカ22の不要な音声出力を抑制するタイミングを制御することができる。なお、バッファ18,20がOFFした場合には、基準電圧は当該端子24,26には印加されない。したがって、通常の音声出力中(入力された音声信号をスピーカ22から出力する状態)は、バッファ18,20をOFFしておく必要がある。   The output terminal of the buffer 16 is connected to both terminals 24 and 26 of the speaker 22 via the buffers 18 and 20. Here, the buffers 18 and 20 are configured to be turned on / off by a control signal supplied from the terminal C of the switching control circuit 40. When the buffers 18 and 20 are turned on, the buffers 18, 20 are turned on. The reference voltage is applied to both terminals 24 and 26 of the speaker 22 via. In this case, since both terminals 24 and 26 of the speaker 22 have the same potential, unnecessary sound output (shock sound or the like) from the speaker 22 is suppressed. Therefore, in this example, the timing at which unnecessary audio output from the speaker 22 is suppressed can be controlled by controlling the timing at which the buffers 18 and 20 are turned on by the control signal. When the buffers 18 and 20 are turned off, the reference voltage is not applied to the terminals 24 and 26. Therefore, it is necessary to turn off the buffers 18 and 20 during normal audio output (a state in which the input audio signal is output from the speaker 22).

また、スピーカ22の両端子24,26に基準電圧が印加されるとき、直流阻止コンデンサC2にも抵抗R10,R9を介して基準電圧が印加される。これにより、第一のオペアンプ12の正極端子(+)の電圧と負極端子(−)の電圧とが等しくなり、これら端子間の電圧に起因するショック音の発生が抑制される。したがって、この効果をより有効に発揮させるためには、コンデンサC2の容量は、直流阻止の性能が確保される範囲で極力小さく設定するのがよい。   When a reference voltage is applied to both terminals 24 and 26 of the speaker 22, the reference voltage is also applied to the DC blocking capacitor C2 via the resistors R10 and R9. As a result, the voltage at the positive terminal (+) and the voltage at the negative terminal (−) of the first operational amplifier 12 become equal, and the generation of shock noise due to the voltage between these terminals is suppressed. Therefore, in order to exhibit this effect more effectively, the capacity of the capacitor C2 is preferably set as small as possible within a range in which the DC blocking performance is ensured.

さらに、第一および第二のオペアンプ12,14は、切替制御回路40のD端子から供給される制御信号によってON/OFFするように構成されており、ONされた場合にのみ、音声信号の増幅器として機能し、OFFされた場合には、音声信号の増幅器としての機能を失う。したがって、この例では、制御信号によって第一および第二のオペアンプ12,14をOFFするタイミングを制御することで、スピーカ22の不要な音声出力を抑制するタイミングを制御することができる。   Furthermore, the first and second operational amplifiers 12 and 14 are configured to be turned on / off by a control signal supplied from the D terminal of the switching control circuit 40, and only when turned on are amplifiers of audio signals. When it is turned OFF, the function as an audio signal amplifier is lost. Therefore, in this example, the timing at which the unnecessary audio output of the speaker 22 is suppressed can be controlled by controlling the timing at which the first and second operational amplifiers 12 and 14 are turned OFF by the control signal.

スピーカ22の両端子24,26に対して基準電圧を印加するとともに、第一および第二のオペアンプ12,14をOFFすれば、スピーカ22からの不要な音声出力を一層効果的に抑制することができる。そこで、図1の例では、切替制御回路40は、端子Cまたは端子Dのうちいずれか一方のみから制御信号を出力し、バッファ18,20および第一および第二のオペアンプ12,14のうちいずれか一方のみを選択的にONするように制御している。すなわち、入力された音声信号に基づいて通常の音声出力を行う場合、切替制御回路は、制御信号によってバッファ18,20をOFFし、かつ第一及び第二のオペアンプ12,14をONとし、他方、スピーカ22からの不要な音声出力を抑制する場合は、バッファ18,20をONし、かつ第一及び第二のオペアンプ12,14をOFFとするのである。   When a reference voltage is applied to both terminals 24 and 26 of the speaker 22 and the first and second operational amplifiers 12 and 14 are turned off, unnecessary audio output from the speaker 22 can be more effectively suppressed. it can. Therefore, in the example of FIG. 1, the switching control circuit 40 outputs a control signal from only one of the terminal C and the terminal D, and any of the buffers 18 and 20 and the first and second operational amplifiers 12 and 14. Only one of them is controlled to be selectively turned on. That is, when normal audio output is performed based on the input audio signal, the switching control circuit turns off the buffers 18 and 20 and turns on the first and second operational amplifiers 12 and 14 by the control signal, When suppressing unnecessary audio output from the speaker 22, the buffers 18 and 20 are turned on, and the first and second operational amplifiers 12 and 14 are turned off.

そして、図1の音声出力装置10は、電源開放時および電源投入時に、バッファ18,20をONし、第一および第二のオペアンプをOFFすることで、当該期間におけるショック音の抑制を図っている。ここで、そのための回路構成および制御について説明する。   The sound output device 10 in FIG. 1 suppresses shock noise during the period by turning on the buffers 18 and 20 and turning off the first and second operational amplifiers when the power is opened and turned on. Yes. Here, a circuit configuration and control for that purpose will be described.

基準電圧発生部11の基準電圧V0は、電源電圧Vccに応じて所定の時間遅れを持って変動する。例えば、電源投入時には、電源電圧Vccが0[V]から比較的短期間のうちに所望の定常電圧(上昇して安定した電圧;例えば3[V])に到達するのに対し、基準電圧V0は、電源電圧Vccの変化に対しては回路定数(コンデンサC1の容量値や抵抗R1,R3の抵抗値)によって定まる時定数分だけ遅れて所望の定常電圧(例えば1.5[V])に到達することになる。また、電源開放時には、電源電圧Vccが定常電圧から比較的短期間のうちに0[V]に到達するのに対し、基準電圧V0は、電源電圧Vccの変化に対しては回路定数(コンデンサC1の容量値や抵抗R2の抵抗値)によって定まる時定数分だけ遅れて0[V]に到達することになる。本実施形態では、回路中の二点における電圧変化速度の差異、すなわち基準電圧V0と電源電圧Vccとの電圧変化速度の差異を利用して、電源投入時あるいは電源開放時において、スピーカ22からの不要な音声出力を抑制する期間を定めている。   The reference voltage V0 of the reference voltage generator 11 varies with a predetermined time delay according to the power supply voltage Vcc. For example, when the power is turned on, the power supply voltage Vcc reaches a desired steady-state voltage (rising and stable voltage; for example, 3 [V]) in a relatively short period from 0 [V], whereas the reference voltage V0 Is delayed by a time constant determined by a circuit constant (capacitance value of the capacitor C1 and resistance values of the resistors R1 and R3) with respect to the change of the power supply voltage Vcc to a desired steady voltage (eg, 1.5 [V]) Will reach. Further, when the power supply is released, the power supply voltage Vcc reaches 0 [V] within a relatively short period from the steady voltage, whereas the reference voltage V0 is a circuit constant (capacitor C1) with respect to changes in the power supply voltage Vcc. And reaches 0 [V] with a delay of a time constant determined by the resistance value of the resistor R2 and the resistance value of the resistor R2. In the present embodiment, the difference in voltage change speed at two points in the circuit, that is, the difference in voltage change speed between the reference voltage V0 and the power supply voltage Vcc is used to turn off the speaker 22 when the power is turned on or off. A period for suppressing unnecessary audio output is set.

まず、電源投入時に不要な音声出力を抑制するための具体的な構成例およびその動作について説明する。電源投入時は、基準点P0の電圧と第二の参照点P2の電圧との電圧変化速度の差を利用する。ここで、この例では、基準点P0の電圧は基準電圧V0そのものとなっている。ただし、基準電圧V0の変化に対応して(比較的素早く追従して)変化し、かつ電源電圧Vccに対して所定の時間遅れをもって変化する点の電圧であれば、これには限定されない。他方、第二の参照点P2の電圧V2は、この例では、抵抗R6,R7およびR8の抵抗値によって定まる電源電圧Vccの分圧となっており、電源電圧Vccに対応して(比較的素早く追従して)変化する。   First, a specific configuration example and its operation for suppressing unnecessary audio output when power is turned on will be described. When the power is turned on, the voltage change rate difference between the voltage at the reference point P0 and the voltage at the second reference point P2 is used. Here, in this example, the voltage at the reference point P0 is the reference voltage V0 itself. However, the voltage is not limited to this as long as it is a voltage at a point that changes (follows relatively quickly) in response to a change in the reference voltage V0 and changes with a predetermined time delay with respect to the power supply voltage Vcc. On the other hand, in this example, the voltage V2 at the second reference point P2 is a divided voltage of the power supply voltage Vcc determined by the resistance values of the resistors R6, R7, and R8, and corresponds to the power supply voltage Vcc (relatively quickly). Change).

さて、上述したように、電源投入時においては、電源電圧Vccは直ちに上昇するのに対し、基準電圧V0は所定の時間遅れをもって上昇する。したがって、電源投入時には、第二の参照点P2の電圧V2が先に上昇し、基準点P0の電圧V0が遅れて上昇することになる。このため、定常状態(電圧が上昇して安定した通常状態)において第二の参照点P2の電圧V2が定常時の基準電圧V0より低くなるよう、抵抗R6,R7およびR8を設定しておけば、電源開始後基準点P0の電圧V0が上昇して第二の参照点P2の電圧V2に到達するまでの期間をスピーカ22からの不要な音声出力を抑制する期間として設定することができる。   As described above, when the power is turned on, the power supply voltage Vcc immediately rises, whereas the reference voltage V0 rises with a predetermined time delay. Therefore, when the power is turned on, the voltage V2 at the second reference point P2 rises first, and the voltage V0 at the reference point P0 rises with a delay. For this reason, if the resistors R6, R7, and R8 are set so that the voltage V2 at the second reference point P2 is lower than the reference voltage V0 in the steady state (the normal state in which the voltage has risen and is stable). A period from when the voltage V0 at the reference point P0 rises until it reaches the voltage V2 at the second reference point P2 after the power supply is started can be set as a period during which unnecessary audio output from the speaker 22 is suppressed.

そこで、図1の例では、抵抗R4、基準点P0をベースとするトランジスタQ4(PNP)、および第二の参照点をベースとするトランジスタQ5(PNP)により、第二の比較部35を形成している。この場合、基準点P0の電圧V0が第二の参照点P2の電圧V2より低い場合にはトランジスタQ4がONかつトランジスタQ5はOFFとなり、基準点P0の電圧V0が第二の参照点P2の電圧V2より高い場合にはトランジスタQ4はOFFかつトランジスタQ5がONとなる。   Therefore, in the example of FIG. 1, the second comparison unit 35 is formed by the resistor R4, the transistor Q4 (PNP) based on the reference point P0, and the transistor Q5 (PNP) based on the second reference point. ing. In this case, when the voltage V0 at the reference point P0 is lower than the voltage V2 at the second reference point P2, the transistor Q4 is turned on and the transistor Q5 is turned off, and the voltage V0 at the reference point P0 is the voltage at the second reference point P2. When it is higher than V2, the transistor Q4 is turned off and the transistor Q5 is turned on.

さらに、この例では、トランジスタQ5に連動するトランジスタQ7(NPN)が設けられている。この例では、トランジスタQ7のベースはトランジスタQ5のコレクタに接続されている。したがって、トランジスタQ7は、トランジスタQ5がONのとき、すなわち第二の参照点P2の電圧V2が基準点P0の電圧V0より低いとき(V2<V0)にはONとなり、トランジスタQ5がOFFのとき、すなわち第二の参照点P2の電圧V2が基準点P0の電圧V0より高いとき(V2>V0)にはOFFとなる。   Further, in this example, a transistor Q7 (NPN) that is linked to the transistor Q5 is provided. In this example, the base of the transistor Q7 is connected to the collector of the transistor Q5. Therefore, the transistor Q7 is ON when the transistor Q5 is ON, that is, when the voltage V2 at the second reference point P2 is lower than the voltage V0 at the reference point P0 (V2 <V0), and when the transistor Q5 is OFF, That is, when the voltage V2 at the second reference point P2 is higher than the voltage V0 at the reference point P0 (V2> V0), it is turned OFF.

そして、トランジスタQ7は、この例ではオープンコレクタとして構成されている。すなわち、そのコレクタが出力端子として切替制御回路40に接続されており、トランジスタQ7がOFFのとき、すなわち基準点P0の電圧V0が第二の参照点P2の電圧V2より低いとき、切替制御回路40の端子AはH(ハイ)レベルとなる。ここで、切替制御回路40は、端子AがHレベルのとき、バッファ18,20をONとし、第一および第二のオペアンプ12,14をOFFとして、スピーカ22からの不要な音声出力を抑制する。かかる構成により、電源開始後、基準点P0の電圧V0が上昇して第二の参照点P2の電圧V2に到達するまでの期間、スピーカ22からの不要な音声出力を抑制することができる。なお、切替制御回路40の詳細な構成例については後述する。   The transistor Q7 is configured as an open collector in this example. That is, the collector is connected to the switching control circuit 40 as an output terminal, and when the transistor Q7 is OFF, that is, when the voltage V0 at the reference point P0 is lower than the voltage V2 at the second reference point P2, the switching control circuit 40. The terminal A becomes H (high) level. Here, when the terminal A is at the H level, the switching control circuit 40 turns on the buffers 18 and 20 and turns off the first and second operational amplifiers 12 and 14 to suppress unnecessary audio output from the speaker 22. . With this configuration, it is possible to suppress unnecessary audio output from the speaker 22 during the period from when the power supply is started until the voltage V0 at the reference point P0 rises and reaches the voltage V2 at the second reference point P2. A detailed configuration example of the switching control circuit 40 will be described later.

他方、トランジスタQ7がONのとき端子AはL(ロー)レベルとなり、そのとき切替制御回路40は、バッファ18,20をOFFとし、第一および第二のオペアンプ12,14をONとする。すなわち、基準点P0の電圧V0が上昇して、第二の参照点P2の電圧V2を超えた以降、定常状態となっている間は、端子28から入力された音声信号がスピーカ22から出力される。なお、ここで説明した構成に替えて、トランジスタQ4に連動するトランジスタを設け、第二の比較部35の比較結果をそのトランジスタのONまたはOFFとして切替制御回路40に入力するよう構成してもよい。   On the other hand, when the transistor Q7 is ON, the terminal A becomes L (low) level. At that time, the switching control circuit 40 turns off the buffers 18 and 20, and turns on the first and second operational amplifiers 12 and 14. That is, after the voltage V0 at the reference point P0 rises and exceeds the voltage V2 at the second reference point P2, the audio signal input from the terminal 28 is output from the speaker 22 during the steady state. The Instead of the configuration described here, a transistor linked to the transistor Q4 may be provided, and the comparison result of the second comparison unit 35 may be input to the switching control circuit 40 as ON or OFF of the transistor. .

また、この例では、電源投入時における第二の比較部35の動作に関し、トランジスタQ6(NPN)が設けられている。トランジスタQ6のベースはトランジスタQ5のコレクタに接続され、またコレクタは第二の参照点P2(すなわちトランジスタQ5のベース)に接続されている。したがって、トランジスタQ5がONとなったときにトランジスタQ6はONとなり、これにより第二の参照点P2の電圧V2が低下する。すなわち、このトランジスタQ6を設けることにより、トランジスタQ4がONである状態からトランジスタQ5がONとなる状態への移行、すなわち第二の比較部35の切り替え動作が、より迅速にかつより確実に行われるようになる。   In this example, a transistor Q6 (NPN) is provided for the operation of the second comparison unit 35 when the power is turned on. The base of transistor Q6 is connected to the collector of transistor Q5, and the collector is connected to second reference point P2 (ie, the base of transistor Q5). Therefore, when the transistor Q5 is turned on, the transistor Q6 is turned on, and the voltage V2 at the second reference point P2 is thereby lowered. That is, by providing the transistor Q6, the transition from the state in which the transistor Q4 is ON to the state in which the transistor Q5 is ON, that is, the switching operation of the second comparison unit 35 is performed more quickly and reliably. It becomes like this.

ところで、この例では、コンデンサC1の正極側は、電源ライン(Vcc)とグラウンドとの間に直列に設けられた抵抗R1,R2の間に接続されている。このため、コンデンサC1へのチャージ速度はコンデンサC1の容量と抵抗R1(およびR2)の回路定数によって定まることになる。加えて、この例では、チャージ速度を調整可能とする回路構成が含まれている。すなわち、抵抗R1と並列にトランジスタQ1(PNP)を設け、このトランジスタQ1とトランジスタQ2とでカレントミラー回路を構成し、さらにトランジスタQ2側のラインに、抵抗R3とトランジスタQ4に連動するトランジスタQ3(PNP)とを直列に設けている。かかる構成により、電源ラインからトランジスタQ1を経由してコンデンサC1に流れる電流を、抵抗R3の大きさによっても調整することができるようになる。なお、このカレントミラー回路は、トランジスタQ4がONとなっている状態、すなわち電源投入時において基準電圧V0が0[V]から上昇している状態でのみ、トランジスタQ3がONとなって、有効に機能するものである。また、図1に示したものは、あくまで一例に過ぎず、他の等価な回路構成によっても同様の機能を実現することができる。   In this example, the positive side of the capacitor C1 is connected between resistors R1 and R2 provided in series between the power supply line (Vcc) and the ground. For this reason, the charge speed to the capacitor C1 is determined by the capacitance of the capacitor C1 and the circuit constant of the resistor R1 (and R2). In addition, this example includes a circuit configuration that allows the charge rate to be adjusted. That is, a transistor Q1 (PNP) is provided in parallel with the resistor R1, and the transistor Q1 and the transistor Q2 form a current mirror circuit. Further, a transistor Q3 (PNP) linked to the resistor R3 and the transistor Q4 is arranged on the transistor Q2 side line. ) In series. With this configuration, the current flowing from the power supply line to the capacitor C1 via the transistor Q1 can be adjusted also by the size of the resistor R3. This current mirror circuit is effective when the transistor Q3 is ON only when the transistor Q4 is ON, that is, when the reference voltage V0 rises from 0 [V] when the power is turned on. It functions. Further, what is shown in FIG. 1 is merely an example, and a similar function can be realized by another equivalent circuit configuration.

さて、次に、電源開放時に不要な音声出力を抑制するための具体的な構成例およびその動作について説明する。電源開放時は、基準点P0の電圧と第一の参照点P1の電圧との電圧変化速度の差を利用する。ここで、この例では、基準点P0の電圧は基準電圧V0そのものとなっている。ただし、基準電圧V0の変化に対応して(比較的素早く追従して)変化し、かつ電源電圧Vccに対して所定の時間遅れをもって変化する点の電圧であれば、これには限定されない。他方、第一の参照点P1の電圧V1は、この例では、抵抗R6,R7およびR8の抵抗値によって定まる電源電圧Vccの分圧となっており、電源電圧Vccに対応して(比較的素早く追従して)変化する。   Now, a specific configuration example and its operation for suppressing unnecessary audio output when the power is opened will be described. When the power is opened, the difference in voltage change rate between the voltage at the reference point P0 and the voltage at the first reference point P1 is used. Here, in this example, the voltage at the reference point P0 is the reference voltage V0 itself. However, the voltage is not limited to this as long as it is a voltage at a point that changes (follows relatively quickly) in response to a change in the reference voltage V0 and changes with a predetermined time delay with respect to the power supply voltage Vcc. On the other hand, the voltage V1 at the first reference point P1 is a divided voltage of the power supply voltage Vcc determined by the resistance values of the resistors R6, R7, and R8 in this example, and corresponds to the power supply voltage Vcc (relatively quickly). Change).

さて、上述したように、電源開放時においては、電源電圧Vccは直ちに下降するのに対し、基準電圧V0は所定の時間遅れをもって下降する。したがって、電源開放時には、第一の参照点P1の電圧V1が先に下降し、基準点P0の電圧V0が遅れて下降することになる。このため、定常状態(電圧が上昇して安定した通常状態)における第一の参照点P1の電圧V1が、定常時の基準電圧V0より高くなるよう、抵抗R6,R7,R8を設定しておけば(ただしトランジスタQ6を含む回路も考慮する必要がある)、電源開放後第一の参照点P1の電圧V1が下降して、基準点P0の電圧V0より低くなった以降、スピーカ22からの不要な音声出力を抑制することができる。   As described above, when the power supply is opened, the power supply voltage Vcc immediately decreases, while the reference voltage V0 decreases with a predetermined time delay. Therefore, when the power supply is released, the voltage V1 at the first reference point P1 decreases first, and the voltage V0 at the reference point P0 decreases with a delay. Therefore, the resistors R6, R7, and R8 should be set so that the voltage V1 at the first reference point P1 in the steady state (normal state in which the voltage has risen and is stable) is higher than the reference voltage V0 in the steady state. (However, it is necessary to consider the circuit including the transistor Q6) After the power supply is opened, the voltage V1 at the first reference point P1 drops and becomes lower than the voltage V0 at the reference point P0. Voice output can be suppressed.

そこで、図1の例では、抵抗R5、基準点P0をベースとするトランジスタQ9(PNP)、および第一の参照点P1をベースとするトランジスタQ10(PNP)により、第一の比較部33を形成している。この場合、基準点P0の電圧V0が第一の参照点P1の電圧V1より低い場合にはトランジスタQ9がONかつトランジスタQ10はOFFとなり、基準点P0の電圧V0が第一の参照点P1の電圧V1より高い場合にはトランジスタQ9はOFFかつトランジスタQ10がONとなる。   Therefore, in the example of FIG. 1, the first comparison unit 33 is formed by the resistor R5, the transistor Q9 (PNP) based on the reference point P0, and the transistor Q10 (PNP) based on the first reference point P1. is doing. In this case, when the voltage V0 at the reference point P0 is lower than the voltage V1 at the first reference point P1, the transistor Q9 is turned on and the transistor Q10 is turned off, and the voltage V0 at the reference point P0 is the voltage at the first reference point P1. When it is higher than V1, the transistor Q9 is OFF and the transistor Q10 is ON.

そして、この例では、トランジスタQ9に連動するトランジスタQ8(NPN)が設けられている。この例では、トランジスタQ8のベースはトランジスタQ9のコレクタに接続されている。したがって、トランジスタQ8は、トランジスタQ9がONのとき、すなわち第一の参照点P1の電圧V1が基準点P0の電圧V0より低いとき(V1<V0)にはONとなり、トランジスタQ9がOFFのとき、すなわち第一の参照点P1の電圧V1が基準点P0の電圧V0より高いとき(V1>V0)にはOFFとなる。   In this example, a transistor Q8 (NPN) linked to the transistor Q9 is provided. In this example, the base of the transistor Q8 is connected to the collector of the transistor Q9. Therefore, the transistor Q8 is ON when the transistor Q9 is ON, that is, when the voltage V1 at the first reference point P1 is lower than the voltage V0 at the reference point P0 (V1 <V0), and when the transistor Q9 is OFF, That is, when the voltage V1 at the first reference point P1 is higher than the voltage V0 at the reference point P0 (V1> V0), the voltage is turned OFF.

そして、トランジスタQ8は、この例ではオープンコレクタとして構成されている。すなわち、そのコレクタが出力端子として切替制御回路40に接続されており、トランジスタQ8がOFFのとき、すなわち基準点P0の電圧V0が第一の参照点P1の電圧V1より低いとき、切替制御回路40の端子BはHレベルとなる。ここで、切替制御回路40は、端子BがHレベルのとき、バッファ18,20をONとし、第一および第二のオペアンプ12,14をOFFとして、スピーカ22からの不要な音声出力を抑制する。かかる構成により、電源開放後、第一の参照点P1の電圧V1が下降して、基準点P0の電圧V0より低くなった以降、スピーカ22からの不要な音声出力を抑制することができる。   The transistor Q8 is configured as an open collector in this example. That is, the collector is connected to the switching control circuit 40 as an output terminal, and when the transistor Q8 is OFF, that is, when the voltage V0 at the reference point P0 is lower than the voltage V1 at the first reference point P1, the switching control circuit 40. The terminal B is at the H level. Here, when the terminal B is at the H level, the switching control circuit 40 turns on the buffers 18 and 20 and turns off the first and second operational amplifiers 12 and 14 to suppress unnecessary audio output from the speaker 22. . With this configuration, after the power supply is opened, the unnecessary sound output from the speaker 22 can be suppressed after the voltage V1 at the first reference point P1 drops and becomes lower than the voltage V0 at the reference point P0.

他方、トランジスタQ8がONのとき端子BはLレベルとなり、そのとき切替制御回路40は、バッファ18,20をOFFとし、第一および第二のオペアンプ12,14をONとする。すなわち、定常状態の間、および電源解放後第一の参照点P1の電圧V1が下降して、基準点P0の電圧V0より低くなるまでの間は、端子28から入力された音声信号がスピーカ22から出力される。   On the other hand, when the transistor Q8 is ON, the terminal B becomes L level. At that time, the switching control circuit 40 turns OFF the buffers 18 and 20, and turns ON the first and second operational amplifiers 12 and 14. That is, during the steady state and until the voltage V1 at the first reference point P1 drops after the power supply is released and becomes lower than the voltage V0 at the reference point P0, the audio signal input from the terminal 28 is the speaker 22. Is output from.

ここで、トランジスタQ8を、トランジスタQ9に連動するオープンコレクタとするのには意味がある。今、仮に、トランジスタQ8に替えて、トランジスタQ10の動作に連動するトランジスタ(そのベースがトランジスタQ10のコレクタに接続され、コレクタが端子Bに接続されるNPN)を設けた場合を考えると、そのトランジスタをONするには、最低でも、当該トランジスタのベース−エミッタ間電圧、トランジスタQ10の飽和電圧、および抵抗R5を流れる電流の降下電圧の和に相当する分の電圧が必要となってしまう。しかし、第一の参照点P1の電圧は、電源電圧Vccに追従して下降するから、比較的早い段階で当該トランジスタのベース電圧(すなわちトランジスタQ10のコレクタ電圧)も低下し、当該トランジスタをONするだけの電圧を確保できず、スピーカ22からの不要音出力の抑制ができない状態となってしまう可能性がある。そこで、本実施形態では、トランジスタQ8を、電源開放時に比較的高い電圧が確保されるトランジスタQ9側に連動するオープンコレクタと構成し、電源開放時において第一の参照点P1の電圧V1が基準点P0の電圧より低くなった以降における比較結果の出力の安定化を図ったのである。   Here, it is meaningful to make the transistor Q8 an open collector linked to the transistor Q9. Now, suppose that a transistor (an NPN whose base is connected to the collector of the transistor Q10 and whose collector is connected to the terminal B) is provided instead of the transistor Q8 in conjunction with the operation of the transistor Q10. In order to turn on, at least a voltage corresponding to the sum of the base-emitter voltage of the transistor, the saturation voltage of the transistor Q10, and the drop voltage of the current flowing through the resistor R5 is required. However, since the voltage at the first reference point P1 decreases following the power supply voltage Vcc, the base voltage of the transistor (that is, the collector voltage of the transistor Q10) also decreases at a relatively early stage, and the transistor is turned on. Therefore, there is a possibility that it is not possible to secure a sufficient voltage, and the output of unnecessary sound from the speaker 22 cannot be suppressed. Therefore, in the present embodiment, the transistor Q8 is configured as an open collector that is linked to the transistor Q9 side where a relatively high voltage is secured when the power supply is opened, and the voltage V1 of the first reference point P1 is the reference point when the power supply is opened. This is to stabilize the output of the comparison result after the voltage becomes lower than the voltage of P0.

なお、図1の例では、一点鎖線の枠内の構成要素を一の集積回路(例えばIC)として構成し、コンデンサC1,C2はいずれも外付けコンデンサとするのが好適である。これにより、コンデンサC1,C2を交換するなど、それらの容量をより容易に調整することができるようになる。   In the example of FIG. 1, it is preferable that the constituent elements within the dashed-dotted line frame are configured as one integrated circuit (for example, IC), and the capacitors C1 and C2 are both external capacitors. Accordingly, the capacities of the capacitors C1 and C2 can be easily adjusted, for example, by replacing the capacitors C1 and C2.

次に、切替制御回路40の構成例について図2を参照して説明する。上述したように、端子Aには、電源投入時にスピーカ22からの不要な音声出力を抑制するためのHレベル信号が入力される。また端子Bには、電源開放時にスピーカ22からの不要な音声出力を抑制するためのHレベル信号が入力される。そこで、図2の切替制御回路40は、端子Aまたは端子Bのいずれか一方がHレベルとなったときに、バッファ18,20をONし、かつ第一および第二のオペアンプ12,14をOFFとするよう構成されている。なお、各端子への入力に対応する切替制御回路をそれぞれ別個に設けてもよいが、その場合は、回路規模がより大きくなる。   Next, a configuration example of the switching control circuit 40 will be described with reference to FIG. As described above, an H level signal for suppressing unnecessary audio output from the speaker 22 when the power is turned on is input to the terminal A. The terminal B receives an H level signal for suppressing unnecessary audio output from the speaker 22 when the power is opened. Therefore, the switching control circuit 40 in FIG. 2 turns on the buffers 18 and 20 and turns off the first and second operational amplifiers 12 and 14 when either the terminal A or the terminal B becomes H level. It is comprised so that. In addition, although the switching control circuit corresponding to the input to each terminal may be provided separately, in that case, the circuit scale becomes larger.

図2の切替制御回路40では、端子Aは抵抗Rs1を介して電源ライン(Vcc)に接続され、また端子Bは抵抗Rs2を介して電源ラインに接続されている。そして、互いに並列なトランジスタQs1,Qs2(いずれもNPN)が設けられている。トランジスタQs1のベースは端子Aに接続され、トランジスタQs2のベースが端子Bに接続されている。それらのエミッタは接地され、それらのコレクタは互いに直列な二つの抵抗Rs3およびRs4を介して電源ラインに接続されている。   In the switching control circuit 40 of FIG. 2, the terminal A is connected to the power supply line (Vcc) via the resistor Rs1, and the terminal B is connected to the power supply line via the resistor Rs2. Transistors Qs1 and Qs2 (both NPN) are provided in parallel with each other. The base of the transistor Qs1 is connected to the terminal A, and the base of the transistor Qs2 is connected to the terminal B. Their emitters are grounded and their collectors are connected to the power supply line via two resistors Rs3 and Rs4 in series with each other.

かかる構成では、端子Aおよび端子Bのうちいずれか一方がHレベルのとき、トランジスタQs1またはQs2がONとなり、抵抗Rs3およびRs4の間の点(第三の参照点P3)の電圧V3が低下する。これを利用し、図2の例では、第三の参照点P3の電圧V3と、第四の参照点P4との電圧V4とを比較する第三の比較部37を設け、第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より低いときには、バッファ18,20をONする端子CをHレベルとし、第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より高いときには、第一および第二のオペアンプ12,14をONとする端子DをHレベルとするように構成している。なお、このとき、端子Cおよび端子Dのうちいずれか一方のみがHレベルとなる。   In such a configuration, when either one of the terminal A and the terminal B is at the H level, the transistor Qs1 or Qs2 is turned on, and the voltage V3 at the point between the resistors Rs3 and Rs4 (third reference point P3) decreases. . By using this, in the example of FIG. 2, a third comparison unit 37 that compares the voltage V3 of the third reference point P3 with the voltage V4 of the fourth reference point P4 is provided, and the third reference point is provided. When the voltage V3 of P3 is lower than the voltage V4 of the fourth reference point P4, the terminal C that turns on the buffers 18 and 20 is set to H level, and the voltage V3 of the third reference point P3 is the voltage of the fourth reference point P4. When it is higher than V4, the terminal D for turning on the first and second operational amplifiers 12 and 14 is set to the H level. At this time, only one of the terminal C and the terminal D is at the H level.

具体的には、抵抗Rs5、そのベースが第三の参照点P3に接続されるトランジスタQs4(PNP)、およびそのベースが第四の参照点P4に接続されるトランジスタQs7(PNP)により、第三の比較部37を形成する。第四の参照点P4は、電源ラインとグラウンドとの間に直列に設けられる二つの抵抗Rs6,Rs7の間の点とする。そして、抵抗Rs3,Rs4,Rs6,Rs7の抵抗値は、トランジスタQs1またはQs2がOFFのときには第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より高くなり、トランジスタQs1またはQs2がONのときには第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より低くなるように設定する。これにより、端子Aおよび端子Bのうちいずれか一方がHレベルのとき、トランジスタQs4がONとなり、端子Aおよび端子Bの双方がLレベルのとき、トランジスタQs7がONとなる。   Specifically, the resistor Rs5, the transistor Qs4 (PNP) whose base is connected to the third reference point P3, and the transistor Qs7 (PNP) whose base is connected to the fourth reference point P4, The comparison part 37 is formed. The fourth reference point P4 is a point between two resistors Rs6 and Rs7 provided in series between the power supply line and the ground. The resistance values of the resistors Rs3, Rs4, Rs6, and Rs7 are such that when the transistor Qs1 or Qs2 is OFF, the voltage V3 at the third reference point P3 is higher than the voltage V4 at the fourth reference point P4, and the transistor Qs1 or Qs2 Is set so that the voltage V3 at the third reference point P3 is lower than the voltage V4 at the fourth reference point P4. Thereby, when either one of the terminal A and the terminal B is at the H level, the transistor Qs4 is turned on, and when both the terminal A and the terminal B are at the L level, the transistor Qs7 is turned on.

そして、トランジスタQs4と直列にかつその接地側にトランジスタQs5(NPN)を設け、そのベースを端子Cに接続するとともに、ベースとコレクタとを接続している。これにより、トランジスタQs4がONのときにトランジスタQs5はONとなり、端子Cに向けて電流が流れ、当該端子CがHレベルとなる。これが、バッファ18,20をONとする制御信号である。   A transistor Qs5 (NPN) is provided in series with the transistor Qs4 and on the ground side thereof, and its base is connected to the terminal C and the base and collector are connected. Thereby, when the transistor Qs4 is ON, the transistor Qs5 is turned ON, a current flows toward the terminal C, and the terminal C becomes H level. This is a control signal for turning on the buffers 18 and 20.

他方、トランジスタQs7と直列にかつその接地側にトランジスタQs8(NPN)を設け、そのベースを端子Dに接続するとともに、ベースとコレクタとを接続している。これにより、トランジスタQs4がONのときにトランジスタQs8はONとなり、端子Dに向けて電流が流れ、当該端子DがHレベルとなる。これが、第一および第二のオペアンプ12,14をONとする制御信号である。   On the other hand, a transistor Qs8 (NPN) is provided in series with the transistor Qs7 and on the ground side thereof, and its base is connected to the terminal D and the base and collector are connected. Thereby, when the transistor Qs4 is ON, the transistor Qs8 is ON, a current flows toward the terminal D, and the terminal D becomes H level. This is a control signal for turning on the first and second operational amplifiers 12 and 14.

ここで、上記回路構成において、電源開放時に端子BがHレベルの状態では、第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より低い状態が維持されることが必要であるが、電源開放時には電源電圧Vcc自体も低下するため、何らかの原因でそのバランスがくずれ、第三の参照点P3の電圧V3が第四の参照点P4の電圧V4より高くなってしまうことが無いとも限らない。そこで、この例では、第四の参照点P4の電圧V4が第三の参照点P3の電圧V3より高い状態を維持すべく、ダイオードD1を設けている。当該ダイオードD1は、第四の参照点P4から接地側への電流のみを許容するものであり、相対的に第四の参照点P4側の電位を高くする。   Here, in the above circuit configuration, it is necessary that the voltage V3 at the third reference point P3 is lower than the voltage V4 at the fourth reference point P4 when the terminal B is at the H level when the power is opened. However, since the power supply voltage Vcc itself decreases when the power supply is opened, the balance is lost for some reason, and the voltage V3 at the third reference point P3 does not become higher than the voltage V4 at the fourth reference point P4. Not necessarily. Therefore, in this example, the diode D1 is provided to maintain the voltage V4 at the fourth reference point P4 higher than the voltage V3 at the third reference point P3. The diode D1 allows only a current from the fourth reference point P4 to the ground side, and relatively increases the potential on the fourth reference point P4 side.

なお、この例では、制御信号として流れる電流が、定電流源42によって決定されるようにしている。すなわち、トランジスタQs4およびトランジスタQs7がONとなったとき、それらトランジスタQs4,Qs7の設けられる各ラインを流れる電流が、定電流源42の設けられるラインに流れる電流と同じになるよう、カレントミラー回路が形成されている。具体的には、トランジスタQs4の電源側にはトランジスタQs3(PNP)を、トランジスタQs7の電源側にはトランジスタQs6(PNP)を、また定電流源42の電源側にはトランジスタQs9(PNP)を設け、それらのベースを共通とし、かつトランジスタQs9のベースとコレクタとを接続している。ただし、図2に示したものは、あくまで一例に過ぎず、他の等価な回路構成によっても同様の機能を実現することができる。   In this example, the current flowing as the control signal is determined by the constant current source 42. That is, when the transistor Qs4 and the transistor Qs7 are turned on, the current mirror circuit is configured so that the current flowing through the lines provided with the transistors Qs4 and Qs7 is the same as the current flowing through the line provided with the constant current source 42. Is formed. Specifically, a transistor Qs3 (PNP) is provided on the power supply side of the transistor Qs4, a transistor Qs6 (PNP) is provided on the power supply side of the transistor Qs7, and a transistor Qs9 (PNP) is provided on the power supply side of the constant current source 42. These bases are shared, and the base and collector of the transistor Qs9 are connected. However, what is shown in FIG. 2 is merely an example, and a similar function can be realized by another equivalent circuit configuration.

以上、本発明の好適な実施形態について示したが、本発明は上記実施形態に限定されるものではなく、他の等価な回路構成によっても本発明にかかるショック音抑制回路および音声出力装置を実現可能であることは容易に理解できよう。   The preferred embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment, and the shock noise suppression circuit and the sound output device according to the present invention are realized by other equivalent circuit configurations. It will be easy to understand that this is possible.

本発明の実施形態にかかるショック音抑制機能を有する音声出力装置の一例を示す図である。It is a figure which shows an example of the audio | voice output apparatus which has the shock sound suppression function concerning embodiment of this invention. 本発明の実施形態にかかるショック音抑制機能を有する音声出力装置に含まれる切替制御回路の一例を示す図である。It is a figure which shows an example of the switching control circuit contained in the audio | voice output apparatus which has the shock sound suppression function concerning embodiment of this invention. BTL方式の音声増幅器の回路図である。FIG. 3 is a circuit diagram of a BTL audio amplifier.

符号の説明Explanation of symbols

10 音声出力装置、11 基準電圧発生部、12,14 オペアンプ、16,18,20 バッファ、22 スピーカ、24,26,28,30 端子、33 第一の比較部、34 基準電圧源、35 第二の比較部、37 第三の比較部、40 切替制御回路、42 定電流源、50 音声増幅器、C1 コンデンサ、C2 (直流阻止)コンデンサ、D1 ダイオード、P0 基準点、P1 第一の参照点、P2 第二の参照点、P3 第三の参照点、P4 第四の参照点、Q1〜Q10,Qs1〜Qs9 トランジスタ(スイッチング素子)、R1〜R12,Rs1〜Rs7 抵抗、V0 基準電圧、V1〜V4 各参照点の電圧、Vcc 電源電圧。   DESCRIPTION OF SYMBOLS 10 Audio | voice output apparatus, 11 Reference voltage generation part, 12, 14 Operational amplifier, 16, 18, 20 Buffer, 22 Speaker, 24, 26, 28, 30 terminal, 33 1st comparison part, 34 Reference voltage source, 35 2nd Comparison unit, 37 third comparison unit, 40 switching control circuit, 42 constant current source, 50 audio amplifier, C1 capacitor, C2 (DC blocking) capacitor, D1 diode, P0 reference point, P1 first reference point, P2 Second reference point, P3 Third reference point, P4 Fourth reference point, Q1-Q10, Qs1-Qs9 transistors (switching elements), R1-R12, Rs1-Rs7 resistors, V0 reference voltage, V1-V4 each Reference point voltage, Vcc supply voltage.

Claims (9)

基準電圧を発生する基準電圧発生部であって、当該基準電圧が電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧発生部と、
前記基準電圧と音声信号とが入力され、その出力端子がスピーカの一方の端子に接続される第一のオペアンプと、
前記基準電圧と音声信号の反転信号とが入力され、その出力端子がスピーカの他方の端子に接続される第二のオペアンプと、
電源電圧に対応して変化する参照点の電圧と前記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、
前記比較部の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低いときにはスピーカの両端子に基準電圧が印加され、当該基準点の電圧が当該参照点の電圧より高いときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、
を備えるショック音抑制回路。
A reference voltage generating unit for generating a reference voltage, wherein the reference voltage changes with a predetermined time delay according to a change in the power supply voltage;
The reference voltage and the audio signal are input, a first operational amplifier whose output terminal is connected to one terminal of the speaker;
The reference voltage and the inverted signal of the audio signal are input, a second operational amplifier whose output terminal is connected to the other terminal of the speaker;
A comparison unit that compares a reference point voltage that changes in response to a power supply voltage and a reference point voltage that changes in response to the reference voltage;
Based on the comparison result of the comparison unit, when the reference point voltage is lower than the reference point voltage , a reference voltage is applied to both terminals of the speaker, and when the reference point voltage is higher than the reference point voltage. and is such that the reference voltage to both terminals of the speaker is not applied, the switching control unit for switching the predetermined circuit connection,
A shock noise suppression circuit comprising:
前記比較部の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするスイッチング素子をさらに備え、
前記切替制御部は、
前記スイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加されるようにし、第一および第二のオペアンプをOFFさせ、
前記スイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないようにし、第一および第二のオペアンプをONさせることを特徴とする請求項1に記載のショック音抑制回路。
A switching element that is turned off when the voltage at the reference point is lower than the voltage at the reference point based on the comparison result of the comparison unit, and that is turned on when the voltage at the reference point is higher than the voltage at the reference point;
The switching control unit
When the switching element is OFF, a reference voltage is applied to both terminals of the speaker, the first and second operational amplifiers are turned OFF,
2. The shock noise suppression circuit according to claim 1, wherein when the switching element is ON , a reference voltage is not applied to both terminals of the speaker, and the first and second operational amplifiers are turned ON.
前記基準電圧発生部はコンデンサを含み、そのコンデンサの容量に応じた前記時間遅れが生じることを特徴とする請求項1または2に記載のショック音抑制回路。   3. The shock noise suppression circuit according to claim 1, wherein the reference voltage generation unit includes a capacitor, and the time delay corresponding to the capacitance of the capacitor is generated. さらに、音声信号中の直流成分を除去する直流阻止コンデンサを備え、
スピーカの両端子に基準電圧が印加されているときには前記直流阻止コンデンサにも前記基準電圧が印加されることを特徴とする請求項1〜3のうちいずれか一つに記載のショック音抑制回路。
Furthermore, it has a DC blocking capacitor that removes the DC component in the audio signal,
The shock noise suppression circuit according to any one of claims 1 to 3, wherein when the reference voltage is applied to both terminals of the speaker, the reference voltage is also applied to the DC blocking capacitor.
電源電圧に対応して変化する第二の参照点の電圧と前記基準電圧に対応して変化する基準点の電圧との比較を行う第二の比較部と、
前記第二の比較部の比較結果に基づいて、前記基準点の電圧が前記第二の参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONする第二のスイッチング素子と、
を備え、
前記切替制御部は、前記スイッチング素子または前記第二のスイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加され、前記スイッチング素子および第二のスイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替えることを特徴とする請求項〜4のうちいずれか一つに記載のショック音抑制回路。
A second comparison unit that compares a voltage at a second reference point that changes in response to a power supply voltage and a voltage at a reference point that changes in response to the reference voltage;
Based on the comparison result of the second comparison unit, it is turned off when the voltage at the reference point is lower than the voltage at the second reference point, and turned on when the voltage at the reference point is higher than the voltage at the reference point. Two switching elements;
With
The switching control unit, the switching element or the second switching element is a reference voltage is applied to both terminals of the speaker when OFF, the said switching element and the second reference is to both terminals of the speaker when the switching element is ON The shock noise suppression circuit according to any one of claims 2 to 4, wherein a predetermined circuit connection is switched so that a voltage is not applied.
前記切替制御部は、
前記スイッチング素子または前記第二のスイッチング素子がOFFすると電圧が降下する第三の参照点の電圧と、他の第四の参照点の電圧とを比較する第三の比較部と、
前記第三の比較部の比較結果に基づいて、前記第三の参照点の電圧が前記第四の参照点の電圧より低い場合は基準電圧をスピーカの両端子に印加させるための制御信号が出力され、他方前記第三の参照点の電圧が前記第四の参照点の電圧より高い場合は前記第一および第二のオペアンプをONするための制御信号が出力されるよう、所定の回路接続を選択的に切り替える切替部と、
前記第四の参照点の電圧を前記第三の参照点の電圧より高く保持するための機構と、
を含むことを特徴とする請求項に記載のショック音抑制回路。
The switching control unit
A third comparison unit that compares the voltage of the third reference point that drops when the switching element or the second switching element is turned off, and the voltage of the other fourth reference point;
Based on the comparison result of the third comparison unit, when the voltage at the third reference point is lower than the voltage at the fourth reference point, a control signal for applying a reference voltage to both terminals of the speaker is output. On the other hand, if the voltage at the third reference point is higher than the voltage at the fourth reference point, a predetermined circuit connection is made so that a control signal for turning on the first and second operational amplifiers is output. A switching unit for selectively switching;
A mechanism for holding the voltage of the fourth reference point higher than the voltage of the third reference point;
The shock noise suppression circuit according to claim 5 , comprising:
前記スイッチング素子は電源開放後にOFFとなり、前記第二のスイッチング素子は電源投入後にOFFとなるよう構成されることを特徴とする請求項5又は6に記載のショック音抑制回路。 7. The shock noise suppression circuit according to claim 5 , wherein the switching element is configured to be turned off after power is released, and the second switching element is configured to be turned off after power is turned on. 電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧と音声信号とが入力され、その出力端子がスピーカの一方の端子に接続される第一のオペアンプと、
前記基準電圧と音声信号の反転信号とが入力され、その出力端子がスピーカの他方の端子に接続される第二のオペアンプと、
電源電圧に対応して変化する参照点の電圧と前記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、
前記比較部の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするオープンコレクタとして構成されるスイッチング素子と、
前記スイッチング素子がOFFのときにはスピーカの両端子に基準電圧が印加され、他方当該スイッチング素子がONのときにはスピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、
を備えるショック音抑制回路。
A first operational amplifier in which a reference voltage and an audio signal that change with a predetermined time delay according to a change in the power supply voltage are input, and an output terminal of which is connected to one terminal of the speaker;
The reference voltage and the inverted signal of the audio signal are input, a second operational amplifier whose output terminal is connected to the other terminal of the speaker;
A comparison unit that compares a reference point voltage that changes in response to a power supply voltage and a reference point voltage that changes in response to the reference voltage;
Based on the comparison result of the comparison unit, the voltage of the reference point is sometimes OFF lower than the voltage of the reference point, the switching configured as an open collector voltage of the reference point is sometimes ON higher than the voltage of the reference point Elements,
A switching control unit that switches a predetermined circuit connection so that a reference voltage is applied to both terminals of the speaker when the switching element is OFF, and a reference voltage is not applied to both terminals of the speaker when the switching element is ON;
A shock noise suppression circuit comprising:
入力された音声信号に基づいて音声出力を行うスピーカと、
基準電圧を発生する基準電圧発生部であって、当該基準電圧が電源電圧の変化に応じて所定の時間遅れをもって変化する基準電圧発生部と、
前記基準電圧と音声信号とが入力され、その出力端子が前記スピーカの一方の端子に接続される第一のオペアンプと、
前記基準電圧と音声信号の反転信号とが入力され、その出力端子が前記スピーカの他方の端子に接続される第二のオペアンプと、
電源電圧に対応して変化する参照点の電圧と前記基準電圧に対応して変化する基準点の電圧との比較を行う比較部と、
前記比較部の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低いときにはOFFし、当該基準点の電圧が当該参照点の電圧より高いときにはONするオープンコレクタとして構成されるスイッチング素子と、
前記スイッチング素子がOFFのときには前記スピーカの両端子に基準電圧が印加され、他方当該スイッチング素子がONのときには当該スピーカの両端子に基準電圧が印加されないよう、所定の回路接続を切り替える切替制御部と、
音声信号中の直流成分を除去する直流阻止コンデンサと、
を含む音声出力装置。
A speaker for outputting sound based on the input sound signal;
A reference voltage generating unit for generating a reference voltage, wherein the reference voltage changes with a predetermined time delay according to a change in the power supply voltage;
A first operational amplifier, to which the reference voltage and the audio signal are input, and an output terminal of which is connected to one terminal of the speaker;
The reference voltage and the inverted signal of the audio signal are input, a second operational amplifier whose output terminal is connected to the other terminal of the speaker;
A comparison unit that compares a reference point voltage that changes in response to a power supply voltage and a reference point voltage that changes in response to the reference voltage;
Based on the comparison result of the comparison unit, the voltage of the reference point is sometimes OFF lower than the voltage of the reference point, the switching configured as an open collector voltage of the reference point is sometimes ON higher than the voltage of the reference point Elements,
A switching control unit that switches a predetermined circuit connection so that a reference voltage is applied to both terminals of the speaker when the switching element is OFF, and a reference voltage is not applied to both terminals of the speaker when the switching element is ON; ,
A DC blocking capacitor that removes the DC component in the audio signal;
An audio output device.
JP2003302136A 2003-08-26 2003-08-26 Shock noise suppression circuit Expired - Fee Related JP4342245B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302136A JP4342245B2 (en) 2003-08-26 2003-08-26 Shock noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302136A JP4342245B2 (en) 2003-08-26 2003-08-26 Shock noise suppression circuit

Publications (2)

Publication Number Publication Date
JP2005073082A JP2005073082A (en) 2005-03-17
JP4342245B2 true JP4342245B2 (en) 2009-10-14

Family

ID=34406487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302136A Expired - Fee Related JP4342245B2 (en) 2003-08-26 2003-08-26 Shock noise suppression circuit

Country Status (1)

Country Link
JP (1) JP4342245B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711257A (en) * 2005-09-02 2007-03-16 Princeton Technology Corp Charging circuit, integrated circuit and control method
US8180067B2 (en) 2006-04-28 2012-05-15 Harman International Industries, Incorporated System for selectively extracting components of an audio input signal
JP5035634B2 (en) * 2008-08-21 2012-09-26 ミツミ電機株式会社 Audio amplifier
JP5498998B2 (en) * 2011-08-12 2014-05-21 株式会社東芝 Power amplifier circuit

Also Published As

Publication number Publication date
JP2005073082A (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP2003318658A (en) Circuit for preventing shock sound
JP2007150534A (en) Amplifier circuit
JP4342245B2 (en) Shock noise suppression circuit
JP2003318656A (en) Circuit for preventing shock sound
JP4353841B2 (en) Shock noise suppression circuit
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
JP4949931B2 (en) Shock noise suppression circuit
JP4522125B2 (en) Reference voltage generation circuit
JP2006042057A (en) Shock sound suppression circuit
JP2005303823A (en) Amplification circuit
JP3664224B2 (en) Power drive circuit
JP4131710B2 (en) Shock noise suppression circuit
JP2010016672A (en) Output amplifier for video signal
JP2009302676A (en) Sound output circuit
JPS6031298Y2 (en) Transient noise prevention circuit
JP2003347862A (en) Circuit for preventing pop sound
JP2761806B2 (en) Signal processing device
JP2960809B2 (en) Attenuator circuit
JP2009159111A (en) Level shift circuit
JP2007281710A (en) Popping sound suppression circuit
KR0120534B1 (en) Pulse compression circuit
JP3454642B2 (en) Signal selection output circuit
JPH11195931A (en) Noise elimination circuit
JP2005184313A (en) Pwm output circuit
JPH05191155A (en) Shock sound preventing circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4342245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees