JP5035634B2 - Audio amplifier - Google Patents

Audio amplifier Download PDF

Info

Publication number
JP5035634B2
JP5035634B2 JP2008213125A JP2008213125A JP5035634B2 JP 5035634 B2 JP5035634 B2 JP 5035634B2 JP 2008213125 A JP2008213125 A JP 2008213125A JP 2008213125 A JP2008213125 A JP 2008213125A JP 5035634 B2 JP5035634 B2 JP 5035634B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
potential
power supply
audio amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008213125A
Other languages
Japanese (ja)
Other versions
JP2010050733A (en
Inventor
光房 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008213125A priority Critical patent/JP5035634B2/en
Publication of JP2010050733A publication Critical patent/JP2010050733A/en
Application granted granted Critical
Publication of JP5035634B2 publication Critical patent/JP5035634B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、オーディオ信号を増幅してスピーカなどの発音装置の駆動信号を生成するオーディオアンプに関し、特に、オーディオアンプのスタンバイ解除時に生じるボツ音(ポップ音)の防止に利用して有効な技術に関する。   The present invention relates to an audio amplifier that amplifies an audio signal to generate a driving signal for a sounding device such as a speaker, and more particularly to a technique that is effective for use in preventing a popping sound that occurs when the audio amplifier is released from standby. .

携帯用電子機器には、メモリやディスクなどから読み取られたオーディオストリームをマイクロコンピュータ(以下、マイコンと称する)などで復号、伸長し、オーディオデータを抽出してDA変換して出力した信号をオーディオアンプで増幅してスピーカを駆動する機能を有するものがある。かかる機能を有し特に電池で動作する携帯用電子機器においては、消費電流を抑えるためにオーディオアンプを頻繁にオン、オフさせるようにしている。   For portable electronic devices, audio amplifiers are used to decode and expand audio streams read from memory, disks, etc. with a microcomputer (hereinafter referred to as microcomputer), extract audio data, and perform DA conversion. Some have the function of amplifying and driving the speaker. In a portable electronic device having such a function and operating on a battery, the audio amplifier is frequently turned on and off in order to reduce current consumption.

このように、オーディオアンプをオン、オフさせる機能を有するシステムにおいては、特にオーディオアンプをオンさせる際に耳障りなボツ音が発生する。そこで、オーディオアンプのスタンバイ解除時(オン移行時)に生じるボツ音を抑制するため、例えば特許文献1に記載されている発明が提案されている。
特開2006−025246号公報
As described above, in a system having a function of turning on / off the audio amplifier, an unpleasant noise is generated particularly when the audio amplifier is turned on. Therefore, in order to suppress the noise generated when the audio amplifier is released from standby (at the time of turning on), for example, an invention described in Patent Document 1 has been proposed.
JP 2006-025246 A

特許文献1に記載されている発明は、オーディオアンプに供給するアナログ信号の基準電圧AGNDを発生するアナログ基準電圧発生回路を、参照電圧(VREF)発生回路と、一定速度で上昇する波形を生成するランプ波形発生回路と、立ち上がり波形を滑らかにするためのフィルタ回路と、飽和時間短縮回路と構成することにより、スタンバイ解除時に発生するボツ音を抑制するというものである。   The invention described in Patent Document 1 generates an analog reference voltage generation circuit that generates a reference voltage AGND of an analog signal supplied to an audio amplifier, a reference voltage (VREF) generation circuit, and a waveform that rises at a constant speed. By configuring the ramp waveform generating circuit, the filter circuit for smoothing the rising waveform, and the saturation time shortening circuit, the noise generated when the standby is canceled is suppressed.

しかしながら、上記先願発明は、アナログ基準電圧の立ち上がり波形をフィルタでなまらせることによりボツ音を抑制するというものであるため、ボツ音は抑制できてもオーディオアンプの動作開始が遅くなる。そのため、マイコンがスタンバイ解除信号と同時にオーディオ信号を出力して来た場合、正確な音が発生されないおそれがあるという課題がある。   However, since the invention of the prior application is to suppress the noise by smoothing the rising waveform of the analog reference voltage with a filter, the start of the operation of the audio amplifier is delayed even if the noise can be suppressed. Therefore, when the microcomputer outputs an audio signal simultaneously with the standby release signal, there is a problem that an accurate sound may not be generated.

この発明の目的は、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができるオーディオアンプ制御技術を提供することにある。   An object of the present invention is to suppress an annoying noise generated when an audio amplifier is released from standby in a system having a function for turning on / off an audio amplifier, and to quickly raise a reference voltage supplied to the audio amplifier. It is to provide audio amplifier control technology.

上記目的を達成するため、この発明は、一方の入力端子にオーディオ信号が入力され他方の入力端子に基準電圧が入力される差動増幅回路と、前記基準電圧を生成する基準電圧生成回路と、前記差動増幅回路と前記基準電圧生成回路にそれぞれ電源電圧を供給/遮断可能な電源スイッチとを備え、前記差動増幅回路によってオーディオ信号を増幅して発音装置の駆動信号を生成するオーディオアンプであって、前記基準電圧生成回路は、定常状態では前記電源電圧の1/2の電圧を発生するとともに、前記電源スイッチがオフ状態からオン状態にされる際には前記1/2の電圧が発生されるノードの電位を、可聴領域の最大周波数に相当する周期よりも短い時間内に前記1/2の電圧に近い所定電位まで立ち上げるチャージアップ回路を備えるようにしたものである。   To achieve the above object, the present invention provides a differential amplifier circuit in which an audio signal is input to one input terminal and a reference voltage is input to the other input terminal, a reference voltage generation circuit that generates the reference voltage, An audio amplifier comprising a power switch capable of supplying / shutting off a power supply voltage to each of the differential amplifier circuit and the reference voltage generation circuit, and amplifying an audio signal by the differential amplifier circuit to generate a driving signal for a sound generator The reference voltage generation circuit generates ½ of the power supply voltage in a steady state and generates the ½ voltage when the power switch is turned from an off state to an on state. A charge-up circuit that raises the potential of the node to a predetermined potential close to the ½ voltage within a time shorter than a period corresponding to the maximum frequency of the audible region It is obtained by way.

ここで、望ましくは、前記チャージアップ回路は、前記電源スイッチがオフ状態からオン状態にされる際に、前記1/2の電圧が発生されるノードの電位を、10μ秒〜40μ秒で前記所定電位まで立ち上げるように構成する。   Here, preferably, the charge-up circuit is configured such that when the power switch is turned from an off state to an on state, the potential of the node at which the half voltage is generated is set to the predetermined value in 10 μs to 40 μs. It is configured to rise to a potential.

上記した手段によれば、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時(オフ→オフ時)に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができる。   According to the above-described means, in a system having a function of turning on / off the audio amplifier, it is possible to suppress an unpleasant noise generated when the audio amplifier is released from standby (off → off) and to supply the reference to the audio amplifier. The voltage can be raised quickly.

また、望ましくは、前記基準電圧生成回路は、前記電源電圧を1/2に分圧する第1分圧回路と、前記電源電圧が供給されるノードと前記第1分圧回路の出力ノードとの間に接続されたトランジスタと、前記電源電圧を分圧して電源電圧よりも所定のレベルだけ低い電位を生成する第2分圧回路と、該第2分圧回路により生成された電位と前記分圧回路の出力ノードの電位を入力としそれらの電位差に応じて前記トランジスタの制御端子を駆動する第2の差動増幅回路と、を有するチャージアップ回路と、を備えるようにする。これにより、比較的簡単な回路構成で信号増幅用の差動増幅回路に供給する基準電圧を生成することができる。   Preferably, the reference voltage generation circuit includes a first voltage dividing circuit that divides the power supply voltage in half, a node supplied with the power supply voltage, and an output node of the first voltage dividing circuit. A second voltage dividing circuit that divides the power supply voltage to generate a potential lower than the power supply voltage by a predetermined level, and a potential generated by the second voltage dividing circuit and the voltage dividing circuit. And a second differential amplifier circuit for driving the control terminal of the transistor in accordance with the potential difference between them. Thereby, it is possible to generate a reference voltage to be supplied to the differential amplifier circuit for signal amplification with a relatively simple circuit configuration.

また、望ましくは、前記第1分圧回路の出力ノードと接地点の間に接続されたコンデンサもしくは前記出力ノードにコンデンサを接続するための外部端子を設ける。これにより、生成された基準電圧を安定化させることができる。   Preferably, a capacitor connected between an output node of the first voltage dividing circuit and a ground point or an external terminal for connecting a capacitor to the output node is provided. Thereby, the generated reference voltage can be stabilized.

さらに、望ましくは、前記基準電圧生成回路は、前記第2分圧回路により生成され前記第2の差動増幅回路に入力される電位を、前記基準電圧が前記電源電圧の1/2の電圧に立ち上がった後は前記所定電位よりも低い電位にシフト可能に構成する。これにより、チャージアップ回路にヒステリシス特性を持たせ、電源電圧が変動しても誤動作しないようにすることができる。   Further, preferably, the reference voltage generation circuit sets the potential generated by the second voltage dividing circuit and input to the second differential amplifier circuit so that the reference voltage is a half of the power supply voltage. After rising, it is configured to be able to shift to a potential lower than the predetermined potential. As a result, the charge-up circuit can have a hysteresis characteristic so that it does not malfunction even when the power supply voltage fluctuates.

また、望ましくは、前記第2分圧回路は、前記電源電圧が供給されるノードと接地点との間に接続された複数の抵抗素子と、前記複数の抵抗素子のうち前記電源電圧が供給されるノードに接続されている抵抗素子を除くいずれかの抵抗素子と並列に設けられたスイッチ素子とを備え、該スイッチ素子は、電源オン状態にされた直後はオフされ、前記基準電圧が前記電源電圧の1/2の電圧に立ち上がった後はオンされるように構成する。これにより、比較的簡単な回路構成でヒステリシス特性を有するチャージアップ回路を実現することができる。   Preferably, the second voltage dividing circuit is supplied with a plurality of resistance elements connected between a node to which the power supply voltage is supplied and a ground point, and the power supply voltage among the plurality of resistance elements. A switching element provided in parallel with any one of the resistive elements except for the resistive element connected to the node, the switching element is turned off immediately after the power is turned on, and the reference voltage is It is configured to be turned on after rising to half the voltage. As a result, a charge-up circuit having hysteresis characteristics can be realized with a relatively simple circuit configuration.

さらに、望ましくは、前記基準電圧生成回路は、前記第2分圧回路により生成される電位と前記電源電圧の1/2の電圧が発生されるノードの電位とを入力とする第3の差動増幅回路を備え、該第3の差動増幅回路の出力によって前記スイッチ素子がオン・オフ制御されるように構成する。これにより、前記第2の差動増幅回路に入力される電位のシフトを迅速に行なうことができる。   Further, preferably, the reference voltage generation circuit receives a third differential having the potential generated by the second voltage dividing circuit and a potential of a node generating a voltage that is ½ of the power supply voltage as inputs. An amplifying circuit is provided, and the switching element is controlled to be turned on / off by the output of the third differential amplifying circuit. Thereby, the potential input to the second differential amplifier circuit can be quickly shifted.

本発明によると、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができるようになるという効果がある。   According to the present invention, in a system having a function for turning on / off an audio amplifier, it is possible to suppress an annoying noise generated when the audio amplifier is released from standby and to quickly start up a reference voltage supplied to the audio amplifier. There is an effect of becoming.

以下、本発明の好適な実施例を図面に基づいて説明する。   Preferred embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明を適用したオーディオアンプの一実施形態を示す。なお、図1において、一点鎖線Aで囲まれている部分がオーディオアンプ回路であり、該回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路(以下、オーディオアンプICと称する)として構成されている。   FIG. 1 shows an embodiment of an audio amplifier to which the present invention is applied. In FIG. 1, a portion surrounded by an alternate long and short dash line A is an audio amplifier circuit, and elements constituting the circuit are formed on one semiconductor chip, and a semiconductor integrated circuit (hereinafter referred to as an audio amplifier IC). It is comprised as).

オーディオアンプIC10は、マイコン20からのオン/オフ制御信号CSが入力される外部端子SWと、マイコン20から出力されるオーディオ信号が入力される外部端子AINと、スピーカやヘッドフォンなどの発音装置30を駆動する正相側出力端子OUT(+)および負相側出力端子OUT(−)と、アナログ基準電圧AGNDを安定化させるコンデンサC0が接続される外部素子接続用端子T0と、電源電圧Vddが印加される電源端子VDDと、接地電位が印加されるグランド端子GNDとを備える。   The audio amplifier IC 10 includes an external terminal SW to which an on / off control signal CS from the microcomputer 20 is input, an external terminal AIN to which an audio signal output from the microcomputer 20 is input, and a sounding device 30 such as a speaker or a headphone. A positive phase side output terminal OUT (+) and a negative phase side output terminal OUT (−) to be driven, an external element connection terminal T0 to which a capacitor C0 for stabilizing the analog reference voltage AGND is connected, and a power supply voltage Vdd are applied. And a ground terminal GND to which a ground potential is applied.

また、オーディオアンプIC10は、マイコン20から出力されるオーディオ信号を増幅してスピーカの正相側駆動信号を生成する正相側増幅回路11と、スピーカの負相側駆動信号を生成する負相側増幅回路12と、これらの増幅回路の入力端子に供給されるアナログ基準電圧AGNDを生成する基準電圧生成回路14などから構成される。   The audio amplifier IC 10 also amplifies the audio signal output from the microcomputer 20 to generate a positive phase side drive signal for the speaker, and a negative phase side for generating a negative phase side drive signal for the speaker. The amplifier circuit 12 includes a reference voltage generation circuit 14 that generates an analog reference voltage AGND supplied to the input terminals of these amplifier circuits.

さらに、上記基準電圧生成回路14は、上記電源端子VDDとグランド端子GNDとの間に直列に接続されて抵抗比で電源電圧Vddの2分の1の電位(Vdd/2)を生成する抵抗R1,R2からなる分圧回路41と、抵抗R1とR2との接続ノードN1に出力端子が接続され、スタンバイ解除時(オン移行時)に上記ノードN1の電位を速やかに立ち上げるチャージアップ回路42とによって構成されている。   Further, the reference voltage generation circuit 14 is connected in series between the power supply terminal VDD and the ground terminal GND, and generates a resistance R1 that generates a potential (Vdd / 2) of the power supply voltage Vdd by a resistance ratio. , R2 and a charge-up circuit 42 having an output terminal connected to a connection node N1 between the resistors R1 and R2, and quickly raising the potential of the node N1 when the standby is released (on transition). It is constituted by.

上記正相側増幅回路11は、外部端子AINより入力されたオーディオ信号が抵抗R3を介して非反転入力端子に入力され反転入力端子に上記アナログ基準電圧AGNDが印加される差動アンプAMP1と、電源端子VDDとグランド端子GNDとの間に直列に接続されて上記差動アンプAMP1の差動出力によって駆動されるPチャネル型MOSFET(絶縁ゲート型電界効果トランジスタ:以下MOSトランジスタと称する)Q11およびNチャネル型MOSトランジスタQ12からなるプッシュプル型出力段とにより構成されている。   The positive phase side amplifier circuit 11 includes a differential amplifier AMP1 in which an audio signal input from an external terminal AIN is input to a non-inverting input terminal via a resistor R3 and the analog reference voltage AGND is applied to an inverting input terminal; P-channel MOSFETs (insulated gate field effect transistors: hereinafter referred to as MOS transistors) Q11 and N connected in series between the power supply terminal VDD and the ground terminal GND and driven by the differential output of the differential amplifier AMP1 The push-pull type output stage is composed of a channel type MOS transistor Q12.

また、上記負相側増幅回路12は、外部端子AINより入力されたオーディオ信号が抵抗R3,R4,R5を介して反転入力端子に入力され非反転入力端子に上記アナログ基準電圧AGNDが印加される差動アンプAMP2と、電源端子VDDとグランド端子GNDとの間に直列に接続されて上記差動アンプAMP2の差動出力によって駆動されるP−MOSトランジスタQ21およびN−MOSトランジスタQ22からなるプッシュプル型出力段とにより構成されている。   In the negative phase side amplifier circuit 12, the audio signal input from the external terminal AIN is input to the inverting input terminal via the resistors R3, R4, and R5, and the analog reference voltage AGND is applied to the non-inverting input terminal. Push-pull comprising a differential amplifier AMP2, a P-MOS transistor Q21 and an N-MOS transistor Q22 connected in series between the power supply terminal VDD and the ground terminal GND and driven by the differential output of the differential amplifier AMP2. And a mold output stage.

本実施形態のオーディオアンプは、マイコン20からの指令で動作を停止できるようにするため、電源電圧端子VDDと分圧回路41およびチャージアップ回路42との間、電源電圧端子VDDと正相側増幅回路11との間、電源電圧端子VDDと負相側増幅回路12との間に、それぞれスイッチSW1,SW2,SW3,SW4が設けられ、マイコン20からの制御信号CSに基づく信号φによってオン/オフされるように構成されている。   The audio amplifier according to the present embodiment can be stopped by a command from the microcomputer 20, and between the power supply voltage terminal VDD and the voltage dividing circuit 41 and the charge-up circuit 42, between the power supply voltage terminal VDD and the positive phase side amplification. Switches SW1, SW2, SW3, and SW4 are provided between the circuit 11 and the power supply voltage terminal VDD and the negative phase side amplification circuit 12, respectively, and are turned on / off by a signal φ based on the control signal CS from the microcomputer 20 It is configured to be.

さらに、動作停止時(電源遮断時)に、オーディオ信号の入力ラインを遮断するためのスイッチSW0、内部ノードがフローティングにならないように電位を固定するためのスイッチSW11,SW12,SW13およびSW21,SW22,SW23が設けられている。SW0は制御信号CSに基づく信号φによってオン/オフされ、SW11〜SW23は制御信号CSをインバータINVで反転した信号/φによってSW0およびSW1〜SW4と相補的にオン/オフされるように構成されている。   Furthermore, when the operation is stopped (when the power is shut off), a switch SW0 for cutting off the input line of the audio signal, and switches SW11, SW12, SW13 and SW21, SW22 for fixing the potential so that the internal node does not float. SW23 is provided. SW0 is turned on / off by a signal φ based on the control signal CS, and SW11 to SW23 are configured to be turned on / off complementarily to SW0 and SW1 to SW4 by a signal / φ obtained by inverting the control signal CS by an inverter INV. ing.

図2には、チャージアップ回路42の具体的な回路例が示されている。   FIG. 2 shows a specific circuit example of the charge-up circuit 42.

この実施例のチャージアップ回路42は、前記スイッチSW4を介して電源電圧Vddが印加される電源端子T1とグランド端子GNDとの間に直列に接続された抵抗R11〜R14と、電源端子T1と基準電圧出力端子T2(AGND)との間に接続されたPチャネルMOSトランジスタQ1と、抵抗R11とR12の接続ノードの電位が反転入力端子に入力され非反転入力端子に上記出力端子T2の電圧AGNDが印加される差動アンプAMP3とを備える。   The charge-up circuit 42 of this embodiment includes resistors R11 to R14 connected in series between a power supply terminal T1 to which a power supply voltage Vdd is applied via the switch SW4 and a ground terminal GND, a power supply terminal T1, and a reference. The potential of the connection node between the P channel MOS transistor Q1 connected between the voltage output terminal T2 (AGND) and the resistors R11 and R12 is input to the inverting input terminal, and the voltage AGND of the output terminal T2 is applied to the non-inverting input terminal. And a differential amplifier AMP3 to be applied.

さらに、チャージアップ回路42は、前記抵抗R13とR14の接続ノードとグランド端子GNDとの間に直列に接続されたNチャネルMOSトランジスタQ2と、抵抗R12とR13の接続ノードの電位が反転入力端子に入力され非反転入力端子に上記出力端子T2の電圧AGNDが印加される差動アンプAMP4とを備える。そして、上記差動アンプAMP3の出力によってMOSトランジスタQ1が制御され、上記差動アンプAMP4の出力によってMOSトランジスタQ2が制御されるように構成されている。   Further, the charge-up circuit 42 has an N-channel MOS transistor Q2 connected in series between the connection node of the resistors R13 and R14 and the ground terminal GND, and the potential of the connection node of the resistors R12 and R13 at the inverting input terminal. And a differential amplifier AMP4 to which the voltage AGND of the output terminal T2 is applied to the non-inverting input terminal. The MOS transistor Q1 is controlled by the output of the differential amplifier AMP3, and the MOS transistor Q2 is controlled by the output of the differential amplifier AMP4.

次に、上記チャージアップ回路42の動作を説明する。スイッチSW1,SW2がオフされて電源が遮断されている状態では、回路内のすべてのノードおよび上記端子T1,T2は接地電位にされている。この状態で、制御信号CSがハイレベルに変化してスイッチSW1,SW2がオンされると、先ず端子T1がVddに立ち上がり、差動アンプAMP3,AMP4が活性化され動作を開始する。チャージアップ回路42がない場合には、抵抗R1を介して流れ込む電流で外付けのコンデンサC0を充電することによってノードN1の電位が徐々に高くなる。このときR1の抵抗値(=R2)を下げると立ち上がりは早くなるが、R1,R2の貫通電流が大きくなるので抵抗値をあまり小さくできない。   Next, the operation of the charge up circuit 42 will be described. In a state where the switches SW1 and SW2 are turned off and the power supply is shut off, all nodes in the circuit and the terminals T1 and T2 are set to the ground potential. In this state, when the control signal CS changes to the high level and the switches SW1 and SW2 are turned on, the terminal T1 first rises to Vdd, and the differential amplifiers AMP3 and AMP4 are activated to start operation. In the absence of the charge-up circuit 42, the potential of the node N1 is gradually increased by charging the external capacitor C0 with the current flowing through the resistor R1. At this time, if the resistance value of R1 (= R2) is lowered, the rise will be faster, but the through current of R1 and R2 will increase, so that the resistance value cannot be made very small.

本実施例のチャージアップ回路42では、SW1,SW2がオンされた直後は、差動アンプAMP4の反転入力端子の電位の方が端子T2の電位よりも高いため出力がロウレベルになって、MOSトランジスタQ2は当初オフされ、抵抗R11〜R14に電流が流される。また、このとき、抵抗R11とR12との接続ノードの電位は、電源リップルノイズの影響を受けにくくするようにVdd/2よりも100mV〜1V程度低くなるように予めR11〜R14の抵抗比が設定されている。   In the charge-up circuit 42 of this embodiment, immediately after the switches SW1 and SW2 are turned on, the potential at the inverting input terminal of the differential amplifier AMP4 is higher than the potential at the terminal T2, so that the output is at a low level. Q2 is initially turned off, and current flows through resistors R11 to R14. At this time, the resistance ratio of R11 to R14 is set in advance so that the potential of the connection node between the resistors R11 and R12 is about 100 mV to 1 V lower than Vdd / 2 so as not to be affected by power supply ripple noise. Has been.

端子T1がVddに立ち上がると、抵抗R11とR12との接続ノードの電位が端子T2の電位よりも高くなって差動アンプAMP3の出力がロウレベル(端子T2の電位)になってMOSトランジスタQ1がオンされる。すると、端子T2の電位が端子T1の電位Vddに向かって上昇する。そして、端子T2の電位が、差動アンプAMP3の出力がロウレベルであるVdd/2−20〜100mVに達すると、差動アンプAMP3の出力がハイレベルに反転してMOSトランジスタQ1がオフされる。   When the terminal T1 rises to Vdd, the potential of the connection node between the resistors R11 and R12 becomes higher than the potential of the terminal T2, the output of the differential amplifier AMP3 becomes low level (potential of the terminal T2), and the MOS transistor Q1 is turned on. Is done. Then, the potential of the terminal T2 rises toward the potential Vdd of the terminal T1. When the potential of the terminal T2 reaches Vdd / 2-20 to 100 mV where the output of the differential amplifier AMP3 is low level, the output of the differential amplifier AMP3 is inverted to high level and the MOS transistor Q1 is turned off.

この時間が20μ秒程度となるように、MOSトランジスタQ1のコンダクタンス(サイズ)および差動アンプAMP3の駆動力が設定されている。そのため、図3のように、端子T2の電位AGNDはVdd/2−20〜100mVまで急速に立ち上がり、その後は分圧回路41の抵抗R1の抵抗値とノードN1のコンデンサC0の容量値とで決まる時定数(例えば1秒)に応じてVdd/2までゆっくりと上がる。この電位AGNDが差動アンプAMP1,AMP2の反転入力端子に供給されると、図4(B),(C)のように、出力電圧OUT(+),OUT(−)は無信号状態ではAGND(Vdd/2)となる。   The conductance (size) of the MOS transistor Q1 and the driving force of the differential amplifier AMP3 are set so that this time is about 20 μsec. Therefore, as shown in FIG. 3, the potential AGND of the terminal T2 rises rapidly from Vdd / 2-20 to 100 mV, and thereafter is determined by the resistance value of the resistor R1 of the voltage dividing circuit 41 and the capacitance value of the capacitor C0 of the node N1. Slowly increases to Vdd / 2 according to a time constant (for example, 1 second). When this potential AGND is supplied to the inverting input terminals of the differential amplifiers AMP1 and AMP2, as shown in FIGS. 4B and 4C, the output voltages OUT (+) and OUT (−) are AGND in the non-signal state. (Vdd / 2).

ここで、上記急速チャージアップ時間の20μ秒は周波数に換算すると50kHzであり、50kHzは人間の耳の可聴領域といわれる20Hz〜20kHzの外側である。そのため、この実施例のチャージアップ回路42によって端子T2の電位AGNDが立ち上げられると、スタンバイ解除に伴うボツ音が抑制されるようになる。また、抵抗R12とR13との接続ノードの電位は抵抗R11とR12との接続ノードの電位よりも低いので、端子T2の電位がVdd/2−20〜100mVに近づくと差動アンプAMP4の出力がハイレベルに反転してMOSトランジスタQ2がオンされる。すると、抵抗R11〜R13,Q2に電流が流される。   Here, 20 μs of the rapid charge-up time is 50 kHz in terms of frequency, and 50 kHz is outside of 20 Hz to 20 kHz which is called an audible region of the human ear. For this reason, when the potential AGND of the terminal T2 is raised by the charge-up circuit 42 of this embodiment, the noise caused by canceling standby is suppressed. Further, since the potential at the connection node between the resistors R12 and R13 is lower than the potential at the connection node between the resistors R11 and R12, when the potential at the terminal T2 approaches Vdd / 2-20 to 100 mV, the output of the differential amplifier AMP4 is Inverted to high level, the MOS transistor Q2 is turned on. Then, current flows through the resistors R11 to R13, Q2.

これによって、抵抗R11〜R14に流れる電流が増加して、抵抗R11とR12との接続ノードの電位が高くなる。そのため、電源ノイズ等の影響で端子T2の電位がVdd/2−100mVよりも多少低くなったとしても、差動アンプAMP3の出力がロウレベルに反転しなくなる。つまり、差動アンプAMP4とMOSトランジスタQ2とによって、チャージアップ回路42にヒステリス特性が与えられてノイズによる誤動作を回避することができるようになっている。   As a result, the current flowing through the resistors R11 to R14 increases, and the potential of the connection node between the resistors R11 and R12 increases. Therefore, even if the potential at the terminal T2 becomes slightly lower than Vdd / 2−100 mV due to power supply noise or the like, the output of the differential amplifier AMP3 does not invert to the low level. That is, the differential amplifier AMP4 and the MOS transistor Q2 give a hysteresis characteristic to the charge-up circuit 42 so that malfunction due to noise can be avoided.

スイッチSW3,SW4がマイコン20からの制御信号CSによってオフされて動作が停止される際には、(抵抗R11とR12との接続ノードの電位>端子T2の電位)を保ったまま内部ノード電位が下がるので途中でMOSトランジスタQ1がオンされることがなく、端子T2の電位AGNDは図5(A)のようにゆっくりと下がる。   When the switches SW3 and SW4 are turned off by the control signal CS from the microcomputer 20 and the operation is stopped, the internal node potential is maintained while maintaining (the potential of the connection node between the resistors R11 and R12> the potential of the terminal T2). Since it is lowered, the MOS transistor Q1 is not turned on in the middle, and the potential AGND of the terminal T2 is slowly lowered as shown in FIG.

また、このとき、スイッチSW11,SW12およびSW21,SW22がオンされることで、増幅回路11,12の出力MOSFETのゲート端子は、速やかにハイ側は電源電圧に、またロウ側は接地電位に固定される。これによって、出力MOSトランジスタQ11,Q12およびQ21,Q23は強制的にオフ状態にされ差動アンプAMP1,AMP2の出力の影響を受けなくなる。   At this time, the switches SW11, SW12 and SW21, SW22 are turned on, so that the gate terminals of the output MOSFETs of the amplifier circuits 11, 12 are quickly fixed to the power supply voltage on the high side and to the ground potential on the low side. Is done. As a result, the output MOS transistors Q11, Q12 and Q21, Q23 are forcibly turned off and are not affected by the outputs of the differential amplifiers AMP1, AMP2.

さらに、この実施形態のオーディオアンプでは、スイッチSW13とSW23がオンされることで、増幅回路11,12の出力端子は、電源電圧Vddに固定される。このときの立ち上がり速度は3μ秒(300kHz)程度とされている。そのため、電源オフ時にボツ音が発生することもない。また、出力端子がハイインピーダンス(フローティング)になって、外部からのノイズによって出力端子の電位が変動してスピーカからノイズ音が発生するのを防止することができる。   Furthermore, in the audio amplifier of this embodiment, the switches SW13 and SW23 are turned on, so that the output terminals of the amplifier circuits 11 and 12 are fixed to the power supply voltage Vdd. The rising speed at this time is about 3 μsec (300 kHz). For this reason, no humming occurs when the power is turned off. In addition, the output terminal becomes high impedance (floating), and it is possible to prevent the noise from being generated from the speaker due to fluctuations in the potential of the output terminal due to external noise.

また、オーディオアンプにおいては、P−MOSFETのサイズをN−MOSFETのサイズよりも大きく(約3倍)している。そのため、同一の大きさの電圧がソース・ドレイン間に印加された場合、P−MOSFETのリーク電流の方がN−MOSFETのリーク電流よりも多くなる。しかるに、この実施形態では、上記のようにオーディオアンプの電源オフ時に各出力端子を電源電位に固定するようにしているため、接地電位に固定する場合に比べてリーク電流を1/3に減らすことができるという利点がある。   In the audio amplifier, the size of the P-MOSFET is larger than the size of the N-MOSFET (about 3 times). For this reason, when the same voltage is applied between the source and the drain, the leakage current of the P-MOSFET becomes larger than the leakage current of the N-MOSFET. However, in this embodiment, since each output terminal is fixed to the power supply potential when the audio amplifier is turned off as described above, the leakage current is reduced to 1/3 compared to the case where the output terminal is fixed to the ground potential. There is an advantage that can be.

さらに、電源スイッチSW3,SW4がオフ状態にされるときに、オーディオ信号の入力ライン上のスイッチSW0もオフされる。図1に示されているように、オーディオ信号の入力ラインは抵抗R21〜R24を介して出力段のノードに接続されているが、電源スイッチSW3,SW4がオフされるときにスイッチSW0もオフされるため、電源電圧に固定されている出力段のノードからオーディオ信号の入力側へ逆流が流れるのを防止することができる。   Furthermore, when the power switches SW3 and SW4 are turned off, the switch SW0 on the audio signal input line is also turned off. As shown in FIG. 1, the audio signal input line is connected to the output stage node via resistors R21 to R24, but when the power switches SW3 and SW4 are turned off, the switch SW0 is also turned off. Therefore, it is possible to prevent a backflow from flowing from the node of the output stage fixed to the power supply voltage to the input side of the audio signal.

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、正相側増幅回路11と負相側増幅回路12と基準電圧生成回路14にそれぞれ電源電圧を供給したり遮断したりする電源スイッチ(SW1,SW2,SW3,SW4)を別個に設けているが、全部を共通の1つのスイッチに置き換える、あるいは基準電圧生成回路14内の2つの電源スイッチSW1,SW2を1つのスイッチに置き換えるようにすることができる。   Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment. For example, in the above-described embodiment, the power switches (SW1, SW2, SW3, SW4) for supplying and shutting off the power supply voltage to the positive phase side amplification circuit 11, the negative phase side amplification circuit 12, and the reference voltage generation circuit 14 are separately provided. However, it is possible to replace all of them with a common switch, or to replace the two power switches SW1 and SW2 in the reference voltage generation circuit 14 with one switch.

また、前記実施形態では、分圧回路の出力ノードN1の電位を電源オン時に急速に立ち上げるチャージアップ用トランジスタQ1としてMOSトランジスタを使用しているが、バイポーラ・トランジスタであってもよい。同様に、チャージアップ回路42にヒステリシス特性を与えるためのトランジスタQ2も、MOSトランジスタでなくバイポーラ・トランジスタに置き換えることが可能である。   In the embodiment, the MOS transistor is used as the charge-up transistor Q1 that rapidly raises the potential of the output node N1 of the voltage dividing circuit when the power is turned on. However, a bipolar transistor may be used. Similarly, the transistor Q2 for providing the charge-up circuit 42 with hysteresis characteristics can be replaced with a bipolar transistor instead of a MOS transistor.

さらに、チャージアップ回路42内の差動アンプAMP3の反転入力端子に印加される電圧(Vdd/2−100mV)を生成する分圧回路として4個の抵抗R11〜R14を直列に接続したものを示したが、これらの抵抗のいずれかをダイオードで置き換えることも可能である。また、チャージアップ回路42にヒステリシス特性を持たせるため抵抗R14と並列にスイッチ素子Q2を接続しているが、スイッチ素子Q2は抵抗R12またはR13と並列に設けても良い。   Further, a voltage dividing circuit for generating a voltage (Vdd / 2−100 mV) applied to the inverting input terminal of the differential amplifier AMP3 in the charge-up circuit 42 is shown in which four resistors R11 to R14 are connected in series. However, any of these resistors can be replaced with a diode. Further, the switch element Q2 is connected in parallel with the resistor R14 in order to give the charge-up circuit 42 hysteresis characteristics. However, the switch element Q2 may be provided in parallel with the resistor R12 or R13.

また、前記実施形態では、電源スイッチがオフ状態からオン状態にされる際の急速チャージアップ時間の一例として20μ秒(50kHz相当)を示したが、可聴領域の外側の周波数(20kHz以上)に相当する時間(50μ秒以下)であればよく、例えば10μ秒あるいは40μ秒などに設定しても良い。ただし、急速チャージアップ時間を短くするにはMOSトランジスタQ1のサイズを大きくしたり差動アンプAMP3の駆動力を高くしたりする必要があるため、占有面積が大きくなるとともに、時間が短すぎると抵抗R1とR2の接続ノードの電位がオーバーシュートを起こすおそれがあるので、10μ秒〜40μ秒の範囲が望ましい。   Moreover, in the said embodiment, although 20 microseconds (equivalent to 50 kHz) was shown as an example of the quick charge up time when a power switch is switched from an OFF state to an ON state, it corresponds to a frequency outside the audible region (20 kHz or more). For example, it may be set to 10 μsec or 40 μsec. However, in order to shorten the rapid charge-up time, it is necessary to increase the size of the MOS transistor Q1 or increase the driving force of the differential amplifier AMP3. Since the potential of the connection node between R1 and R2 may cause overshoot, the range of 10 μs to 40 μs is desirable.

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるオーディオアンプに適用した場合を説明したが、アナログ信号を増幅して正相側駆動信号と負相側駆動信号を生成して出力する増幅回路に利用することができる。   In the above description, the case where the invention made mainly by the present inventor is applied to an audio amplifier which is a field of use that has been used as the background has been described. However, an analog signal is amplified and a positive phase side drive signal and a negative phase side drive signal are Can be used in an amplifier circuit that generates and outputs

本発明を適用したオーディオアンプの一実施形態を示す回路図である。1 is a circuit diagram showing an embodiment of an audio amplifier to which the present invention is applied. 実施形態のオーディオアンプに用いられるチャージアップ回路の一構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration example of a charge-up circuit used in the audio amplifier according to the embodiment. 実施形態のオーディオアンプにおける電源オン時のアナログ基準電圧の立ち上がりの様子を示すグラフである。It is a graph which shows the mode that the analog reference voltage rises at the time of power-on in the audio amplifier of the embodiment. 実施形態のオーディオアンプにおける電源オン時の各部の電位変化の様子を示すタイムチャートである。4 is a time chart showing a state of potential change of each part when the power is turned on in the audio amplifier of the embodiment. 実施形態のオーディオアンプにおける電源オフ時の各部の電位変化の様子を示すタイムチャートである。6 is a time chart showing a state of potential change of each part when the power is turned off in the audio amplifier of the embodiment.

符号の説明Explanation of symbols

10 オーディオアンプIC
11 正相側増幅回路
12 負相側増幅回路
14 基準電圧生成回路
20 マイコン
30 スピーカ(発音装置)
41 分圧回路
42 チャージアップ回路
10 Audio amplifier IC
DESCRIPTION OF SYMBOLS 11 Positive phase side amplifier circuit 12 Negative phase side amplifier circuit 14 Reference voltage generation circuit 20 Microcomputer 30 Speaker (sound generator)
41 Voltage divider circuit 42 Charge-up circuit

Claims (7)

一方の入力端子にオーディオ信号が入力され他方の入力端子に基準電圧が入力される差動増幅回路と、
前記基準電圧を生成する基準電圧生成回路と、
前記差動増幅回路と前記基準電圧生成回路にそれぞれ電源電圧を供給/遮断可能な電源スイッチとを備え、
前記差動増幅回路によってオーディオ信号を増幅して発音装置の駆動信号を生成するオーディオアンプであって、
前記基準電圧生成回路は、
定常状態では前記電源電圧の1/2の電圧を発生するとともに、前記電源スイッチがオフ状態からオン状態にされる際には前記1/2の電圧が発生されるノードの電位を、可聴領域の最大周波数に相当する周期よりも短い時間内に前記1/2の電圧に近い所定電位まで立ち上げるチャージアップ回路を備えることを特徴とするオーディオアンプ。
A differential amplifier circuit in which an audio signal is input to one input terminal and a reference voltage is input to the other input terminal;
A reference voltage generating circuit for generating the reference voltage;
A power switch that can supply / shut off a power supply voltage to each of the differential amplifier circuit and the reference voltage generation circuit;
An audio amplifier that amplifies an audio signal by the differential amplifier circuit to generate a driving signal for a sound generator,
The reference voltage generation circuit includes:
In a steady state, a voltage that is ½ of the power supply voltage is generated, and when the power switch is turned from the OFF state to the ON state, the potential of the node that generates the ½ voltage is set in the audible region. An audio amplifier comprising a charge-up circuit that rises to a predetermined potential close to the ½ voltage within a time shorter than a period corresponding to a maximum frequency.
前記チャージアップ回路は、前記電源スイッチがオフ状態からオン状態にされる際に、前記電源電圧の1/2の電圧が発生されるノードの電位を、10μ秒〜40μ秒で前記所定電位まで立ち上げるように構成されていることを特徴とする請求項1に記載のオーディオアンプ。   When the power switch is turned from an off state to an on state, the charge-up circuit raises the potential of a node that generates a voltage half of the power source voltage to the predetermined potential in 10 μsec to 40 μsec. The audio amplifier according to claim 1, wherein the audio amplifier is configured to be raised. 前記基準電圧生成回路は、
前記電源電圧を1/2に分圧する第1分圧回路と、
前記電源電圧が供給されるノードと前記第1分圧回路の出力ノードとの間に接続されたトランジスタと、前記電源電圧を分圧して電源電圧よりも所定のレベルだけ低い電位を生成する第2分圧回路と、該第2分圧回路により生成された電位と前記分圧回路の出力ノードの電位を入力としそれらの電位差に応じて前記トランジスタの制御端子を駆動する第2の差動増幅回路と、を有するチャージアップ回路と、
を備えることを特徴とする請求項1または2に記載のオーディオアンプ。
The reference voltage generation circuit includes:
A first voltage dividing circuit for dividing the power supply voltage by half;
A transistor connected between the node to which the power supply voltage is supplied and the output node of the first voltage dividing circuit; and a second that generates a potential lower than the power supply voltage by a predetermined level by dividing the power supply voltage. A voltage dividing circuit; and a second differential amplifying circuit configured to input a potential generated by the second voltage dividing circuit and a potential of an output node of the voltage dividing circuit and drive a control terminal of the transistor according to a potential difference therebetween A charge-up circuit comprising:
The audio amplifier according to claim 1, further comprising:
前記第1分圧回路の出力ノードと接地点の間に接続されたコンデンサもしくは前記出力ノードにコンデンサを接続するための外部端子を備えることを特徴とする請求項3に記載のオーディオアンプ。   4. The audio amplifier according to claim 3, further comprising a capacitor connected between an output node of the first voltage dividing circuit and a ground point, or an external terminal for connecting a capacitor to the output node. 前記基準電圧生成回路は、
前記第2分圧回路により生成され前記第2の差動増幅回路に入力される電位を、前記基準電圧が前記電源電圧の1/2の電圧に立ち上がった後は前記所定電位よりも低い電位にシフト可能に構成されていることを特徴とする請求項3または4に記載のオーディオアンプ。
The reference voltage generation circuit includes:
The potential generated by the second voltage dividing circuit and input to the second differential amplifier circuit is set to a potential lower than the predetermined potential after the reference voltage rises to ½ of the power supply voltage. The audio amplifier according to claim 3 or 4, wherein the audio amplifier is configured to be shiftable.
前記第2分圧回路は、前記電源電圧が供給されるノードと接地点との間に接続された複数の抵抗素子と、前記複数の抵抗素子のうち前記電源電圧が供給されるノードに接続されている抵抗素子を除くいずれかの抵抗素子と並列に設けられたスイッチ素子とを備え、該スイッチ素子は、電源オン状態にされた直後はオフされ、前記基準電圧が前記電源電圧の1/2の電圧に立ち上がった後はオンされるように構成されていることを特徴とする請求項5に記載のオーディオアンプ。   The second voltage dividing circuit is connected to a plurality of resistance elements connected between a node to which the power supply voltage is supplied and a ground point, and a node to which the power supply voltage is supplied among the plurality of resistance elements. A switching element provided in parallel with any one of the resistive elements except the resistive element, the switching element is turned off immediately after the power is turned on, and the reference voltage is ½ of the power supply voltage. 6. The audio amplifier according to claim 5, wherein the audio amplifier is turned on after rising to a voltage of. 前記基準電圧生成回路は、
前記第2分圧回路により生成される電位と前記電源電圧の1/2の電圧が発生されるノードの電位とを入力とする第3の差動増幅回路を備え、該第3の差動増幅回路の出力によって前記スイッチ素子がオン・オフ制御されるように構成されていることを特徴とする請求項6に記載のオーディオアンプ。
The reference voltage generation circuit includes:
A third differential amplifying circuit having a potential generated by the second voltage dividing circuit and a potential of a node generating a voltage half the power supply voltage as inputs; The audio amplifier according to claim 6, wherein the switch element is configured to be turned on / off by an output of a circuit.
JP2008213125A 2008-08-21 2008-08-21 Audio amplifier Expired - Fee Related JP5035634B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213125A JP5035634B2 (en) 2008-08-21 2008-08-21 Audio amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213125A JP5035634B2 (en) 2008-08-21 2008-08-21 Audio amplifier

Publications (2)

Publication Number Publication Date
JP2010050733A JP2010050733A (en) 2010-03-04
JP5035634B2 true JP5035634B2 (en) 2012-09-26

Family

ID=42067460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213125A Expired - Fee Related JP5035634B2 (en) 2008-08-21 2008-08-21 Audio amplifier

Country Status (1)

Country Link
JP (1) JP5035634B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514063A (en) * 1991-06-28 1993-01-22 Matsushita Electric Ind Co Ltd Shock noise prevention circuit
JP4647130B2 (en) * 2001-04-25 2011-03-09 新日本無線株式会社 Reference voltage generation circuit
JP2003318658A (en) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd Circuit for preventing shock sound
JP4172355B2 (en) * 2003-07-30 2008-10-29 ミツミ電機株式会社 Voltage generation circuit
JP4342245B2 (en) * 2003-08-26 2009-10-14 三洋電機株式会社 Shock noise suppression circuit
JP4133716B2 (en) * 2003-09-29 2008-08-13 株式会社リコー Pop sound reduction circuit
TW200711257A (en) * 2005-09-02 2007-03-16 Princeton Technology Corp Charging circuit, integrated circuit and control method
JP2007116533A (en) * 2005-10-21 2007-05-10 Funai Electric Co Ltd Audio muting circuit and method

Also Published As

Publication number Publication date
JP2010050733A (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP4287678B2 (en) Internal power circuit
US6580326B2 (en) High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
KR100355082B1 (en) Operationally amplifying method and operational amplifier
US7227413B1 (en) Audio amplification device with antipop circuitry
US20100128898A1 (en) Method and apparatus for operation sequencing of audio amplifiers
JP2007281876A (en) Comparison circuit and its amplifying circuit
KR100548558B1 (en) An internal voltage generator for a semiconductor device
KR101286241B1 (en) Maximum voltage source selector
US20110274290A1 (en) Fast start-up circuit for audio driver
US7750723B2 (en) Voltage generation circuit provided in a semiconductor integrated device
JP2004229203A (en) Semiconductor integrated circuit and acoustic element drive amplifier using semiconductor integrated circuit
JP5156321B2 (en) Audio output device
JP5035634B2 (en) Audio amplifier
JP2007323114A (en) Regulator circuit
JPH04115622A (en) Current mirror type amplifier circuit and driving method therefor
US7710162B2 (en) Differential amplifier
JP2004015154A (en) Electronic apparatus having audio output unit
JP7100477B2 (en) Audio amplifiers, audio output devices and electronic devices using them
JP5749137B2 (en) Audio signal processing circuit and electronic device using the same
JP2008085588A (en) Light receiving circuit
US20120013403A1 (en) Amplifier circuit
JPH09204798A (en) Signal generation circuit
US7659756B2 (en) MOSFET transistor amplifier with controlled output current
JP2006217612A (en) Comparator circuit assembly especially for semiconductor component
KR100583109B1 (en) Low power push-pull amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees