KR100583109B1 - Low power push-pull amplifier - Google Patents
Low power push-pull amplifier Download PDFInfo
- Publication number
- KR100583109B1 KR100583109B1 KR1020020086702A KR20020086702A KR100583109B1 KR 100583109 B1 KR100583109 B1 KR 100583109B1 KR 1020020086702 A KR1020020086702 A KR 1020020086702A KR 20020086702 A KR20020086702 A KR 20020086702A KR 100583109 B1 KR100583109 B1 KR 100583109B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- pull
- voltage
- output
- amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 저전력 푸쉬 풀 증폭기에 관한 것으로, 특히 집적회로의 전원회로로 주로 사용되는 푸쉬 풀 증폭기에서 출력단에 발생되는 카이센트(Quiescent) 전류를 제거할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 전원전압(VDD)이 높거나 디램의 워드라인 구동 비율이 커졌을 경우, 상보적 공통 소스 증폭기(Complementary common source amplifier) 및 전류미러(Current mirror)를 이용하여 푸쉬 풀 증폭기의 출력단에 발생되는 카이센트(Quiescent) 전류를 제거함으로써 전류 소모를 줄일 수 있도록 한다. The present invention relates to a low-power push-pull amplifier, and more particularly, discloses a technique for eliminating quiescent current generated at an output stage in a push-pull amplifier mainly used as a power circuit of an integrated circuit. In the present invention, when the power supply voltage (VDD) is high or the DRAM word line driving ratio is large, the output terminal of the push pull amplifier is generated by using a complementary common source amplifier and a current mirror. The current consumption can be reduced by eliminating quiescent current.
Description
도 1은 종래의 푸쉬 풀 증폭기에 관한 회로도. 1 is a circuit diagram of a conventional push pull amplifier.
도 2는 본 발명에 따른 저전력 푸쉬 풀 증폭기에 관한 회로도. 2 is a circuit diagram of a low power push pull amplifier according to the present invention;
도 3은 본 발명에 따른 저전력 푸쉬 풀 증폭기에 관한 다른 실시예. 3 is another embodiment of a low power push pull amplifier according to the present invention;
본 발명은 저전력 푸쉬 풀 증폭기(Low power push-pull amplifier)에 관한 것으로, 특히 각종 집적회로의 전력 공급원으로 사용되는 푸쉬 풀 증폭기에서 출력단에 발생되는 카이센트(Quiescent) 전류를 제거할 수 있도록 하는 기술이다. BACKGROUND OF THE
도 1은 종래의 푸쉬 풀 증폭기에 관한 회로도이다. 1 is a circuit diagram of a conventional push pull amplifier.
종래의 푸쉬 풀 증폭기는 증폭부(1)와, 구동부(2)를 구비한다. The conventional push pull amplifier includes an
여기서, 증폭부(1)는 기준전압 Vref과 출력전압 Vout을 비교하여 증폭하는 증폭기 A1,A2를 구비한다. 증폭기 A1, A2는 네가티브(-) 단자를 통해서 입력되는 기준전압 Vref과 포지티브(+) 단자를 통해 입력되는 출력전압 Vout을 비교 및 증폭한다. Here, the
구동부(2)는 전원전압단과 접지전압단 사이에 직렬 연결되어 공통 드레인 단 자를 통해 출력전압 Vout을 출력하는 NMOS트랜지스터 M1와, PMOS트랜지스터 M2를 구비한다. NMOS트랜지스터 M1는 게이트 단자를 통해서 증폭기 A1의 출력신호를 수신한다. PMOS트랜지스터 M2는 게이트 단자를 통해서 증폭기 A2의 출력신호를 수신한다. The
이러한 구성을 갖는 종래의 푸쉬 풀 증폭기의 동작 과정을 설명하면 다음과 같다. Referring to the operation of the conventional push-pull amplifier having such a configuration as follows.
먼저, 출력전압 Vout이 기준전압 Vref보다 낮을 경우에는, 증폭기 A2에서 로우 신호가 발생된다. 이에 따라, PMOS트랜지스터 M2가 턴온되어 출력전압 Vout이 전원전압 레벨로 풀업된다. First, when the output voltage Vout is lower than the reference voltage Vref, a low signal is generated in the amplifier A2. Accordingly, the PMOS transistor M2 is turned on so that the output voltage Vout is pulled up to the power supply voltage level.
반면에, 출력전압 Vout이 기준전압 Vref보다 높을 경우에는, 증폭기 A1에서 하이 신호가 발생된다. 이에 따라, NMOS트랜지스터 M1가 턴온되어 출력전압 Vout이 접지전압 레벨로 풀다운 된다. On the other hand, when the output voltage Vout is higher than the reference voltage Vref, a high signal is generated in the amplifier A1. Accordingly, the NMOS transistor M1 is turned on so that the output voltage Vout is pulled down to the ground voltage level.
그런데, 출력전압 Vout이 카이센트(Quiescent;무동작) 레벨을 유지하고 있을경우에는, 증폭기 A1,A2의 출력 전압에 의해 NMOS트랜지스터 M1 및 PMOS트랜지스터 M2에 각각 누설전류가 발생하게 된다. By the way, when the output voltage Vout maintains the quiescent level, leakage currents are generated in the NMOS transistors M1 and PMOS transistors M2 by the output voltages of the amplifiers A1 and A2, respectively.
따라서, 출력단 모스트랜지스터의 워드라인 구동 비율이 클 경우이거나 전원전압 VDD이 높은 경우 푸쉬 풀 증폭기의 출력단에서 카이센트 전류가 많이 발생하게 되어 전력 소모가 많이 발생하게 되는 문제점이 있다. Therefore, when the word line driving ratio of the output stage MOS transistor is large or when the power supply voltage VDD is high, a large amount of chiescent current is generated at the output terminal of the push-pull amplifier.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 출력 전압 이 카이센트(Quiescent) 상태일 경우 상보적 공통 소스 증폭기 및 전류 미러를 이용하여 출력단의 푸쉬 풀 모스트랜지스터에 발생되는 전류를 최소화하도록 하는데 그 목적이 있다. The present invention has been made to solve the above problems, and when the output voltage is a quiescent state by using a complementary common source amplifier and current mirror to minimize the current generated in the push-pull MOS transistor of the output stage Its purpose is to.
상기한 목적을 달성하기 위한 본 발명의 저전력 푸쉬 풀 증폭기는, 기준전압과 출력전압을 비교 및 증폭하여 그 비교 결과에 따라 전압 레벨이 상이한 풀업신호 및 풀다운신호를 출력하는 증폭부; 풀업신호의 인에이블시 제 1전압 제어신호를 출력하는 제 1공통 소스 증폭부; 제 1전압 제어신호에 따라 출력단의 풀업 구동소자에 발생되는 제 1전압을 증폭하여 출력단의 전류를 제어하는 제 1전류미러; 풀다운신호의 인에이블시 제 2전압 제어신호를 출력하는 제 2공통 소스 증폭부; 및 제 2전압 제어신호에 따라 출력단의 풀다운 구동소자에 발생되는 제 2전압을 증폭하여 출력단의 전류를 제어하는 제 2전류미러를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a low-power push pull amplifier including: an amplifier configured to compare and amplify a reference voltage and an output voltage, and output a pull-up signal and a pull-down signal having different voltage levels according to the comparison result; A first common source amplifier configured to output a first voltage control signal when the pull-up signal is enabled; A first current mirror configured to amplify the first voltage generated in the pull-up driving element of the output terminal according to the first voltage control signal to control the current of the output terminal; A second common source amplifier for outputting a second voltage control signal when the pull-down signal is enabled; And a second current mirror configured to amplify the second voltage generated in the pull-down driving device of the output terminal according to the second voltage control signal to control the current of the output terminal.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 2는 본 발명에 따른 저전력 푸쉬 풀 증폭기의 회로도이다. 2 is a circuit diagram of a low power push pull amplifier according to the present invention.
본 발명은 증폭부(10)와, 공통 소스 증폭부(11)와, 전류미러(12)와, 공통 소스 증폭부(13) 및 전류미러(14)를 구비한다. The present invention includes an
여기서, 증폭부(10)는 기준전압 Vref과 출력전압 Vout을 비교하여 증폭하는 증폭기 A3,A4를 구비한다. 증폭기 A3, A4는 네가티브(-) 단자를 통해서 입력되는 출력전압 Vout과 포지티브(+) 단자를 통해 입력되는 기준전압 Vref을 비교 및 증폭한다. Here, the
공통 소스 증폭부(11)는 전원전압단과 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 증폭기 A3의 출력신호를 수신하는 PMOS트랜지스터 M3 및 NMOS트랜지스터 M4를 구비한다. The
전류미러(12)는 전원전압단과 PMOS트랜지스터 M3 및 NMOS트랜지스터 M4의 공통 드레인 단자 사이에 연결되어 게이트가 드레인 단자와 공통 연결된 PMOS트랜지스터 M5를 구비한다. 또한, 전류미러(12)는 전원전압단과 출력노드 사이에 연결되어 게이트가 PMOS트랜지스터 M5와 공통 연결된 PMOS트랜지스터 M6을 구비한다. The
공통 소스 증폭부(13)는 전원전압단과 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 증폭기 A4의 출력신호를 수신하는 PMOS트랜지스터 M7 및 NMOS트랜지스터 M8을 구비한다. The
전류미러(14)는 PMOS트랜지스터 M7 및 NMOS트랜지스터 M8의 공통 드레인 단자와 접지전압단 사이에 연결되어 게이트 단자가 드레인 단자와 공통 연결된 NMOS트랜지스터 M9를 구비한다. 또한, 전류미러(14)는 출력노드와 접지전압단 사이에 연결되어 게이트가 NMOS트랜지스터 M9와 공통 연결된 NMOS트랜지스터 M10을 구비한다. The
이러한 구성을 갖는 본 발명의 저전력 푸쉬 풀 증폭기에 관한 동작 과정을 설명하자면 다음과 같다. An operation process related to the low power push pull amplifier of the present invention having such a configuration will be described below.
먼저, 출력전압 Vout이 기준전압 Vref보다 낮을 경우, 풀업 동작을 수행하기 위해서 증폭기 A3의 출력신호가 하이 레벨이 된다. 이에 따라, 공통 소스 증폭부(11)의 NMOS트랜지스터 M4가 턴온되어 PMOS트랜지스터 M3 및 NMOS트랜지스터 M4의 공통 드레인 단자에 로우 레벨의 전압이 인가된다. 이때, PMOS트랜지스터 M3은 턴오프 상태를 유지한다. First, when the output voltage Vout is lower than the reference voltage Vref, the output signal of the amplifier A3 becomes a high level in order to perform a pull-up operation. Accordingly, the NMOS transistor M4 of the
이후에, 로우 레벨의 전압에 따라 전류미러(12)의 PMOS트랜지스터 M5,M6가 턴온된다. 따라서, NMOS트랜지스터 M1로부터 입력되는 전류가 PMOS트랜지스터 M5,N6로 이루어진 전류 미러(12)를 통해 증폭됨으로써 풀업 전류를 발생하게 된다. Thereafter, the PMOS transistors M5 and M6 of the
반면에, 출력전압 Vout이 기준전압 Vref보다 높을 경우, 풀다운 동작을 수행하기 위해서 증폭기 A4의 출력신호가 로우 레벨이 된다. 이에 따라, 공통 소스 증폭부(13)의 PMOS트랜지스터 M7이 턴온되어 PMOS트랜지스터 M7 및 NMOS트랜지스터 M8의 공통 드레인 단자에 하이 레벨의 전압이 인가된다. 이때, NMOS트랜지스터 M8은 턴오프 상태를 유지한다. On the other hand, when the output voltage Vout is higher than the reference voltage Vref, the output signal of the amplifier A4 becomes low level in order to perform the pull-down operation. Accordingly, the PMOS transistor M7 of the
이후에, 하이 레벨의 전압에 따라 전류미러(14)의 NMOS트랜지스터 M9,M10이 턴온된다. 따라서, PMOS트랜지스터 M7로부터 입력되는 전류가 NMOS트랜지스터 M9,M10으로 이루어진 전류미러(14)를 통해 증폭됨으로써 풀다운 전류를 발생하게 된다. Thereafter, the NMOS transistors M9 and M10 of the
이상에서와 같이 풀업 전류의 발생시에는 NMOS트랜지스터 M4에 흐르는 전류 I1=I2+I3이 된다. As described above, when the pullup current is generated, the current I1 = I2 + I3 flowing through the NMOS transistor M4 becomes.
여기서, 출력단이 카이센트(Quiescent) 전압 상태일 경우에는, 노드 u1에 발생되는 전류가 매우 낮은 상태가 된다. 따라서, 전류 I1는 전류 I3과 거의 같아지게 되고, 전류 I2와 전류 I2의 전류 미러값인 전류 I7은 최소화 된다. Here, when the output terminal is in a quiescent voltage state, the current generated in the node u1 becomes very low. Therefore, the current I1 becomes almost equal to the current I3, and the current I7 which is the current mirror value of the current I2 and the current I2 is minimized.
마찬가지로, 풀다운 전류의 발생시에는 PMOS트랜지스터 M7에 흐르는 전류 I4=I6+I5이 된다. Similarly, when the pull-down current is generated, the current I4 = I6 + I5 flowing in the PMOS transistor M7 becomes.
여기서, 출력단이 카이센트(Quiescent) 전압 상태일 경우에는, 노드 d1에 발생되는 전류가 매우 낮은 상태가 된다. 따라서, 전류 I4는 전류 I6과 거의 같아지게 되고, 전류 I5와 전류 I5의 전류 미러값인 전류 I8은 최소화된다. Here, when the output terminal is in a quiescent voltage state, the current generated in the node d1 becomes very low. Thus, the current I4 becomes almost equal to the current I6, and the current I8, which is the current mirror value of the currents I5 and I5, is minimized.
따라서, 출력단의 푸쉬 풀 모스트랜지스터에 흐르는 전류를 최소화 할 수 있게 된다. Therefore, it is possible to minimize the current flowing through the push pull MOS transistor of the output stage.
한편, 도 3은 본 발명에 따른 저전력 푸쉬 풀 증폭기의 다른 실시예를 나타낸다. On the other hand, Figure 3 shows another embodiment of a low power push pull amplifier according to the present invention.
도 3은 도 2의 구성에 비해 NMOS트랜지스터 M4의 카이센트 전류인 I1을 줄이기 위한 제 1구동부(15)와, PMOS트랜지스터 M7의 카이센트 전류인 I4를 줄이기 위한 제 2구동부(16)를 더 구비한다. FIG. 3 further includes a
여기서, 제 1구동부(15)는 NMOS트랜지스터 M4의 드레인 단자와 노드 u2 사이에 연결되어 게이트가 드레인 단자와 공통 연결된 다이오드 형태의 NMOS트랜지스터 M11를 구비한다. 따라서, NMOS트랜지스터 M4에 발생되는 전류 I1을 줄일 수 있도록 한다. Here, the
그리고, 제 2구동부(16)는 PMOS트랜지스터 M7의 드레인 단자와 노드 d2 사이에 연결되어 게이트가 드레인 단자와 공통 연결된 다이오드 형태의 PMOS트랜지스터 M12를 구비한다. 따라서, PMOS트랜지스터 M7에 발생되는 전류 I4를 줄일 수 있도록 한다. The
이상에서 설명한 바와 같이, 본 발명은 출력단의 전압이 변하지 않는 스탠바이 상태에서, 출력단에서 일정하게 발생되는 카이센트 전류를 제거함으로써 전류 소모를 줄일 수 있도록 하는 효과를 제공한다. 따라서, 본 발명은 저전력 회로에 응용할 수 있게 된다.
As described above, the present invention provides an effect of reducing the current consumption by eliminating the chi-cent current generated at the output stage in a standby state in which the voltage of the output stage does not change. Therefore, the present invention can be applied to a low power circuit.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086702A KR100583109B1 (en) | 2002-12-30 | 2002-12-30 | Low power push-pull amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086702A KR100583109B1 (en) | 2002-12-30 | 2002-12-30 | Low power push-pull amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040060167A KR20040060167A (en) | 2004-07-06 |
KR100583109B1 true KR100583109B1 (en) | 2006-05-23 |
Family
ID=37352101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020086702A KR100583109B1 (en) | 2002-12-30 | 2002-12-30 | Low power push-pull amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100583109B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101120629B1 (en) * | 2008-04-18 | 2012-03-19 | 페어차일드 세미컨덕터 코포레이션 | Amplifier current drive reversal |
US9882552B2 (en) | 2015-09-25 | 2018-01-30 | International Business Machines Corporation | Low power amplifier |
KR102435013B1 (en) * | 2019-12-10 | 2022-08-23 | 한국과학기술원 | Lowpower comparator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696459A (en) | 1994-01-24 | 1997-12-09 | Arithmos, Inc. | High voltage electronic amplifiers |
-
2002
- 2002-12-30 KR KR1020020086702A patent/KR100583109B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696459A (en) | 1994-01-24 | 1997-12-09 | Arithmos, Inc. | High voltage electronic amplifiers |
Also Published As
Publication number | Publication date |
---|---|
KR20040060167A (en) | 2004-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907259A (en) | Operational amplification circuit capable of driving a high load | |
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
KR100190763B1 (en) | Differential amplifier | |
JP2009152680A (en) | Amplifier circuit | |
KR970060217A (en) | Output circuit, circuit for reducing leakage current, method for selectively switching transistor and semiconductor memory | |
US7750723B2 (en) | Voltage generation circuit provided in a semiconductor integrated device | |
US20060012430A1 (en) | Low-voltage differential amplifier | |
US7932712B2 (en) | Current-mirror circuit | |
JP4714353B2 (en) | Reference voltage circuit | |
US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
US6400207B1 (en) | Quick turn-on disable/enable bias control circuit for high speed CMOS opamp | |
US6028458A (en) | Differential amplifier with input signal determined standby state | |
KR100583109B1 (en) | Low power push-pull amplifier | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
US5502417A (en) | Input amplifier circuit | |
JP4658868B2 (en) | Amplifier circuit | |
US6194933B1 (en) | Input circuit for decreased phase lag | |
US7071772B2 (en) | Differential amplifier | |
JP4672883B2 (en) | Semiconductor device | |
JP2000194432A (en) | Power source circuit for cmos logic | |
US6163196A (en) | Micropower delay circuit | |
JPH06268456A (en) | Differential amplifier | |
KR960002755A (en) | Power supply voltage conversion circuit of semiconductor integrated device | |
KR20060049478A (en) | Semiconductor integrated circuit and operational amplifier circuit | |
JP2002185269A (en) | Buffer amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |