JP5115343B2 - Audio output circuit - Google Patents

Audio output circuit Download PDF

Info

Publication number
JP5115343B2
JP5115343B2 JP2008152168A JP2008152168A JP5115343B2 JP 5115343 B2 JP5115343 B2 JP 5115343B2 JP 2008152168 A JP2008152168 A JP 2008152168A JP 2008152168 A JP2008152168 A JP 2008152168A JP 5115343 B2 JP5115343 B2 JP 5115343B2
Authority
JP
Japan
Prior art keywords
circuit
low
pass filter
operational amplifier
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008152168A
Other languages
Japanese (ja)
Other versions
JP2009302676A (en
Inventor
裕 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008152168A priority Critical patent/JP5115343B2/en
Publication of JP2009302676A publication Critical patent/JP2009302676A/en
Application granted granted Critical
Publication of JP5115343B2 publication Critical patent/JP5115343B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Description

本発明は音声出力回路に係り、デジタル音声信号から変換されたアナログ音声信号をスピーカに供給して発音する音声出力回路に関する。   The present invention relates to an audio output circuit, and more particularly to an audio output circuit that generates an analog audio signal converted from a digital audio signal by supplying it to a speaker.

従来から、デジタル音声信号から変換されたアナログ音声信号をスピーカに供給して発音する音声出力回路がある。   2. Description of the Related Art Conventionally, there is an audio output circuit that generates an analog audio signal converted from a digital audio signal by supplying it to a speaker.

図６は、従来の音声出力回路の一例の回路構成図を示す。同図中、端子１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ２に供給されて不要高周波成分を除去される。   FIG. 6 shows a circuit configuration diagram of an example of a conventional audio output circuit. In the figure, an analog audio signal from a DA converter (not shown) is supplied to a terminal 1. This analog audio signal is supplied to the low-pass filter 2 to remove unnecessary high frequency components.

低域フィルタ２の出力するアナログ音声信号は増幅回路３で増幅され、互いに反転した差動信号としてスピーカ４に供給され、スピーカ４において発音される。   The analog audio signal output from the low-pass filter 2 is amplified by the amplifier circuit 3, supplied to the speaker 4 as a differential signal inverted from each other, and is produced by the speaker 4.

なお、電源オフのレベルから音声信号の基準レベルまでビープ音の基準レベル信号を徐々に変化させて、電源投入直後にボツ音の発生を抑えるアンプ回路が提案されている（例えば特許文献１参照）。   Note that an amplifier circuit has been proposed in which the beep sound reference level signal is gradually changed from the power-off level to the sound signal reference level to suppress the generation of a popping sound immediately after the power is turned on (see, for example, Patent Document 1). .

また、パルス密度変調信号と、零電圧と基準電圧との間で滑らかに変化する遷移信号を切り替えてスピーカに供給し、電源投入時や電源遮断時のポップノイズの発生を抑える電子機器が提案されている（例えば特許文献２参照）。   In addition, electronic devices have been proposed in which a pulse density modulation signal and a transition signal that smoothly changes between zero voltage and a reference voltage are switched and supplied to a speaker to suppress pop noise when the power is turned on or off. (For example, refer to Patent Document 2).

また、電源投入時や電源遮断時に、パルス幅変調信号増幅するドライバ回路の入力端に所定電圧を印加してポップアップノイズを除去するオーディオ装置が提案されている（例えば特許文献３参照）。
特開２００５−４５５４６号公報 特開２００６−１０９２７５号公報 特開２００７−４９６９０号公報 In addition, an audio device has been proposed that removes pop-up noise by applying a predetermined voltage to the input terminal of a driver circuit that amplifies a pulse width modulation signal when the power is turned on or off (for example, see Patent Document 3).
JP-A-2005-45546 JP 2006-109275 A JP 2007-49690 A

図６に示す従来装置は、増幅回路３内の演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路で、定電圧回路５から供給されるバイアス電圧ＢＩＡＳを基準として低域フィルタ２から供給されるアナログ音声信号を反転増幅している。   The conventional apparatus shown in FIG. 6 is an inverting amplifier circuit composed of an operational amplifier OP1 and resistors R5 and R6 in the amplifier circuit 3, and is supplied from the low-pass filter 2 on the basis of the bias voltage BIAS supplied from the constant voltage circuit 5. The analog audio signal is inverted and amplified.

電源投入時には、定電圧回路５の出力するバイアス電圧ＢＩＡＳは図７（Ａ）に実線で示すように急速に上昇する。これに対して、低域フィルタ２は、抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２とコンデンサＣ２、抵抗Ｒ３とコンデンサＣ３、抵抗Ｒ４とコンデンサＣ４、それぞれの大きな時定数を有しているため、低域フィルタ２の出力点であるノードｎ７における信号の立ち上がりは図７（Ａ）に破線で示すように緩やかなものになる。   When the power is turned on, the bias voltage BIAS output from the constant voltage circuit 5 rises rapidly as shown by the solid line in FIG. On the other hand, the low-pass filter 2 has large time constants for the resistor R1 and the capacitor C1, the resistor R2 and the capacitor C2, the resistor R3 and the capacitor C3, and the resistor R4 and the capacitor C4. The rise of the signal at the node n7, which is the output point of 2, becomes gentle as shown by the broken line in FIG.

このため、演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間には大きな電位差を生じ、演算増幅器ＯＰ１の出力は図７（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図７（Ｂ）に破線で示すようになって、スピーカ４からボツ音が発音されるという問題があった。   Therefore, a large potential difference is generated between the non-inverting input (bias voltage BIAS) and the inverting input (node n7 voltage) of the operational amplifier OP1, and the output of the operational amplifier OP1 is as shown by a solid line in FIG. 7B. Therefore, the output of the operational amplifier OP2 obtained by inverting this becomes as indicated by a broken line in FIG.

本発明は、上記の点に鑑みてなされたもので、ボツ音の発生を抑えることができる音声出力回路を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide an audio output circuit capable of suppressing the generation of a clapping sound.

本発明の一実施態様による音声出力回路は、抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタ（１２）と、
前記低域フィルタ（１２）から供給されるアナログ音声信号を定電圧回路（１５）からの所定電圧を基準として増幅しスピーカ（１４）に供給する増幅回路（１３）を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタ（１２）に前記定電圧回路（１５）からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタ（１２）の出力電圧を前記所定電圧とするイコライズ回路（２３）を有する。 An audio output circuit according to an embodiment of the present invention includes a low-pass filter (12) that has a plurality of time constant circuits of resistors and capacitors and removes unnecessary high-frequency components from an analog audio signal;
An audio output circuit having an amplifier circuit (13) for amplifying an analog audio signal supplied from the low-pass filter (12) with reference to a predetermined voltage from a constant voltage circuit (15) and supplying the amplified signal to a speaker (14);
The low-pass filter (12) is supplied with a predetermined voltage from the constant voltage circuit (15) to the connection point of the resistors and capacitors of the plurality of time constant circuits for a predetermined time after power-on. Has an equalizing circuit (23) for setting the output voltage to the predetermined voltage.

更に、本発明の他の一実施態様による音声出力回路は、抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタ（１２）と、
前記低域フィルタ（１２）から供給されるアナログ音声信号を定電圧回路（１５）からの所定電圧を基準として増幅しスピーカ（１４）に供給する増幅回路（１３）を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタ（１２）に前記定電圧回路（１５）からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路（２３）と、
電源投入から所定時間だけ前記定電圧回路からの所定電圧を選択して前記増幅回路（１３）に供給し、その後、前記低域フィルタ（１２）の出力を選択して前記増幅回路に供給するセレクタ（２５）を有する。
Furthermore, an audio output circuit according to another embodiment of the present invention includes a low-pass filter (12) having a plurality of time constant circuits of resistors and capacitors and removing unnecessary high frequency components from an analog audio signal;
An audio output circuit having an amplifier circuit (13) for amplifying an analog audio signal supplied from the low-pass filter (12) with reference to a predetermined voltage from a constant voltage circuit (15) and supplying the amplified signal to a speaker (14);
A predetermined voltage from the constant voltage circuit (15) is supplied to the connection point of the resistors and capacitors of the plurality of time constant circuits to the low-pass filter (12) for a predetermined time after power-on, and the output voltage of the low-pass filter An equalizing circuit (23) that sets the predetermined voltage to
A selector that selects a predetermined voltage from the constant voltage circuit for a predetermined time after power-on and supplies it to the amplifier circuit (13), and then selects an output of the low-pass filter (12) and supplies it to the amplifier circuit (25)

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、ボツ音の発生を抑えることができる。   According to the present invention, it is possible to suppress the generation of a clapping sound.

＜第１実施形態＞
図１は、本発明の音声出力回路の第１実施形態の回路構成図を示す。同図中、端子１１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ１２に供給される。 <First Embodiment>
FIG. 1 shows a circuit configuration diagram of a first embodiment of an audio output circuit of the present invention. In the figure, an analog audio signal from a DA converter (not shown) is supplied to the terminal 11. This analog audio signal is supplied to the low-pass filter 12.

低域フィルタ１２は、抵抗Ｒ１とコンデンサＣ１との時定数回路と、抵抗Ｒ２とコンデンサＣ２との時定数回路と、演算増幅器ＯＰ３と、抵抗Ｒ３とコンデンサＣ３との時定数回路と、抵抗Ｒ４とコンデンサＣ４との時定数回路と、演算増幅器ＯＰ４を有し構成される。   The low-pass filter 12 includes a time constant circuit including a resistor R1 and a capacitor C1, a time constant circuit including a resistor R2 and a capacitor C2, an operational amplifier OP3, a time constant circuit including a resistor R3 and a capacitor C3, and a resistor R4. A time constant circuit with the capacitor C4 and an operational amplifier OP4 are included.

抵抗Ｒ１はコンデンサＣｉを介して端子１１に接続され、抵抗Ｒ１はＲ２と直列接続され、抵抗Ｒ２は演算増幅器ＯＰ３の非反転入力端子に接続されている。演算増幅器ＯＰ３の出力端子は演算増幅器ＯＰ３の反転入力端子に接続されると共にコンデンサＣ１を介して抵抗Ｒ１，Ｒ２の接続点に接続されている。   The resistor R1 is connected to the terminal 11 via the capacitor Ci, the resistor R1 is connected in series with R2, and the resistor R2 is connected to the non-inverting input terminal of the operational amplifier OP3. The output terminal of the operational amplifier OP3 is connected to the inverting input terminal of the operational amplifier OP3 and is connected to the connection point of the resistors R1 and R2 via the capacitor C1.

抵抗Ｒ３は演算増幅器ＯＰ３の出力端子に接続され、抵抗Ｒ３はＲ４と直列接続され、抵抗Ｒ４は演算増幅器ＯＰ４の非反転入力端子に接続されている。演算増幅器ＯＰ４の出力端子は演算増幅器ＯＰ４の反転入力端子に接続されると共にコンデンサＣ３を介して抵抗Ｒ３，Ｒ４の接続点に接続されている。   The resistor R3 is connected to the output terminal of the operational amplifier OP3, the resistor R3 is connected in series with R4, and the resistor R4 is connected to the non-inverting input terminal of the operational amplifier OP4. The output terminal of the operational amplifier OP4 is connected to the inverting input terminal of the operational amplifier OP4 and to the connection point of the resistors R3 and R4 via the capacitor C3.

また、抵抗Ｒ１とコンデンサＣｉとの接続点は抵抗Ｒ９を介して定電圧回路１５に接続されてバイアス電圧ＢＩＡＳを印加されている。低域フィルタ１２は、遮断周波数が例えば５ｋＨｚであり、アナログ音声信号に含まれる不要高周波成分を除去して増幅回路１３に供給する。   The connection point between the resistor R1 and the capacitor Ci is connected to the constant voltage circuit 15 through the resistor R9 and is applied with the bias voltage BIAS. The low-pass filter 12 has a cutoff frequency of, for example, 5 kHz, removes unnecessary high-frequency components contained in the analog audio signal, and supplies them to the amplifier circuit 13.

増幅回路１３は、演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路と、演算増幅器ＯＰ２と抵抗Ｒ７，Ｒ８で構成される反転増幅回路を有し構成されている。   The amplifier circuit 13 includes an inverting amplifier circuit including an operational amplifier OP1 and resistors R5 and R6, and an inverting amplifier circuit including an operational amplifier OP2 and resistors R7 and R8.

低域フィルタ１２の出力するアナログ音声信号は抵抗Ｒ５から演算増幅器ＯＰ１の反転入力端子に供給される。演算増幅器ＯＰ１の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。   The analog audio signal output from the low-pass filter 12 is supplied from the resistor R5 to the inverting input terminal of the operational amplifier OP1. A bias voltage BIAS is applied from the constant voltage circuit 15 to the non-inverting input terminal of the operational amplifier OP1.

演算増幅器ＯＰ１でバイアス電圧を基準として反転増幅された信号はスピーカ１４の正極に入力されると共に、抵抗Ｒ７から演算増幅器ＯＰ２の反転入力端子に供給される。演算増幅器ＯＰ２の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。抵抗Ｒ７とＲ８は同一抵抗値とされている。演算増幅器ＯＰ１で反転された信号はスピーカ１４の負極に入力される。   A signal inverted and amplified by the operational amplifier OP1 with reference to the bias voltage is input to the positive electrode of the speaker 14 and supplied from the resistor R7 to the inverting input terminal of the operational amplifier OP2. A bias voltage BIAS is applied from the constant voltage circuit 15 to the non-inverting input terminal of the operational amplifier OP2. The resistors R7 and R8 have the same resistance value. The signal inverted by the operational amplifier OP 1 is input to the negative electrode of the speaker 14.

これにより、スピーカ１４は互いに反転した差動信号で駆動されて発音される。   As a result, the speaker 14 is driven and sounded by the differential signals that are inverted with respect to each other.

端子２０には、ローレベルでスタンバイ設定つまり電源オフを指示し、ハイレベルでスタンバイ解除つまり電源オンを指示するスタンバイ信号が入力され、遅延回路２１に供給される。遅延回路２１は、縦続接続されたインバータ２２−１〜２２−ｎで構成されており、インバータ２２−ｎから出力される遅延スタンバイ信号はイコライズ回路２３に供給される。   The terminal 20 is supplied with a standby signal instructing standby setting, that is, power-off at a low level, and instructing standby release, that is, power-on, at a high level, and is supplied to the delay circuit 21. The delay circuit 21 is composed of cascaded inverters 22-1 to 22-n, and a delayed standby signal output from the inverter 22-n is supplied to the equalize circuit 23.

イコライズ回路２３は、遅延スタンバイ信号を制御信号として供給されるスイッチ２４ａ〜２４ｄから構成されている。スイッチ２４ａは、抵抗Ｒ１とコンデンサＣｉの接続点であるノードｎ１と、抵抗Ｒ１と抵抗Ｒ２の接続点であるノードｎ２に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ２間を短絡する。   The equalizing circuit 23 includes switches 24a to 24d that are supplied with a delayed standby signal as a control signal. The switch 24a is connected at both ends to a node n1 that is a connection point between the resistor R1 and the capacitor Ci and a node n2 that is a connection point between the resistor R1 and the resistor R2, and is turned on when the delayed standby signal is at a low level. Short-circuit between n1 and n2.

スイッチ２４ｂは、ノードｎ１と、抵抗Ｒ２と演算増幅器ＯＰ３の非反転入力端子の接続点であるノードｎ３に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ３間を短絡する。   The switch 24b is connected at both ends to the node n1, a node n3 that is a connection point between the resistor R2 and the non-inverting input terminal of the operational amplifier OP3, and is turned on when the delayed standby signal is at a low level and is connected between the nodes n1 and n3. Short circuit.

スイッチ２４ｃは、ノードｎ１と、抵抗Ｒ３と抵抗Ｒ４の接続点であるノードｎ５に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ５間を短絡する。   The switch 24c is connected at both ends to the node n1 and a node n5, which is a connection point between the resistors R3 and R4, and conducts when the delayed standby signal is at a low level to short-circuit the nodes n1 and n5.

スイッチ２４ｄは、ノードｎ１と、抵抗Ｒ４と演算増幅器ＯＰ４の非反転入力端子の接続点であるノードｎ６に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ６間を短絡する。   The switch 24d is connected at both ends to the node n1 and a node n6 which is a connection point between the resistor R4 and the non-inverting input terminal of the operational amplifier OP4. The switch 24d is turned on when the delayed standby signal is at a low level and is connected between the nodes n1 and n6. Short circuit.

上記の音声出力回路は、スピーカ１４以外は半導体集積回路化されている。   The audio output circuit is a semiconductor integrated circuit except for the speaker 14.

ここで、電源投入時には、定電圧回路１５の出力するバイアス電圧ＢＩＡＳは図２（Ａ）に実線で示すように急速に上昇する。また、図２（Ａ）に一点鎖線で示すスタンバイ信号に対し、遅延スタンバイ信号は二点鎖線で示すようになる。スタンバイ信号の立ち上がりから遅延スタンバイ信号の立ち上がりまでの間はイコライズ回路２３のスイッチ２４ａ〜２４ｄは導通しているため、ノードｎ７におけるアナログ音声信号の立ち上がりは図２（Ｂ）に破線で示すようにバイアス電圧ＢＩＡＳの立ち上がり（図２（Ａ）の実線）と略同様となる。   Here, when the power is turned on, the bias voltage BIAS output from the constant voltage circuit 15 rapidly increases as shown by a solid line in FIG. Further, in contrast to the standby signal indicated by the one-dot chain line in FIG. 2A, the delayed standby signal is indicated by the two-dot chain line. Since the switches 24a to 24d of the equalize circuit 23 are conductive from the rising edge of the standby signal to the rising edge of the delayed standby signal, the rising edge of the analog audio signal at the node n7 is biased as indicated by a broken line in FIG. This is substantially the same as the rise of the voltage BIAS (solid line in FIG. 2A).

このため、増幅回路１３の演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間の電位差は小さくなり、演算増幅器ＯＰ１の出力は図２（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図２（Ｂ）に破線で示すようになって、スピーカ１４から発音されるボツ音を従来に比して大幅に低減することができる。   Therefore, the potential difference between the non-inverting input (bias voltage BIAS) and the inverting input (node n7 voltage) of the operational amplifier OP1 of the amplifier circuit 13 becomes small, and the output of the operational amplifier OP1 is shown by a solid line in FIG. The output of the operational amplifier OP2 obtained by inverting this becomes as shown by a broken line in FIG. 2 (B), and the noise generated from the speaker 14 can be greatly reduced as compared with the conventional case. .

また、遅延スタンバイ信号の立ち上がった後は、イコライズ回路２３のスイッチ２４ａ〜２４ｄは遮断され、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給され、アナログ音声信号がスピーカ１４にて発音される。   Further, after the delay standby signal rises, the switches 24a to 24d of the equalize circuit 23 are cut off, the analog audio signal output from the low-pass filter 12 is supplied to the amplifier circuit 13, and the analog audio signal is generated by the speaker 14. Is done.

＜第２実施形態＞
図３は、本発明の音声出力回路の第２実施形態の回路構成図を示す。同図中、図１と同一部分には同一符号を付す。図３において、端子１１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ１２に供給される。 Second Embodiment
FIG. 3 shows a circuit configuration diagram of a second embodiment of the audio output circuit of the present invention. In the figure, the same parts as those in FIG. In FIG. 3, an analog audio signal from a DA converter (not shown) is supplied to the terminal 11. This analog audio signal is supplied to the low-pass filter 12.

低域フィルタ１２は、抵抗Ｒ１とコンデンサＣ１との時定数回路と、抵抗Ｒ２とコンデンサＣ２との時定数回路と、演算増幅器ＯＰ３と、抵抗Ｒ３とコンデンサＣ３との時定数回路と、抵抗Ｒ４とコンデンサＣ４との時定数回路と、演算増幅器ＯＰ４を有し構成される。   The low-pass filter 12 includes a time constant circuit including a resistor R1 and a capacitor C1, a time constant circuit including a resistor R2 and a capacitor C2, an operational amplifier OP3, a time constant circuit including a resistor R3 and a capacitor C3, and a resistor R4. A time constant circuit with the capacitor C4 and an operational amplifier OP4 are included.

抵抗Ｒ１はコンデンサＣｉを介して端子１１に接続され、抵抗Ｒ１はＲ２と直列接続され、抵抗Ｒ２は演算増幅器ＯＰ３の非反転入力端子に接続されている。演算増幅器ＯＰ３の出力端子は演算増幅器ＯＰ３の反転入力端子に接続されると共にコンデンサＣ１を介して抵抗Ｒ１，Ｒ２の接続点に接続されている。   The resistor R1 is connected to the terminal 11 via the capacitor Ci, the resistor R1 is connected in series with R2, and the resistor R2 is connected to the non-inverting input terminal of the operational amplifier OP3. The output terminal of the operational amplifier OP3 is connected to the inverting input terminal of the operational amplifier OP3 and is connected to the connection point of the resistors R1 and R2 via the capacitor C1.

抵抗Ｒ３は演算増幅器ＯＰ３の出力端子に接続され、抵抗Ｒ３はＲ４と直列接続され、抵抗Ｒ４は演算増幅器ＯＰ４の非反転入力端子に接続されている。演算増幅器ＯＰ４の出力端子は演算増幅器ＯＰ４の反転入力端子に接続されると共にコンデンサＣ３を介して抵抗Ｒ３，Ｒ４の接続点に接続されている。   The resistor R3 is connected to the output terminal of the operational amplifier OP3, the resistor R3 is connected in series with R4, and the resistor R4 is connected to the non-inverting input terminal of the operational amplifier OP4. The output terminal of the operational amplifier OP4 is connected to the inverting input terminal of the operational amplifier OP4 and to the connection point of the resistors R3 and R4 via the capacitor C3.

また、抵抗Ｒ１とコンデンサＣｉとの接続点は抵抗Ｒ７を介して定電圧回路１５に接続されてバイアス電圧ＢＩＡＳを印加されている。低域フィルタ１２は、遮断周波数が例えば５ｋＨｚであり、アナログ音声信号に含まれる不要高周波成分を除去してセレクタ２５の端子ａに供給する。   The connection point between the resistor R1 and the capacitor Ci is connected to the constant voltage circuit 15 through the resistor R7 and is applied with the bias voltage BIAS. The low-pass filter 12 has a cutoff frequency of, for example, 5 kHz, removes unnecessary high-frequency components contained in the analog audio signal, and supplies them to the terminal a of the selector 25.

セレクタ２５は端子ａを演算増幅器ＯＰ４の出力端子に接続され、端子ｂを定電圧回路１５に接続され、端子ｃを増幅回路１３の抵抗Ｒ５に接続されており、制御端子には遅延回路２１の出力する遅延スタンバイ信号が制御信号として供給されている。セレクタ２５は遅延スタンバイ信号がハイレベル時に端子ａ，ｃ間を接続し、ローレベル時に端子ｂ，ｃ間を接続する。   The selector 25 has a terminal a connected to the output terminal of the operational amplifier OP4, a terminal b connected to the constant voltage circuit 15, a terminal c connected to the resistor R5 of the amplifier circuit 13, and a control terminal connected to the delay circuit 21. A delayed standby signal to be output is supplied as a control signal. The selector 25 connects the terminals a and c when the delayed standby signal is high level, and connects the terminals b and c when the delayed standby signal is low level.

セレクタ２５が端子ａ，ｃを接続しているとき、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給される。   When the selector 25 connects the terminals a and c, the analog audio signal output from the low-pass filter 12 is supplied to the amplifier circuit 13.

増幅回路１３は、演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路と、演算増幅器ＯＰ２と抵抗Ｒ７，Ｒ８で構成される反転増幅回路を有し構成されている。   The amplifier circuit 13 includes an inverting amplifier circuit including an operational amplifier OP1 and resistors R5 and R6, and an inverting amplifier circuit including an operational amplifier OP2 and resistors R7 and R8.

低域フィルタ１２の出力するアナログ音声信号は抵抗Ｒ５から演算増幅器ＯＰ１の反転入力端子に供給される。演算増幅器ＯＰ１の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。   The analog audio signal output from the low-pass filter 12 is supplied from the resistor R5 to the inverting input terminal of the operational amplifier OP1. A bias voltage BIAS is applied from the constant voltage circuit 15 to the non-inverting input terminal of the operational amplifier OP1.

演算増幅器ＯＰ１でバイアス電圧を基準として反転増幅された信号はスピーカ１４の正極に入力されると共に、抵抗Ｒ７から演算増幅器ＯＰ２の反転入力端子に供給される。演算増幅器ＯＰ２の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。抵抗Ｒ７とＲ８は同一抵抗値とされている。演算増幅器ＯＰ１で反転された信号はスピーカ１４の負極に入力される。   A signal inverted and amplified by the operational amplifier OP1 with reference to the bias voltage is input to the positive electrode of the speaker 14 and supplied from the resistor R7 to the inverting input terminal of the operational amplifier OP2. A bias voltage BIAS is applied from the constant voltage circuit 15 to the non-inverting input terminal of the operational amplifier OP2. The resistors R7 and R8 have the same resistance value. The signal inverted by the operational amplifier OP 1 is input to the negative electrode of the speaker 14.

これにより、スピーカ１４は互いに反転した差動信号で駆動されて発音される。   As a result, the speaker 14 is driven and sounded by the differential signals that are inverted with respect to each other.

端子２０には、ローレベルでスタンバイ設定つまり電源オフを指示し、ハイレベルでスタンバイ解除つまり電源オンを指示するスタンバイ信号が入力され、遅延回路２１に供給される。遅延回路２１は、縦続接続されたインバータ２２−１〜２２−ｎで構成されており、インバータ２２−ｎから出力される遅延スタンバイ信号はセレクタ２５の制御端子に供給される。   The terminal 20 is supplied with a standby signal instructing standby setting, that is, power-off at a low level, and instructing standby release, that is, power-on, at a high level, and is supplied to the delay circuit 21. The delay circuit 21 is configured by cascaded inverters 22-1 to 22-n, and a delayed standby signal output from the inverter 22-n is supplied to a control terminal of the selector 25.

上記の音声出力回路は、スピーカ１４以外は半導体集積回路化されている。   The audio output circuit is a semiconductor integrated circuit except for the speaker 14.

ここで、電源投入時には、定電圧回路１５の出力するバイアス電圧ＢＩＡＳは図４（Ａ）に実線で示すように急速に上昇する。また、図４（Ａ）に一点鎖線で示すスタンバイ信号に対し、遅延スタンバイ信号は二点鎖線で示すようになる。スタンバイ信号の立ち上がりから遅延スタンバイ信号の立ち上がりまでの間は、セレクタ２５が端子ｂ，ｃ間を接続するため、ノードｎ７におけるアナログ音声信号の立ち上がりは図４（Ａ）に破線で示すようにバイアス電圧ＢＩＡＳの立ち上がり（図４（Ａ）の実線）と略同様となる。   Here, when the power is turned on, the bias voltage BIAS output from the constant voltage circuit 15 rapidly increases as shown by the solid line in FIG. Further, in contrast to the standby signal indicated by the one-dot chain line in FIG. 4A, the delayed standby signal is indicated by the two-dot chain line. Since the selector 25 connects the terminals b and c between the rising edge of the standby signal and the rising edge of the delayed standby signal, the rising edge of the analog audio signal at the node n7 is bias voltage as shown by the broken line in FIG. This is substantially the same as the rise of BIAS (solid line in FIG. 4A).

このため、増幅回路１３の演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間の電位差は小さくなり、演算増幅器ＯＰ１の出力は図４（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図４（Ｂ）に破線で示すようになって、スピーカ１４から発音されるボツ音を従来に比して大幅に低減することができる。   Therefore, the potential difference between the non-inverting input (bias voltage BIAS) and the inverting input (node n7 voltage) of the operational amplifier OP1 of the amplifier circuit 13 becomes small, and the output of the operational amplifier OP1 is shown by a solid line in FIG. As shown in FIG. 4B, the output of the operational amplifier OP2 obtained by inverting this becomes as shown by the broken line in FIG. 4B, so that the noise generated by the speaker 14 can be greatly reduced as compared with the conventional case. .

また、遅延スタンバイ信号の立ち上がった後は、セレクタ２５が端子ａ，ｃ間を接続して、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給され、アナログ音声信号がスピーカ１４にて発音される。   After the delayed standby signal rises, the selector 25 connects the terminals a and c, the analog audio signal output from the low-pass filter 12 is supplied to the amplifier circuit 13, and the analog audio signal is output from the speaker 14. Pronounced.

＜第３実施形態＞
図５は、本発明の音声出力回路の第３実施形態の回路構成図を示す。同図中、図１及び図３と同一部分には同一符号を付す。 <Third Embodiment>
FIG. 5 shows a circuit configuration diagram of a third embodiment of the audio output circuit of the present invention. In the figure, the same parts as those in FIGS. 1 and 3 are denoted by the same reference numerals.

図５に示す第３実施形態は、第１実施形態のイコライズ回路２３と、第２実施形態のセレクタ２５を共に設けたものであり、その動作、作用及び効果は第１、第２実施形態と同様であり、その説明を省略する。   The third embodiment shown in FIG. 5 is provided with both the equalizing circuit 23 of the first embodiment and the selector 25 of the second embodiment, and its operation, action and effect are the same as those of the first and second embodiments. This is the same, and a description thereof is omitted.

本発明の音声出力回路の第１実施形態の回路構成図である。It is a circuit block diagram of 1st Embodiment of the audio | voice output circuit of this invention. 図１の各部の信号タイミングチャートである。It is a signal timing chart of each part of FIG. 本発明の音声出力回路の第２実施形態の回路構成図である。It is a circuit block diagram of 2nd Embodiment of the audio | voice output circuit of this invention. 図３の各部の信号タイミングチャートである。It is a signal timing chart of each part of FIG. 本発明の音声出力回路の第３実施形態の回路構成図である。It is a circuit block diagram of 3rd Embodiment of the audio | voice output circuit of this invention. 従来の音声出力回路の一例の回路構成図である。It is a circuit block diagram of an example of the conventional audio | voice output circuit. 図６の各部の信号タイミングチャートである。It is a signal timing chart of each part of FIG.

符号の説明Explanation of symbols

１２ 低域フィルタ
１３ 増幅回路
１４ スピーカ
１５ 定電圧回路
２１ 遅延回路
２２−１〜２２−ｎ インバータ
２３ イコライズ回路
２４ａ〜２４ｄ スイッチ
２５ セレクタ
Ｃ１〜Ｃ４，Ｃｉ コンデンサ
ＯＰ１ 〜ＯＰ４ 演算増幅器
Ｒ１〜Ｒ８ 抵抗 12 Low-pass filter 13 Amplifying circuit 14 Speaker 15 Constant voltage circuit 21 Delay circuit 22-1 to 22-n Inverter 23 Equalizing circuit 24a to 24d Switch 25 Selector C1 to C4, Ci capacitor OP1 to OP4 Operational amplifier R1 to R8 Resistance

Claims (2)

抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタと、
前記低域フィルタから供給されるアナログ音声信号を定電圧回路からの所定電圧を基準として増幅しスピーカに供給する増幅回路を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタに前記定電圧回路からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路を
有することを特徴とする音声出力回路。 A low-pass filter that has a plurality of time constant circuits of resistors and capacitors and removes unnecessary high-frequency components from the analog audio signal;
In an audio output circuit having an amplifier circuit that amplifies an analog audio signal supplied from the low-pass filter based on a predetermined voltage from a constant voltage circuit and supplies the amplified signal to a speaker,
The predetermined voltage from the constant voltage circuit is supplied to the connection point of the resistors and capacitors of the plurality of time constant circuits to the low-pass filter for a predetermined time after power-on, and the output voltage of the low-pass filter is used as the predetermined voltage. An audio output circuit comprising an equalize circuit. 抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタと、
前記低域フィルタから供給されるアナログ音声信号を定電圧回路からの所定電圧を基準として増幅しスピーカに供給する増幅回路を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタに前記定電圧回路からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路と、
電源投入から所定時間だけ前記定電圧回路からの所定電圧を選択して前記増幅回路に供給し、その後、前記低域フィルタの出力を選択して前記増幅回路に供給するセレクタを
有することを特徴とする音声出力回路。 A low-pass filter that has a plurality of time constant circuits of resistors and capacitors and removes unnecessary high-frequency components from the analog audio signal;
In an audio output circuit having an amplifier circuit that amplifies an analog audio signal supplied from the low-pass filter based on a predetermined voltage from a constant voltage circuit and supplies the amplified signal to a speaker,
The predetermined voltage from the constant voltage circuit is supplied to the connection point of the resistors and capacitors of the plurality of time constant circuits to the low-pass filter for a predetermined time after power-on, and the output voltage of the low-pass filter is used as the predetermined voltage. An equalizer circuit;
It has a selector that selects a predetermined voltage from the constant voltage circuit for a predetermined time after power-on and supplies it to the amplifier circuit, and then selects an output of the low-pass filter and supplies it to the amplifier circuit. Audio output circuit.
JP2008152168A 2008-06-10 2008-06-10 Audio output circuit Active JP5115343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008152168A JP5115343B2 (en) 2008-06-10 2008-06-10 Audio output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008152168A JP5115343B2 (en) 2008-06-10 2008-06-10 Audio output circuit

Publications (2)

Publication Number Publication Date
JP2009302676A JP2009302676A (en) 2009-12-24
JP5115343B2 true JP5115343B2 (en) 2013-01-09

Family

ID=41549155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008152168A Active JP5115343B2 (en) 2008-06-10 2008-06-10 Audio output circuit

Country Status (1)

Country Link
JP (1) JP5115343B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820094B2 (en) * 2016-10-04 2021-01-27 ローム株式会社 Semiconductor integrated circuit equipment, its screening method, and operational amplifier
JP7024056B2 (en) * 2020-12-29 2022-02-22 ローム株式会社 Semiconductor integrated circuit equipment, its screening method, and operational amplifiers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717204A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Transient sound prevention type power amplifying circuit
JP2004214712A (en) * 2002-12-26 2004-07-29 Toshiba Corp Amplifier circuit
JP4306428B2 (en) * 2003-11-27 2009-08-05 ヤマハ株式会社 Pop noise reduction circuit
JP4353841B2 (en) * 2004-03-31 2009-10-28 三洋電機株式会社 Shock noise suppression circuit
JP2006042057A (en) * 2004-07-28 2006-02-09 Sanyo Electric Co Ltd Shock sound suppression circuit
TWI345873B (en) * 2004-09-03 2011-07-21 Rohm Co Ltd Balanced output circuit and electronic machine using the same
JP2006229890A (en) * 2005-02-21 2006-08-31 Rohm Co Ltd Signal amplifier circuit and electronic apparatus using the same
JP2006229891A (en) * 2005-02-21 2006-08-31 Rohm Co Ltd Signal amplifier circuit and electronic apparatus using the same

Also Published As

Publication number Publication date
JP2009302676A (en) 2009-12-24

Similar Documents

Publication Publication Date Title
US11804813B2 (en) Class D amplifier circuit
JP4950223B2 (en) System and method for improving the performance of a digital amplifier by adding an ultrasonic signal to an input audio signal
JP4787742B2 (en) SIGNAL OUTPUT CIRCUIT, AUDIO SIGNAL OUTPUT DEVICE USING THE SAME, ELECTRONIC DEVICE
JP4568572B2 (en) Audio signal output circuit and electronic device for generating audio output
TWI337805B (en) Class d amplifier
JP5115343B2 (en) Audio output circuit
TW200950316A (en) Audio amplifier
JP2003318656A (en) Circuit for preventing shock sound
JP5156321B2 (en) Audio output device
JP4728943B2 (en) Audio processing circuit, activation method thereof, and electronic device using the same
JP2008158795A (en) Voltage supply circuit and circuit device
KR100770744B1 (en) Method of preventing pop-up noise and digital amplifier including pop-up noise prevention circuit
JP2012023581A (en) Amplifier circuit
US10418950B1 (en) Methods and apparatus for a class-D amplifier
JP5018795B2 (en) Voltage supply circuit and circuit device
JP2007116532A (en) Audio muting circuit and method
JP2005217583A (en) Switching amplifier
JP5473531B2 (en) Bias potential generator
JP6325851B2 (en) Amplifier
JP5022840B2 (en) Amplifying device and acoustic apparatus using the same
TW200950318A (en) Audio amplifier
JP2007281710A (en) Popping sound suppression circuit
JP2004363699A (en) Digital amplifier, sound signal reproducing apparatus, and drive method of digital amplifier
JP2003283262A (en) Analog signal processing circuit
JP2005051608A (en) Signal processing circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5115343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3