JP5022840B2 - Amplifying device and acoustic apparatus using the same - Google Patents
Amplifying device and acoustic apparatus using the same Download PDFInfo
- Publication number
- JP5022840B2 JP5022840B2 JP2007237435A JP2007237435A JP5022840B2 JP 5022840 B2 JP5022840 B2 JP 5022840B2 JP 2007237435 A JP2007237435 A JP 2007237435A JP 2007237435 A JP2007237435 A JP 2007237435A JP 5022840 B2 JP5022840 B2 JP 5022840B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- mute
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Description
本発明は、BTL[Balanced Transformer Less]形式の増幅装置、及び、これを用いた音響機器に関するものであり、特に、その起動時や停止時に生じるノイズ(延いては、スピーカのポップ音)の除去技術に関するものである。 The present invention relates to an amplification device of BTL [Balanced Transformer Less] format and an acoustic device using the same, and in particular, removes noise (and hence pop sound of a speaker) generated at the time of starting and stopping the device. It is about technology.
近年、CD[Compact Disc]プレイヤやDVD[Digital Versatile Disc]プレイヤなどの音響機器においては、オーディオ信号の増幅手段として、BTL形式の増幅装置が広く用いられている。 In recent years, in an audio device such as a CD [Compact Disc] player or a DVD [Digital Versatile Disc] player, a BTL format amplifying apparatus is widely used as an amplifying means for an audio signal.
なお、オーディオ信号増幅回路のノイズ除去に関連する従来技術としては、本願出願人による特許文献1などを挙げることができる。
確かに、BTL形式の増幅装置を用いれば、入力されたオーディオ信号の電圧レベルを平衡増幅することができるので、音響機器の電源効率を高めることが可能である。 Certainly, if a BTL-type amplifier is used, the voltage level of the input audio signal can be balanced and amplified, so that the power efficiency of the audio equipment can be increased.
しかしながら、上記従来の増幅装置では、その起動時や停止時において、過渡的な直流オフセット電圧に起因するノイズを不要に平衡増幅してしまい、スピーカに耳障りなポップ音を生じるという課題があった。 However, the above-described conventional amplifying apparatus has a problem that noise caused by a transient DC offset voltage is unnecessarily balanced and amplified at the time of starting and stopping, and an unpleasant pop sound is generated in the speaker.
なお、特許文献1の従来技術は、オーディオ信号増幅回路の起動時や停止時に生じるノイズを効果的に低減し得るものではあったが、あくまでシングル形式への適用を前提としたものであり、BTL形式に特有の上記課題については、何ら考慮されていなかった。
The prior art disclosed in
本発明は、上記の問題点に鑑み、BTL形式の採用により効率を高めた上で、さらに、その起動時や停止時に生じるノイズ(延いては、スピーカのポップ音)を効果的に除去することが可能な増幅装置、及び、これを用いた音響機器を提供することを目的とする。 In view of the above-mentioned problems, the present invention increases the efficiency by adopting the BTL format, and further effectively removes noise (and hence pop sound of a speaker) generated at the time of starting and stopping. It is an object of the present invention to provide an amplifying device capable of performing the above and an acoustic device using the same.
上記の目的を達成するために、本発明に係る増幅装置は、アナログ入力信号を増幅して第1アナログ出力信号を生成する入力増幅回路と、第1アナログ出力信号の位相を反転して第2アナログ出力信号を生成する位相反転回路と、を有して成るBTL形式の増幅装置であって、前記位相反転回路は、所定の制御信号に応じて、その正転出力/反転出力が切り替えられるものであり、前記増幅装置の起動時には、正転出力から緩やかに反転出力となるように、逆に、前記増幅装置の停止時には、反転出力から緩やかに正転出力となるように、その出力形式が切り替えられる構成(第1の構成)とされている。 In order to achieve the above object, an amplifying apparatus according to the present invention includes an input amplifying circuit that amplifies an analog input signal to generate a first analog output signal, and a second that inverts the phase of the first analog output signal. A BTL type amplification device having a phase inverting circuit for generating an analog output signal, wherein the phase inverting circuit is switched between normal output and inverted output in accordance with a predetermined control signal The output format is such that when the amplifying device is started, the output is gradually inverted from the normal output, and conversely, when the amplifying device is stopped, the output format is such that the inverted output is gradually inverted from the normal output. The configuration is switched (first configuration).
なお、上記第1の構成から成る増幅装置は、第1、第2アナログ出力信号を各々第1、第2デジタル出力信号に変換するアナログ/デジタル変換回路と、第1、第2デジタル出力信号を各々電力増幅して第1、第2駆動信号を生成する駆動回路と、第1、第2駆動信号を各々平滑化して第1、第2平滑信号を生成する平滑回路と、を有して成り、前記アナログ入力信号をD級増幅する構成(第2の構成)にするとよい。 The amplifying device having the first configuration includes an analog / digital conversion circuit that converts the first and second analog output signals into the first and second digital output signals, respectively, and the first and second digital output signals. A driving circuit that amplifies the power and generates the first and second driving signals; and a smoothing circuit that generates the first and second smoothing signals by respectively smoothing the first and second driving signals. The analog input signal may be configured to amplify class D (second configuration).
また、上記第2の構成から成る増幅装置は、前記アナログ/デジタル変換回路の出力端に接続された第1ミュート回路と、前記入力増幅回路の出力端に接続された第2ミュート回路と、を有して成る構成(第3の構成)にするとよい。 The amplifying apparatus having the second configuration includes a first mute circuit connected to the output terminal of the analog / digital conversion circuit, and a second mute circuit connected to the output terminal of the input amplifier circuit. It is preferable to have a configuration (third configuration).
また、上記第3の構成から成る増幅装置は、前記増幅装置の駆動可否を制御するためのシャットダウン信号に応じて、前記位相反転回路の出力切替制御、及び、第1、第2ミュート回路のミュート制御を行う切替回路を有して成る構成(第4の構成)にするとよい。 The amplifying apparatus having the third configuration is configured to control output switching of the phase inverting circuit and mute the first and second mute circuits according to a shutdown signal for controlling whether or not the amplifying apparatus can be driven. A configuration including a switching circuit that performs control (fourth configuration) is preferable.
また、上記第4の構成から成る増幅装置において、前記切替回路は、前記増幅装置の起動時には、第1ミュート回路のミュートオフ、前記位相反転回路の正転/反転切替、並びに、第2ミュート回路のミュートオフを順次行い、逆に、前記増幅装置の停止時には、第2ミュート回路のミュートオン、前記位相反転回路の反転/正転切替、並びに、第1ミュート回路のミュートオンを順次行う構成(第5の構成)にするとよい。 In the amplifying apparatus having the fourth configuration, the switching circuit includes a mute off of the first mute circuit, a normal / inverted switching of the phase inverting circuit, and a second mute circuit when the amplifying apparatus is activated. On the contrary, when the amplifying device is stopped, the second mute circuit is muted on, the phase inversion circuit is inverted / normally switched, and the first mute circuit is muted on (in order) The fifth configuration is preferable.
また、上記第1〜第5いずれかの構成から成る増幅装置において、前記位相反転回路は第1アナログ出力信号の位相を反転することなく出力する正転出力部と、第1アナログ出力信号の位相を反転して出力する反転出力部と、前記所定の制御信号に応じて、前記正転出力部の駆動電流と前記反転出力部の駆動電流とを相補的に増減する駆動電流供給部と、を有して成る構成(第6の構成)にするとよい。 Further, in the amplifying device having any one of the first to fifth configurations, the phase inverting circuit outputs a normal output portion without inverting the phase of the first analog output signal, and the phase of the first analog output signal. An inversion output unit that inverts and outputs, and a drive current supply unit that increases and decreases the drive current of the normal output unit and the drive current of the inversion output unit in a complementary manner according to the predetermined control signal, It is preferable to have a configuration (sixth configuration).
また、本発明に係る音響機器は、上記第1〜第6いずれかの構成から成る増幅装置と、前記増幅装置の出力信号によって駆動されるスピーカとを有して成る構成(第6の構成)とされている。 In addition, an acoustic device according to the present invention includes an amplification device having any one of the first to sixth configurations and a speaker driven by an output signal of the amplification device (sixth configuration). It is said that.
本発明に係る増幅装置であれば、BTL形式の採用により効率を高めた上で、さらに、その起動時や停止時に生じるノイズ(延いては、スピーカのポップ音)を効果的に除去することが可能となる。 With the amplifying device according to the present invention, it is possible to effectively remove noise (and hence, pop sound of a speaker) generated at the time of starting and stopping after increasing efficiency by adopting the BTL format. It becomes possible.
以下では、音響機器に搭載されるBTL形式のD級パワーアンプに本発明を適用した場合を例に挙げて、詳細な説明を行う。 In the following, a detailed description will be given by taking as an example a case where the present invention is applied to a BTL class D power amplifier mounted on an acoustic device.
図1は、本発明に係る音響機器の一実施形態を示すブロック図である。 FIG. 1 is a block diagram showing an embodiment of an audio device according to the present invention.
図1に示すように、本実施形態の音響機器は、入力増幅回路10と、位相反転回路20と、アナログ/デジタル変換回路30(以下では、A/D[Analog/Digital]変換回路30と呼ぶ)と、駆動回路40と、平滑回路50と、第1ミュート回路60と、第2ミュート回路70と、電源回路80と、時定数切替回路90と、スピーカ100と、を有して成る。なお、スピーカ100を除く回路群により、BTL[Balanced Transformer Less]形式のD級パワーアンプが形成されている。
As shown in FIG. 1, the acoustic device of this embodiment includes an
入力増幅回路10は、アナログ入力信号AINを反転増幅してアナログ出力信号AOaを生成する反転増幅回路であり、抵抗11及び12と、オペアンプ13とを有して成る。オペアンプ13の非反転入力端(+)は、バイアス電圧BIASの印加端に接続されている。オペアンプ13の反転入力端(−)は、抵抗11を介して、アナログ入力信号AINの印加端に接続される一方、抵抗12を介して自身の出力端にも接続されている。
The
位相反転回路20は、アナログ出力信号AOaを位相反転させて、これとは逆相のアナログ出力信号AObを生成する手段である。
The
ただし、位相反転回路20の出力形式は、反転出力に固定されているものではなく、時定数切替回路90で生成される制御信号T3に応じて、その正転出力/反転出力が切り替えられるものであり、D級パワーアンプの起動時には、正転出力から緩やかに反転出力となるように、逆に、D級パワーアンプの停止時には、反転出力から緩やかに正転出力となるように、その出力形式が切り替えられる構成とされている。
However, the output format of the
このような構成であれば、BTL形式の採用により、D級パワーアンプの効率を高めた上で、さらに、D級パワーアンプの起動時や停止時に生じるノイズ(延いては、スピーカ100のポップ音)を同相キャンセルすることにより、これを効果的に除去することが可能となる。
In such a configuration, by adopting the BTL format, the efficiency of the class D power amplifier is increased, and further, noise generated when the class D power amplifier is started and stopped (and, as a result, the pop sound of the
なお、位相反転回路20の内部構成、並びに、正転出力/反転出力の切替制御については、後ほど詳細な説明を行う。
The internal configuration of the
A/D変換回路30は、アナログ出力信号AOa及びAObを各々デジタル出力信号DOa及びDObに変換する手段であり、積分器31a及び31bと、発振器32と、比較器33a及び33bと、デッドタイム生成部34a及び34bと、を有して成る。
The A /
積分器31aは、アナログ出力信号AOaと第1経路を介して帰還入力される駆動信号DRVaとの差分積分を行い、第1積分結果信号を生成する手段である。また、積分器31bは、アナログ出力信号AObと第2経路を介して帰還入力される駆動信号DRVbとの差分積分を行い、第2積分結果信号を生成する手段である。
The
発振器32は、所定周波数の三角波信号ないしはランプ波信号を生成する手段である。
The
比較器33aは、第1積分結果信号と三角波信号とを比較して、第1比較信号を生成する手段である。比較器33bは、第2積分結果信号と三角波信号とを比較して、第2比較信号を生成する手段である。なお、第1、第2比較信号は、いずれも、パルス周波数が固定で、パルス幅が可変のPWM[Pulse Width Modulation]信号となる。
The
デッドタイム生成部34aは、第1比較信号に基づいて駆動回路40の上側スイッチ42a及び下側スイッチ43aをプッシュプル駆動するに際し、両スイッチが同時オフとなる期間(デッドタイム)を持つように、デジタル出力信号DOaを生成する手段である。デッドタイム生成部34bは、第2比較信号に基づいて駆動回路40の上側スイッチ41b及び下側スイッチ42bをプッシュプル駆動するに際し、両スイッチが同時オフとなる期間(デッドタイム)を持つように、デジタル出力信号DObを生成する手段である。このように、デッドタイム生成部34a及び34bを用いて、上記のデッドタイムを設けることにより、駆動回路40での貫通電流を防止することが可能となる。
When the dead
駆動回路40は、デジタル出力信号DOa及びDObを電力増幅して、駆動信号DRVa及びDRVbを生成する手段であり、ドライバ41a及び41bと、上側スイッチ(Pチャネル型電界効果トランジスタ)42a及び42bと、下側スイッチ(Nチャネル型電界効果トランジスタ)43a及び43bと、を有して成る。上記の駆動信号DRVa及びDRVbのデューティ(変調度)と電源電圧Vccに応じて、D級パワーアンプの出力電力が決定される。
The
平滑回路50は、駆動信号DRVa及びDRVbを各々平滑化して平滑信号BTLa及びBTLbを生成するローパスフィルタであり、コイル51a及び51bと、コンデンサ52a及び52bと、を有して成る。
The
第1ミュート回路60は、A/D変換回路30の出力端に接続され、時定数切替回路90で生成される制御信号T2に応じて、デジタル出力信号DOa及びDObをミュートする手段であり、デジタル出力信号DOaをミュートするミュート部61aと、デジタル出力信号DObをミュートするミュート部61bと、を有して成る。なお、第1ミュート回路60は、主として、音響機器の起動時や停止時において、デジタル出力信号DOa及びDObのミュート制御を行うものである。
The
第2ミュート回路70は、入力増幅回路10の出力端に接続され、時定数切替回路90で生成される制御信号T4に応じてアナログ出力信号AOaをミュートする手段である。なお、第2ミュート回路70は、音響機器の起動時や停止時だけでなく、ユーザのミュート操作によっても、アナログ出力信号AOaのミュート制御を行うものである。
The
電源回路80は、時定数切替回路90で生成される制御信号T1に応じて、音響機器の各部に対する駆動電流の供給制御を行う手段である。
The
時定数切替回路90は、音響機器(延いては、D級パワーアンプ)の駆動可否を制御するためのシャットダウン信号SDに応じて、電源回路80の電流供給制御、第1ミュート回路60のミュート制御、位相反転回路20の出力切替制御、及び、第2ミュート回路70のミュート制御を行うべく、先述の制御信号T1〜T4を生成する手段である。
The time
なお、位相反転回路20の出力切替制御、及び、第2ミュート回路70のミュート制御については、後述するように、所定の時定数を持って緩やかに実施されるが、この時定数は、時定数切替回路90に外部接続されるキャパシタ91の容量値を適宜選択することにより、任意に調整することが可能である。
Note that the output switching control of the
スピーカ100は、平滑信号BTLa及びBTLbの入力を受けてBLT形式で駆動され、音声を出力する手段である。このように、スピーカ100の駆動手段として、BTL形式のD級パワーアンプを用いる構成であれば、入力されたオーディオ信号の電圧レベルを平衡増幅することができるので、音響機器の電源効率を高めることが可能となる。
The
次に、上記構成から成るD級パワーアンプの起動時や停止時に生じるノイズ(延いてはスピーカ100のポップ音)の除去動作について、図2を参照しながら詳細に説明する。 Next, an operation for removing noise (and thus pop sound of the speaker 100) generated when the class D power amplifier having the above configuration is started or stopped will be described in detail with reference to FIG.
図2は、D級パワーアンプの起動/停止シーケンスを示すタイミングチャートであり、上から順に、電源電圧Vcc、シャットダウン信号SD、制御信号T1〜T4の各電圧波形を示している。 FIG. 2 is a timing chart showing the start / stop sequence of the class D power amplifier, and shows the voltage waveforms of the power supply voltage Vcc, the shutdown signal SD, and the control signals T1 to T4 in order from the top.
図2に示すように、音響機器に電源電圧Vccが投入された後、シャットダウン信号SDがハイレベルに立ち上げられて、音響機器のシャットダウン状態が解除されると、時定数切替回路90では、まず、制御信号T1がローレベルからハイレベルに立ち上げられ、これを受けた電源回路80によって、音響機器の各部に対する駆動電流の供給が開始される。これにより、音響機器に搭載されたD級パワーアンプが動作可能状態となる。
As shown in FIG. 2, after the power supply voltage Vcc is input to the audio equipment, the shutdown signal SD is raised to a high level and the shutdown state of the audio equipment is released. Then, the control signal T1 is raised from the low level to the high level, and the supply of the drive current to each part of the audio equipment is started by the
次に、時定数切替回路90では、制御信号T2がローレベルからハイレベルに立ち上げられ、これを受けた第1ミュート回路60によって、デジタル出力信号DOa及びDObのミュートが解除される。
Next, in the time
次に、時定数切替回路90では、制御信号T3がローレベルから徐々にハイレベルに立ち上げられ、これを受けた位相反転回路20の出力形式が正転出力から徐々に反転出力へと切り替えられる。このように、D級パワーアンプの起動時には、位相反転回路20の出力形式を正転出力としておき、その後、徐々に反転出力に切り替えていく構成であれば、D級パワーアンプの起動時において、過渡的な直流オフセット電圧に起因するノイズが生じた場合でも、これを同相キャンセルすることで、効果的に除去することが可能となる。
Next, in the time
そして、位相反転回路20の出力形式が正転出力から反転出力に切り替えられると、その後、時定数切替回路90では、制御信号T4がローレベルから徐々にハイレベルに立ち上げられ、これを受けた第2ミュート回路70によって、アナログ出力信号AOaのミュートが徐々に解除される。これにより、アナログ入力信号AIの待ち受け状態となる。
When the output format of the
一方、シャットダウン信号SDがローレベルに立ち下げられて、音響機器のシャットダウンが指示されると、時定数切替回路90では、まず、制御信号T4がハイレベルから徐々にローレベルに立ち下げられ、これを受けた第2ミュート回路70によって、アナログ出力信号AOaが徐々にミュートされる。
On the other hand, when the shutdown signal SD is lowered to the low level and the shutdown of the audio equipment is instructed, the time
次に、時定数切替回路90では、制御信号T3がハイレベルから徐々にローレベルに立ち下げられ、これを受けた位相反転回路20の出力形式が反転出力から徐々に正転出力へと切り替えられる。このように、D級パワーアンプの停止時には、位相反転回路20の出力形式を反転出力から徐々に正転出力に切り替えていく構成であれば、D級パワーアンプの停止時において、過渡的な直流オフセット電圧に起因するノイズが生じた場合でも、これを同相キャンセルすることで、効果的に除去することが可能となる。
Next, in the time
次に、時定数切替回路90では、制御信号T2がハイレベルからローレベルに立ち下げられ、これを受けた第1ミュート回路60によって、デジタル出力信号DOa及びDObがミュートされる。
Next, in the time
最後に、時定数切替回路90では、制御信号T1がハイレベルからローレベルに立ち下げられ、これを受けた電源回路80によって、音響機器の各部に対する駆動電流の供給が遮断される。
Finally, in the time
上記のシーケンスを採用することにより、D級パワーアンプの起動/停止動作に支障を来すことなく、ノイズの同相キャンセルを実現することが可能となる。 By adopting the above sequence, it becomes possible to realize common mode cancellation of noise without hindering the start / stop operation of the class D power amplifier.
次に、出力形式を切替可能な位相反転回路20の内部構成について詳細な説明を行う。
Next, the internal configuration of the
図3は、位相反転回路20の一構成例を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration example of the
図3に示すように、位相反転回路20は、オペアンプ21及び22と、抵抗23及び24と、定電流源25と、セレクタ26と、を有して成る。
As shown in FIG. 3, the
オペアンプ21の非反転入力端(+)は、入力増幅回路10の出力端(アナログ出力信号AOaの印加端)に接続されている。オペアンプ21の反転入力端(−)は、オペアンプ21の出力端に接続されている。オペアンプ22の非反転入力端(+)は、バイアス電圧BIASの印加端に接続されている。オペアンプ22の反転入力端(−)は、抵抗23を介して、入力増幅回路10の出力端に接続される一方、抵抗24を介して、オペアンプ22の出力端にも接続されている。オペアンプ21の出力端とオペアンプ22の出力端とは、互いに接続されており、その接続ノードは、アナログ出力信号AObの出力端として引き出されている。
The non-inverting input terminal (+) of the
定電流源25の一端は、電源端に接続されている。定電流源25の他端(定電流Iの出力端)は、セレクタ26の共通端に接続されている。セレクタ26の第1選択端(第1駆動電流I1の出力端)は、オペアンプ21の駆動電流入力端に接続されている。セレクタ26の第2選択端(第2駆動電流I2の出力端)は、オペアンプ22の駆動電流入力端に接続されている。セレクタ26の制御端は、制御信号T3の印加端に接続されている。
One end of the constant current source 25 is connected to the power supply end. The other end of the constant current source 25 (the output end of the constant current I) is connected to the common end of the
上記構成から成る位相反転回路20において、オペアンプ21は、アナログ出力信号AOaの位相を反転することなく出力する正転出力部として機能し、オペアンプ22、並びに、抵抗23及び24は、アナログ出力信号AOaの位相を反転して出力する反転出力部として機能する。
In the
また、定電流源25とセレクタ26は、制御信号T3に応じて、反転出力部の駆動電流I1と正転出力部の駆動電流I2とを相補的に増減する駆動電流供給部として機能する。
The constant current source 25 and the
図4は、駆動電流I1、I2の相関関係を示す図である。 FIG. 4 is a diagram showing the correlation between the drive currents I1 and I2.
図4を参照しながら、より具体的に述べると、セレクタ26は、制御信号T3がローレベルであるときには、第1駆動電流I1を定電流Iとし、第2駆動電流I2をゼロ値とするように、定電流源25で生成された定電流Iの分配を行う。このとき、位相反転回路20は、正転出力部のみが駆動されている状態、すなわち、その出力形式が正転出力とされている状態となる。
More specifically, referring to FIG. 4, when the control signal T3 is at a low level, the
上記の状態から、制御信号T3が徐々にハイレベルへと遷移されるに伴い、セレクタ26は、I1+I2=Iという関係を維持しつつ、第1駆動電流I1及び第2駆動電流I2の増減を行う。すなわち、位相反転回路20では、正転出力部の駆動が徐々に弱められ、反転出力部の駆動が徐々に強められる形となる。その結果、位相反転回路20の出力形式は、正転出力から徐々に反転出力に切り替えられる。
As the control signal T3 is gradually changed to the high level from the above state, the
その後、制御信号T3がハイレベルに至ると、セレクタ26は、第1駆動電流I1をゼロ値とし、第2駆動電流I2を定電流Iとするように、定電流源25で生成された定電流Iの分配を行う。従って、位相反転回路20は、反転出力部のみが駆動されている状態、すなわち、その出力形式が反転出力とされている状態となる。
Thereafter, when the control signal T3 reaches a high level, the
なお、制御信号T3がハイレベルからローレベルへと遷移される場合には、セレクタ26において、上記と逆の制御が行われることになる。
When the control signal T3 is transitioned from the high level to the low level, the
このように、上記構成から成る位相反転回路20であれば、極めて簡易な構成により、その正転出力/反転出力を緩やかに切り替えることが可能となる。
In this way, with the
なお、上記実施形態では、D級パワーアンプを備えた音響機器に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、BTL形式の増幅装置全般に広く適用することが可能である。 In the above-described embodiment, the configuration in which the present invention is applied to an acoustic device having a class D power amplifier has been described as an example. However, the application target of the present invention is not limited to this, and the present invention is not limited thereto. Can be widely applied to BTL-type amplifying devices in general.
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.
例えば、上記実施形態では、A/D変換回路30として、PWM変調回路を採用した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、ΔΣ変調器を用いたPDM[Pulse Density Modulation]変調回路など、その他の形式のA/D変換回路を採用しても構わない。
For example, in the above-described embodiment, the configuration using the PWM modulation circuit as the A /
また、図2で示した各信号の論理は、あくまで例示であって、同様の動作を実現し得る限り、その論理は逆であっても構わない。 The logic of each signal shown in FIG. 2 is merely an example, and the logic may be reversed as long as a similar operation can be realized.
本発明は、TV機器、デスクトップPC、AVレシーバ、カーオーディオなどの音響機器全般で使用されるBTL形式の増幅装置において、その起動時や停止時に生じるノイズを除去するために利用可能な技術である。 INDUSTRIAL APPLICABILITY The present invention is a technique that can be used to remove noise generated at the time of starting and stopping of a BTL-type amplifying device used in general audio equipment such as TV equipment, desktop PCs, AV receivers, and car audio. .
10 入力増幅回路(反転増幅回路)
11、12 抵抗
13 オペアンプ
20 位相反転回路
21、22 オペアンプ
23、24 抵抗
25 定電流源
26 セレクタ
30 アナログ/デジタル変換回路(PWM変調回路)
31a、31b 積分器
32 発振器
33a、33b 比較器
34a、34b デッドタイム生成部
40 駆動回路
41a、41b ドライバ
42a、42b 上側スイッチ(Pチャネル型電界効果トランジスタ)
43a、43b 下側スイッチ(Nチャネル型電界効果トランジスタ)
50 平滑回路
51a、51b コイル
52a、52b コンデンサ
60 第1ミュート回路
61a、61b ミュート部
70 第2ミュート回路
80 電源回路
90 時定数切替回路
91 キャパシタ
100 スピーカ
10 Input amplifier circuit (inverting amplifier circuit)
DESCRIPTION OF
31a,
43a, 43b Lower switch (N-channel field effect transistor)
50
Claims (6)
前記位相反転回路は、所定の制御信号に応じて、その正転出力/反転出力が切り替えられるものであり、前記増幅装置の起動時には、正転出力から緩やかに反転出力となるように、逆に、前記増幅装置の停止時には、反転出力から緩やかに正転出力となるように、その出力形式が切り替えられるものであり、
前記増幅装置は、さらに、第1、第2アナログ出力信号を各々第1、第2デジタル出力信号に変換するアナログ/デジタル変換回路と、第1、第2デジタル出力信号を各々電力増幅して第1、第2駆動信号を生成する駆動回路と、第1、第2駆動信号を各々平滑化して第1、第2平滑信号を生成する平滑回路と、を有して成り、前記アナログ入力信号をD級増幅するものであり、
前記増幅装置は、さらに、前記アナログ/デジタル変換回路の出力端に接続された第1ミュート回路と、前記入力増幅回路の出力端に接続された第2ミュート回路と、を有して成り、
前記増幅装置は、さらに、前記増幅装置の駆動可否を制御するためのシャットダウン信号に応じて、前記位相反転回路の出力切替制御、並びに、第1、第2ミュート回路のミュート制御を行う切替回路を有して成り、
前記切替回路は、前記増幅装置の起動時には、第1ミュート回路のミュートオフ、前記位相反転回路の正転/反転切替、並びに、第2ミュート回路のミュートオフを順次行い、逆に、前記増幅装置の停止時には、第2ミュート回路のミュートオン、前記位相反転回路の反転/正転切替、並びに、第1ミュート回路のミュートオンを順次行うものであり、
前記切替回路は、第2ミュート回路のミュートオン/ミュートオフを緩やかに切り替えることを特徴とする増幅装置。 A BTL comprising: an input amplifier circuit that amplifies an analog input signal to generate a first analog output signal; and a phase inverter circuit that inverts the phase of the first analog output signal to generate a second analog output signal. An amplification device of the form,
The phase inversion circuit is configured to switch its normal output / inverted output in accordance with a predetermined control signal. On the contrary, when starting up the amplifying device, the phase inversion circuit is reversed so that the normal output is gradually inverted. When the amplifying device is stopped, the output format is switched so that the normal output is gradually reversed from the inverted output ,
The amplifier further includes an analog / digital conversion circuit that converts the first and second analog output signals into first and second digital output signals, respectively, and power-amplifies the first and second digital output signals, respectively. 1. A driving circuit that generates a second driving signal, and a smoothing circuit that generates first and second smoothing signals by smoothing the first and second driving signals, respectively, Class D amplification,
The amplifying device further includes a first mute circuit connected to the output terminal of the analog / digital conversion circuit, and a second mute circuit connected to the output terminal of the input amplifier circuit,
The amplifying device further includes a switching circuit that performs output switching control of the phase inverting circuit and mute control of the first and second mute circuits in response to a shutdown signal for controlling whether or not the amplifying device can be driven. Comprising
The switching circuit sequentially performs mute off of the first mute circuit, forward / reverse switching of the phase inversion circuit, and mute off of the second mute circuit when the amplification device is activated, and conversely, the amplification device When the second mute circuit is stopped, the mute on of the second mute circuit, the inversion / forward rotation switching of the phase inversion circuit, and the mute on of the first mute circuit are sequentially performed.
The amplifying apparatus , wherein the switching circuit gently switches mute on / mute off of the second mute circuit .
第1、第2駆動信号と第1、第2アナログ出力信号との差分積分を行って第1、第2積分結果信号を生成する積分器と、 An integrator for performing differential integration between the first and second drive signals and the first and second analog output signals to generate first and second integration result signals;
所定周波数の三角波信号またはランプ波信号を生成する発振器と、 An oscillator that generates a triangular wave signal or a ramp wave signal of a predetermined frequency;
第1、第2積分結果信号と前記三角波信号または前記ランプ波信号とを比較して第1、第2比較信号を生成する比較器と、 A comparator that compares the first and second integration result signals with the triangular wave signal or the ramp wave signal to generate first and second comparison signals;
を含むことを特徴とする請求項3に記載の増幅装置。 The amplifying apparatus according to claim 3, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237435A JP5022840B2 (en) | 2007-09-13 | 2007-09-13 | Amplifying device and acoustic apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237435A JP5022840B2 (en) | 2007-09-13 | 2007-09-13 | Amplifying device and acoustic apparatus using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071562A JP2009071562A (en) | 2009-04-02 |
JP5022840B2 true JP5022840B2 (en) | 2012-09-12 |
Family
ID=40607373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007237435A Expired - Fee Related JP5022840B2 (en) | 2007-09-13 | 2007-09-13 | Amplifying device and acoustic apparatus using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5022840B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018113629A (en) * | 2017-01-13 | 2018-07-19 | オンキヨー株式会社 | Music playback device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0112411Y2 (en) * | 1980-09-22 | 1989-04-11 | ||
JP2843728B2 (en) * | 1992-12-25 | 1999-01-06 | 株式会社ケンウッド | Pulse width modulation amplifier circuit |
US5767740A (en) * | 1996-09-27 | 1998-06-16 | Harris Corporation | Switching amplifier closed loop dual comparator modulation technique |
JPH1197951A (en) * | 1997-09-17 | 1999-04-09 | Fujitsu Ltd | Output circuit |
JPH11346120A (en) * | 1998-03-31 | 1999-12-14 | Matsushita Electric Ind Co Ltd | High efficiency power amplifier |
JP2002354571A (en) * | 2001-05-08 | 2002-12-06 | Lg Electronics Inc | Voice muting circuit |
JP2003318656A (en) * | 2002-04-23 | 2003-11-07 | Sanyo Electric Co Ltd | Circuit for preventing shock sound |
JP4326933B2 (en) * | 2002-12-27 | 2009-09-09 | 株式会社ルネサステクノロジ | Digital amplifier |
JP4566566B2 (en) * | 2004-01-21 | 2010-10-20 | パナソニック株式会社 | Power amplifier |
-
2007
- 2007-09-13 JP JP2007237435A patent/JP5022840B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009071562A (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI435540B (en) | High perceived audio quality class d amplifier | |
EP2375566B1 (en) | Duplicate feedback network in class D amplifiers | |
WO2006132202A1 (en) | Audio signal amplifying circuit and electronic device using the same | |
TW200941930A (en) | Audio power amplifier | |
JPWO2011001591A1 (en) | Class D amplifier | |
JP2006222852A (en) | Digital amplifier | |
KR20070016728A (en) | Class D Amplifier | |
KR100604815B1 (en) | Signal generating apparatus and signal generating method | |
WO2008105592A1 (en) | Switching amplification driver for reducing starting noise and audio amplifier including the same | |
JP2010087811A (en) | Sound output apparatus | |
US8249274B2 (en) | Audio amplifier with timing circuit to power down bias control and amplifying circuits in sequence | |
JP2009060361A (en) | Class-d amplifier circuit | |
JP4795284B2 (en) | Low distortion class D amplifier | |
US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
JP5022840B2 (en) | Amplifying device and acoustic apparatus using the same | |
JP2010118761A (en) | Sound output device | |
JP5156321B2 (en) | Audio output device | |
JP4408912B2 (en) | Class D amplifier circuit | |
JP2004336765A (en) | Sound signal generating apparatus and sound signal generating method for reducing pop noise | |
JP2007116262A (en) | Digital amplifier | |
KR100770744B1 (en) | Method of preventing pop-up noise and digital amplifier including pop-up noise prevention circuit | |
JP2005109590A (en) | Switching amplifier circuit and class d amplifier for audio apparatus | |
US7501886B2 (en) | Low distortion class-D amplifier | |
KR100770747B1 (en) | Digital amplifier and method of reproducing sound | |
JP6405759B2 (en) | Signal processing apparatus and signal processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |