JP4352978B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4352978B2 JP4352978B2 JP2004123723A JP2004123723A JP4352978B2 JP 4352978 B2 JP4352978 B2 JP 4352978B2 JP 2004123723 A JP2004123723 A JP 2004123723A JP 2004123723 A JP2004123723 A JP 2004123723A JP 4352978 B2 JP4352978 B2 JP 4352978B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pmos
- gate
- semiconductor integrated
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
図3は、従来の半導体集積回路の回路図である。
制御回路910は、低電圧電源端子VDLからの低電圧(例えば5V)を入力して制御信号を生成する。
なお、出力端子OUTには、例えば、容量性の負荷(PDPの場合には、放電セル)が接続される。
図4は、定電流回路を有した従来の半導体集積回路の回路図である。
この回路では、低電圧部900bは、NMOS802のゲートを定電流により充電してオンさせる定電流回路930を有している。
前記第1のトランジスタが前記定電流により充電されオンして、前記出力端子の前記論理レベルがロウレベルに立ち下がる期間、前記バイアス電流の遮断開始を遅延させる遅延回路と、を有することを特徴とする半導体集積回路が提供される。
図1は、本発明の第1の実施の形態の半導体集積回路の回路図である。
この回路は、PMOS101、NMOS102及びレベルシフト回路103を有する高電圧部100と、制御回路210、定電流回路220、及びインバータ231、232からなる遅延回路230aを有する低電圧部200aとからなる。
また、定電流回路220は、PMOS221、222、223、224と、抵抗225、NMOS226、227を有している。PMOS221、222、223のソースは低電圧電源端子VDLと接続され、PMOS221のドレインは、抵抗225の一方の端子と接続されている。また、PMOS224は、PMOS222のドレインと、抵抗225の一方の端子との間に接続されている。PMOS223のドレインは、高電圧部100のNMOS102のゲートに接続されている。PMOS221のゲートには、制御回路210からの制御信号が入力される。また、PMOS222、223のゲートは、PMOS224のドレインと接続されている。PMOS224のゲートは、遅延回路230aを介して高電圧部100のNMOS102のゲートと接続されている。NMOS226のドレインには、抵抗225の他方の端子が接続され、ソースは基準電源端子GNDと接続されている。また、ゲートには、PMOS221のゲートに入力される制御信号と同じ信号が制御回路210から入力される。NMOS227のドレインは、高電圧部100のNMOS102のゲートに接続されている。ソースは基準電源端子GNDと接続されている。また、ゲートには、制御回路210からの制御信号が入力される。
以下、図1の半導体集積回路の動作を説明する。
以下、本発明の第2の実施の形態を説明する。
図1で示した本発明の第1の実施の形態の半導体集積回路と同一の構成要素について、同一符号として説明を省略する。
この回路において、試験端子TESTがHレベルのときは、NAND回路233の出力は高電圧部100のNMOS102のゲート電位によって決まり、第1の実施の形態の半導体集積回路の動作と同一の動作を行う。
なお、上記の説明では、高電圧部100においてPMOS101、NMOS102によるプッシュプル回路を構成しているとして説明したが、これに限定されず、上下ともNMOSであるトーテムポール構成としてもよい。また、NMOSまたはPMOSの代わりに、単位面積で多くの電流を流せる素子であるIGBT(Insulated Gate Bipolar Transistor)などのトランジスタを用いてもよい。
101、221、222、223、224 PMOS
102、226、227 NMOS
103 レベルシフト回路
200a 低電圧部
210 制御回路
220 定電流回路
225 抵抗
230a 遅延回路
231、232 インバータ
Claims (4)
- 出力端子と基準電圧電源端子との間に接続された第1のトランジスタと、前記第1のトランジスタのゲートを充電するための定電流を出力する定電流回路とを備えた半導体集積回路において、
前記出力端子の電位の論理レベルがロウレベルの際に、前記定電流回路のバイアス電流を遮断する第2のトランジスタと、
前記第1のトランジスタが前記定電流により充電されオンして、前記出力端子の前記論理レベルがロウレベルに立ち下がる期間、前記バイアス電流の遮断開始を遅延させる遅延回路と、
を有することを特徴とする半導体集積回路。 - 前記第2のトランジスタのゲートに、前記第1のトランジスタのゲートを、前記遅延回路を介して接続したことを特徴とする請求項1記載の半導体集積回路。
- 前記バイアス電流を測定するための信号を入力する試験端子を有し、前記バイアス電流の測定時には、前記試験端子に入力された信号に応じて、前記第2のトランジスタをオンすることを特徴する請求項1記載の半導体集積回路。
- 前記出力端子と高電圧を供給する高電圧電源端子との間に接続された第3のトランジスタを有することを特徴とする請求項1乃至3のいずれか一項に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123723A JP4352978B2 (ja) | 2004-04-20 | 2004-04-20 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123723A JP4352978B2 (ja) | 2004-04-20 | 2004-04-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311555A JP2005311555A (ja) | 2005-11-04 |
JP4352978B2 true JP4352978B2 (ja) | 2009-10-28 |
Family
ID=35439846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123723A Expired - Fee Related JP4352978B2 (ja) | 2004-04-20 | 2004-04-20 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4352978B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101816119B (zh) * | 2007-10-02 | 2013-04-03 | 三菱电机株式会社 | 栅极驱动电路 |
EP2800274B1 (en) | 2013-04-30 | 2017-09-13 | Nxp B.V. | Gate driver circuit |
-
2004
- 2004-04-20 JP JP2004123723A patent/JP4352978B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005311555A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4836694B2 (ja) | 電力供給制御装置 | |
US7508242B2 (en) | Driving circuit that eliminates effects of ambient temperature variations and increases driving capacity | |
JP4540610B2 (ja) | 半導体集積回路装置及びそれを用いた電源電圧監視システム | |
KR20070065453A (ko) | 입출력 단자 및 프로그래밍가능한 래치를 포함하는 회로,및 이를 이용하여 슬립 모드 동안 신호 상태 및 누설전류를 제어하는 방법 | |
US20090243667A1 (en) | Output driving device | |
US8362827B2 (en) | Semiconductor device including transistors that exercise control to reduce standby current | |
US6850100B2 (en) | Output buffer circuit | |
JP4352978B2 (ja) | 半導体集積回路 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
US20060066353A1 (en) | Output circuit with reduced gate voltage swings | |
US20020101223A1 (en) | Power-on reset circuit | |
JP2002271145A (ja) | 半導体集積回路装置 | |
US20070120577A1 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP2009282908A (ja) | レギュレータ | |
KR100656471B1 (ko) | 입력 버퍼 | |
JP4017250B2 (ja) | 安定したデータラッチ動作のためのsram及びその駆動方法 | |
JP6852778B2 (ja) | 負荷駆動回路 | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
JP4884942B2 (ja) | 発振回路 | |
JP2010232848A (ja) | 半導体メモリの内部電源のスタートアップ回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2005086546A (ja) | レベルシフタ回路 | |
KR20070003038A (ko) | 반도체 장치의 초기화신호 발생회로 | |
JPH10199261A (ja) | パワーアップ信号発生回路 | |
JP3159182B2 (ja) | 半導体装置の出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |