JP4349790B2 - 自動レイアウト方法、プログラムおよび記録媒体 - Google Patents
自動レイアウト方法、プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP4349790B2 JP4349790B2 JP2002329756A JP2002329756A JP4349790B2 JP 4349790 B2 JP4349790 B2 JP 4349790B2 JP 2002329756 A JP2002329756 A JP 2002329756A JP 2002329756 A JP2002329756 A JP 2002329756A JP 4349790 B2 JP4349790 B2 JP 4349790B2
- Authority
- JP
- Japan
- Prior art keywords
- outer frame
- unit cells
- circuit
- shape
- created
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は自動レイアウト方法に関し、特にＬＳＩ回路（Large Scale Integrated Circuit）の設計時にＬＳＩ内部に形成される回路や配線などを自動配置配線する自動レイアウト方法に関する。
【０００２】
【従来の技術】
近年のＬＳＩの大規模化に伴い、回路情報（ネットリスト）をレイアウトする際に、自動配置配線ツールを使用することが多くなっている。ネットリストには、端子情報のほか、通常はインバータ、ＮＡＮＤ、ＮＯＲなどの基本的な論理回路を指すユニットセル、およびこのようなユニットセルの接続情報などが含まれている。
【０００３】
ＬＳＩを自動レイアウトする場合には、まず、このネットリストに記述されているユニットセルを自動配置し、次いで、ユニットセル間をネットリストに従って自動配線する、という手順になる。（例えば、特許文献１参照。）。
【０００４】
アナログ回路・デジタル回路混載ＬＳＩをこのような手順で行おうとする場合には、アナログ回路がどのような構成でも、このアナログ回路を１個の大きなユニットセルとして扱い、自動配置配線させることが多い。これは、一般的にアナログモジュール間結線を自動配線に任せると、要求特性が満足されない場合が多いためである。その原因としては、第１に、自動配線が最小線幅で配線されるため、太い線幅では配線できない点が挙げられる。そして、第２に、特定の結線についての寄生抵抗、容量を減らすために配線の優先度をつけることができない点が挙げられる。
【０００５】
【特許文献１】
特開平７−０８５１１４号公報（段落番号[０００５]〜[００８]，図１２）
【０００６】
【発明が解決しようとする課題】
しかし、ネットリストに基づいてユニットセルを自動配置配線する場合には、以下に示すような問題点があった。
【０００７】
図６は自動配置配線でのユニットセルの表現方法を説明する図である。
自動配置配線において、ユニットセルは、自動配置する際の計算量を減らすために、四角形の対角２点１０１，１０２の座標で表現される。一般的には、この図６に示した方法でユニットセルを表現すれば問題はない。しかし、アナログ回路を含む大きなユニットセルを表現するときには、例えば次のような問題が生じる場合がある。
【０００８】
図７は自動配置配線でアナログ回路を含むユニットセルを表現する場合の従来の表現方法を説明する図である。
例えば、アナログ回路が、結線済みの大きさの異なる２つのアナログマクロ２０１，２０２で構成されている場合を想定する。これらのアナログマクロ２０１，２０２を１つのユニットセル２０３にまとめると、このユニットセル２０３は、対角２点の座標で特定される１つの長方形で表現されるため、何も配置されていない未使用領域２０４が発生する。
【０００９】
このような状況は、上記のように、ユニットセルを四角形でしか表現することができないので、回避することができない。しかし、このような未使用領域２０４には他のユニットセルを配置することができなくなるため、未使用領域２０４の存在は、ＬＳＩのチップサイズの小型化を妨げる原因となる。
【００１０】
本発明はこのような点に鑑みてなされたものであり、自動レイアウト処理に伴う計算量を大きく増加させることなく、ＬＳＩチップ上の未使用領域を減らすことのできる自動レイアウト方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、前記外枠に内接する複数の擬似ユニットセルを連結して作成し、前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、対角２点の座標で表された四角形の前記擬似ユニットセルを連結して作成する自動レイアウト方法が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
ＬＳＩ設計における自動レイアウト処理は、コンピュータによってその処理が実行される。自動レイアウト処理を実行するプログラムは、例えばコンピュータが有する記憶装置に格納され、コンピュータはその記憶装置からプログラムを読み出し、このプログラムに従った処理を実行する。
【００１４】
また、このコンピュータは、ネットリストを例えば自己の記憶装置に記憶しておけるようになっている。すなわち、端子情報や、あらかじめ用意された複数のユニットセルおよびその接続情報などを記憶しておけるようになっている。
【００１５】
このようなコンピュータを用いた自動レイアウト処理について、まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る自動レイアウト方法を説明するための図である。
【００１６】
この第１の実施の形態では、図中破線で示すように、アナログ回路が、大きさの異なる２つのアナログマクロ１０ａ，１０ｂで構成されている場合について述べる。ここで、アナログマクロ１０ａ，１０ｂ同士は、図示しないが、既に結線された状態になっており、また、各アナログマクロ１０ａ，１０ｂには、それぞれその縁部あるいは内側に、配線用の端子が形成されるものとする。
【００１７】
自動レイアウト処理においては、まず、このように全体として四角形（長方形または正方形）ではない多角形のアナログ回路に対し、その周囲を取り囲む外枠１１が作成される。この外枠１１は、アナログマクロ１０ａ，１０ｂ間の図示しない配線、およびアナログマクロ１０ａ，１０ｂ間並びにアナログマクロ１０ａ，１０ｂ縁部の端子がすべて外枠１１内に含まれるように作成される。さらに、外枠１１は、その各辺Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６が直線であって各頂点Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６の角度がそれぞれ９０度（°）になるように作成される。
【００１８】
そして、この外枠１１に、連結した複数の擬似ユニットセル１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆが内接して作成される。擬似ユニットセル１２ａ〜１２ｆは、ここでは、長方形でかつ外枠１１の各辺Ｌ１〜Ｌ６に沿って作成される。擬似ユニットセル１２ａ〜１２ｆは、順に連結して作成され、外枠１１内に、擬似ユニットセル１２ａ〜１２ｆの閉回路が形成されるようになる。これら長方形の各擬似ユニットセル１２ａ〜１２ｆは、従来同様、その形状が、それぞれ対角２点の座標で表現される。
【００１９】
そして、アナログマクロ１０ａ，１０ｂで構成されているアナログ回路は、擬似ユニットセル１２ａ〜１２ｆの集合で表現された１つのユニットセルとして扱われ、このユニットセルについて端子情報が作成される。以後の全体回路のレイアウト情報の作成や自動配置配線の際には、このユニットセルの表現データ、すなわち擬似ユニットセル１２ａ〜１２ｆの対角２点の座標の集合が用いられるようになる。その際、各擬似ユニットセル１２ａ〜１２ｆ内の領域および連結して形成された閉回路の内部領域が、このユニットセルの配置スペースとなる。
【００２０】
このように、全体として四角形でない多角形のアナログ回路を、その形状に応じた複数の擬似ユニットセル１２ａ〜１２ｆの集合で表現することにより、未使用領域の発生を抑えて自動レイアウトすることが可能になる。ここで、アナログ回路の形状を表現する場合においては、各擬似ユニットセル１２ａ〜１２ｆについて四角形の対角２点の座標で表現するという制約は従来と変わりがなく、さらに、元のネットリストの内容は変更しないので、データの増加を抑えた自動レイアウト処理が可能である。
【００２１】
このような自動レイアウト処理の流れについて説明する。
図２は第１の実施の形態に係る自動レイアウト処理の流れ図である。
まず、ネットリストから、図１に示した結線済みのアナログマクロ１０ａ，１０ｂからなるアナログ回路のように、従来の方法では未使用領域が発生してしまうようなアナログ回路を抽出する（ステップＳ１）。
【００２２】
ステップＳ１における抽出後、アナログ回路の外側に、その周囲を取り囲む外枠１１を作成する（ステップＳ２）。この外枠１１は、前述のように、アナログマクロ１０ａ，１０ｂ間の配線および端子がすべて外枠１１内部に含まれるように、かつ、外枠１１の各辺Ｌ１〜Ｌ６が直線で各頂点Ｐ１〜Ｐ６の角度が９０度になるように、作成する。
【００２３】
次いで、外枠１１の内側に、各辺Ｌ１〜Ｌ６に沿って各擬似ユニットセル１２ａ〜１２ｆを作成する（ステップＳ３）。各擬似ユニットセル１２ａ〜１２ｆの形状は長方形で、その対角２点の座標で表現される。各擬似ユニットセル１２ａ〜１２ｆは、外枠１１の各頂点Ｐ１〜Ｐ６のうち１つを起点として、例えばそこから反時計回りに、各辺Ｌ１〜Ｌ６に沿って順に作成していく。その際、擬似ユニットセル１２ａ〜１２ｆは、隙間なく、連結して作成する。
【００２４】
例えば、図１では、外枠１１の頂点Ｐ１を起点とし、まず、辺Ｌ１に沿った長方形であって辺Ｌ２上に対角の点Ｑ１が存在する擬似ユニットセル１２ａを作成する。次いで、辺Ｌ２に沿った長方形であって点Ｑ１の対角の点Ｑ２が辺Ｌ３上に存在する擬似ユニットセル１２ｂ、点Ｑ２の対角の点Ｑ３が辺Ｌ４上にある擬似ユニットセル１２ｃを作成する。さらに、点Ｑ３の対角の点Ｑ４が辺Ｌ５の延長線上にある擬似ユニットセル１２ｄ、点Ｑ４の対角の点Ｑ５が辺Ｌ６上にある擬似ユニットセル１２ｅ、点Ｑ５の対角の点Ｑ６が擬似ユニットセル１２ａ上にある擬似ユニットセル１２ｆを作成する。
【００２５】
擬似ユニットセル１２ａ〜１２ｆの作成後は、このアナログマクロ１０ａ，１０ｂで構成されているアナログ回路を、擬似ユニットセル１２ａ〜１２ｆの集合で表現された１つのユニットセルとして扱う（ステップＳ４）。そして、これにより、アナログ回路の形状を、各擬似ユニットセル１２ａ〜１２ｆの長方形の対角２点の座標によって表現する。ただし、このアナログ回路の形状の表現データは、長方形の対角２点の座標の集合であって、多角形の外枠１１の各頂点の座標によってその形状を表現するものではない。
【００２６】
次いで、ネットリストの端子情報に記述してある端子だけを、１つのユニットセルとして扱われることとなるこのユニットセルの端子として設定し（ステップＳ５）、このユニットセルと他のユニットセルとの間の自動配線ができるようにする。
【００２７】
その他の同様なアナログ回路についても、必要に応じてステップＳ１からステップＳ５の処理を行い、そのアナログ回路を擬似ユニットセルの集合で表現された１つのユニットセルとして扱うようにする。また、デジタル回路についても、必要に応じて本自動レイアウト処理を行うようにしてもよい。
【００２８】
以降は、ネットリストを用い、このように擬似ユニットセル１２ａ〜１２ｆの座標の集合によって表現されたアナログ回路の表現データと共に、すべてのユニットセルの表現データを用いてユニットセルを配置して全体回路のシミュレーションを行い、レイアウト情報を作成する（ステップＳ６）。そして、このレイアウト情報に基づき、自動配置配線を行う（ステップＳ７）。
【００２９】
上記の自動レイアウト方法によれば、アナログ回路が、大きさの異なる２つのアナログマクロ１０ａ，１０ｂから構成されている場合であっても、未使用領域の発生を抑えることができる。さらに、アナログ回路の形状を、擬似ユニットセル１２ａ〜１２ｆの長方形の対角２点の座標の集合で表現するため、自動配置のために必要となるデータ量が著しく増大することがない。
【００３０】
次に、第２の実施の形態について説明する。
図３は第２の実施の形態に係る自動レイアウト方法を説明するための図である。なお、図３では、図１に示した要素と同一要素については同一符号を付し、説明の詳細は省略する。
【００３１】
第２の実施の形態では、第１の実施の形態と同様、大きさの異なる２つのアナログマクロ１０ａ，１０ｂからなるアナログ回路について述べ、縁部などに端子が形成されたアナログマクロ１０ａ，１０ｂ間は既に結線済みとする。
【００３２】
第２の実施の形態では、このようなアナログ回路について、まず、外枠１１が作成され、この外枠１１に内接して、２つの擬似ユニットセル２０ａ，２０ｂが、隙間なく、連結して作成される。擬似ユニットセル２０ａは主にアナログマクロ１０ａ部分に作成され、擬似ユニットセル２０ｂは主にアナログマクロ１０ｂ部分に作成されている。
【００３３】
そして、アナログマクロ１０ａ，１０ｂで構成されているアナログ回路は、これらの擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱われ、このユニットセルについて端子情報が作成される。このアナログ回路の形状は、擬似ユニットセル２０ａ，２０ｂの対角２点の座標の集合で表現される。
【００３４】
この第２の実施の形態における自動レイアウト処理の流れについて説明する。
図４は第２の実施の形態に係る自動レイアウト処理の流れ図である。
まず、ネットリストから、結線済みの２つのアナログマクロ１０ａ，１０ｂで構成されたアナログ回路を抽出し（ステップＳ１０）、このアナログ回路に外枠１１を作成する（ステップＳ１１）。次いで、この外枠１１に内接する２つの擬似ユニットセル２０ａ，２０ｂを作成する（ステップＳ１２）。この擬似ユニットセル２０ａ，２０ｂは、それぞれ四角形の対角２点の座標で表現し、また、互いに隙間なく、連結して作成する。
【００３５】
擬似ユニットセル２０ａ，２０ｂの作成後は、このアナログマクロ１０ａ，１０ｂで構成されているアナログ回路を、擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱う（ステップＳ１３）。ただし、このユニットセルの形状の表現データが、四角形の対角２点の座標の集合であるのは第１の実施の形態と同じである。
【００３６】
次いで、ネットリストの端子情報に記述してある端子だけを、１つのユニットセルとして扱われるこのユニットセルの端子として設定する（ステップＳ１４）。最後に、このユニットセルと共に、ネットリストを用いてすべてのユニットセルについてのレイアウト情報を作成し（ステップＳ１５）、そのレイアウト情報に基づいて自動配置配線を行う（ステップＳ１６）。
【００３７】
この第２の実施の形態に示した自動レイアウト方法によっても、未使用領域の発生を防ぐことができる。さらに、このユニットセルの形状を、２つの擬似ユニットセル２０ａ，２０ｂの座標の集合で表現するため、その形状の表現データ量をより少なくすることができる。
【００３８】
また、もともと四角形以外の多角形であるアナログマクロの自動レイアウトも同様に行うことができる。
図５はもともと四角形でないアナログマクロについての自動レイアウト方法を説明するための図である。なお、図５では、図３に示した要素と同一要素については同一符号を付し、説明の詳細は省略する。
【００３９】
この図５の例の場合には、縁部などに端子が形成された１つのアナログマクロ３０を取り囲む外枠１１が作成され、この外枠１１に内接して、２つの擬似ユニットセル２０ａ，２０ｂが、隙間なく、連結して作成される。そして、アナログマクロ３０は、擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱われ、その形状は、擬似ユニットセル２０ａ，２０ｂの対角２点の座標の集合で表現される。
【００４０】
この場合、自動レイアウト処理の流れは、図４に示した流れと同様である。すなわち、まず、ネットリストからアナログマクロ３０を抽出し（ステップＳ１０）、外枠１１を作成する（ステップＳ１１）。次いで、外枠１１に内接する２つの擬似ユニットセル２０ａ，２０ｂを作成し（ステップＳ１２）、アナログマクロ３０を、擬似ユニットセル２０ａ，２０ｂの集合で表現される１つのユニットセルとして扱う（ステップＳ１３）。その後は、このユニットセルについて端子を設定し（ステップＳ１４）、レイアウト情報を作成する（ステップＳ１５）。そして、そのレイアウト情報に基づいて自動配置配線を行う（ステップＳ１６）。
【００４１】
このように、もともと四角形以外の多角形であるアナログマクロ３０についても、未使用領域の発生を抑えるとともに、データ量の増加を抑えることができる。
【００４２】
以上説明したように、アナログ回路を、その外枠に内接する複数の連結した擬似ユニットセルの集合で表現される１つのユニットセルとして扱い、その形状を各擬似ユニットセルの座標の集合によって表現し、レイアウト情報の作成や自動配置配線を行う。これにより、未使用領域の発生を抑えることができるので、ＬＳＩのチップサイズの小型化が図られるようになる。
【００４３】
さらに、擬似ユニットセルの作成においては、四角形の対角２点の座標で表すという従来の制約を変更しない。そのため、未使用領域の発生を抑制するようなアナログ回路の形状を表現するにあたり、データ量が著しく増加することがなく、自動レイアウトに要する計算量の増大が抑えられる。
【００４４】
なお、本発明の自動レイアウト方法が適用可能な回路の形状は、勿論、上記アナログ回路のような略Ｌ字形状のものに限定されるものではなく、回路を構成するマクロの数も上記の例に限定されるものではない。この自動レイアウト方法は、略凹形状や略Ｓ字形状など、種々の形状の回路に対して適用可能であり、外枠およびこれに内接する擬似ユニットセルを作成して、上記の第１，第２の実施の形態と同様に自動レイアウトが可能である。
【００４５】
また、擬似ユニットセルの作成においては、複数の連結した擬似ユニットセルをタイル状に配置することによって外枠内を埋めるようにすることもできる。
また、前述したように、上記の自動レイアウト処理は、コンピュータによって実現される。その場合、その処理に応じたプログラムをコンピュータで実行することで、その処理がコンピュータ上で実現される。このようなプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記録装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ(Digital Versatile Disc)、ＤＶＤ−ＲＡＭ(Random Access Memory)、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)、ＣＤ−Ｒ(Recordable)／ＲＷ(ReWritable)などがある。光磁気記録媒体には、ＭＯ(Magneto-Optical disk)などがある。
【００４６】
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００４７】
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００４８】
【発明の効果】
以上説明したように本発明では、回路の形状に応じた形状で外枠を作成し、この外枠に内接する複数の擬似ユニットセルを連結して作成し、その回路を、擬似ユニットセルの集合で表現される１つのユニットセルとして扱う。これにより、自動レイアウトにおける未使用領域の発生を抑えることができ、ＬＳＩチップサイズの小型化を図ることができる。
【００４９】
さらに、回路の形状を、各擬似ユニットセルを長方形の対角２点の座標で表すことで表現するので、データ量の著しい増加、それに伴う計算量の増大を抑えることができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る自動レイアウト方法を説明するための図である。
【図２】第１の実施の形態に係る自動レイアウト処理の流れ図である。
【図３】第２の実施の形態に係る自動レイアウト方法を説明するための図である。
【図４】第２の実施の形態に係る自動レイアウト処理の流れ図である。
【図５】もともと四角形でないアナログマクロについての自動レイアウト方法を説明するための図である。
【図６】自動配置配線でのユニットセルの表現方法を説明する図である。
【図７】自動配置配線でアナログ回路を含むユニットセルを表現する場合の従来の表現方法を説明する図である。
【符号の説明】
１０ａ，１０ｂ，３０ アナログマクロ
１１ 外枠
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，２０ａ，２０ｂ 擬似ユニットセル
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６ 辺
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６ 頂点
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６ 点
【発明の属する技術分野】
本発明は自動レイアウト方法に関し、特にＬＳＩ回路（Large Scale Integrated Circuit）の設計時にＬＳＩ内部に形成される回路や配線などを自動配置配線する自動レイアウト方法に関する。
【０００２】
【従来の技術】
近年のＬＳＩの大規模化に伴い、回路情報（ネットリスト）をレイアウトする際に、自動配置配線ツールを使用することが多くなっている。ネットリストには、端子情報のほか、通常はインバータ、ＮＡＮＤ、ＮＯＲなどの基本的な論理回路を指すユニットセル、およびこのようなユニットセルの接続情報などが含まれている。
【０００３】
ＬＳＩを自動レイアウトする場合には、まず、このネットリストに記述されているユニットセルを自動配置し、次いで、ユニットセル間をネットリストに従って自動配線する、という手順になる。（例えば、特許文献１参照。）。
【０００４】
アナログ回路・デジタル回路混載ＬＳＩをこのような手順で行おうとする場合には、アナログ回路がどのような構成でも、このアナログ回路を１個の大きなユニットセルとして扱い、自動配置配線させることが多い。これは、一般的にアナログモジュール間結線を自動配線に任せると、要求特性が満足されない場合が多いためである。その原因としては、第１に、自動配線が最小線幅で配線されるため、太い線幅では配線できない点が挙げられる。そして、第２に、特定の結線についての寄生抵抗、容量を減らすために配線の優先度をつけることができない点が挙げられる。
【０００５】
【特許文献１】
特開平７−０８５１１４号公報（段落番号[０００５]〜[００８]，図１２）
【０００６】
【発明が解決しようとする課題】
しかし、ネットリストに基づいてユニットセルを自動配置配線する場合には、以下に示すような問題点があった。
【０００７】
図６は自動配置配線でのユニットセルの表現方法を説明する図である。
自動配置配線において、ユニットセルは、自動配置する際の計算量を減らすために、四角形の対角２点１０１，１０２の座標で表現される。一般的には、この図６に示した方法でユニットセルを表現すれば問題はない。しかし、アナログ回路を含む大きなユニットセルを表現するときには、例えば次のような問題が生じる場合がある。
【０００８】
図７は自動配置配線でアナログ回路を含むユニットセルを表現する場合の従来の表現方法を説明する図である。
例えば、アナログ回路が、結線済みの大きさの異なる２つのアナログマクロ２０１，２０２で構成されている場合を想定する。これらのアナログマクロ２０１，２０２を１つのユニットセル２０３にまとめると、このユニットセル２０３は、対角２点の座標で特定される１つの長方形で表現されるため、何も配置されていない未使用領域２０４が発生する。
【０００９】
このような状況は、上記のように、ユニットセルを四角形でしか表現することができないので、回避することができない。しかし、このような未使用領域２０４には他のユニットセルを配置することができなくなるため、未使用領域２０４の存在は、ＬＳＩのチップサイズの小型化を妨げる原因となる。
【００１０】
本発明はこのような点に鑑みてなされたものであり、自動レイアウト処理に伴う計算量を大きく増加させることなく、ＬＳＩチップ上の未使用領域を減らすことのできる自動レイアウト方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、前記外枠に内接する複数の擬似ユニットセルを連結して作成し、前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、対角２点の座標で表された四角形の前記擬似ユニットセルを連結して作成する自動レイアウト方法が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
ＬＳＩ設計における自動レイアウト処理は、コンピュータによってその処理が実行される。自動レイアウト処理を実行するプログラムは、例えばコンピュータが有する記憶装置に格納され、コンピュータはその記憶装置からプログラムを読み出し、このプログラムに従った処理を実行する。
【００１４】
また、このコンピュータは、ネットリストを例えば自己の記憶装置に記憶しておけるようになっている。すなわち、端子情報や、あらかじめ用意された複数のユニットセルおよびその接続情報などを記憶しておけるようになっている。
【００１５】
このようなコンピュータを用いた自動レイアウト処理について、まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る自動レイアウト方法を説明するための図である。
【００１６】
この第１の実施の形態では、図中破線で示すように、アナログ回路が、大きさの異なる２つのアナログマクロ１０ａ，１０ｂで構成されている場合について述べる。ここで、アナログマクロ１０ａ，１０ｂ同士は、図示しないが、既に結線された状態になっており、また、各アナログマクロ１０ａ，１０ｂには、それぞれその縁部あるいは内側に、配線用の端子が形成されるものとする。
【００１７】
自動レイアウト処理においては、まず、このように全体として四角形（長方形または正方形）ではない多角形のアナログ回路に対し、その周囲を取り囲む外枠１１が作成される。この外枠１１は、アナログマクロ１０ａ，１０ｂ間の図示しない配線、およびアナログマクロ１０ａ，１０ｂ間並びにアナログマクロ１０ａ，１０ｂ縁部の端子がすべて外枠１１内に含まれるように作成される。さらに、外枠１１は、その各辺Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６が直線であって各頂点Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６の角度がそれぞれ９０度（°）になるように作成される。
【００１８】
そして、この外枠１１に、連結した複数の擬似ユニットセル１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆが内接して作成される。擬似ユニットセル１２ａ〜１２ｆは、ここでは、長方形でかつ外枠１１の各辺Ｌ１〜Ｌ６に沿って作成される。擬似ユニットセル１２ａ〜１２ｆは、順に連結して作成され、外枠１１内に、擬似ユニットセル１２ａ〜１２ｆの閉回路が形成されるようになる。これら長方形の各擬似ユニットセル１２ａ〜１２ｆは、従来同様、その形状が、それぞれ対角２点の座標で表現される。
【００１９】
そして、アナログマクロ１０ａ，１０ｂで構成されているアナログ回路は、擬似ユニットセル１２ａ〜１２ｆの集合で表現された１つのユニットセルとして扱われ、このユニットセルについて端子情報が作成される。以後の全体回路のレイアウト情報の作成や自動配置配線の際には、このユニットセルの表現データ、すなわち擬似ユニットセル１２ａ〜１２ｆの対角２点の座標の集合が用いられるようになる。その際、各擬似ユニットセル１２ａ〜１２ｆ内の領域および連結して形成された閉回路の内部領域が、このユニットセルの配置スペースとなる。
【００２０】
このように、全体として四角形でない多角形のアナログ回路を、その形状に応じた複数の擬似ユニットセル１２ａ〜１２ｆの集合で表現することにより、未使用領域の発生を抑えて自動レイアウトすることが可能になる。ここで、アナログ回路の形状を表現する場合においては、各擬似ユニットセル１２ａ〜１２ｆについて四角形の対角２点の座標で表現するという制約は従来と変わりがなく、さらに、元のネットリストの内容は変更しないので、データの増加を抑えた自動レイアウト処理が可能である。
【００２１】
このような自動レイアウト処理の流れについて説明する。
図２は第１の実施の形態に係る自動レイアウト処理の流れ図である。
まず、ネットリストから、図１に示した結線済みのアナログマクロ１０ａ，１０ｂからなるアナログ回路のように、従来の方法では未使用領域が発生してしまうようなアナログ回路を抽出する（ステップＳ１）。
【００２２】
ステップＳ１における抽出後、アナログ回路の外側に、その周囲を取り囲む外枠１１を作成する（ステップＳ２）。この外枠１１は、前述のように、アナログマクロ１０ａ，１０ｂ間の配線および端子がすべて外枠１１内部に含まれるように、かつ、外枠１１の各辺Ｌ１〜Ｌ６が直線で各頂点Ｐ１〜Ｐ６の角度が９０度になるように、作成する。
【００２３】
次いで、外枠１１の内側に、各辺Ｌ１〜Ｌ６に沿って各擬似ユニットセル１２ａ〜１２ｆを作成する（ステップＳ３）。各擬似ユニットセル１２ａ〜１２ｆの形状は長方形で、その対角２点の座標で表現される。各擬似ユニットセル１２ａ〜１２ｆは、外枠１１の各頂点Ｐ１〜Ｐ６のうち１つを起点として、例えばそこから反時計回りに、各辺Ｌ１〜Ｌ６に沿って順に作成していく。その際、擬似ユニットセル１２ａ〜１２ｆは、隙間なく、連結して作成する。
【００２４】
例えば、図１では、外枠１１の頂点Ｐ１を起点とし、まず、辺Ｌ１に沿った長方形であって辺Ｌ２上に対角の点Ｑ１が存在する擬似ユニットセル１２ａを作成する。次いで、辺Ｌ２に沿った長方形であって点Ｑ１の対角の点Ｑ２が辺Ｌ３上に存在する擬似ユニットセル１２ｂ、点Ｑ２の対角の点Ｑ３が辺Ｌ４上にある擬似ユニットセル１２ｃを作成する。さらに、点Ｑ３の対角の点Ｑ４が辺Ｌ５の延長線上にある擬似ユニットセル１２ｄ、点Ｑ４の対角の点Ｑ５が辺Ｌ６上にある擬似ユニットセル１２ｅ、点Ｑ５の対角の点Ｑ６が擬似ユニットセル１２ａ上にある擬似ユニットセル１２ｆを作成する。
【００２５】
擬似ユニットセル１２ａ〜１２ｆの作成後は、このアナログマクロ１０ａ，１０ｂで構成されているアナログ回路を、擬似ユニットセル１２ａ〜１２ｆの集合で表現された１つのユニットセルとして扱う（ステップＳ４）。そして、これにより、アナログ回路の形状を、各擬似ユニットセル１２ａ〜１２ｆの長方形の対角２点の座標によって表現する。ただし、このアナログ回路の形状の表現データは、長方形の対角２点の座標の集合であって、多角形の外枠１１の各頂点の座標によってその形状を表現するものではない。
【００２６】
次いで、ネットリストの端子情報に記述してある端子だけを、１つのユニットセルとして扱われることとなるこのユニットセルの端子として設定し（ステップＳ５）、このユニットセルと他のユニットセルとの間の自動配線ができるようにする。
【００２７】
その他の同様なアナログ回路についても、必要に応じてステップＳ１からステップＳ５の処理を行い、そのアナログ回路を擬似ユニットセルの集合で表現された１つのユニットセルとして扱うようにする。また、デジタル回路についても、必要に応じて本自動レイアウト処理を行うようにしてもよい。
【００２８】
以降は、ネットリストを用い、このように擬似ユニットセル１２ａ〜１２ｆの座標の集合によって表現されたアナログ回路の表現データと共に、すべてのユニットセルの表現データを用いてユニットセルを配置して全体回路のシミュレーションを行い、レイアウト情報を作成する（ステップＳ６）。そして、このレイアウト情報に基づき、自動配置配線を行う（ステップＳ７）。
【００２９】
上記の自動レイアウト方法によれば、アナログ回路が、大きさの異なる２つのアナログマクロ１０ａ，１０ｂから構成されている場合であっても、未使用領域の発生を抑えることができる。さらに、アナログ回路の形状を、擬似ユニットセル１２ａ〜１２ｆの長方形の対角２点の座標の集合で表現するため、自動配置のために必要となるデータ量が著しく増大することがない。
【００３０】
次に、第２の実施の形態について説明する。
図３は第２の実施の形態に係る自動レイアウト方法を説明するための図である。なお、図３では、図１に示した要素と同一要素については同一符号を付し、説明の詳細は省略する。
【００３１】
第２の実施の形態では、第１の実施の形態と同様、大きさの異なる２つのアナログマクロ１０ａ，１０ｂからなるアナログ回路について述べ、縁部などに端子が形成されたアナログマクロ１０ａ，１０ｂ間は既に結線済みとする。
【００３２】
第２の実施の形態では、このようなアナログ回路について、まず、外枠１１が作成され、この外枠１１に内接して、２つの擬似ユニットセル２０ａ，２０ｂが、隙間なく、連結して作成される。擬似ユニットセル２０ａは主にアナログマクロ１０ａ部分に作成され、擬似ユニットセル２０ｂは主にアナログマクロ１０ｂ部分に作成されている。
【００３３】
そして、アナログマクロ１０ａ，１０ｂで構成されているアナログ回路は、これらの擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱われ、このユニットセルについて端子情報が作成される。このアナログ回路の形状は、擬似ユニットセル２０ａ，２０ｂの対角２点の座標の集合で表現される。
【００３４】
この第２の実施の形態における自動レイアウト処理の流れについて説明する。
図４は第２の実施の形態に係る自動レイアウト処理の流れ図である。
まず、ネットリストから、結線済みの２つのアナログマクロ１０ａ，１０ｂで構成されたアナログ回路を抽出し（ステップＳ１０）、このアナログ回路に外枠１１を作成する（ステップＳ１１）。次いで、この外枠１１に内接する２つの擬似ユニットセル２０ａ，２０ｂを作成する（ステップＳ１２）。この擬似ユニットセル２０ａ，２０ｂは、それぞれ四角形の対角２点の座標で表現し、また、互いに隙間なく、連結して作成する。
【００３５】
擬似ユニットセル２０ａ，２０ｂの作成後は、このアナログマクロ１０ａ，１０ｂで構成されているアナログ回路を、擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱う（ステップＳ１３）。ただし、このユニットセルの形状の表現データが、四角形の対角２点の座標の集合であるのは第１の実施の形態と同じである。
【００３６】
次いで、ネットリストの端子情報に記述してある端子だけを、１つのユニットセルとして扱われるこのユニットセルの端子として設定する（ステップＳ１４）。最後に、このユニットセルと共に、ネットリストを用いてすべてのユニットセルについてのレイアウト情報を作成し（ステップＳ１５）、そのレイアウト情報に基づいて自動配置配線を行う（ステップＳ１６）。
【００３７】
この第２の実施の形態に示した自動レイアウト方法によっても、未使用領域の発生を防ぐことができる。さらに、このユニットセルの形状を、２つの擬似ユニットセル２０ａ，２０ｂの座標の集合で表現するため、その形状の表現データ量をより少なくすることができる。
【００３８】
また、もともと四角形以外の多角形であるアナログマクロの自動レイアウトも同様に行うことができる。
図５はもともと四角形でないアナログマクロについての自動レイアウト方法を説明するための図である。なお、図５では、図３に示した要素と同一要素については同一符号を付し、説明の詳細は省略する。
【００３９】
この図５の例の場合には、縁部などに端子が形成された１つのアナログマクロ３０を取り囲む外枠１１が作成され、この外枠１１に内接して、２つの擬似ユニットセル２０ａ，２０ｂが、隙間なく、連結して作成される。そして、アナログマクロ３０は、擬似ユニットセル２０ａ，２０ｂの集合で表現された１つのユニットセルとして扱われ、その形状は、擬似ユニットセル２０ａ，２０ｂの対角２点の座標の集合で表現される。
【００４０】
この場合、自動レイアウト処理の流れは、図４に示した流れと同様である。すなわち、まず、ネットリストからアナログマクロ３０を抽出し（ステップＳ１０）、外枠１１を作成する（ステップＳ１１）。次いで、外枠１１に内接する２つの擬似ユニットセル２０ａ，２０ｂを作成し（ステップＳ１２）、アナログマクロ３０を、擬似ユニットセル２０ａ，２０ｂの集合で表現される１つのユニットセルとして扱う（ステップＳ１３）。その後は、このユニットセルについて端子を設定し（ステップＳ１４）、レイアウト情報を作成する（ステップＳ１５）。そして、そのレイアウト情報に基づいて自動配置配線を行う（ステップＳ１６）。
【００４１】
このように、もともと四角形以外の多角形であるアナログマクロ３０についても、未使用領域の発生を抑えるとともに、データ量の増加を抑えることができる。
【００４２】
以上説明したように、アナログ回路を、その外枠に内接する複数の連結した擬似ユニットセルの集合で表現される１つのユニットセルとして扱い、その形状を各擬似ユニットセルの座標の集合によって表現し、レイアウト情報の作成や自動配置配線を行う。これにより、未使用領域の発生を抑えることができるので、ＬＳＩのチップサイズの小型化が図られるようになる。
【００４３】
さらに、擬似ユニットセルの作成においては、四角形の対角２点の座標で表すという従来の制約を変更しない。そのため、未使用領域の発生を抑制するようなアナログ回路の形状を表現するにあたり、データ量が著しく増加することがなく、自動レイアウトに要する計算量の増大が抑えられる。
【００４４】
なお、本発明の自動レイアウト方法が適用可能な回路の形状は、勿論、上記アナログ回路のような略Ｌ字形状のものに限定されるものではなく、回路を構成するマクロの数も上記の例に限定されるものではない。この自動レイアウト方法は、略凹形状や略Ｓ字形状など、種々の形状の回路に対して適用可能であり、外枠およびこれに内接する擬似ユニットセルを作成して、上記の第１，第２の実施の形態と同様に自動レイアウトが可能である。
【００４５】
また、擬似ユニットセルの作成においては、複数の連結した擬似ユニットセルをタイル状に配置することによって外枠内を埋めるようにすることもできる。
また、前述したように、上記の自動レイアウト処理は、コンピュータによって実現される。その場合、その処理に応じたプログラムをコンピュータで実行することで、その処理がコンピュータ上で実現される。このようなプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記録装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ(Digital Versatile Disc)、ＤＶＤ−ＲＡＭ(Random Access Memory)、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)、ＣＤ−Ｒ(Recordable)／ＲＷ(ReWritable)などがある。光磁気記録媒体には、ＭＯ(Magneto-Optical disk)などがある。
【００４６】
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００４７】
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００４８】
【発明の効果】
以上説明したように本発明では、回路の形状に応じた形状で外枠を作成し、この外枠に内接する複数の擬似ユニットセルを連結して作成し、その回路を、擬似ユニットセルの集合で表現される１つのユニットセルとして扱う。これにより、自動レイアウトにおける未使用領域の発生を抑えることができ、ＬＳＩチップサイズの小型化を図ることができる。
【００４９】
さらに、回路の形状を、各擬似ユニットセルを長方形の対角２点の座標で表すことで表現するので、データ量の著しい増加、それに伴う計算量の増大を抑えることができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る自動レイアウト方法を説明するための図である。
【図２】第１の実施の形態に係る自動レイアウト処理の流れ図である。
【図３】第２の実施の形態に係る自動レイアウト方法を説明するための図である。
【図４】第２の実施の形態に係る自動レイアウト処理の流れ図である。
【図５】もともと四角形でないアナログマクロについての自動レイアウト方法を説明するための図である。
【図６】自動配置配線でのユニットセルの表現方法を説明する図である。
【図７】自動配置配線でアナログ回路を含むユニットセルを表現する場合の従来の表現方法を説明する図である。
【符号の説明】
１０ａ，１０ｂ，３０ アナログマクロ
１１ 外枠
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，２０ａ，２０ｂ 擬似ユニットセル
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６ 辺
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６ 頂点
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６ 点
Claims (12)
- ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、対角２点の座標で表された四角形の前記擬似ユニットセルを連結して作成することを特徴とする自動レイアウト方法。 - ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、
前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成する際には、前記外枠の各辺が直線でかつ各頂点の角度が９０度となるように、前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成することを特徴とする自動レイアウト方法。 - ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠の各辺に沿って前記擬似ユニットセルを連結して前記外枠の形状に応じた閉回路を構成するように作成することを特徴とする自動レイアウト方法。 - ＬＳＩのユニットセルを自動配置配線する自動レイアウト方法において、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱い、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠内を埋めるように前記擬似ユニットセルを連結して作成することを特徴とする自動レイアウト方法。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムにおいて、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、対角２点の座標で表された四角形の前記擬似ユニットセルを連結して作成することを特徴とするプログラム。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムにおいて、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成する際には、前記外枠の各辺が直線でかつ各頂点の角度が９０度となるように、前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成することを特徴とするプログラム。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムにおいて、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠の各辺に沿って前記擬似ユニットセルを連結して前記外枠の形状に応じた閉回路を構成するように作成することを特徴とするプログラム。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムにおいて、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠内を埋めるように前記擬似ユニットセルを連結して作成することを特徴とするプログラム。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムを記録したコンピュータ読み取り可能な記録媒体において、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、対角２点の座標で表された四角形の前記擬似ユニットセルを連結して作成することを特徴とするプログラムを記録した記録媒体。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムを記録したコンピュータ読み取り可能な記録媒体において、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成する際には、前記外枠の各辺が直線でかつ各頂点の角度が９０度となるように、前記回路の形状に応じた形状で前記回路を取り囲む前記外枠を作成することを特徴とするプログラムを記録した記録媒体。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムを記録したコンピュータ読み取り可能な記録媒体において、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠の各辺に沿って前記擬似ユニットセルを連結して前記外枠の形状に応じた閉回路を構成するように作成することを特徴とするプログラムを記録した記録媒体。 - ＬＳＩのユニットセルを自動配置配線するためのプログラムを記録したコンピュータ読み取り可能な記録媒体において、
コンピュータに、
回路の形状に応じた形状で前記回路を取り囲む外枠を作成し、
前記外枠に内接する複数の擬似ユニットセルを連結して作成し、
前記回路を前記擬似ユニットセルの集合で表現された一のユニットセルとして扱う処理を実行させ、
前記外枠に内接する複数の前記擬似ユニットセルを連結して作成する際には、前記外枠内を埋めるように前記擬似ユニットセルを連結して作成することを特徴とするプログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329756A JP4349790B2 (ja) | 2002-11-13 | 2002-11-13 | 自動レイアウト方法、プログラムおよび記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329756A JP4349790B2 (ja) | 2002-11-13 | 2002-11-13 | 自動レイアウト方法、プログラムおよび記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165443A JP2004165443A (ja) | 2004-06-10 |
| JP4349790B2 true JP4349790B2 (ja) | 2009-10-21 |
Family
ID=32807663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002329756A Expired - Fee Related JP4349790B2 (ja) | 2002-11-13 | 2002-11-13 | 自動レイアウト方法、プログラムおよび記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4349790B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
| US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US11410988B2 (en) | 2020-07-01 | 2022-08-09 | Samsung Electronics Co., Ltd. | Integrated circuit including multiple height cell and method of designing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
| US9698056B2 (en) | 2015-04-09 | 2017-07-04 | Samsung Electronics., Ltd. | Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same |
| KR102321605B1 (ko) | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
-
2002
- 2002-11-13 JP JP2002329756A patent/JP4349790B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
| US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US11410988B2 (en) | 2020-07-01 | 2022-08-09 | Samsung Electronics Co., Ltd. | Integrated circuit including multiple height cell and method of designing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004165443A (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11126779B2 (en) | High-speed shape-based router | |
| CN107066681B (zh) | 集成电路和制造集成电路的计算机实现方法 | |
| JP5242103B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US8225239B2 (en) | Methods for defining and utilizing sub-resolution features in linear topology | |
| JP5092752B2 (ja) | ノイズチェック方法および装置並びにノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体 | |
| CN103218470B (zh) | 用于半导体应用的具有内建光学邻近校正的虚填充形状的近邻修整 | |
| JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
| JP2001176981A (ja) | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 | |
| JP2006277668A (ja) | レイアウト設計方法及びレイアウト設計装置 | |
| JP2006301961A (ja) | 半導体集積回路の自動フロアプラン手法 | |
| TW202123056A (zh) | 使用帶有金屬線的胞元的電路設計 | |
| JP4274814B2 (ja) | 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム | |
| JP2023530875A (ja) | 半導体回路設計およびユニット・ピン配置 | |
| JP4349790B2 (ja) | 自動レイアウト方法、プログラムおよび記録媒体 | |
| US7249336B2 (en) | Automatic wiring method for semiconductor integrated circuit, program for the same, and semiconductor integrated circuit | |
| KR102717096B1 (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
| JPWO2006137119A1 (ja) | フロアプラン装置，フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP4794130B2 (ja) | マスクパターンデータ自動補正方法及びそのプログラム | |
| JP2009237904A (ja) | 半導体集積回路の設計データの作成方法 | |
| JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
| US10691858B1 (en) | Filing vacant areas of an integrated circuit design | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| Vahia et al. | Transistor level placement for full custom datapath cell design | |
| JP2001210717A (ja) | 大規模集積回路装置の自動配置配線方法 | |
| JP2007273847A (ja) | 半導体集積回路装置の設計方法及び設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |