JP4348477B2 - 超音波コンソール用の電子インターフェース - Google Patents

Description

発明の詳細な説明

［技術分野］
本発明は、超音波コンソールに対する電子インターフェースに関する。特に、光学コヒーレント断層撮影法（ＯＣＤＲ）システムを超音波コンソールに接続する電子インターフェースに関する。

［背景技術］
超音波医療イメージ処理は、しばしば、血管及びその周辺の組織のイメージを生成するのに用いられる。血管及びその周辺の組織のイメージを生成するため、血管用超音波（ＩＶＵＳ）カテーテルが用いられる。上記ＩＶＵＳカテーテルは、細長い管と、上記管の端部に設けられる超音波変換器で構成される。上記細長い管は、血管に挿入され、上記超音波変換器は、血管内の所望の位置に配置される。超音波変換器は、例えば、パルス信号に励起された時に、固有共振周波数を搬送するように設計されている。上記励起されたパルス信号は、血管内において、超音波変換器に、超音波を発信させる。発信された超音波は、血管内部の周辺組織及び血管を取り巻く組織で反射して超音波変換器に帰ってくる。反射されてきた超音波は、超音波変換器でエコー信号を誘発する。上記エコー信号は、超音波変換器から超音波制御コンソールへと搬送される。上記超音波制御コンソールは、普通、超音波イメージ処理装置及び表示装置を含むものである。上記超音波制御コンソールは、受け取ったエコー信号を、血管及びその周りの組織のイメージを生成するのに用いる。

血管及びその周囲の放射状の断面図を生成するため、超音波変換器は、普通、細長い管の軸に沿って回転する。超音波変換器が回転することにより、超音波変換器は、異なる放射方向の超音波を発信する。異なる放射方向より生じるエコー信号は、超音波コンソールにより処理され、血管及びその周囲の組織の放射状の断面図を生成する。代わりに、超音波変換器は、反射部材（ミラー）と一緒に取り付けられてもよく、この場合、上記変換器は、実質的に軸方向の超音波エネルギーを除去し、上記ミラーは、放射状に超音波エネルギーを偏向する。

エコー信号は、信号の振幅が時間と共に変化する直列の振幅変調信号である。一般的なエコー信号は、８μｓの時間長を持ち、上記時間長は、超音波変換器から実質的に６ｍｍのイメージ深度に対応するものである。上記エコー信号は、イメージ明度情報及びイメージ深度情報を備えており、上記イメージ深度は、超音波変換器により取得される。イメージ明度情報は、エコー信号の振幅により得られる。例えば、エコー信号の始めの部分は、後の部分よりも、より低いイメージ深度に対応する。これは、より浅い部分で反射して超音波変換器に帰還する超音波のほうが、より深い部分で反射して超音波変換器に帰還する超音波よりも前に到達するためである。結果として、より浅い部分で反射して超音波変換器に帰還した超音波は、より短い伝搬遅延時間を有し、当該遅延時間は、上記エコー信号の始めの部分に現れる。

血管及びその周辺の組織のイメージを生成するのに用いる、その他の映像技術には、光結合による断層撮影法（ＯＣＤＲ）がある。ＯＣＤＲを用いて血管のイメージを生成する場合、ファイバー・オプティック・カテーテルを血管内に挿入する。ファイバー・オプティック・カテーテルの基部は、ＯＣＤＲシステムに結合されている。ＯＣＤＲシステム内において、レーザは、ソース・ビームを生成する。ビーム・スプリッタは、上記ソース・ビームを基準光ビーム及びサンプル光ビームに分ける。基準光ビームは、回析格子により回析光ビームへと回析される。サンプル光ビームは、上記ファイバー・オプティック・カテーテルを通り、上記カテーテルの終端部で血管内において発信する。一般的に、カテーテルの終端部は、サンプル光ビームを血管内に向けるプリズムを備える。サンプル光ビームの一部は、血管及び周辺の組織よりカテーテルの終端部に反射して戻ってくる。反射されたサンプル光ビームは、ファイバー・オプティック・カテーテルを介してＯＣＤＲシステムに搬送される。ＯＣＤＲシステムにおいて、反射されたビームは、回析光ビームと結合され、光検出器のアレイにより検出されるコヒーレンス・ドメイン干渉パターンを生成する。

結果として生じる上記干渉パターンは、イメージ明度情報及びイメージ深度情報の両方を備える。イメージ明度情報は、干渉パターンの明るさから得られる。イメージ深度情報は、上記干渉パターンの空間的な位置により得られる。これは、構造上、体のある深さから反射してカテーテルに帰還してくるサンプル光ビームの一部が、ある空間的な位置にある回析光ビームに干渉するためである。一般的に、フォトアレイを用いる光検出器は、干渉パターン内の空間的な位置における当該干渉パターンの明度を検出できるように配列される。このように、各光検出器の出力は、ある値を持つイメージ深度用にイメージ明度情報を生成する。フォトアレイは、並列に設けられ、各光検出器の出力に対応する複数のチャンネルを出力する。フォトアレイの上記並列に出力される複数のチャンネルは、血管及びその周辺の組織のイメージを生成するために、ＯＣＤＲイメージ処理装置に入力される。

上述したＯＣＤＲシステムの利点は、光検出器のアレイが、多重イメージ深度におけるイメージ明度情報を、瞬時に取得できることである。このことは、ＯＣＤＲシステムが、映像信号のレート、例えば、毎秒３０フレームのイメージを生成することを可能にする。

ＯＣＤＲシステムのフォトアレイの並列に設けられているチャンネル出力を、超音波コンソールにより処理可能な一連の増幅変調信号に変換する電子インターフェースを提供するのが望ましい。上記のような電子インターフェースは、超音波イメージ及びＯＣＤＲイメージの両方を処理することができ、コストを低減することができる。

［発明の概要］
本発明は、ＯＣＤＲシステムを超音波コンソールに接続するシステム及び方法に関する。

本発明の実施例において、電子インターフェースは、ＯＣＤＲシステムのフォトアレイの並列に設けられているチャンネルの出力と、超音波コンソールとを結合する。電子インターフェースは、それぞれがフォトアレイの並列に設けられているチャンネルの出力に結合されている多くのチャンネル処理装置を含有している。各チャンネル処理装置は、好ましくは、アナログ処理装置、Ａ／Ｄコンバータ、先入れ先出しの（ＦＩＦＯ）メモリバッファ、及び、チャンネル処理装置の各々のＦＩＦＯメモリバッファに結合されているデータバスを含有している。電子インターフェースは、更に、上記データバスに接続されている単一ＦＩＦＯメモリバッファ、上記単一ＦＩＦＯメモリバッファの出力に結合されているＤ／Ａコンバータを含有している。Ｄ／Ａコンバータの出力は、超音波コンソールの入力端子に結合されている。電子インターフェースは、更に、超音波モータ・エンコーダに結合されているコントローラを含有している。コントローラは、上記モータ・エンコーダより出力される復号パルス信号を用いて、電子インターフェースにおける処理を超音波コンソールに同期させている。

処理中、フォトアレイの並列に設けられているチャンネル出力の各々は、ある値を持つイメージ深度用のイメージ明度情報を搬送する信号を出力する。電子インターフェースの各チャンネル処理装置は、フォトアレイの並列に設けられているチャンネル出力の各々を処理する。各チャンネル処理装置が備えるアナログ処理装置は、並列に設けられているチャンネルの出力に対して、信号増幅、帯域フィルタリング、及び／又は、対数増幅等の処理を施す。各アナログ処理装置の出力は、それぞれＡ／Ｄコンバータに結合されている。

コントローラがモータ・エンコーダから第１復号パルス信号を受け取った時、コントローラは、Ａ／Ｄコンバータの各々に、それぞれのアナログ処理創始からのアナログ信号を、予め決められているデータ取得時間内に、ディジタル信号に変換するように指示する。この期間、各Ａ／Ｄコンバータは、生成したディジタルデータを、それぞれのＦＩＦＯメモリバッファに書き込む。データ取得期間の最後に、チャンネル処理装置のＦＩＦＯメモリバッファは、データバスを介して単一ＦＩＦＯメモリバッファに連続してディジタルデータの書き込みを行う。

コントローラがモータ・エンコーダから（次の）第２復号パルス信号を受け取った時、コントローラは、単一ＦＩＦＯメモリに対して、格納しているディジタルデータをＤ／Ａコンバータに出力するように指示する。好ましくは、単一ＦＩＦＯメモリバッファは、格納しているディジタルデータを、イメージ深度が増加する順に、Ｄ／Ａコンバータに出力する。Ｄ／Ａコンバータは、単一ＦＩＦＯメモリバッファからの一連のディジタルデータを、超音波コンソールに出力する、一連のアナログ信号に変換する。

他の実施例では、電子インターフェースは、ＯＣＤＲシステムのフォトアレイの並列に設けられているチャンネル出力と、超音波コンソールのディジタル入力端子の間を結合する。この実施例では、単一ＦＩＦＯメモリバッファからの一連のディジタルデータは、超音波コンソールのディジタル入力端子に、出力される。

他の実施例では、電子インターフェースは、マルチプレックス・フォトアレイ及び超音波コンソールの間を結合する。処理中、マルチプレックス・フォトアレイは、２本のチャンネル出力を電子インターフェースに出力する。上記２本のチャンネルは、それぞれマルチプレックス・フォトアレイの光検出器の半分の一連の信号を、電子インターフェースに出力する。電子インターフェースは、マルチプレックス・フォトアレイの２つのチャンネルの出力を、超音波コンソールに入力するため、一連のアナログ信号及びディジタル信号に変換する。

本発明のその他のシステム、方法、特徴、利点は、以下の図面及び明細書の説明から、当業者により明らかにされるであろう。本明細書に含まれている追加のシステム、方法、特徴、利点は、本発明の範囲に含まれ、添付する請求の範囲により保護される。

［図面の簡単な説明］
図に示されている各構成要素は、実寸では無く、発明の原理を説明するために強調したものである。更に、各図において、同じ構成物には同じ参照番号を付して表してある。

図１は、電子インターフェースの実施例を示すブロック図である。

図２は、電子インターフェースの別の実施例を示すブロック図である。

図３は、フォトアレイに多重化された１個のチャンネルと、超音波コンソールとの間に結合されている電子インターフェースのブロック図である。

図４は、フォトアレイに多重化された２個のチャンネルと、超音波コンソールとの間に結合されている電子インターフェースのブロック図である。

［好ましい実施例の詳細な説明］
図１は、ＯＣＤＲシステムと、超音波コンソールとを接続する電子インターフェースの実施例を示す図である。電子インターフェース・システムは、ＯＣＤＲシステムの多重チャンネル・フォトアレイ１０、及び、超音波コンソール１２の間に結合される。フォトアレイ１０は、多くの光検出器（図示せず）、例えば、２５６個の光検出器で構成される。各フォトアレイ１０の光検出器は、ある値を持つイメージ深度に対するイメージ明度情報を持つ信号を出力する。光検出器には、フォトダイオードや電荷結合素子（ＣＣＤ）等が用いられる。フォトアレイは、並列に並び、個々の光検出器の出力に対応する多数のチャンネルを出力している。

電子インターフェースは、多くのチャンネル処理装置１５−１〜１５−ｎを備えており、各チャンネル処理装置１５−１〜１５−ｎには、フォトアレイ１０より並列に出力される多くのチャンネルの１つが接続されている。各チャンネル処理装置１５−ｎは、アナログ処理装置２０−ｎ、Ａ／Ｄコンバータ（アナログ／ディジタル・コンバータ）２５−ｎ、及び、先入れ先だし（ＦＩＦＯ）メモリバッファ３０−ｎで構成される。簡単化のため、参照番号１５−ｎで各チャンネル処理装置１５−１〜１５−ｎを表し、参照番号２０−ｎで各アナログ処理装置２０−１〜２０−ｎを表し、参照番号３０−ｎでＦＩＦＯメモリバッファ３０−１〜３０−ｎを表す。また、電子インターフェースは、チャンネル処理装置１５−ｎのＦＩＦＯメモリバッファ３０−ｎの各々の出力に結合されているデータバス３５を含有している。電子インターフェースは、更に、データバス３５に結合している単一ＦＩＦＯメモリバッファ４０、単一ＦＩＦＯメモリバッファ４０に結合しているＤ／Ａコンバータ（ディジタル／アナログ・コンバータ）４５、及び、コントローラ５５を含有している。Ｄ／Ａコンバータ４５の出力は、超音波コンソール１２の入力に結合している。また、コントローラ５５は、Ａ／Ｄコンバータ２５−１〜２５−ｎ、ＦＩＦＯメモリバッファ３０−１〜３０−ｎ、単一ＦＩＦＯメモリバッファ４０、及び、Ｄ／Ａコンバータ４５に結合されている。超音波コンソール１２及びコントローラ５５は、超音波許容インターフェースユニット（ＰＩＵ）の超音波モータ・エンコーダ５０に結合されている。超音波モータ５０は、例えば、１３０μｓ間隔の復号パルス信号を超音波コンソール１２及びコントローラ５５に出力する。コントローラ５５は、受け取った復号パルス信号を用いて、超音波コンソール１２で用いる電子インターフェースの作業を同期させる。

処理中、フォトアレイ１０の各光検出器は、フォトアレイ１０の並列に設けられている多くのチャンネルの１つに流れ込む信号を出力する。並列に設けられている多くのチャンネルの出力する各信号は、カテーテルに関して得られる、ある値を持つイメージ深度用のイメージ明度情報を伴うものである。電子インターフェースの各チャンネル処理装置１５−ｎは、フォトアレイ１０の並列に設けられているチャンネルの出力の１つを処理するものである。各チャンネル処理装置１５−ｎのアナログ処理装置２０−ｎは、対応する並列に設けられているチャンネル出力信号に対してアナログ処理を実行する。上記アナログ処理には、電流から電圧への変換、信号増幅、帯域フィルタリング、対数増幅、及び／又は、他の機能を含有する。対数増幅は、チャンネル処理装置１５−ｎ内の信号を、対数を用いて信号のダイナミックレンジ、例えば、１００ｄＢにまで増幅するように変換する。各アナログ処理装置２０−ｎの出力は、対応するＡ／Ｄコンバータ２５−ｎに結合されている。

コントローラ５５がモータ・エンコーダ５０から最初の復号パルス信号を受け取った時、コントローラ５５は、各Ａ／Ｄコンバータ２５−ｎに、アナログ処理装置２０−ｎから受け取ったアナログ信号を、予定時間、例えば、１００μｍの間に、ディジタル化するように指示する。この時間中、各Ａ／Ｄコンバータ２５−ｎは、生成したディジタルデータを、対応するＦＩＦＯメモリバッファ３０−ｎに書き込む。上記予定時間の終わりに、コントローラ５５は、チャンネル処理装置１５−１〜１５−ｎのＦＩＦＯメモリバッファ３０−１〜３０−ｎに対して、データバス３５を介して、単一ＦＩＦＯ４０に、連続してディジタルデータの書き込みを行うように指示する。好ましくは、コントローラ５５は、より深いイメージ深度に対応するチャンネル処理装置１５−１〜１５−ｎのＦＩＦＯメモリバッファ３０−１〜３０−ｎよりも前に、浅いイメージ深度に対応するチャンネル処理装置１５−１〜１５−ｎのＦＩＦＯメモリバッファ３０−１〜３０−ｎに対して、単一ＦＩＦＯメモリバッファ４０にディジタルデータを書き込むように指示する。当該方法により、チャンネル処理装置１５−１〜１５−ｎからのデータは、イメージ深度の増加順にＦＩＦＯメモリバッファ４０に書き込まれる。

コントローラ５５は、モータ・エンコーダ５０から（次に出力される）第２の復号パルス信号を受け取った時、コントローラ５５は、単一ＦＩＦＯメモリ４０に格納している，直前の復号パルス信号のデータを、Ｄ／Ａコンバータ４５に出力するように指示する。好ましくは、単一ＦＩＦＯメモリバッファ４０は、Ｄ／Ａコンバータ４０にディジタルデータを出力する。好ましくは、単一ＦＩＦＯメモリバッファ４０は、ディジタルデータを、イメージ深度の増加順に並べられているディジタルデータを、連続するディジタルデータの形式で、Ｄ／Ａコンバータ４０に出力する。Ｄ／Ａコンバータ４５は、単一ＦＩＦＯメモリバッファ４０からの連続するディジタルデータを、アナログ信号に変換し、超音波コンソール１２に出力する。

また、第２の復号パルス信号が出力されている間、コントローラ５０は、チャンネル処理装置１５−ｎのＡ／Ｄコンバータ２５−ｎの各々に次の組のディジタルデータを要求するように指示する。上記次の組のディジタルデータは、第３の復号パルス信号が出力されている間、超音波コンソール１２に連続して出力される。各復号パルス信号用に、電子インターフェースは、超音波コンソール１２に、第１の復号パルス信号において要求されていたイメージ深度の情報を含む，連続するアナログ信号を、出力する。このようにして、電子インターフェースは、各復号パルス信号を、１３０μｍ単位で出力する。

Ｄ／Ａコンバータ４５により出力される連続するアナログ信号は、イメージ明度情報及びイメージ深度情報の両方の情報を持つ。イメージ明度情報は、連続するアナログ信号を増幅することにより得られる。イメージ深度情報は、連続するアナログ信号内の時間位置により得られる。連続するアナログ信号の早い時間位置は、連続するアナログ信号の遅い時間位置に比べて、浅いイメージ深度に対応する。これは、連続するアナログ信号が、イメージ深度の浅いものから深い順に並べられた連続するディジタルデータを、変換したものだからである。

Ｄ／Ａコンバータ４０のＤ／Ａ変換の効率は、連続するアナログ信号が、例えば、８μｓ等の一般的なエコー信号とほぼ同じ時間長の信号となるように、調整されている。更に、ミキサ（図示せず）、即ち、両側帯域抑制搬送波（ＤＳＢＳＣ）ミキサ又はこれに類するミキサは、連続するアナログ信号の周波数を、当該信号が超音波コンソール１２に入力される前に調整、即ち変換する。例えば、ミキサは、連続するアナログ信号の周波数を、超音波コンソール１２が受け付ける一般的なエコー信号の周波数に変換する。

この結果、電子インターフェースは、ＯＣＤＲシステムのフォトアレイ１０の並列に設けられたチャンネルの出力を、連続するアナログ信号に変換する。連続するアナログ信号は、超音波変換器のエコー信号と同じであり、一般的なエコー信号と同じ手法によりイメージ明度情報とイメージ深度情報を搬送するものである。これにより、超音波コンソール１２は、電子インターフェースにより出力された連続するアナログ信号を、イメージに変換することができる。更に、連続するアナログ信号の時間長及び周波数は、超音波コンソール１２の受け付ける一般的なエコー信号の時間長及び周波数となるように調整される。

図２は、別の実施例にかかる電子インターフェースを示す図である。この実施例の電子インターフェースは、ＯＣＤＲシステムの多重チャンネル・フォトアレイ１０と、ディジタル入力端子を備える超音波コンソール２１２との間に結合されている。ディジタル入力端子により、超音波コンソール２１２は、Ｄ／Ａコンバータでディジタル化されたエコー信号を受け取ることができる。超音波コンソール２１２のディジタル入力端子は、例えば、ＶＭＥ（Versa Module Eurocard）バス、及び／又は、ＰＣＩ(Peripheral Component Interconnect)バスによりディジタルデータを受け取る。

別の実施例にかかる電子インターフェースは、Ｄ／Ａコンバータ４５の場所に制御ロジック２１０を備える。超音波コンソール２１２がディジタル入力端子を備えているため、Ｄ／Ａコンバータ４５は不要である。制御ロジック２１０は、単一ＦＩＦＯメモリバッファ４０の出力、及び、超音波コンソール２１２のディジタル入力端子に接続されている。

制御ロジック２１０は、単一ＦＩＦＯメモリバッファ４０から、一連のディジタルデータを、超音波コンソール２１２のディジタル入力端子に搬送する。好ましくは、制御ロジック２１０は、ある一連のディジタルデータをモータ・エンコーダ５０の各復号パルス信号に変換する。超音波コンソール２１２がＰＣＩバスを用いる場合、制御ロジック２１０は、また、単一ＦＩＦＯメモリバッファ４０から出力されるデータ形式を、超音波コンソール２１２のディジタル入力端子のデータ形式に変換するように働く。

また、実施例にかかる超音波コンソール２１２は、電子インターフェースより受け取った一連のディジタルデータを解析するためのソフトウェアにより機能するモジュールを含有する。例えば、一連のディジタルデータにおけるディジタルデータは、イメージ深度が増える順に並んでおり、ディジタルデータの異なる位置は、異なるイメージ深度に対応する。この例では、ソフトウェにより機能するモジュールは、そのイメージ深度に応じて、一連のディジタルデータの中に置かれる。ディジタルデータ、及び、そのイメージ深度は、超音波コンソール２１２の超音波処理装置に出力され、イメージが形成される。

図３は、更に別の実施例にかかる電子インターフェースを示す図である。当該実施例の電子インターフェースは、ＯＣＤＲシステムのマルチプレックス・フォトアレイ３０８と、超音波コンソール２１２との間に接続されている。マルチプレックス・フォトアレイ３０８は、多くの光検出器（図示せず）、例えば、２５６個の光検出器で構成される。マルチプレックス・フォトアレイ３０８の各光検出器は、ある値を持つイメージ深度用のイメージ明度情報を備えた信号を出力する。実施例にかかるマルチプレックス・フォトアレイ３０８は、更に、チャンネル出力端子３１０、及び、コントロール信号の入力端子３１２を含有する。マルチプレックス・フォトアレイ３０８の各光検出器の出力端子は、スイッチング・ネットワーク（図示せず）を介してダイナミックに結合されている。上記スイッチング・ネットワークは、特定の時間に、光検出器の１つの出力を、チャンネル出力３１０に結合するよう構成されており、コントロール入力端子３１２により制御される。

電子インターフェースは、マルチプレックス・フォトアレイ３０８のチャンネル出力３１０に接続されているチャンネル処理装置３１５を含有している。チャンネル処理装置３１５は、アナログ処理装置３２０及びＡ／Ｄコンバータ３２５を備えている。また、電子インターフェースは、ＲＡＭメモリやこれに類するメモリであって、Ａ／Ｄコンバータ３２５の出力に接続されているメモリバッファ３２０を含有している。メモリバッファ３３０の出力は、上記電子インターフェースのデータバス３５に接続されている。電子インターフェースのコントローラ５５は、マルチプレックス・フォトアレイ３０８のコントロール信号の入力端子３１２に接続されている。また、コントローラ５５は、Ａ／Ｄコンバータ３２５、メモリバッファ３３０、Ｄ／Ａコンバータ４５、単一ＦＩＦＯメモリ４０、及び、モータ・エンコーダ５０に接続されている。

コントローラ５５がモータ・エンコーダ５０から第１復号パルス信号を受け取った時、コントローラ５５は、マルチプレックス・フォトアレイ３０８のスイッチング・ネットワークに、各光検出器の出力信号をチャンネル出力端子３１０に連続して出力するように指示する。チャンネル処理装置３１５のアナログ処理装置３２０は、図１に示したアナログ処理装置２０−ｎと同じ手順で、チャンネル出力端子３１０の信号処理を行う。コントローラ５５は、Ａ／Ｄコンバータ３２５に対して、アナログ処理装置３２０の出力を、ディジタル信号に変換するように指示する。好ましくは、コントローラ５５は、マルチプレックス・フォトアレイ３０８のスイッチング・ネットワークとＡ／Ｄコンバータ３２５とのタイミングを調節して、Ａ／Ｄコンバータ３２５が各光検出器から少なくとも１つのデータを受け取れるようにする。Ａ／Ｄコンバータ３２５は、生成したディジタルデータをメモリバッファ３３０に書き込む。好ましくは、メモリバッファ３３０は、受け取ったディジタルデータを、対応するイメージ深度に応じた特定のメモリアドレスに書き込む。メモリバッファ３３０は、例えば、イメージ深度の増加又は減少に応じて並ぶ光検出器の信号を連続して出力するマルチプレックス・フォトアレイ３０８のスイッチング・ネットワークにより、ディジタルデータのイメージ深度を特定する。換言すれば、スイッチング・ネットワークは、イメージ深度の浅い方から順に、深い方に対応するように、光検出器の信号を出力する。

メモリバッファ３３０は、ディジタルデータをデータバス３５を介して単一ＦＩＦＯメモリバッファ４０に、イメージ深度の増加する順序で連続して出力する。コントローラ５５がモータ・エンコーダ５０から（次の）第２復号パルス信号を受け取った時、第１復号パルス信号において要求されたディジタルデータは、図１に示した電子インターフェースと同じ手法により連続して超音波コンソール１２に出力される。ディジタル入力端子を備える超音波コンソール１２の場合、ディジタルデータは、図２に示した電子インターフェースと同じ手法により、Ｄ／Ａコンバータ４５を用いることなく超音波コンソール１２に出力することができる。

この実施例における電子インターフェースの利点は、マルチプレックス・フォトアレイ３０８の出力を処理するチャンネル処理装置３２５が１つで良いためハードウェア・コストの低減を図ることができることにある。これは、マルチプレックス・フォトアレイ３０８が、独立して並列に設けられている光検出器の信号の出力の代わりに単一チャンネル３１０上の光検出器の出力を連続して出力しているためである。

図４は、２つのチャンネルを接続したマルチプレックス・フォトアレイ４０８を用いる別の実施例の電子インターフェースを示す図である。マルチプレックス・フォトアレイ４０８は、第１チャンネル出力端子４１０−１、第２チャンネル出力端子４１０−２を含有している。マルチプレックス・フォトアレイ４０８の光検出器の最初の半分の各々は、第１スイッチング・ネットワーク（図示せず）を介して第１チャンネル出力端子４１０−１にダイナミックに結合されている。マルチプレックス・フォトアレイ４０８の光検出器の次の半分の各々は、第２スイッチング・ネットワーク（図示せず）を介して第２チャンネル出力端子４１０−２にダイナミックに結合されている。

図４の電子インターフェースは、第１及び第２チャンネル処理装置３１５−１，３１５−２を含有しており、これらは、第１及び第２チャンネル出力端子４１０−１，４２０−２に接続されている。各チャンネル処理装置３１５−１，３１５−２は、アナログ処理装置３２０−１，３２０−２、Ａ／Ｄコンバータ３２５０１，３２５−２、及び、メモリバッファ３３０−１，３３０−２を含有している。チャンネル処理装置３１５−１，３１５−２のメモリバッファ３３０−１，３３０−２は、データバス３５に接続されている。第１及び第２チャンネル処理装置３１５−１，３１５−２は、共通のメモリバッファを共有している。チャンネル処理装置３１５−１，３１５−２の各々のＡ／Ｄコンバータ３２５−１，３２５−２の出力は、共通のメモリバッファに接続されている。

コントローラ５５がモータ・エンコーダ５０から第１復号パルス信号を受け取った時、コントローラ５５は、マルチプレックス・フォトアレイ４０８の第１スイッチング・ネットワークに、光検出器の最初の半分の各々の出力を、対応する第１チャンネル出力端子４１０−１に連続して出力するように指示する。同様に、コントローラ５５は、マルチプレックス・フォトアレイ４０８の第２スイッチング・ネットワークに、光検出器の次の半分の各々の出力を、対応する第２チャンネル出力端子４１０−２に連続して出力するように指示する。チャンネル処理装置３１５−１，３１５−２の各々のアナログ処理装置３２０−１，３２０−２は、それぞれのチャンネル出力端子４１０−１，４１０−２の信号をアナログ処理する。コントローラ５５は、各Ａ／Ｄコンバータ３２５−１，３２５−２に、それぞれのアナログ処理装置３２０−１，３２０−２の出力信号をディジタル化するように指示する。好ましくは、コントローラ５５は、第１スイッチング・ネットワークと、第１チャンネル処理装置３１５−１のＡ／Ｄコンバータ３２５−１とのタイミング調整を行い、Ａ／Ｄコンバータ３２５−１が各光検出器から少なくとも１つのデータを受け取れるようにする。同様に、コントローラ５５は、第２スイッチング・ネットワークと、第２チャンネル処理装置３１５−２のＡ／Ｄコンバータ３２５−２とのタイミング調整を行い、Ａ／Ｄコンバータ３２５−２が各光検出器から少なくとも１つのデータを受け取れるようにする。Ａ／Ｄコンバータ３２５−１，３２５−２の各々は、対応するメモリバッファ３３０−１，３３０−２にディジタルデータを書き込む。好ましくは、各メモリバッファ３３０−１，３３０−２は、上記ディジタルデータをイメージ深度に応じた特定のアドレスに書き込む。

メモリバッファ３３０−１，３３０−２は、データバス３５を介して単一ＦＩＦＯメモリバッファ４０に連続して、好ましくはイメージ深度が増加する順に、ディジタルデータを書き込む。コントローラ５５が、モータ・エンコーダ５０から（次の）第２復号パルス信号を受け取った時、第１復号パルス信号に関するディジタルデータは、図１に示した電子インターフェースと同じ手順で、一連のアナログ信号として、超音波コンソール１２に出力される。ディジタル入力端子を備える超音波コンソールの場合、上記ディジタルデータは、図２に示した電子インターフェースと同じ手順で、一連のディジタル信号として、超音波コンソール１２に出力される。

この実施例の電子インターフェースの利点は、図３に示した電子インターフェースに比べて、より高速なデータの読み出しが可能となることである。これは、本実施例の電子インターフェースが、２つのチャンネルを用いて、マルチプレックス・フォトアレイの２つの分離した出力信号を、同時に処理するためである。このように、電子インターフェースのハードウェア・コストは高くなるが、追加したチャンネル処理装置は、電子インターフェースのデータ読み出し速度を速くすることができる。当業者であれば、マルチプレックス・フォトアレイ及び電子インターフェースがその他のチャンネルを含有し得ることが理解できるであろう。

本明細書に記載されている実施例は、例えば、必要に応じて構成要素を増減させるといった修正にも対応することができる。更に、ある実施例に他の実施例を付加することもできるし、必要に応じて削除することもできる。添付の図面及び明細書に記載より、別の実施例を構成するために異なる図面に置き換えても良い。

種々の実施例が記述されたが、当業者であれば、本発明の範囲内において使用できる、他の実施例や装置を想到し得るであろう。従って、本発明は、以下に添付する請求の範囲及びその均等なものに限定されるものではない。

電子インターフェースの実施例を示すブロック図である。 電子インターフェースの別の実施例を示すブロック図である。 フォトアレイに多重化された１個のチャンネルと、超音波コンソールとの間に結合されている電子インターフェースのブロック図である。 フォトアレイに多重化された２個のチャンネルと、超音波コンソールとの間に結合されている電子インターフェースのブロック図である。

符号の説明

１０ 多重チャンネル・フォトアレイ、１２ 超音波コンソール、１５−１〜１５−ｎ チャンネル処理装置、２０−１〜２０−ｎ アナログ処理装置、２５−１〜２５−ｎ Ａ／Ｄコンバータ、３０−１〜３０−ｎ ＦＩＦＯメモリバッファ、３５ データバス、４０ 単一ＦＩＦＯメモリ、４５ Ｄ／Ａコンバータ、５０ モータ・エンコーダ、５５ コントローラ、２１０ 制御ロジック、３１２ マルチプレックス・フォトアレイ。

Claims (25)

1. 多くの並列チャンネルを含んでいる多重チャンネル・フォトアレイに接続するための電子インターフェースであって、上記多くの並列チャンネルの各々が異なるイメージ深度に対応する光検出信号を出力するものにおいて、上記電子インターフェースが、多くのチャンネル処理装置（１５−１〜１５−ｎ）と、データバス（３５）と、第１メモリバッファ（４０）と、ディジタル／アナログ・コンバータ（４５）と、を含んでおり、
   上記多くのチャンネル処理装置の各々が、それぞれの並列チャンネルから光検出信号を受け取ることが出来るようにフォトアレイの並列チャンネルの１つに結合されている入力端子と、出力端子と、を有しており、
   上記データバスが、上記チャンネル処理装置の各々の出力端子に結合されており、
   上記第１メモリバッファが、データバスに結合されている入力端子と、出力端子と、を有しており、上記第１メモリバッファが、一連のディジタルデータの形式の、チャンネル処理装置から受けたディジタルデータを出力するものであり、上記一連のディジタルデータが、イメージ深度が増加又は減少するように並べられており、
   上記ディジタル／アナログ・コンバータが、第１メモリバッファに結合されている入力端子と、超音波コンソールに結合されている出力端子と、を有しており、ディジタル／アナログ・コンバータが、ディジタルデータをシリアルアナログ信号へと変換し、シリアルアナログ信号を上記超音波コンソールに出力するものである、
   ことを特徴とする電子インターフェース。
2. 第１メモリバッファが先入れ先出し（ＦＩＦＯ）メモリバッファである請求項１に記載の電子インターフェース。
3. 一連のディジタルデータが、イメージ深度が増加する順に並べられている、請求項１に記載の電子インターフェース。
4. 一連のディジタルデータが、イメージ深度が減少する順に並べられている、請求項１に記載の電子インターフェース。
5. チャンネル処理装置の各々が、アナログ処理装置（２０）と、アナログ／ディジタル・コンバータ（２５）と、第２メモリバッファ（３０）と、を含んでおり、
   上記アナログ処理装置が、フォトアレイの並列に設けられているチャンネルの１つに結合されている入力端子と、出力端子と、を有しており、
   上記アナログ／ディジタル・コンバータが、アナログ処理装置の出力端子に結合されている入力端子と、出力端子と、を有しており、
   上記第２メモリバッファが、アナログ／ディジタル・コンバータの出力端子に接続されている入力端子と、データバスに接続されている出力端子と、を有している請求項１に記載の電子インターフェース。
6. チャンネル処理装置の各々の第２メモリバッファが、先入れ先出しのメモリバッファである請求項５に記載の電子インターフェース。
7. ディジタル／アナログ・コンバータの出力端子が、ミキサを介して超音波コンソールに結合されている請求項１に記載の電子インターフェース。
8. 更に、コントローラ（５５）を含んでおり、上記コントローラが、電子インターフェースを超音波コンソールに同期させるため、超音波モータ・エンコーダ（５０）に接続されている請求項１に記載の電子インターフェース。
9. コントローラが、超音波モータ・エンコーダから復号パルス信号を受け取った時、チャンネル処理装置の各々に、予め決めたデータ取得時間に、並列に設けられているチャンネルの各々からディジタルデータを受け取ることができるように指示する請求項８に記載の電子インターフェース。
10. チャンネル処理装置が、上記データ取得時間終了時に、第１メモリバッファにディジタルデータの書き込みを行う請求項９に記載の電子インターフェース。
11. コントローラが、超音波モータ・エンコーダから次の復号パルス信号を受け取った時、第１メモリバッファに対して、チャンネル処理装置から受け取ったディジタルデータを、ディジタル／アナログ・コンバータに出力するように指示する請求項１０に記載の電子インターフェース。
12. 少なくとも１つのチャンネル出力を含んでいるマルチプレックス・フォトアレイ（３０８）に接続するための電子インターフェースであって、チャンネル出力の各々が、それぞれ、多くの光検出器の内の１つからの信号を出力するようになっており、多くの光検出器の各々が異なるイメージ深度に対応するものにおいて、該電子インターフェースが、少なくとも１つのチャンネル処理装置（３１５）と、データバス（３５）と、第１メモリバッファ（４０）と、ディジタル／アナログ・コンバータ（４５）と、を含んでおり、
    上記少なくとも１つのチャンネル処理装置の各々が、マルチプレックス・フォトアレイのチャンネル出力の１つに結合されている入力端子と、出力端子とを有しており、チャンネル処理装置の各々が、それぞれのチャンネル出力からのディジタルデータを受け取るようになっており、
    上記データバスが、チャンネル処理装置の各々に結合されており、
    上記第１メモリバッファが、データバスに結合されている入力端子と、出力端子と、を有しおり、
    上記ディジタル／アナログ・コンバータが、第１メモリバッファの出力端子に接続されている入力端子と、超音波コンソールに結合されている出力端子と、を有しており、上記ディジタル／アナログ・コンバータが、マルチプレックス・フォトアレイからのディジタル信号をアナログ信号に変換し、イメージ深度が増加又は減少するように並べて、超音波コンソールに出力するものである、
    ことを特徴とする電子インターフェース。
13. マルチプレックス・フォトアレイが、１個のチャンネル出力だけで構成されている請求項１２に記載の電子インターフェース。
14. マルチプレックス・フォトアレイが、２個のチャンネル出力だけで構成されている請求項１２に記載の電子インターフェース。
15. 更に、電子インターフェース及びマルチプレックス・フォトアレイと、超音波コンソールとの同期を取るように、超音波コンソールに結合されているコントローラと、を含んでいる請求項１２に記載の電子インターフェース。
16. コントローラが、超音波モータ・エンコーダから復号パルス信号を受け取った時、マルチプレックス・フォトアレイのチャンネル出力の各々に、多くの光検出器からの個々の信号を、連続して出力するように指示する請求項１５に記載の電子インターフェース。
17. コントローラが、光検出器のチャンネル出力とチャンネル処理装置のタイミング調整を行い、チャンネル処理装置の各々が、それぞれのチャンネルから出力されている光検出信号のそれぞれ少なくとも１つのディジタルデータを取得できるようにする請求項１６に記載の電子インターフェース。
18. チャンネル処理装置の各々が、データバスを介して第１メモリバッファにディジタルデータの書き込みを行う請求項１７に記載の電子インターフェース。
19. 第１メモリバッファが、ディジタル／アナログ・コンバータに、ディジタルデータを、一連のディジタルデータの形式で出力する請求項１８に記載の電子インターフェース。
20. 一連のディジタルデータ内のディジタルデータが、イメージ深度が増加する順に並べられている請求項１９に記載の電子インターフェース。
21. ディジタル／アナログ・コンバータが、受け取ったディジタルデータを、アナログ信号に変換し、変換後のアナログ信号を超音波コンソールに出力する請求項１９に記載の電子インターフェース。
22. ディジタル／アナログ・コンバータが、超音波コンソールに一連のアナログ信号形式で、アナログ信号を出力する請求項２１に記載の電子インターフェース。
23. 多くの並列チャンネルを含んでいる多重チャンネル・フォトアレイに接続するための電子インターフェースであって、上記多くの並列チャンネルが異なるイメージ深度に対応する光検出信号を出力するものにおいて、上記電子インターフェースが、多くのチャンネル処理装置（１５−１〜１５−ｎ）と、データバス（３５）と、第１メモリバッファ（４０）と、制御ロジック（２１０）と、を含んでおり、
    上記多くのチャンネル処理装置の各々が、チャンネル処理装置の各々がそれぞれの並列チャンネルから光検出信号を受け取ることが出来るようにフォトアレイの並列チャンネルの１つに結合されている入力端子と、出力端子と、を有しており、
    上記データバスが、上記チャンネル処理装置の各々の出力端子に結合されており、
    上記第１メモリバッファが、データバスに結合されている入力端子と、出力端子と、を有しており、上記第１メモリバッファが、一連のディジタルデータの形式のデータを出力するものであり、
    上記制御ロジックが、第１メモリバッファに結合されている入力端子と、超音波コンソールに結合されている出力端子と、を有しており、上記制御ロジックが、ディジタルデータを、イメージ深度が増加又は減少するように並べた一連のディジタルデータの形式で、超音波コンソールに搬送する、
    ことを特徴とする電子インターフェース。
24. コントローラが、超音波モータ・エンコーダより次の復号パルス信号を受け取った時、制御ロジックに、第１メモリバッファに格納しているディジタルデータを超音波コンソールに搬送するように指示する請求項２３に記載の電子インターフェース。
25. 一連のディジタルデータ内のディジタルデータが、イメージ深度の増加する順に並べられている請求項２３に記載の電子インターフェース。

Images