JP4345138B2 - 光素子電気素子搭載セラミック基板 - Google Patents
光素子電気素子搭載セラミック基板 Download PDFInfo
- Publication number
- JP4345138B2 JP4345138B2 JP16722299A JP16722299A JP4345138B2 JP 4345138 B2 JP4345138 B2 JP 4345138B2 JP 16722299 A JP16722299 A JP 16722299A JP 16722299 A JP16722299 A JP 16722299A JP 4345138 B2 JP4345138 B2 JP 4345138B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- resin
- recess
- electric
- optical element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
光通信等における光電気変換機能を有するモジュール等の、光素子と電気素子の両方が実装された基板に関する。また本発明は、その製造方法に関する。
【０００２】
【従来の技術】
通信の大容量化、高速化を実現するために、光交換機や、光インターコネクション装置等が、活発に研究開発されている。それらの装置は、電気信号処理部分、光信号処理部分、光信号を電気信号へ、又は電気信号を光信号へ変換する部分から構成されている。光電気変換部分は、ＬＤ、ＰＤ等の光電変換素子（光素子）と、それを駆動、又は増幅する電気素子とから構成されている。
【０００３】
光素子と電気素子の両方を一つの基板に実装する技術がいくつか提案されている。例えば、特開平９−２３６７３１号公報では、光素子と電気素子は、いずれもセラミック基板上に実装されている。特開平３−２４５５８６号公報では、電気素子から光素子である半導体レーザ装置へ熱が回り込むのを抑えるために、フッ素樹脂（商標名テフロン）等の樹脂を断熱材として用い、その上に半導体レーザ装置を実装している。
【０００４】
【発明が解決しようとする課題】
セラミック基板上に、電気素子と光素子の両方を実装する方法をとる場合、光素子を高速駆動させるために電気素子と光素子を接近させて実装すると、熱絶縁をセラミックで行うことになるが、セラミックの熱伝導性はそれほど低くないため、電気素子と光素子との間の熱干渉を十分に防ぐことができない。
【０００５】
また、セラミック基板上に形成した、樹脂を用いた断熱材上に光素子を実装する場合、樹脂は柔らかいため、光軸ずれが起こりやすくなる。
【０００６】
光素子を高速動作させたい場合、電気素子と光素子間の電気配線を短くする必要があるが、電気素子と半導体レーザ装置を別の方法で実装する方法では、電気素子と光素子間の電気配線長を短くするのに限界がある。また、電気素子、光素子等の高密度化にも限界がある。
【０００７】
従って、本発明の目的は、高速動作が可能な光素子電気素子搭載セラミック基板を提供することである。
【０００８】
【課題を解決するための手段】
本発明に係る光素子電気素子搭載セラミック基板は、セラミック基板が凹部を有し、その凹部に樹脂で充填されており、少なくとも光発光素子部がセラミック基板上に、電気素子がセラミック基板凹部の樹脂上に実装されていることを特徴とするものである。又、前記樹脂が充填された凹部には該樹脂を電気絶縁層として用いた微細電気配線層が形成されていることを特徴としている。
【０００９】
また本発明は、セラミック基板に凹部を形成する工程、該凹部に樹脂を充填する工程、セラミック基板上に光素子を、該凹部に充填した樹脂上に電気素子を実装する工程を有することを特徴とする光素子電気素子搭載セラミック基板の製造方法に関する。
【００１０】
【発明の実施の形態】
セラミック基板上に光素子、特に少なくともＬＤなどの光発光素子を実装し、セラミック基板の凹部に充填した樹脂上に電気素子を実装すれば、樹脂はセラミックよりも熱伝導率が小さいために、セラミック基板のみを用いて光素子と電気素子を実装する場合より電気素子と光素子の間の熱干渉を抑えることができ、特に樹脂を電気絶縁層として微細電気配線を形成する場合は、セラミック電気配線では対応できない微細配線の電気素子を搭載することができる。また、光素子をセラミック基板上に実装することになり、セラミック基板は樹脂よりも硬いため、光軸ずれは起こりにくい。さらに、電気素子、光素子はベアチップ実装等の同様な方法で実装されるため、両素子を近づけて実装することにより、両素子間を接続する電気配線長を短くすることができ、より一層の高密度化も進めることができる。尚、その場合には、光素子を実装するセラミック基板表面と電気素子を実装する凹部に充填される樹脂の表面高さを電気配線の形成に支障がない程度に一致させておくことが望ましい。
【００１１】
ここで、セラミック基板としては、例えば、アルミナ、窒化アルミニウム、炭化シリコン、酸化ベリリウム等のセラミック粉末を適宜バインダー等と混合して所望の形状に塑性形成し、表面に配線パターンを形成したグリーンシートを多数積層した後焼成した多層セラミック配線基板が使用できるが、それ以外にも、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ガラスセラミック、窒化アルミニウム、炭化シリコン、酸化ベリリウム（ＢｅＯ）等の単体も使用可能である。
【００１２】
セラミック基板への凹部の形成方法は、例えば、形成する凹部の深さに応じて、予め凹部形状に型抜きしたグリーンシートを所定枚数重ね合わせる、あるいは、フォトレジストを塗布し、加工したい部分だけを露出させてサンドブラスと処理することにより形成することができるが、これらの方法に限定されるものではない。
【００１３】
セラミック基板の凹部に充填する樹脂材料としては、通常の電気素子に多用される樹脂材料であれば、いずれの材料も使用できるが、例えば、エポキシ樹脂、ポリイミド樹脂などが好ましいものとして例示できる。
【００１４】
樹脂の充填には、バーコート、ナイフコート、スピンコート法などの塗布法により凹部と共にセラミック基板全面に樹脂を供給する方法、あるいはディスペンサー等を用いて凹部のみに樹脂を供給する方法のいずれでも良く、樹脂表面とセラミック表面との表面高さを一致させるには、使用する樹脂に応じた硬化法を適用した後、表面を研磨して平坦化すればよい。あるいは、樹脂をセラミック基板に形成した凹部形状に別途硬化成形した後、セラミック基板の凹部に接着してはめ込んでも良い。尚、本発明において、表面高さを一致させるとは、完全に段差のない平坦状にする必要は必ずしもなく、光素子と電気素子とをつなぐ配線が断線することなく形成できる程度の段差があってもかまわないことを意味する。
【００１５】
第１の実施の形態
図１は第１の実施の形態を示す図である。セラミック多層配線基板１が凹部２を有し、その凹部２に樹脂３が充填されていて、セラミック多層配線基板１と凹部２に充填した樹脂３の表面高さは一致しており、光素子５がセラミック多層配線基板１上に、放熱フィン７を備えた電気素子６がセラミック多層配線基板１の凹部２に充填した樹脂３上に実装されている。光素子と電気素子は電気配線４を通じて最短距離で電気接続されている。
【００１６】
第２の実施の形態
図２は第２の実施の形態を示す図である。セラミック多層配線基板１が凹部２を有し、その凹部２に電気絶縁樹脂層８１と電気導体層８２からなる微細電気配線層８が形成されていて、セラミック多層配線基板１と凹部２の微細電気配線層８の表面高さは一致しており、光素子５がセラミック多層配線基板１上に、放熱フィン７を備えた電気素子６がセラミック多層配線基板１の凹部２の微細電気配線層８上に実装されていて、光素子５と電気素子６は電気配線４を通じて最短距離で電気接続されている。
【００１７】
【実施例】
実施例１
図３に示す工程で図１の構造を作製する。まず、工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００１８】
工程（ｂ）において、セラミック多層配線基板１の凹部２に樹脂３を充填する。樹脂３をスピンコート法により塗布した後、樹脂３に固有の温度で加熱を行い、樹脂３を硬化させる。凹部以外に塗布された樹脂を研磨することにより、凹部の樹脂３の表面とセラミック多層配線基板１の表面が一致するようにする。尚、ここでは、樹脂としてポリイミドを用いており、まず、前駆体であるポリアミック酸のＮ−メチルピロリドン溶液を、スピンコート法にて、凹部２を含む基板１表面に塗布し、硬化温度３５０℃で熱硬化させてイミド化し、研磨砥石を用いてセラミック基板が完全に露出するまで研磨して凹部に樹脂を埋め込んだ。次に、凹部２に充填した樹脂３を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子６と光素子５間の電気配線、電気素子６の電気配線４を形成するためのパターニングを行った後、銅メッキを施し、樹脂上に実装する電気素子６とセラミック基板１に実装する光素子５間の電気配線４と、セラミック多層配線基板１と電気素子６間の電気配線４を、セラミック多層配線基板１と凹部２の樹脂表面に形成する。
【００１９】
工程（ｂ）における電気配線４を形成する様子をセラミック多層配線基板の上面から見たのが図５である。図５の（ａ）において、凹部２の樹脂３の周りに、光素子５実装用の電極９、電気素子用の電極１０がセラミック多層配線基板１上に作製されている。図５の（ａ）の構造に、上記の図３の工程（ｂ）を施すことにより、セラミック多層配線基板１上の電極から凹部２の樹脂３表面へ電気配線４が形成される（図５（ｂ））。
【００２０】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板１に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板１の凹部２に充填した樹脂３の表面に形成した電気配線に実装し、放熱フィン７を付ける。以上の工程によって、図１に示す構造を作製することができる。
【００２１】
実施例２
図４に示す工程で図２の構造を作製する。工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００２２】
工程（ｂ）において、セラミック多層配線基板１の凹部２に微細電気配線層８を作製する。凹部２を有するセラミック多層配線基板１に電気絶縁用の感光性ポリアミック酸溶液（溶媒：Ｎ−メチルピロリドン）をスピンコート法により凹部を含めたセラミック基板全体に塗布する。凹部に塗布された電気絶縁層８１として機能する感光性ポリアミック酸溶液は、セラミック表面よりも低い位置に塗布されているので、ステッパー等を用いて波長３６５nm、露光量５００ｍＪ／ｃｍ2程度で露光を行う。次に現像を行い、凹部２以外に塗布した樹脂は取り除くと同時に、凹部２内に形成した樹脂層には電気絶縁層としてのパターンを形成する。続いて、窒素雰囲気中、３５０℃で加熱を行い、感光性ポリアミック酸を硬化させ、ポリイミドとする。凹部２内にポリイミド膜を形成する際、凹部２の側面にもポリイミド膜８１が成膜される。それを考慮して、電気配線の絶縁膜として、ポリイミド膜の膜厚が一定となっている凹部側面付近を除いた部分を用いる。又、凹部２内の側面付近ではポリイミドがセラミック表面よりも高く成膜されるので、砥石で切削し、セラミック基板と表面高さを合わせる。次に、メッキレジストをスピンコータ、噴霧式レジスト塗布装置等を用いて塗布し、露光・現像して、電気導体層のパターニングを行った後、銅メッキを施し、電気導体層８２を形成する。前記の電気絶縁層形成、電気導体層形成を必要回数繰り返すことにより、目的の微細電気配線層８をセラミック多層配線基板１の凹部２に作製する。凹部に微細電気配線層８を、セラミック基板と表面が一致するまで形成した後、凹部２の微細電気配線層８を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子と光素子間の電気配線を形成するためのパターニングを行った後、銅メッキを施し、微細電気配線８上に実装する電気素子６と、セラミック基板に実装する光素子５間の電気配線を基板表面に形成する。
【００２３】
工程（ｂ）における電気配線４を形成する様子をセラミック多層配線基板１の上面から見たのが図６である。図６の（ａ）において、凹部２の微細電気配線層８の横に、光素子５実装用の電極９がセラミック多層配線基板１上に作製されている。図６の（ａ）の構造に、上記の図４・工程（ｂ）を施すことにより、セラミック多層配線基板１上の電極９から凹部２の電気導体層８２へ電気配線４が形成される（図６（ｂ））。
【００２４】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板の凹部に形成された微細電気配線層上に実装し、放熱フィン７を付ける。以上の工程によって、図２に示す構造を作製することができる。
【００２５】
実施例３
図４に示す工程で図２の構造を作製する。工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００２６】
工程（ｂ）において、セラミック多層配線基板１の凹部２に微細電気配線層８を作製する。凹部２を有するセラミック多層配線基板１に電気絶縁用のポリアミック酸溶液（溶媒：Ｎ−メチルピロリドン）をスピンコート法により凹部を含めたセラミック基板全体に塗布する。窒素雰囲気中、３５０℃で加熱を行い、ポリアミック酸を硬化させ、ポリイミドとする。凹部２内にポリイミド膜を形成する際、凹部２の側面にもポリイミド膜８１が成膜される。それを考慮して、電気配線の絶縁膜として、ポリイミド膜８１の膜厚が一定となっている凹部側面付近を除いた部分を用いる。次に、レーザを用いてポリイミド膜８１にビアを空け、絶縁パターンを形成する。続いてメッキレジストをスピンコータ、噴霧式レジスト塗布装置等を用いて塗布し、露光・現像して、電気導体層のパターニングを行った後、銅メッキを施し、電気導体層８２を形成する。前記の電気絶縁層形成、電気導体層形成を必要回数繰り返すことにより、目的の微細電気配線層８をセラミック多層配線基板１の凹部２に作製する。凹部以外に成膜された樹脂などは砥石で研磨して除去する。凹部に微細電気配線層８を、セラミック基板と表面が一致するまで形成した後、凹部の微細電気配線を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子と光素子間の電気配線を形成するためのパターニングを行った後、銅メッキを施し、微細電気配線８上に実装する電気素子６と、セラミック基板に実装する光素子５間の電気配線を基板表面に形成する。
【００２７】
その後実施例２と同様に図６の（ａ）の構造に、上記の図４・工程（ｂ）を施すことにより、図６（ｂ）に示すようなセラミック多層配線基板１上の電極９から凹部２の電気導体層８２へ電気配線４が形成される。
【００２８】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板の凹部に形成された微細電気配線層上に実装し、放熱フィン７を付ける。以上の工程によって、図２に示す構造を作製することができる。
【００２９】
実施例４
実施例１の工程（ｂ）のみを変更した例である。変更の方法は、凹部に充填する樹脂３を、凹部２を有するセラミック多層配線基板１に直接形成するのではなく、他基板において樹脂をスピンコート、加熱して作製する。次に、充填する樹脂３をセラミック多層配線基板１の凹部２の大きさに切断して、他基板から剥離する。または、感光性の樹脂を用いて、露光・現像を行うことで凹部２の大きさに樹脂を加工して、他基板から剥離してもよい。前記の方法で得た樹脂３をセラミック多層配線基板１の凹部２に、接着させる。接着剤としては、エポキシ系、ポリイミド系、シリコーン系などの接着剤が使用できる。
【００３０】
実施例５
実施例２、３の工程（ｂ）のみを変更した例である。変更の方法は、微細電気配線層８を、凹部２を有するセラミック多層配線基板１に直接形成するのではなく、他基板において実施例２、３の微細電気配線層８を作る方法と同様にして作製する。次に、微細電気配線層８をセラミック多層配線基板１の凹部２の大きさに切断した後、他基板から剥離して、セラミック多層配線基板１の凹部２において、図７に示すように、半田１１を用いてセラミック多層配線基板と微細電気配線層８を電気接合させる。
【００３１】
実施例６
図１又は２に示すような構造において、光素子５から発生する熱を効果的に放熱させるために、セラミック多層配線基板１のセラミック材料を熱伝導性の良い、窒化アルミニウムや炭化シリコン、酸化ベリリウムにする。
【００３２】
実施例７
図１又は２に示すような構造において、光素子５をダイボンディングする場合、温度変化による光素子５とセラミック多層配線基板１間の熱膨張差によって光素子に生じるひずみが小さくなるように、セラミック多層配線基板１のセラミック材料を、光素子５の材料の熱膨張係数に近い材料にする。ここでは、セラミック材料として窒化アルミニウム（熱膨張係数：４．６×１０-6（１／Ｋ））、光素子としてＧａＡｓレーザダイオード（熱膨張係数：４．７×１０-6（１／Ｋ））を使用した。
【００３３】
セラミック多層配線基板の凹部は必要個設けてよく、セラミック材料、セラミック多層配線基板の作製方法、凹部における高密度多層配線層の作製方法、凹部における樹脂の充填方法、電気素子や光素子の実装方法などはいかなる方法を用いてもよい。なお、本発明は上述の実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良等を加えることは何ら差し支えない。
【００３４】
【発明の効果】
セラミック基板上に光素子、特に熱による影響の大きいＬＤなどの光発光素子を実装し、セラミック基板の凹部に形成した樹脂上に電気素子を実装すれば、電気素子と光素子の間の熱干渉を抑えることができ、光軸ずれが起こりにくくなり、又、セラミック基板と凹部樹脂との表面高さを一致させることで、電気素子と光素子間の電気配線長を短くすることができ、また高密度化も一層進めることができる。特に凹部に形成した樹脂を電気絶縁層として微細電気配線層を該凹部に形成し、その上に電気素子を実装することで、電気素子の微細配線化にも対応できる。
【図面の簡単な説明】
【図１】第１の実施の形態、実施例１、４、６、７を示す図で、セラミック多層配線基板の凹部に樹脂を電気絶縁層として用いた微細配線が形成されており、その上に電気素子、セラミック基板上に光素子が実装されている。
【図２】第２の実施の形態、実施例２、３、５、６、７を示す図で、セラミック多層配線基板の凹部に樹脂を充填しており、その上に電気素子、セラミック基板上に光素子が実装されている。
【図３】第１の実施の形態、実施例１、６、７の製造工程を示す図である。
【図４】第２の実施の形態、実施例２、３、６、７の製造工程を示す図である。
【図５】実施例１の工程（ｂ）を詳細に説明するための、セラミック多層配線基板の上面図である。
【図６】実施例２、３の工程（ｂ）を詳細に説明するためのセラミック多層配線基板の上面図である。
【図７】実施例５の構造を示す図である。
【符号の説明】
１ セラミック多層配線基板
２ 凹部
３ 樹脂
４ 電気配線
５ 光素子
６ 電気素子
７ 放熱フィン
８ 微細電気配線層
８１ 電気絶縁樹脂層（ポリイミド膜）
８２ 電気導体層
９ セラミック多層配線基板の光素子実装用電極
１０ セラミック多層配線基板の電気素子用電極
１１ 半田
【発明の属する技術分野】
光通信等における光電気変換機能を有するモジュール等の、光素子と電気素子の両方が実装された基板に関する。また本発明は、その製造方法に関する。
【０００２】
【従来の技術】
通信の大容量化、高速化を実現するために、光交換機や、光インターコネクション装置等が、活発に研究開発されている。それらの装置は、電気信号処理部分、光信号処理部分、光信号を電気信号へ、又は電気信号を光信号へ変換する部分から構成されている。光電気変換部分は、ＬＤ、ＰＤ等の光電変換素子（光素子）と、それを駆動、又は増幅する電気素子とから構成されている。
【０００３】
光素子と電気素子の両方を一つの基板に実装する技術がいくつか提案されている。例えば、特開平９−２３６７３１号公報では、光素子と電気素子は、いずれもセラミック基板上に実装されている。特開平３−２４５５８６号公報では、電気素子から光素子である半導体レーザ装置へ熱が回り込むのを抑えるために、フッ素樹脂（商標名テフロン）等の樹脂を断熱材として用い、その上に半導体レーザ装置を実装している。
【０００４】
【発明が解決しようとする課題】
セラミック基板上に、電気素子と光素子の両方を実装する方法をとる場合、光素子を高速駆動させるために電気素子と光素子を接近させて実装すると、熱絶縁をセラミックで行うことになるが、セラミックの熱伝導性はそれほど低くないため、電気素子と光素子との間の熱干渉を十分に防ぐことができない。
【０００５】
また、セラミック基板上に形成した、樹脂を用いた断熱材上に光素子を実装する場合、樹脂は柔らかいため、光軸ずれが起こりやすくなる。
【０００６】
光素子を高速動作させたい場合、電気素子と光素子間の電気配線を短くする必要があるが、電気素子と半導体レーザ装置を別の方法で実装する方法では、電気素子と光素子間の電気配線長を短くするのに限界がある。また、電気素子、光素子等の高密度化にも限界がある。
【０００７】
従って、本発明の目的は、高速動作が可能な光素子電気素子搭載セラミック基板を提供することである。
【０００８】
【課題を解決するための手段】
本発明に係る光素子電気素子搭載セラミック基板は、セラミック基板が凹部を有し、その凹部に樹脂で充填されており、少なくとも光発光素子部がセラミック基板上に、電気素子がセラミック基板凹部の樹脂上に実装されていることを特徴とするものである。又、前記樹脂が充填された凹部には該樹脂を電気絶縁層として用いた微細電気配線層が形成されていることを特徴としている。
【０００９】
また本発明は、セラミック基板に凹部を形成する工程、該凹部に樹脂を充填する工程、セラミック基板上に光素子を、該凹部に充填した樹脂上に電気素子を実装する工程を有することを特徴とする光素子電気素子搭載セラミック基板の製造方法に関する。
【００１０】
【発明の実施の形態】
セラミック基板上に光素子、特に少なくともＬＤなどの光発光素子を実装し、セラミック基板の凹部に充填した樹脂上に電気素子を実装すれば、樹脂はセラミックよりも熱伝導率が小さいために、セラミック基板のみを用いて光素子と電気素子を実装する場合より電気素子と光素子の間の熱干渉を抑えることができ、特に樹脂を電気絶縁層として微細電気配線を形成する場合は、セラミック電気配線では対応できない微細配線の電気素子を搭載することができる。また、光素子をセラミック基板上に実装することになり、セラミック基板は樹脂よりも硬いため、光軸ずれは起こりにくい。さらに、電気素子、光素子はベアチップ実装等の同様な方法で実装されるため、両素子を近づけて実装することにより、両素子間を接続する電気配線長を短くすることができ、より一層の高密度化も進めることができる。尚、その場合には、光素子を実装するセラミック基板表面と電気素子を実装する凹部に充填される樹脂の表面高さを電気配線の形成に支障がない程度に一致させておくことが望ましい。
【００１１】
ここで、セラミック基板としては、例えば、アルミナ、窒化アルミニウム、炭化シリコン、酸化ベリリウム等のセラミック粉末を適宜バインダー等と混合して所望の形状に塑性形成し、表面に配線パターンを形成したグリーンシートを多数積層した後焼成した多層セラミック配線基板が使用できるが、それ以外にも、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ガラスセラミック、窒化アルミニウム、炭化シリコン、酸化ベリリウム（ＢｅＯ）等の単体も使用可能である。
【００１２】
セラミック基板への凹部の形成方法は、例えば、形成する凹部の深さに応じて、予め凹部形状に型抜きしたグリーンシートを所定枚数重ね合わせる、あるいは、フォトレジストを塗布し、加工したい部分だけを露出させてサンドブラスと処理することにより形成することができるが、これらの方法に限定されるものではない。
【００１３】
セラミック基板の凹部に充填する樹脂材料としては、通常の電気素子に多用される樹脂材料であれば、いずれの材料も使用できるが、例えば、エポキシ樹脂、ポリイミド樹脂などが好ましいものとして例示できる。
【００１４】
樹脂の充填には、バーコート、ナイフコート、スピンコート法などの塗布法により凹部と共にセラミック基板全面に樹脂を供給する方法、あるいはディスペンサー等を用いて凹部のみに樹脂を供給する方法のいずれでも良く、樹脂表面とセラミック表面との表面高さを一致させるには、使用する樹脂に応じた硬化法を適用した後、表面を研磨して平坦化すればよい。あるいは、樹脂をセラミック基板に形成した凹部形状に別途硬化成形した後、セラミック基板の凹部に接着してはめ込んでも良い。尚、本発明において、表面高さを一致させるとは、完全に段差のない平坦状にする必要は必ずしもなく、光素子と電気素子とをつなぐ配線が断線することなく形成できる程度の段差があってもかまわないことを意味する。
【００１５】
第１の実施の形態
図１は第１の実施の形態を示す図である。セラミック多層配線基板１が凹部２を有し、その凹部２に樹脂３が充填されていて、セラミック多層配線基板１と凹部２に充填した樹脂３の表面高さは一致しており、光素子５がセラミック多層配線基板１上に、放熱フィン７を備えた電気素子６がセラミック多層配線基板１の凹部２に充填した樹脂３上に実装されている。光素子と電気素子は電気配線４を通じて最短距離で電気接続されている。
【００１６】
第２の実施の形態
図２は第２の実施の形態を示す図である。セラミック多層配線基板１が凹部２を有し、その凹部２に電気絶縁樹脂層８１と電気導体層８２からなる微細電気配線層８が形成されていて、セラミック多層配線基板１と凹部２の微細電気配線層８の表面高さは一致しており、光素子５がセラミック多層配線基板１上に、放熱フィン７を備えた電気素子６がセラミック多層配線基板１の凹部２の微細電気配線層８上に実装されていて、光素子５と電気素子６は電気配線４を通じて最短距離で電気接続されている。
【００１７】
【実施例】
実施例１
図３に示す工程で図１の構造を作製する。まず、工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００１８】
工程（ｂ）において、セラミック多層配線基板１の凹部２に樹脂３を充填する。樹脂３をスピンコート法により塗布した後、樹脂３に固有の温度で加熱を行い、樹脂３を硬化させる。凹部以外に塗布された樹脂を研磨することにより、凹部の樹脂３の表面とセラミック多層配線基板１の表面が一致するようにする。尚、ここでは、樹脂としてポリイミドを用いており、まず、前駆体であるポリアミック酸のＮ−メチルピロリドン溶液を、スピンコート法にて、凹部２を含む基板１表面に塗布し、硬化温度３５０℃で熱硬化させてイミド化し、研磨砥石を用いてセラミック基板が完全に露出するまで研磨して凹部に樹脂を埋め込んだ。次に、凹部２に充填した樹脂３を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子６と光素子５間の電気配線、電気素子６の電気配線４を形成するためのパターニングを行った後、銅メッキを施し、樹脂上に実装する電気素子６とセラミック基板１に実装する光素子５間の電気配線４と、セラミック多層配線基板１と電気素子６間の電気配線４を、セラミック多層配線基板１と凹部２の樹脂表面に形成する。
【００１９】
工程（ｂ）における電気配線４を形成する様子をセラミック多層配線基板の上面から見たのが図５である。図５の（ａ）において、凹部２の樹脂３の周りに、光素子５実装用の電極９、電気素子用の電極１０がセラミック多層配線基板１上に作製されている。図５の（ａ）の構造に、上記の図３の工程（ｂ）を施すことにより、セラミック多層配線基板１上の電極から凹部２の樹脂３表面へ電気配線４が形成される（図５（ｂ））。
【００２０】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板１に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板１の凹部２に充填した樹脂３の表面に形成した電気配線に実装し、放熱フィン７を付ける。以上の工程によって、図１に示す構造を作製することができる。
【００２１】
実施例２
図４に示す工程で図２の構造を作製する。工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００２２】
工程（ｂ）において、セラミック多層配線基板１の凹部２に微細電気配線層８を作製する。凹部２を有するセラミック多層配線基板１に電気絶縁用の感光性ポリアミック酸溶液（溶媒：Ｎ−メチルピロリドン）をスピンコート法により凹部を含めたセラミック基板全体に塗布する。凹部に塗布された電気絶縁層８１として機能する感光性ポリアミック酸溶液は、セラミック表面よりも低い位置に塗布されているので、ステッパー等を用いて波長３６５nm、露光量５００ｍＪ／ｃｍ2程度で露光を行う。次に現像を行い、凹部２以外に塗布した樹脂は取り除くと同時に、凹部２内に形成した樹脂層には電気絶縁層としてのパターンを形成する。続いて、窒素雰囲気中、３５０℃で加熱を行い、感光性ポリアミック酸を硬化させ、ポリイミドとする。凹部２内にポリイミド膜を形成する際、凹部２の側面にもポリイミド膜８１が成膜される。それを考慮して、電気配線の絶縁膜として、ポリイミド膜の膜厚が一定となっている凹部側面付近を除いた部分を用いる。又、凹部２内の側面付近ではポリイミドがセラミック表面よりも高く成膜されるので、砥石で切削し、セラミック基板と表面高さを合わせる。次に、メッキレジストをスピンコータ、噴霧式レジスト塗布装置等を用いて塗布し、露光・現像して、電気導体層のパターニングを行った後、銅メッキを施し、電気導体層８２を形成する。前記の電気絶縁層形成、電気導体層形成を必要回数繰り返すことにより、目的の微細電気配線層８をセラミック多層配線基板１の凹部２に作製する。凹部に微細電気配線層８を、セラミック基板と表面が一致するまで形成した後、凹部２の微細電気配線層８を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子と光素子間の電気配線を形成するためのパターニングを行った後、銅メッキを施し、微細電気配線８上に実装する電気素子６と、セラミック基板に実装する光素子５間の電気配線を基板表面に形成する。
【００２３】
工程（ｂ）における電気配線４を形成する様子をセラミック多層配線基板１の上面から見たのが図６である。図６の（ａ）において、凹部２の微細電気配線層８の横に、光素子５実装用の電極９がセラミック多層配線基板１上に作製されている。図６の（ａ）の構造に、上記の図４・工程（ｂ）を施すことにより、セラミック多層配線基板１上の電極９から凹部２の電気導体層８２へ電気配線４が形成される（図６（ｂ））。
【００２４】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板の凹部に形成された微細電気配線層上に実装し、放熱フィン７を付ける。以上の工程によって、図２に示す構造を作製することができる。
【００２５】
実施例３
図４に示す工程で図２の構造を作製する。工程（ａ）においてセラミック多層配線基板１を作製する。アルミナ粉末、フラックス、有機バインダ、溶剤、可塑剤をボールミル中で良く混合した後、ブレードによりキャリアテープ上へ伸展し、乾燥させグリーンシートを作製する。グリーンシートに金型で穴開けを行い、この中へ金属粉末で作製した導体ペーストを充填し、導体パターンを印刷したものを複数枚積層して、焼成し、セラミック多層配線基板１を作製する。凹部はグリーンシート必要枚を金型を用いて穴を開けることにより形成する。
【００２６】
工程（ｂ）において、セラミック多層配線基板１の凹部２に微細電気配線層８を作製する。凹部２を有するセラミック多層配線基板１に電気絶縁用のポリアミック酸溶液（溶媒：Ｎ−メチルピロリドン）をスピンコート法により凹部を含めたセラミック基板全体に塗布する。窒素雰囲気中、３５０℃で加熱を行い、ポリアミック酸を硬化させ、ポリイミドとする。凹部２内にポリイミド膜を形成する際、凹部２の側面にもポリイミド膜８１が成膜される。それを考慮して、電気配線の絶縁膜として、ポリイミド膜８１の膜厚が一定となっている凹部側面付近を除いた部分を用いる。次に、レーザを用いてポリイミド膜８１にビアを空け、絶縁パターンを形成する。続いてメッキレジストをスピンコータ、噴霧式レジスト塗布装置等を用いて塗布し、露光・現像して、電気導体層のパターニングを行った後、銅メッキを施し、電気導体層８２を形成する。前記の電気絶縁層形成、電気導体層形成を必要回数繰り返すことにより、目的の微細電気配線層８をセラミック多層配線基板１の凹部２に作製する。凹部以外に成膜された樹脂などは砥石で研磨して除去する。凹部に微細電気配線層８を、セラミック基板と表面が一致するまで形成した後、凹部の微細電気配線を含むセラミック基板全体にレジストを塗布、露光、現像を行い、電気素子と光素子間の電気配線を形成するためのパターニングを行った後、銅メッキを施し、微細電気配線８上に実装する電気素子６と、セラミック基板に実装する光素子５間の電気配線を基板表面に形成する。
【００２７】
その後実施例２と同様に図６の（ａ）の構造に、上記の図４・工程（ｂ）を施すことにより、図６（ｂ）に示すようなセラミック多層配線基板１上の電極９から凹部２の電気導体層８２へ電気配線４が形成される。
【００２８】
工程（ｃ）において、光素子（光発光素子）５を金／錫半田ボール等を用いてセラミック基板に実装する。工程（ｄ）において、電気素子６を鉛／錫半田ボール等を用いて、セラミック基板の凹部に形成された微細電気配線層上に実装し、放熱フィン７を付ける。以上の工程によって、図２に示す構造を作製することができる。
【００２９】
実施例４
実施例１の工程（ｂ）のみを変更した例である。変更の方法は、凹部に充填する樹脂３を、凹部２を有するセラミック多層配線基板１に直接形成するのではなく、他基板において樹脂をスピンコート、加熱して作製する。次に、充填する樹脂３をセラミック多層配線基板１の凹部２の大きさに切断して、他基板から剥離する。または、感光性の樹脂を用いて、露光・現像を行うことで凹部２の大きさに樹脂を加工して、他基板から剥離してもよい。前記の方法で得た樹脂３をセラミック多層配線基板１の凹部２に、接着させる。接着剤としては、エポキシ系、ポリイミド系、シリコーン系などの接着剤が使用できる。
【００３０】
実施例５
実施例２、３の工程（ｂ）のみを変更した例である。変更の方法は、微細電気配線層８を、凹部２を有するセラミック多層配線基板１に直接形成するのではなく、他基板において実施例２、３の微細電気配線層８を作る方法と同様にして作製する。次に、微細電気配線層８をセラミック多層配線基板１の凹部２の大きさに切断した後、他基板から剥離して、セラミック多層配線基板１の凹部２において、図７に示すように、半田１１を用いてセラミック多層配線基板と微細電気配線層８を電気接合させる。
【００３１】
実施例６
図１又は２に示すような構造において、光素子５から発生する熱を効果的に放熱させるために、セラミック多層配線基板１のセラミック材料を熱伝導性の良い、窒化アルミニウムや炭化シリコン、酸化ベリリウムにする。
【００３２】
実施例７
図１又は２に示すような構造において、光素子５をダイボンディングする場合、温度変化による光素子５とセラミック多層配線基板１間の熱膨張差によって光素子に生じるひずみが小さくなるように、セラミック多層配線基板１のセラミック材料を、光素子５の材料の熱膨張係数に近い材料にする。ここでは、セラミック材料として窒化アルミニウム（熱膨張係数：４．６×１０-6（１／Ｋ））、光素子としてＧａＡｓレーザダイオード（熱膨張係数：４．７×１０-6（１／Ｋ））を使用した。
【００３３】
セラミック多層配線基板の凹部は必要個設けてよく、セラミック材料、セラミック多層配線基板の作製方法、凹部における高密度多層配線層の作製方法、凹部における樹脂の充填方法、電気素子や光素子の実装方法などはいかなる方法を用いてもよい。なお、本発明は上述の実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良等を加えることは何ら差し支えない。
【００３４】
【発明の効果】
セラミック基板上に光素子、特に熱による影響の大きいＬＤなどの光発光素子を実装し、セラミック基板の凹部に形成した樹脂上に電気素子を実装すれば、電気素子と光素子の間の熱干渉を抑えることができ、光軸ずれが起こりにくくなり、又、セラミック基板と凹部樹脂との表面高さを一致させることで、電気素子と光素子間の電気配線長を短くすることができ、また高密度化も一層進めることができる。特に凹部に形成した樹脂を電気絶縁層として微細電気配線層を該凹部に形成し、その上に電気素子を実装することで、電気素子の微細配線化にも対応できる。
【図面の簡単な説明】
【図１】第１の実施の形態、実施例１、４、６、７を示す図で、セラミック多層配線基板の凹部に樹脂を電気絶縁層として用いた微細配線が形成されており、その上に電気素子、セラミック基板上に光素子が実装されている。
【図２】第２の実施の形態、実施例２、３、５、６、７を示す図で、セラミック多層配線基板の凹部に樹脂を充填しており、その上に電気素子、セラミック基板上に光素子が実装されている。
【図３】第１の実施の形態、実施例１、６、７の製造工程を示す図である。
【図４】第２の実施の形態、実施例２、３、６、７の製造工程を示す図である。
【図５】実施例１の工程（ｂ）を詳細に説明するための、セラミック多層配線基板の上面図である。
【図６】実施例２、３の工程（ｂ）を詳細に説明するためのセラミック多層配線基板の上面図である。
【図７】実施例５の構造を示す図である。
【符号の説明】
１ セラミック多層配線基板
２ 凹部
３ 樹脂
４ 電気配線
５ 光素子
６ 電気素子
７ 放熱フィン
８ 微細電気配線層
８１ 電気絶縁樹脂層（ポリイミド膜）
８２ 電気導体層
９ セラミック多層配線基板の光素子実装用電極
１０ セラミック多層配線基板の電気素子用電極
１１ 半田
Claims (8)
- セラミック基板が１つの表面に所定の深さの凹部を有し、その凹部が樹脂で充填されており、少なくとも光発光素子部が該セラミック基板の該表面上に、電気素子がセラミック基板凹部の樹脂上に実装されており、前記セラミック基板が多層配線基板である光素子電気素子搭載セラミック基板。
- 前記凹部に充填される樹脂表面とセラミック基板表面とが一致していることを特徴とする請求項１に記載の光素子電気素子搭載セラミック基板。
- 前記凹部に充填される樹脂を電気絶縁層として、該凹部に微細電気配線層が形成されていることを特徴とする請求項１又は２に記載の光素子電気素子搭載セラミック基板。
- セラミック基板を多層配線構造に形成する工程、前記セラミック基板に凹部を形成する工程、該凹部に樹脂を充填する工程、セラミック基板上に光素子を、該凹部に充填した樹脂上に電気素子を実装する工程を有することを特徴とする光素子電気素子搭載セラミック基板の製造方法。
- 前記凹部に充填した樹脂を平坦化してセラミック基板表面と高さを一致させる工程を有することを特徴とする請求項４に記載の光素子電気素子搭載セラミック基板の製造方法。
- 前記凹部に充填される樹脂を電気絶縁層として、該凹部に微細電気配線層を形成する工程を有することを特徴とする請求項４又は５に記載の光素子電気素子搭載セラミック基板の製造方法。
- 前記凹部に充填される樹脂を、該凹部内で硬化させることを特徴とする請求項４乃至６のいずれか１項に記載の光素子電気素子搭載セラミック基板の製造方法。
- 前記凹部に充填される樹脂を、該凹部形状に硬化成形した後、該凹部にはめ込むことを特徴とする請求項４乃至６のいずれか１項に記載の光素子電気素子搭載セラミック基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16722299A JP4345138B2 (ja) | 1999-06-14 | 1999-06-14 | 光素子電気素子搭載セラミック基板 |
| US09/593,128 US6477284B1 (en) | 1999-06-14 | 2000-06-13 | Photo-electric combined substrate, optical waveguide and manufacturing process therefor |
| US10/254,652 US20030053765A1 (en) | 1999-06-14 | 2002-09-26 | Photo-electric combined substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16722299A JP4345138B2 (ja) | 1999-06-14 | 1999-06-14 | 光素子電気素子搭載セラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357770A JP2000357770A (ja) | 2000-12-26 |
| JP4345138B2 true JP4345138B2 (ja) | 2009-10-14 |
Family
ID=15845717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16722299A Expired - Fee Related JP4345138B2 (ja) | 1999-06-14 | 1999-06-14 | 光素子電気素子搭載セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4345138B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105431756A (zh) * | 2013-05-29 | 2016-03-23 | 富加宜（亚洲）私人有限公司 | 板载收发器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4654577B2 (ja) * | 2003-12-22 | 2011-03-23 | パナソニック電工株式会社 | 光電変換素子実装用セラミックス基板 |
-
1999
- 1999-06-14 JP JP16722299A patent/JP4345138B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105431756A (zh) * | 2013-05-29 | 2016-03-23 | 富加宜（亚洲）私人有限公司 | 板载收发器 |
| US9843395B2 (en) | 2013-05-29 | 2017-12-12 | FCI Asia Pte. Ltd. | On board transceiver |
| CN105431756B (zh) * | 2013-05-29 | 2018-01-12 | 安费诺富加宜（亚洲）私人有限公司 | 板载收发器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357770A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102625123B1 (ko) | 반도체 디바이스 어셈블리 | |
| KR100891269B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
| JP4023285B2 (ja) | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 | |
| KR101053419B1 (ko) | 다층 배선 회로 모듈 및 그 제조 방법 | |
| US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US11854920B2 (en) | Embedded chip package and manufacturing method thereof | |
| TW201230263A (en) | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry | |
| US7222419B2 (en) | Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package | |
| US9978698B1 (en) | Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members | |
| JP2003163323A (ja) | 回路モジュール及びその製造方法 | |
| JP2007115774A (ja) | 半導体装置の製造方法 | |
| JP3405402B2 (ja) | 並列伝送型光モジュールおよびその製造方法 | |
| US20210195761A1 (en) | Manufacturing method of package structure | |
| JP3491677B2 (ja) | 光電気混載基板およびその製造方法 | |
| KR101971402B1 (ko) | 투명 캐리어를 이용한 인쇄회로기판의 제조방법 | |
| JP4668049B2 (ja) | 光配線モジュール | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| JP4345138B2 (ja) | 光素子電気素子搭載セラミック基板 | |
| JP5172319B2 (ja) | セラミック部品の製造方法 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| JP2009283733A (ja) | セラミック部品の製造方法 | |
| CN109273426B (zh) | 封装结构及其制造方法 | |
| JP3610156B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |