JP4342824B2 - 画像表示パネル、画像表示装置およびアレイ基板の製造方法 - Google Patents
画像表示パネル、画像表示装置およびアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP4342824B2 JP4342824B2 JP2003111676A JP2003111676A JP4342824B2 JP 4342824 B2 JP4342824 B2 JP 4342824B2 JP 2003111676 A JP2003111676 A JP 2003111676A JP 2003111676 A JP2003111676 A JP 2003111676A JP 4342824 B2 JP4342824 B2 JP 4342824B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- image display
- region
- display panel
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、アレイ基板上に透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法に関するものであって、特に、アレイ基板表面に透明電極を形成する際にフォトレジスト層の均一な塗布を実現することで、設計デザインに忠実な透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＣＲＴディスプレイにおいて進歩の遅かったディスプレイの高解像度化は、液晶をはじめとする新たな技術の導入と共に飛躍的な進歩を遂げようとしている。すなわち、液晶表示装置は微細加工を施すことによりＣＲＴディスプレイに比べて高精細な画像を表示することが可能である。
【０００３】
液晶表示装置として、スイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を備えたアクティブマトリックス方式を用いた液晶表示装置が知られている。かかるアクティブマトリックス方式の液晶表示装置は、走査線と信号線とをマトリックス状に配設し、その交点に薄膜トランジスタが配設されたアレイ基板と、その基板と所定の間隔を隔てて対向配置される対向基板との間に液晶材料を封入した構造を有する。そして、それぞれ信号線および走査線を介して供給されるこの液晶材料に与える電圧を薄膜トランジスタによって制御して、液晶の電気光学的効果を利用して画像表示を可能としている（例えば、特許文献１参照。）。
【０００４】
画像表示の際に液晶材料に電圧を印加するためには、外部駆動回路から電気信号を供給する必要がある。従って、従来構造の液晶表示装置では、液晶表示装置を構成する液晶パネルの構造として、ＴＦＴ等が配置された画像表示領域の周縁部に、外部駆動回路との接続に用いられる接続電極を配置した構造を有する。図１１は、かかる周縁部における接続電極の構造を示す断面図である。図１１に示すように、周縁部では、アレイ基板１０１上に外部接続電極１０２が信号線または走査線の本数に対応して複数配置され、互いに隣接する外部接続電極１０２の間には絶縁層１０３、１０４の積層構造および複数設けられた外部接続電極１０２間の電気的短絡を防止するための分離絶縁層１０６を備えた構造を有する。また、外部接続電極１０２上には透明電極１０５が形成されている。かかる分離絶縁層１０６を配置することによって、外部接続電極１０２と外部駆動回路との間をＴＡＢ等で接続した場合であっても、ＴＡＢ等に含まれる荷電粒子等によって外部接続電極１０２間が電気的に短絡することを抑制している。
【０００５】
図１１に示す電極実装領域の製造工程について簡潔に説明する。まず、基板１０１上に外部接続電極１０２、絶縁層１０３、１０４および分離絶縁層１０６に対応した材料層を順次積層し、パターニングを施すことによってこれらの層構造が形成される。その後、透明電極１０５の形成予定領域に開口部を有するマスクパターンを形成するため、スピンコート法等によって表面全体に均等にフォトレジストを塗布した後、フォトリソグラフィ法によってパターンを形成する。そして、ＩＴＯ等の透明導電材料を堆積した後、リフトオフ等によって余剰部分を除去し、透明電極１０５が形成される。
【０００６】
なお、周縁部には図１１で示すように外部接続電極１０２が多数集積された電極実装領域と、外部接続電極１０２が形成されない非電極実装領域とが存在する。電極実装領域では図１１に示す構造が採用されているが、非電極実装領域では、そもそも外部接続電極１０２が存在しないことから、電極の短絡を防止する分離絶縁層１０６を設ける必要はない。従って、非電極実装領域では、基板１０１上に絶縁層１０３、１０４等が一様に堆積された平坦な構造となっているか、分離絶縁層１０６と同一の材料で形成された平坦な層構造が一様に配置されているのが通常である。
【０００７】
【特許文献１】
特開平２−２２３９２２号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、電極実装領域上に分離絶縁層１０６を備えた液晶表示パネルでは、画像表示領域のうち、周縁部近傍に位置する部分の表示特性が劣化するという問題が生じている。以下、かかる問題点について説明する。
【０００９】
図１２は、分離絶縁層１０６を備えた液晶表示パネルを構成するアレイ基板の製造工程について説明するための模式図である。図１２に示すように、実際の製造工程では画像表示領域１０９、周縁領域１１０、電極実装領域１１１および非電極実装領域１１２をそれぞれ備えた複数のアレイ基板１０８ａ〜１０８ｄが同一ガラス基板上に形成される。
【００１０】
一方で、上記のように透明電極１０５を形成する際には、フォトレジスト層を表面全体にスピンコート法によって均一に塗布する必要がある。フォトレジスト層の塗布前にはアレイ基板１０８ａ〜１０８ｄ上には多数の分離絶縁層１０６が既に形成されていることから、電極実装領域１１１には凹凸構造が存在する一方、電極非実装領域１１２は平坦な表面構造によって形成されている。
【００１１】
従って、アレイ基板１０８ａ〜１０８ｄを形成する同一ガラス基板の表面上にスピンコート法によってフォトレジスト層を塗布した場合、電極実装領域１１１の凹凸構造と、電極非実装領域１１２の平坦構造との相違に起因して、フォトレジスト層の膜厚分布が不均一になる。すなわち、スピンコートを行う際に例えば同一ガラス基板の重心位置を回転中心とした場合、図１２に示すように、電極実装領域１１１と電極非実装領域１１２の境界部分に対応した破線領域では、フォトレジスト層の膜厚が他の領域と異なる値となる。
【００１２】
特に、電極実装領域１１１に配置された分離絶縁層１０６は、短絡防止の観点から３〜４μｍ程度と非常に厚く形成されており、フォトレジスト層を塗布する際に及ぼす影響が大きくなる。
【００１３】
塗布されたフォトレジスト層は、フォトリソグラフィ法によって所定の露光および現像を行うことでマスクパターンに成形され、透明電極の形成に使用される。しかしながら、膜厚分布が不均一な場合、十分な露光を行えない領域や、露光時にピントがずれた領域等が存在することとなり、設計デザイン通りのマスクパターンの成形が困難となる。従って、マスクパターンを用いて得られる透明電極等の形状も設計デザインと異なるものとなり、例えば画素電極等の透明電極の幅が他の領域に比較して細くなることによって、表示画像の品位が低下することとなる。
【００１４】
特に、アレイ基板１０８ａ、１０８ｃに関しては、周縁領域１１０ａ、１１０ｃと画像表示領域１０９ａ、１０９ｃとの位置関係に起因して、フォトレジスト層の膜厚分布が不均一となる破線領域が、画像表示領域１０９ａ、１０９ｃ上に形成されている。従って、かかる破線領域内に形成される画素電極および共通電極は、設計デザインと異なる形状となり、破線領域に対応して、表示画像中に薄い線状または帯状の表示が観測されることとなる。
【００１５】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、アレイ基板表面に透明電極を形成する際にフォトレジスト層の均一な塗布を実現することで、設計デザインに忠実な透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる画像表示パネルは、画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板を備えた画像表示パネルにおいて、前記画素表示領域に形成され、電極を含む１つ以上の半導体素子と、前記周縁領域の一部である電極実装領域上に形成され、前記半導体素子と電気的に接続された複数の外部接続電極と、前記画像表示領域上に前記半導体素子を覆うように形成され、前記電極を露出する開口が形成された絶縁性の平坦化層と、前記電極実装領域上における前記外部接続電極間に形成された凸構造の複数の分離絶縁層と、前記周縁領域の他の一部である電極非実装領域上に形成された凸構造の絶縁性のダミー構造と、前記開口内から前記平坦化層上にかけて形成され、前記電極と電気的に接続された透明な画素電極と、前記分離絶縁層間に形成され、前記外部接続電極と電気的に接続された透明電極と、を備え、前記平坦化層と前記分離絶縁層と前記ダミー構造との上面の高さが、実質的に同等であり、前記画素電極と前記透明電極とが、同一の電極材料で形成されていることを特徴とする。
【００１７】
この請求項１の発明によれば、電極実装領域上に配置された多数の分離絶縁層によって形成される凹凸構造と同様に、電極非実装領域の表面上にも凹凸構造を備えることとしたため、分離絶縁層の形成後にフォトレジスト膜を塗布した場合であっても、フォトレジスト膜の膜厚分布を均一化することが可能である。なお、電極非実装領域上に形成される凹凸構造は、電極実装領域上に形成される凹凸構造と同一ピッチとすることが好ましいが、異なる値としても良い。
【００１８】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、同一基板上に複数製造された後に個々のアレイ基板に分離されることによって形成され、前記同一基板が、複数製造される前記アレイ基板間に配置された空隙領域上に前記ダミー絶縁膜を複数備えたことを特徴とする。
【００１９】
この請求項２の発明によれば、空隙領域上にも凹凸構造を備えることとしたため、凹凸構造形成後にフォトレジスト層をより均一に塗布することが可能である。
【００２０】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、周縁に切り込みが形成された凹部構造を備えたことを特徴とする。
【００２１】
この請求項３の発明によれば、周縁領域等に機能上の理由によって特異な凹部構造を配置した場合であっても、切り込み構造を設けることでかかる凹部構造の形成後に塗布したフォトレジスト層の膜厚を均一化する事が可能である。
【００２２】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と前記対向基板との間に封入された液晶層と、をさらに備えたことを特徴とする。
【００２３】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、表示画素に対応した画素電極と、前記画素電極に供給する電位を制御するスイッチング素子と、該スイッチング素子の駆動状態を制御する走査線と、前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、を前記画像表示領域に対応した部分に備えることを特徴とする。
【００２４】
また、本発明にかかる画像表示パネルは、上記の発明において、前記走査線および／または前記信号線が、前記外部接続電極と電気的に接続していることを特徴とする。
【００２５】
また、本発明にかかる画像表示装置は、上記した画像表示パネルのいずれかと、前記画像表示パネルの外部接続電極に電気的に接続された外部駆動回路とを備えたことを特徴とする。
また、本発明にかかるアレイ基板の製造方法は、画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板の前記画素表示領域に、電極を含む１つ以上の半導体素子を形成する工程と、前記周縁領域の一部である電極実装領域上に、前記半導体素子と電気的に接続された複数の外部接続電極を形成する工程と、前記画像表示領域上に前記半導体素子を覆い、前記電極を露出する開口が形成された絶縁性の平坦化層を形成する工程と、前記電極実装領域上における前記外部接続電極間に凸構造の複数の分離絶縁層を形成する工程と、前記周縁領域の他の一部である電極非実装領域上に凸構造の絶縁性のダミー構造を形成する工程と、前記電極と電気的に接続された透明な画素電極を前記開口内から前記平坦化層上にかけて形成すると共に、前記外部接続電極と電気的に接続された透明電極を前記分離絶縁層間に形成する工程と、を含むことを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態である画像表示パネルおよび画像表示装置について説明する。なお、図面は模式的なものであり、現実のものとは異なることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２７】
（実施の形態１）
まず、この発明の実施の形態１について説明する。図１は、実施の形態１にかかる画像表示パネルを構成するアレイ基板１の構造を示す平面図である。図１に示すように、アレイ基板１は、画像表示領域２と、画像表示領域２の周辺部に配置された周縁領域３を備えた構造を有する。
【００２８】
画像表示領域２は、外部から入力される画像信号に対応した映像を表示するためのものである。具体的には、画像表示領域２は、光透過性を有するアレイ基板１上に表示画素に対応した画素電極７と、画素電極７の電位を制御するスイッチング素子として機能する薄膜トランジスタ８と、薄膜トランジスタ８の駆動状態を制御する走査線９と、薄膜トランジスタ８を介して画素電極７に対して電位を供給する信号線１０とを有する。また、画像表示領域２上にはほぼ一定の電位に保持された共通電極１１が配置され、画像表示を行う際には画素電極７と共通電極１１との間にアレイ基板１の表面と平行方向の電界が生じる構造となっている。
【００２９】
周縁領域３は、アレイ基板１上であって画像表示領域２の周辺部に位置する領域のことをいう。画像表示パネル１は、外部駆動回路から供給される電気信号に基づいて画像表示を行う構造を有することから、周縁領域３には、外部駆動回路と画像表示領域２上に配置された走査線９または信号線１０とを電気的に接続するための外部接続電極１２が備えられている。
【００３０】
ここで、図１でも示すように、外部接続電極１２は、走査線９または信号線１０のピッチよりも狭い間隔で配置されている。従って、周縁領域３上には、外部接続電極１２が集中的に配置された領域である電極実装領域４と、外部接続電極１２が配置されない領域である電極非実装領域５とが存在する。電極実装領域４および電極非実装領域５の具体的構造等については後に詳細に説明する。
【００３１】
図２は、実施の形態１にかかる画像表示パネルの全体構造を示す断面図である。実施の形態１にかかる画像表示パネルの全体構造は、図２に示すように、画像表示領域２および周縁領域３を備えたアレイ基板１と、画像表示領域２に対応する位置にアレイ基板１に対向して配置された対向基板１６と、アレイ基板１と対向基板１６との間に封入された液晶層１７と、画像表示領域２に対応したアレイ基板１の外表面上に配置された偏光板１８と、対向基板１６の外表面上に配置された偏光板１９とを備えた構造を有する。
【００３２】
アレイ基板１および対向基板１６は、光透過性に優れた透明プラスチック基板または無アルカリガラス等によって形成され、表面が平坦性に優れた構造を有する。アレイ基板１および対向基板１６は、互いに平行となるよう対向配置されており、アレイ基板１と対向基板１６との間に液晶層１７を封入する構造を有する。なお、カラー表示を行う画像表示パネルの場合、対向基板１６の内表面近傍等にカラーフィルタが配置された構造を有するのが通常である。
【００３３】
液晶層１７は、配向性を有する液晶分子を主成分として形成されている。本実施の形態１にかかる画像表示パネルは、液晶層１７に印加される電界の方向がアレイ基板１の表面と平行方向となるＩＰＳ（In-Plane Switching）構造であるため、液晶層１７に含まれる液晶分子としては、一般に画像表示装置に用いられるものであれば任意のものを使用することが可能である。アレイ基板２および対向基板１６の内表面上には所定のラビング等が施された配向膜（図示省略）が形成されており、液晶層１７に含まれる液晶分子は、配向膜の配向秩序に従って配向している。
【００３４】
偏光板１８、１９は、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層１７に含まれる液晶分子の配向方向と、偏光板１８、１９との間に生じる光学的な相関関係に基づいて、表示画素ごとの光透過率が制御されて画像表示が行われている。
【００３５】
本実施の形態１にかかる画像表示パネルによる画像表示のメカニズムについて簡単に説明する。まず、走査線９を介して外部の駆動回路から供給される電位によって、薄膜トランジスタ８の駆動状態が制御され、薄膜トランジスタ８がオン状態になる期間に合わせて、信号線１０を介して外部の駆動回路から画素電極７に対して電位が供給される。そして、画素電極７に対する電位供給によって、画素電極７と共通電極１１との間に電位差が生じ、生じた電位差に起因してアレイ基板１上に配置された液晶層１７に対して横方向の電界が与えられる。かかる横方向の電界によって液晶層１７に含まれる液晶分子の配向方向が制御され、液晶層１７内を通過する直線偏光の配向方向が変化する。かかる直線偏光の配向方向の変化と、偏光板１９の透過軸とがなす角度の値に対応して外部に放出される光強度が相違することから、画素電極７に供給する電位によって液晶分子の配向方向を制御し、ひいては外部に放出される光強度を表示画素ごとに異なる値とすることで画面上に濃淡が表示され、画像表示が行われる。従って、画像表示を行う際には走査線９および信号線１０を介して外部の駆動回路から所定の電位を供給する必要があり、本実施の形態１にかかる画像表示パネルでは、電極実装領域４上に外部接続電極１２を配置した構造を有している。
【００３６】
次に、電極実装領域４および電極非実装領域５の具体的構造について説明する。図３は、周縁領域３上に位置する電極実装領域４および電極非実装領域５の構造を示す模式図である。図３に示すように、電極実装領域４は、アレイ基板１上に配置された複数の外部接続電極１２と、アレイ基板１上であって外部接続電極１２の間の領域および外部接続電極１２の端部上に順次積層された絶縁層２１、２２と、絶縁層２２上に積層された分離絶縁層２３とを有し、外部接続電極１２上には透明電極２４を備えている。一方、電極非実装領域５は、アレイ基板１上に絶縁層２５、２６および絶縁層２７が順次積層された構造を備えたダミー構造２８が、分離絶縁層２３の配置パターンとほぼ同様に配置された凹凸構造を有する。
【００３７】
外部接続電極１２は、画像表示領域２に配置された走査線９または信号線１０と電気的に接続された構造を有し、例えば、走査線９または信号線１０と一体的に形成された構造を有する。なお、図３に示す構造は、外部接続電極１２が走査線９と一体的に形成された構造について示しており、信号線１０と一体的に形成される場合には、絶縁層２１が外部接続電極１２の下層に配置された構造となる。
【００３８】
絶縁層２１、２２、２５、２６は、それぞれ薄膜トランジスタ８の構成部分であって、ゲート電極を他と絶縁するゲート絶縁層と、薄膜トランジスタ８の表面を保護する表面保護層とに対応するものであり、実際にはゲート絶縁層、表面保護層と同時に形成される。具体的材料としては、絶縁層２１、２５は酸化珪素、絶縁層２２、２６は、窒化珪素によって形成されるが、かかる材料に限定する必要はない。
【００３９】
分離絶縁層２３および絶縁層２７は、感光性の高分子樹脂等によって形成され、３〜４μｍ程度の膜厚を備えた形状を有する。分離絶縁層２３がかかる膜厚を有することによって、外部接続電極１２にＴＡＢ等を接続させた際に隣接した外部接続電極１２間が短絡することを防止している。一方、絶縁層２７が分離絶縁層２３と同等の膜厚を有することによって、電極実装領域４において分離絶縁層２３によって形成される構造とほぼ同等の凹凸を備えた凹凸構造が電極非実装領域５上に形成される。
【００４０】
このように、電極非実装領域５がダミー構造２８を備えており、複数のダミー構造２８を凹凸構造としてとらえると電極実装領域４と電極非実装領域５とは同等の構造を有することとなる。本実施の形態１にかかる画像表示パネルは、電極実装領域４と電極非実装領域５の双方が凹凸構造を備えたことによって、後述するように、透明電極用のマスクパターン形成に用いるために塗布するフォトレジストの膜厚を均一化することができる。
【００４１】
なお、ダミー構造２８の具体的構造としては図３に示すものに限定されず、図４（ａ）に示すように表面保護層に対応した絶縁層２６を省略した構造としても良い。近年、本来は薄膜トランジスタ８等と画素電極との間の寄生容量の低減を目的として厚く堆積される平坦化層に、薄膜トランジスタの表面保護層としての機能を併せ持たせることで従来の表面構造を省略したものが提案されている。従って、かかる表面保護層の省略に対応して絶縁層２６を省略したダミー構造２９を配置した構造とすることも可能である。また、薄膜トランジスタ上に平坦化層と別に表面保護層を積層した構造を採用した場合であっても、ダミー構造２９を配置した構造としても良い。３〜４μｍ程度の絶縁層２７の膜厚と比較して、絶縁層２６の膜厚は数十ｎｍ〜数百ｎｍ程度と非常に薄いことから、絶縁層２６を省略した場合であってもダミー構造２９の機能に及ぼす影響は軽微なためである。同様に、図４（ｂ）に示すように絶縁層２６および絶縁層２５を省略することとしても良い。絶縁層２５の膜厚は、絶縁層２６の膜厚と同程度であることから、絶縁層２５を省略した場合であってもダミー構造としての機能に与える影響は少ないからである。
【００４２】
次に、本実施の形態１にかかる画像表示パネルを構成するアレイ基板１の製造工程のうち、透明電極を形成する工程について説明する。図５（ａ）〜（ｄ）は、透明電極の形成工程を示す図であって、画像表示領域２の中で薄膜トランジスタ８に対応した領域と、周縁領域３の中で外部接続電極１２に対応した領域について示している。
【００４３】
まず、透明電極形成の前提として、図５（ａ）に示すように、画像表示領域２中に薄膜トランジスタ８を形成すると共に、周縁領域３中に外部接続電極１２を形成し、さらに平坦化層３０と、分離絶縁層２３とを同一材料によって形成する。なお、平坦化層３０は、後に形成する画素電極７と薄膜トランジスタ８とを電気的に接続するため、薄膜トランジスタ８のソース電極またはドレイン電極に対応した領域上に貫通孔をあらかじめ形成している。
【００４４】
そして、図５（ｂ）に示すように、スピンコート法等によって、フォトレジスト層３１を表面全体に均一な膜厚で塗布している。本工程において、従来は電極実装領域と電極非実装領域の構造の相違に基づいてフォトレジスト層の膜厚分布が不均一となる問題が生じていた。
【００４５】
しかしながら、本実施の形態２にかかる画像表示パネルは、電極非実装領域５が電極実装領域４と同等の凹凸構造を有することとしたため、少なくともスピンコート法によるフォトレジスト層の塗布に関しては電極実装領域４と電極非実装領域５の構造の相違は解消したものとみなすことが可能である。従って、図５（ｂ）に示す工程において、電極実装領域４と電極非実装領域５の境界近傍におけるフォトレジストの拡散状況が他の領域と相違することはなく、フォトレジスト層３１は、画像表示領域２および周縁領域３の全体に渡って均等な膜厚を備えるよう形成することが可能である。
【００４６】
その後、図５（ｃ）に示すように、塗布したフォトレジスト層３１を用いて、フォトリソグラフィ法等を用いて透明電極形成予定領域に開口部を有するマスクパターン３２を形成する。図５（ｂ）に示す工程において説明したように、本実施の形態１では電極実装領域４と電極非実装領域５とがほぼ同等の凹凸構造を有することから、マスクパターン３２の基礎となるフォトレジスト層３１が全体に渡ってほぼ均等な膜厚を有する。従って、膜厚の変動によって露光の際にピントがずれる領域や、十分な露光が行えない領域の発生を抑制でき、設計デザインに忠実なマスクパターン３２の形成が可能である。
【００４７】
そして、透明電極を構成するＩＴＯ（Indium Tin Oxide）をスパッタリング等によって表面全体に渡って堆積した後、リフトオフ等によってマスクパターン３２上に堆積された余剰部分を除去する。この結果、電極非実装領域５では外部接続電極１２上に透明電極２４が形成され、電極実装領域４では図５（ｄ）に示す画素電極７と、画素電極７の近傍に共通電極１１（図５（ｄ）においては図示省略））が形成される。上記のように、本実施の形態１にかかる画像表示パネルではフォトレジスト層３１の塗布に関して電極実装領域４の構造と電極非実装領域５の構造とを実質的に同一構造とみなせることに起因して、設計デザインに忠実なマスクパターン３２が形成される。従って、本工程で形成される透明電極２４、画素電極７および共通電極１１に関してもほぼ設計通りの形状のものが形成され、従来のように電極実装領域４と電極非実装領域５の境界近傍で欠陥が生じることはない。
【００４８】
以上説明したように、本実施の形態１にかかる画像表示パネルは、従来は平坦な構造であった非電極実装領域５に凹凸構造を設けた構造を有する。従って、透明電極２４を形成する際に塗布するフォトレジスト層３１の膜厚について、全体に渡ってほぼ均等な値を実現し、画像表示領域２内に形成する画素電極７、共通電極１１についても設計デザインに忠実な形状を実現している。これにより、画像表示の際に画像表示領域２全体に渡って高品位な画像表示が可能となり、高性能の画像表示パネルを実現することが可能である。
【００４９】
（変形例）
次に、本実施の形態１にかかる画像表示パネルの変形例について説明する。本変形例では、画像表示パネルを構成するアレイ基板を製造する段階において、多数のアレイ基板を同一の大面積基板上で形成することとし、かかる大面積基板の表面構造について、複数のアレイ基板間の領域にも凹凸構造を備えることとしている。
【００５０】
図６は、本変形例にかかる画像表示パネルを構成するアレイ基板が大面積基板上に形成された状態を示す平面図である。図６に示すように、本変形例では、画像表示パネルを構成するアレイ基板３３ａ〜３３ｄが、同一の大面積基板上に複数形成されている。そして、図６に示す大面積基板表面のうち、アレイ基板３３ａ〜３３ｄが配置された領域の間には、空隙領域３６が存在する。
【００５１】
アレイ基板３３ａ〜３３ｄは、実施の形態１で示したアレイ基板１と同等の構造を有し、それぞれ画像表示領域３４と、周縁領域３５とを有する。また、周縁領域３５は、さらに電極実装領域３７と、電極非実装領域３８とを有する。
【００５２】
電極実装領域３７上には、外部駆動回路と接続するための複数の外部接続電極と、外部接続電極間の短絡を防止するための分離絶縁層が配置され、かかる分離絶縁層によって電極実装領域３７上には凹凸構造が形成されている。また、実施の形態１と同様に電極非実装領域上には、ダミー構造を複数設けることで、電極実装領域３７と同様に、凹凸構造が形成されている。
【００５３】
さらに、本変形例では、アレイ基板３３ａ〜３３ｄ間に位置する空隙領域３６上にもダミー構造を多数備えた凹凸領域３９を備えた構造を有し、ダミー構造は、実施の形態１で述べたダミー構造２８、２９等と同様な構造を有するものとする。なお、凹凸領域３９は、空隙領域３６全体に渡って形成することとしても良いが、図６の構成では周縁領域３５の近傍にのみ配置した例について示している。
【００５４】
空隙領域３６上に凹凸領域３９を設けることにより、大面積基板上にアレイ基板を形成する際であって、スピンコート法によってフォトレジスト層を形成する際に均一な膜厚分布を得られるという利点を有する。すなわち、電極実装領域３７上に配置された凹凸構造と同様に、空隙領域３６のうち、少なくとも電極実装領域３７の近傍に位置する部分に凹凸領域３９を配置することで、表面構造の不連続性を緩和している。従って、電極非実装領域３８の場合と同様に、表面上に形成されるフォトレジスト層の膜厚分布をほぼ均一にし、さらには画像表示領域３４の表面上に形成される画素電極、共通電極等を設計デザインに忠実な形状とすることが可能となる。
【００５５】
（実施の形態２）
次に、実施の形態２にかかる画像表示パネルについて説明する。実施の形態２にかかる画像表示パネルは、アレイ基板上に形成された回路の性能試験を行うために形成されたテスト信号入力部を電極非実装領域上に有するにも関わらず、フォトレジスト膜を均一に塗布可能な構造を実現している。
【００５６】
図７は、本実施の形態２にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。なお、実施の形態２にかかる画像表示パネルの基本構造は実施の形態１にかかる画像表示パネルと同様であり、図７に示す構造において実施の形態１と同様の構造については同一の符号および名称を付し、説明を省略する。また、液晶層等の画像表示パネルの立体構造についても実施の形態１とほぼ同様であることから、本実施の形態２においては、立体構造の図示および説明について省略する。
【００５７】
図７に示すように、本実施の形態２にかかる画像表示パネルは、電極非実装領域４１上にテスト信号入力部４２が配置された構造を有する。テスト信号入力部４２は、アレイ基板１上に形成された配線構造のチェックの際に用いられ、例えば、走査線９と信号線１０との間で短絡が生じていないか否か等のチェックを行う際に使用される。具体的には、テスト信号入力部４２は、配線構造のチェックに際して電気信号を入力する際の入力電極として使用される。
【００５８】
テスト信号入力部４２は、一般に凹部構造の底に入力電極４４が配置された構造を有し、電極非実装領域４１の他の領域上に形成される凹凸構造および電極実装領域４上に形成される凹凸構造と比較して特異な構造を有する。従って、信号入力部として単純に凹部構造を形成した場合、フォトレジスト層を均一に塗布する妨げとなる。このため、本実施の形態２では、テスト信号入力部４２の形状を工夫することによって、フォトレジストの膜厚分布の不均一性を解消し、設計デザインに忠実な画素電極等を形成可能としている。
【００５９】
図８は、テスト信号入力部４２の詳細な構造について示す鳥瞰図である。図８に示すように、テスト信号入力部４２は、凹部の周縁部において切り込み構造４３を多数備えた構造を有する。テスト信号入力部４２の周縁部に切り込み構造４３を設けることによって、スピンコート法によるフォトレジスト層の塗布の際に凹部内に蓄積されたレジスト材料を徐々に遠心力方向に逃がすことが可能となる。従って、凹部に蓄積されたレジスト材料が一度に放出されることによって生じるテスト信号入力部４２近傍におけるフォトレジスト層の膜厚の不均一分布を回避することが可能となる。
【００６０】
切り込み構造４３の具体的構造については、図８に示した構造以外のものも有効である。例えば、切り込み構造４３の機能は凹部内に蓄積されたレジスト材料を遠心力方向に徐々に逃がすことにあるため、スピンコートの際に遠心力が印加される方向に延在する切り込み構造のみを設けた構造としても良い。
【００６１】
なお、画像表示パネルの構造としては電極非実装領域上に位置あわせのためのマーキングとして凹部構造を形成するものも存在する。かかるマーキングを有する場合にも、凹部の周縁部に切り込み構造を設けることによって、アレイ基板の表面上にフォトレジスト層を形成する際に膜厚の不均一分布の発生を回避することができる。要するに、本実施の形態２では、何らかの機能を発揮するために凹部構造を設けざるを得ない場合であってもフォトレジスト層を均一に塗布可能とする点が重要であって、凹部構造が果たす機能については何ら限定して解釈する必要はない。
【００６２】
（実施の形態３）
次に、実施の形態３にかかる画像表示装置について説明する。実施の形態３にかかる画像表示装置は、実施の形態１〜３にかかる画像表示パネルと、画像表示パネルを構成する外部接続電極と電気的に接続された外部駆動回路とを備えた構造を有する。図９は、実施の形態３にかかる画像表示装置の構造を示す模式図である。
【００６３】
図９に示すように、本実施の形態３にかかる画像表示装置は、画像表示パネル４５と、画像表示パネル４５が備える外部接続電極１２に接続された配線板４６、４７と、配線板４６に接続された走査線駆動回路４８および信号線駆動回路４９とを備えた構造を有する。本実施の形態３において、配線板４６、４７と外部接続電極１２との間の接続は、例えば異方性導電性フィルム（ＡＣＦ）を配置し、外部接続電極１２に対応して配線板４６、４７の表面に設けられた端子を外部接続用電極１２上に配置した状態で熱圧着することによって行われる。
【００６４】
配線板４６、４７は、それぞれ屈曲性を有する母材中に配線層を有すると共に所定の機能を備えたＩＣチップを内蔵した構造を有する。かかるＩＣチップは、外部駆動回路から供給された電気信号を複数の外部接続電極１２に対して順次供給する機能を有する。
【００６５】
画像表示パネル４５は、実施の形態１〜３にかかる画像表示パネルによって形成されており、電極非実装領域上に凹凸構造を設ける等の工夫を施すことによって、画素電極、共通電極等の表面上に形成された電極構造が設計デザインに忠実な形状になるよう形成されている。従って、本実施の形態３にかかる画像表示装置は、表示画素ごとに画素電極および共通電極の形状が相違することもなく、画面全体に渡って高品位の画像表示を行うことが可能である。
【００６６】
なお、図１０に示す構造によっても画像表示装置を構成することが可能である。図１０に示す画像表示装置は、画像表示パネル５０上に画像表示領域２内の配線構造と接続されたＩＣチップ５１、５２と、ＩＣチップ５１と走査線駆動回路４８との間を電気的に接属する配線構造５３および配線板５４と、ＩＣチップ５２と信号線駆動回路４９とを電気的に接続する配線構造５５および配線板５６とを備える。かかる構造の場合、アレイ基板上にはＩＣチップ５１、５２と接続するための外部接続電極と、配線板５４、５６と接続するための外部接続電極とを設ける必要がある。しかしながら、実施の形態１、２と同様に、かかる電極構造間に配置された分離絶縁層によって形成された凹凸構造に対応して、それぞれダミー構造を多数配置することによって、フォトレジスト層形成の際に膜厚分布を均一化する事が可能である。
【００６７】
以上、実施の形態１〜４に渡って本発明を説明したが、本発明は上記の実施の形態１〜３に限定して解釈するべきではなく、当業者であれば様々な実施例、変形例等に想到することが可能である。例えば、実施の形態１〜３において、電極非実装領域上に形成する凹凸構造は、電極実装領域上に分離絶縁層によって形成される凹凸構造とほぼ同等の高低差およびピッチを有することとしたが、必ずしもかかる構造に限定する必要はない。
【００６８】
既に説明したように、従来の問題点としては電極実装領域と電極非実装領域との境界における構造の不連続性が特に問題となっていた。従って、かかる不連続性を従来よりも緩和した構造となるよう電極非実装領域上や空隙領域上に凹凸構造を設ければよく、必ずしも電極実装領域上に形成される凹凸構造と同一の構造とする必要はない。すなわち、ある程度電極実装領域上に形成される凹凸構造と異なる凹凸構造を電極非実装領域上に形成した場合であっても、電極非実装領域の表面が平坦な構造であった従来と比較して、塗布するフォトレジスト層の膜厚分布の不均一性を緩和することが可能である。
【００６９】
また、実施の形態１で絶縁層２２と絶縁層２５を同一材料によって同時に形成することとしたのは、別個独立に形成することによる製造コストの上昇を回避するためである。従って、理論上は絶縁層２２、２５が別の材料によって形成され、かつ互いに異なる膜厚を有することとしても良い。同様に、絶縁層２２と絶縁層２６、分離絶縁層２３と絶縁層２７とが異なる材料で形成され、互いに異なる膜厚を有することとしても良い。
【００７０】
さらに、実施の形態１〜４では、画像表示パネルがＩＰＳ構造を有することを前提としているが、駆動方式等を限定して解釈する必要もない。すなわち、共通電極を対向基板１６上に形成したＴＮ（Twisted Nematic）方式や、電圧非印加時に液晶分子がアレイ基板に対して垂直に配向したＶＡ（Vertical Alignment）方式としても良いし、他の方式としても良い。さらには、スイッチング素子を使用したアクティブマトリックス方式とするのではなく、パッシブマトリックス方式としても良い。また、液晶層を用いた画像表示パネル、画像表示装置のみならず、有機ＥＬ素子等の自発光素子を用いた画像表示装置に適用することも可能である。これらの画像表示パネル、画像表示装置は、いずれも画像表示領域において画像表示を行うため、画素数に対応した本数の信号線および走査線を介して外部駆動回路からの電気信号を入力される構造を有する。従って、いずれの画像表示パネル、画像表示装置に関しても外部駆動回路と電気的に接続するための外部接続電極を備える必要があり、短絡防止の観点から外部接続電極間に分離絶縁層を備えた構造を有することが好ましい点で本発明と共通する。従って、これらの画像表示パネル、画像表示装置に関しても、実施の形態１〜４で示したダミー構造を電極非実装領域上に配置することで、透明電極等を形成する際に均一にフォトレジスト層を塗布できるという利点を享受することが可能である。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、電極実装領域上に配置された多数の分離絶縁層によって形成される凹凸構造と同様に、電極非実装領域の表面上にも凹凸構造を備えることとしたため、分離絶縁層の形成後にフォトレジスト層を塗布した場合であっても、フォトレジスト層の膜厚分布を均一化でき、フォトレジスト層から形成されるマスクパターンを用いて形成される画素電極、共通電極および透明電極について、設計デザインに忠実な形状を実現できるという効果を奏する。
【００７２】
また、この発明によれば、空隙領域上にも凹凸構造を備える構成としたため、凹凸構造形成後にフォトレジスト層をより均一に塗布できるという効果を奏する。
【００７３】
また、この発明によれば、周縁領域等に機能上の理由によって特異な凹部構造を配置した場合であっても、切り込み構造を設ける構成としたため、凹部構造の形成後に塗布したフォトレジスト層の膜厚を均一化する事が可能である。
【図面の簡単な説明】
【図１】実施の形態１にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。
【図２】実施の形態１にかかる画像表示パネルの全体構造を示す断面図である。
【図３】実施の形態１にかかる画像表示パネルを構成するアレイ基板上に形成された電極実装領域および電極非実装領域の構造を示す断面図である。
【図４】（ａ）、（ｂ）は、電極非実装領域の構造の別の例を示す断面図である。
【図５】（ａ）〜（ｄ）は、実施の形態１にかかる画像表示パネルを構成するアレイ基板について、表面上に透明電極を形成する工程を示す図である。
【図６】実施の形態１にかかる画像表示パネルの変形例について示す平面図である。
【図７】実施の形態２にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。
【図８】アレイ基板上に形成されたテスト信号入力部の構造を示す鳥瞰図である。
【図９】実施の形態３にかかる画像表示装置の構造を示す平面図である。
【図１０】実施の形態３にかかる画像表示装置の別構造を示す平面図である。
【図１１】従来技術にかかる画像表示パネルの電極実装領域の構造を示す断面図である。
【図１２】従来技術にかかる画像表示パネルを構成するアレイ基板の製造の際に生じる問題について説明するための平面図である。
【符号の説明】
１ アレイ基板
２ 画像表示領域
３ 周縁領域
４ 電極実装領域
５ 電極非実装領域
７ 画素電極
８ 薄膜トランジスタ
９ 走査線
１０ 信号線
１１ 共通電極
１２ 外部接続電極
１３ 分離絶縁層
１６ 対向基板
１７ 液晶層
１８ 偏光板
１９ 偏光板
２１ 絶縁層
２２ 絶縁層
２３ 分離絶縁層
２４ 透明電極
２５ 絶縁層
２６ 絶縁層
２７ 絶縁層
２８ ダミー構造
２９ ダミー構造
３０ 平坦化層
３１ フォトレジスト層
３２ マスクパターン
１０１ アレイ基板
１０１ 基板
１０２ 外部接続電極
１０２ 透明電極
１０３ 絶縁層
１０５ 透明電極
１０６ 分離絶縁層
１０８ アレイ基板
１０９ 画像表示領域
１１０ 周縁領域
１１１ 電極実装領域
１１２ 非電極実装領域
【発明の属する技術分野】
この発明は、アレイ基板上に透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法に関するものであって、特に、アレイ基板表面に透明電極を形成する際にフォトレジスト層の均一な塗布を実現することで、設計デザインに忠実な透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＣＲＴディスプレイにおいて進歩の遅かったディスプレイの高解像度化は、液晶をはじめとする新たな技術の導入と共に飛躍的な進歩を遂げようとしている。すなわち、液晶表示装置は微細加工を施すことによりＣＲＴディスプレイに比べて高精細な画像を表示することが可能である。
【０００３】
液晶表示装置として、スイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を備えたアクティブマトリックス方式を用いた液晶表示装置が知られている。かかるアクティブマトリックス方式の液晶表示装置は、走査線と信号線とをマトリックス状に配設し、その交点に薄膜トランジスタが配設されたアレイ基板と、その基板と所定の間隔を隔てて対向配置される対向基板との間に液晶材料を封入した構造を有する。そして、それぞれ信号線および走査線を介して供給されるこの液晶材料に与える電圧を薄膜トランジスタによって制御して、液晶の電気光学的効果を利用して画像表示を可能としている（例えば、特許文献１参照。）。
【０００４】
画像表示の際に液晶材料に電圧を印加するためには、外部駆動回路から電気信号を供給する必要がある。従って、従来構造の液晶表示装置では、液晶表示装置を構成する液晶パネルの構造として、ＴＦＴ等が配置された画像表示領域の周縁部に、外部駆動回路との接続に用いられる接続電極を配置した構造を有する。図１１は、かかる周縁部における接続電極の構造を示す断面図である。図１１に示すように、周縁部では、アレイ基板１０１上に外部接続電極１０２が信号線または走査線の本数に対応して複数配置され、互いに隣接する外部接続電極１０２の間には絶縁層１０３、１０４の積層構造および複数設けられた外部接続電極１０２間の電気的短絡を防止するための分離絶縁層１０６を備えた構造を有する。また、外部接続電極１０２上には透明電極１０５が形成されている。かかる分離絶縁層１０６を配置することによって、外部接続電極１０２と外部駆動回路との間をＴＡＢ等で接続した場合であっても、ＴＡＢ等に含まれる荷電粒子等によって外部接続電極１０２間が電気的に短絡することを抑制している。
【０００５】
図１１に示す電極実装領域の製造工程について簡潔に説明する。まず、基板１０１上に外部接続電極１０２、絶縁層１０３、１０４および分離絶縁層１０６に対応した材料層を順次積層し、パターニングを施すことによってこれらの層構造が形成される。その後、透明電極１０５の形成予定領域に開口部を有するマスクパターンを形成するため、スピンコート法等によって表面全体に均等にフォトレジストを塗布した後、フォトリソグラフィ法によってパターンを形成する。そして、ＩＴＯ等の透明導電材料を堆積した後、リフトオフ等によって余剰部分を除去し、透明電極１０５が形成される。
【０００６】
なお、周縁部には図１１で示すように外部接続電極１０２が多数集積された電極実装領域と、外部接続電極１０２が形成されない非電極実装領域とが存在する。電極実装領域では図１１に示す構造が採用されているが、非電極実装領域では、そもそも外部接続電極１０２が存在しないことから、電極の短絡を防止する分離絶縁層１０６を設ける必要はない。従って、非電極実装領域では、基板１０１上に絶縁層１０３、１０４等が一様に堆積された平坦な構造となっているか、分離絶縁層１０６と同一の材料で形成された平坦な層構造が一様に配置されているのが通常である。
【０００７】
【特許文献１】
特開平２−２２３９２２号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、電極実装領域上に分離絶縁層１０６を備えた液晶表示パネルでは、画像表示領域のうち、周縁部近傍に位置する部分の表示特性が劣化するという問題が生じている。以下、かかる問題点について説明する。
【０００９】
図１２は、分離絶縁層１０６を備えた液晶表示パネルを構成するアレイ基板の製造工程について説明するための模式図である。図１２に示すように、実際の製造工程では画像表示領域１０９、周縁領域１１０、電極実装領域１１１および非電極実装領域１１２をそれぞれ備えた複数のアレイ基板１０８ａ〜１０８ｄが同一ガラス基板上に形成される。
【００１０】
一方で、上記のように透明電極１０５を形成する際には、フォトレジスト層を表面全体にスピンコート法によって均一に塗布する必要がある。フォトレジスト層の塗布前にはアレイ基板１０８ａ〜１０８ｄ上には多数の分離絶縁層１０６が既に形成されていることから、電極実装領域１１１には凹凸構造が存在する一方、電極非実装領域１１２は平坦な表面構造によって形成されている。
【００１１】
従って、アレイ基板１０８ａ〜１０８ｄを形成する同一ガラス基板の表面上にスピンコート法によってフォトレジスト層を塗布した場合、電極実装領域１１１の凹凸構造と、電極非実装領域１１２の平坦構造との相違に起因して、フォトレジスト層の膜厚分布が不均一になる。すなわち、スピンコートを行う際に例えば同一ガラス基板の重心位置を回転中心とした場合、図１２に示すように、電極実装領域１１１と電極非実装領域１１２の境界部分に対応した破線領域では、フォトレジスト層の膜厚が他の領域と異なる値となる。
【００１２】
特に、電極実装領域１１１に配置された分離絶縁層１０６は、短絡防止の観点から３〜４μｍ程度と非常に厚く形成されており、フォトレジスト層を塗布する際に及ぼす影響が大きくなる。
【００１３】
塗布されたフォトレジスト層は、フォトリソグラフィ法によって所定の露光および現像を行うことでマスクパターンに成形され、透明電極の形成に使用される。しかしながら、膜厚分布が不均一な場合、十分な露光を行えない領域や、露光時にピントがずれた領域等が存在することとなり、設計デザイン通りのマスクパターンの成形が困難となる。従って、マスクパターンを用いて得られる透明電極等の形状も設計デザインと異なるものとなり、例えば画素電極等の透明電極の幅が他の領域に比較して細くなることによって、表示画像の品位が低下することとなる。
【００１４】
特に、アレイ基板１０８ａ、１０８ｃに関しては、周縁領域１１０ａ、１１０ｃと画像表示領域１０９ａ、１０９ｃとの位置関係に起因して、フォトレジスト層の膜厚分布が不均一となる破線領域が、画像表示領域１０９ａ、１０９ｃ上に形成されている。従って、かかる破線領域内に形成される画素電極および共通電極は、設計デザインと異なる形状となり、破線領域に対応して、表示画像中に薄い線状または帯状の表示が観測されることとなる。
【００１５】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、アレイ基板表面に透明電極を形成する際にフォトレジスト層の均一な塗布を実現することで、設計デザインに忠実な透明電極を備えた画像表示パネル、画像表示装置およびアレイ基板の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる画像表示パネルは、画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板を備えた画像表示パネルにおいて、前記画素表示領域に形成され、電極を含む１つ以上の半導体素子と、前記周縁領域の一部である電極実装領域上に形成され、前記半導体素子と電気的に接続された複数の外部接続電極と、前記画像表示領域上に前記半導体素子を覆うように形成され、前記電極を露出する開口が形成された絶縁性の平坦化層と、前記電極実装領域上における前記外部接続電極間に形成された凸構造の複数の分離絶縁層と、前記周縁領域の他の一部である電極非実装領域上に形成された凸構造の絶縁性のダミー構造と、前記開口内から前記平坦化層上にかけて形成され、前記電極と電気的に接続された透明な画素電極と、前記分離絶縁層間に形成され、前記外部接続電極と電気的に接続された透明電極と、を備え、前記平坦化層と前記分離絶縁層と前記ダミー構造との上面の高さが、実質的に同等であり、前記画素電極と前記透明電極とが、同一の電極材料で形成されていることを特徴とする。
【００１７】
この請求項１の発明によれば、電極実装領域上に配置された多数の分離絶縁層によって形成される凹凸構造と同様に、電極非実装領域の表面上にも凹凸構造を備えることとしたため、分離絶縁層の形成後にフォトレジスト膜を塗布した場合であっても、フォトレジスト膜の膜厚分布を均一化することが可能である。なお、電極非実装領域上に形成される凹凸構造は、電極実装領域上に形成される凹凸構造と同一ピッチとすることが好ましいが、異なる値としても良い。
【００１８】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、同一基板上に複数製造された後に個々のアレイ基板に分離されることによって形成され、前記同一基板が、複数製造される前記アレイ基板間に配置された空隙領域上に前記ダミー絶縁膜を複数備えたことを特徴とする。
【００１９】
この請求項２の発明によれば、空隙領域上にも凹凸構造を備えることとしたため、凹凸構造形成後にフォトレジスト層をより均一に塗布することが可能である。
【００２０】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、周縁に切り込みが形成された凹部構造を備えたことを特徴とする。
【００２１】
この請求項３の発明によれば、周縁領域等に機能上の理由によって特異な凹部構造を配置した場合であっても、切り込み構造を設けることでかかる凹部構造の形成後に塗布したフォトレジスト層の膜厚を均一化する事が可能である。
【００２２】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と前記対向基板との間に封入された液晶層と、をさらに備えたことを特徴とする。
【００２３】
また、本発明にかかる画像表示パネルは、上記の発明において、前記アレイ基板が、表示画素に対応した画素電極と、前記画素電極に供給する電位を制御するスイッチング素子と、該スイッチング素子の駆動状態を制御する走査線と、前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、を前記画像表示領域に対応した部分に備えることを特徴とする。
【００２４】
また、本発明にかかる画像表示パネルは、上記の発明において、前記走査線および／または前記信号線が、前記外部接続電極と電気的に接続していることを特徴とする。
【００２５】
また、本発明にかかる画像表示装置は、上記した画像表示パネルのいずれかと、前記画像表示パネルの外部接続電極に電気的に接続された外部駆動回路とを備えたことを特徴とする。
また、本発明にかかるアレイ基板の製造方法は、画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板の前記画素表示領域に、電極を含む１つ以上の半導体素子を形成する工程と、前記周縁領域の一部である電極実装領域上に、前記半導体素子と電気的に接続された複数の外部接続電極を形成する工程と、前記画像表示領域上に前記半導体素子を覆い、前記電極を露出する開口が形成された絶縁性の平坦化層を形成する工程と、前記電極実装領域上における前記外部接続電極間に凸構造の複数の分離絶縁層を形成する工程と、前記周縁領域の他の一部である電極非実装領域上に凸構造の絶縁性のダミー構造を形成する工程と、前記電極と電気的に接続された透明な画素電極を前記開口内から前記平坦化層上にかけて形成すると共に、前記外部接続電極と電気的に接続された透明電極を前記分離絶縁層間に形成する工程と、を含むことを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態である画像表示パネルおよび画像表示装置について説明する。なお、図面は模式的なものであり、現実のものとは異なることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２７】
（実施の形態１）
まず、この発明の実施の形態１について説明する。図１は、実施の形態１にかかる画像表示パネルを構成するアレイ基板１の構造を示す平面図である。図１に示すように、アレイ基板１は、画像表示領域２と、画像表示領域２の周辺部に配置された周縁領域３を備えた構造を有する。
【００２８】
画像表示領域２は、外部から入力される画像信号に対応した映像を表示するためのものである。具体的には、画像表示領域２は、光透過性を有するアレイ基板１上に表示画素に対応した画素電極７と、画素電極７の電位を制御するスイッチング素子として機能する薄膜トランジスタ８と、薄膜トランジスタ８の駆動状態を制御する走査線９と、薄膜トランジスタ８を介して画素電極７に対して電位を供給する信号線１０とを有する。また、画像表示領域２上にはほぼ一定の電位に保持された共通電極１１が配置され、画像表示を行う際には画素電極７と共通電極１１との間にアレイ基板１の表面と平行方向の電界が生じる構造となっている。
【００２９】
周縁領域３は、アレイ基板１上であって画像表示領域２の周辺部に位置する領域のことをいう。画像表示パネル１は、外部駆動回路から供給される電気信号に基づいて画像表示を行う構造を有することから、周縁領域３には、外部駆動回路と画像表示領域２上に配置された走査線９または信号線１０とを電気的に接続するための外部接続電極１２が備えられている。
【００３０】
ここで、図１でも示すように、外部接続電極１２は、走査線９または信号線１０のピッチよりも狭い間隔で配置されている。従って、周縁領域３上には、外部接続電極１２が集中的に配置された領域である電極実装領域４と、外部接続電極１２が配置されない領域である電極非実装領域５とが存在する。電極実装領域４および電極非実装領域５の具体的構造等については後に詳細に説明する。
【００３１】
図２は、実施の形態１にかかる画像表示パネルの全体構造を示す断面図である。実施の形態１にかかる画像表示パネルの全体構造は、図２に示すように、画像表示領域２および周縁領域３を備えたアレイ基板１と、画像表示領域２に対応する位置にアレイ基板１に対向して配置された対向基板１６と、アレイ基板１と対向基板１６との間に封入された液晶層１７と、画像表示領域２に対応したアレイ基板１の外表面上に配置された偏光板１８と、対向基板１６の外表面上に配置された偏光板１９とを備えた構造を有する。
【００３２】
アレイ基板１および対向基板１６は、光透過性に優れた透明プラスチック基板または無アルカリガラス等によって形成され、表面が平坦性に優れた構造を有する。アレイ基板１および対向基板１６は、互いに平行となるよう対向配置されており、アレイ基板１と対向基板１６との間に液晶層１７を封入する構造を有する。なお、カラー表示を行う画像表示パネルの場合、対向基板１６の内表面近傍等にカラーフィルタが配置された構造を有するのが通常である。
【００３３】
液晶層１７は、配向性を有する液晶分子を主成分として形成されている。本実施の形態１にかかる画像表示パネルは、液晶層１７に印加される電界の方向がアレイ基板１の表面と平行方向となるＩＰＳ（In-Plane Switching）構造であるため、液晶層１７に含まれる液晶分子としては、一般に画像表示装置に用いられるものであれば任意のものを使用することが可能である。アレイ基板２および対向基板１６の内表面上には所定のラビング等が施された配向膜（図示省略）が形成されており、液晶層１７に含まれる液晶分子は、配向膜の配向秩序に従って配向している。
【００３４】
偏光板１８、１９は、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層１７に含まれる液晶分子の配向方向と、偏光板１８、１９との間に生じる光学的な相関関係に基づいて、表示画素ごとの光透過率が制御されて画像表示が行われている。
【００３５】
本実施の形態１にかかる画像表示パネルによる画像表示のメカニズムについて簡単に説明する。まず、走査線９を介して外部の駆動回路から供給される電位によって、薄膜トランジスタ８の駆動状態が制御され、薄膜トランジスタ８がオン状態になる期間に合わせて、信号線１０を介して外部の駆動回路から画素電極７に対して電位が供給される。そして、画素電極７に対する電位供給によって、画素電極７と共通電極１１との間に電位差が生じ、生じた電位差に起因してアレイ基板１上に配置された液晶層１７に対して横方向の電界が与えられる。かかる横方向の電界によって液晶層１７に含まれる液晶分子の配向方向が制御され、液晶層１７内を通過する直線偏光の配向方向が変化する。かかる直線偏光の配向方向の変化と、偏光板１９の透過軸とがなす角度の値に対応して外部に放出される光強度が相違することから、画素電極７に供給する電位によって液晶分子の配向方向を制御し、ひいては外部に放出される光強度を表示画素ごとに異なる値とすることで画面上に濃淡が表示され、画像表示が行われる。従って、画像表示を行う際には走査線９および信号線１０を介して外部の駆動回路から所定の電位を供給する必要があり、本実施の形態１にかかる画像表示パネルでは、電極実装領域４上に外部接続電極１２を配置した構造を有している。
【００３６】
次に、電極実装領域４および電極非実装領域５の具体的構造について説明する。図３は、周縁領域３上に位置する電極実装領域４および電極非実装領域５の構造を示す模式図である。図３に示すように、電極実装領域４は、アレイ基板１上に配置された複数の外部接続電極１２と、アレイ基板１上であって外部接続電極１２の間の領域および外部接続電極１２の端部上に順次積層された絶縁層２１、２２と、絶縁層２２上に積層された分離絶縁層２３とを有し、外部接続電極１２上には透明電極２４を備えている。一方、電極非実装領域５は、アレイ基板１上に絶縁層２５、２６および絶縁層２７が順次積層された構造を備えたダミー構造２８が、分離絶縁層２３の配置パターンとほぼ同様に配置された凹凸構造を有する。
【００３７】
外部接続電極１２は、画像表示領域２に配置された走査線９または信号線１０と電気的に接続された構造を有し、例えば、走査線９または信号線１０と一体的に形成された構造を有する。なお、図３に示す構造は、外部接続電極１２が走査線９と一体的に形成された構造について示しており、信号線１０と一体的に形成される場合には、絶縁層２１が外部接続電極１２の下層に配置された構造となる。
【００３８】
絶縁層２１、２２、２５、２６は、それぞれ薄膜トランジスタ８の構成部分であって、ゲート電極を他と絶縁するゲート絶縁層と、薄膜トランジスタ８の表面を保護する表面保護層とに対応するものであり、実際にはゲート絶縁層、表面保護層と同時に形成される。具体的材料としては、絶縁層２１、２５は酸化珪素、絶縁層２２、２６は、窒化珪素によって形成されるが、かかる材料に限定する必要はない。
【００３９】
分離絶縁層２３および絶縁層２７は、感光性の高分子樹脂等によって形成され、３〜４μｍ程度の膜厚を備えた形状を有する。分離絶縁層２３がかかる膜厚を有することによって、外部接続電極１２にＴＡＢ等を接続させた際に隣接した外部接続電極１２間が短絡することを防止している。一方、絶縁層２７が分離絶縁層２３と同等の膜厚を有することによって、電極実装領域４において分離絶縁層２３によって形成される構造とほぼ同等の凹凸を備えた凹凸構造が電極非実装領域５上に形成される。
【００４０】
このように、電極非実装領域５がダミー構造２８を備えており、複数のダミー構造２８を凹凸構造としてとらえると電極実装領域４と電極非実装領域５とは同等の構造を有することとなる。本実施の形態１にかかる画像表示パネルは、電極実装領域４と電極非実装領域５の双方が凹凸構造を備えたことによって、後述するように、透明電極用のマスクパターン形成に用いるために塗布するフォトレジストの膜厚を均一化することができる。
【００４１】
なお、ダミー構造２８の具体的構造としては図３に示すものに限定されず、図４（ａ）に示すように表面保護層に対応した絶縁層２６を省略した構造としても良い。近年、本来は薄膜トランジスタ８等と画素電極との間の寄生容量の低減を目的として厚く堆積される平坦化層に、薄膜トランジスタの表面保護層としての機能を併せ持たせることで従来の表面構造を省略したものが提案されている。従って、かかる表面保護層の省略に対応して絶縁層２６を省略したダミー構造２９を配置した構造とすることも可能である。また、薄膜トランジスタ上に平坦化層と別に表面保護層を積層した構造を採用した場合であっても、ダミー構造２９を配置した構造としても良い。３〜４μｍ程度の絶縁層２７の膜厚と比較して、絶縁層２６の膜厚は数十ｎｍ〜数百ｎｍ程度と非常に薄いことから、絶縁層２６を省略した場合であってもダミー構造２９の機能に及ぼす影響は軽微なためである。同様に、図４（ｂ）に示すように絶縁層２６および絶縁層２５を省略することとしても良い。絶縁層２５の膜厚は、絶縁層２６の膜厚と同程度であることから、絶縁層２５を省略した場合であってもダミー構造としての機能に与える影響は少ないからである。
【００４２】
次に、本実施の形態１にかかる画像表示パネルを構成するアレイ基板１の製造工程のうち、透明電極を形成する工程について説明する。図５（ａ）〜（ｄ）は、透明電極の形成工程を示す図であって、画像表示領域２の中で薄膜トランジスタ８に対応した領域と、周縁領域３の中で外部接続電極１２に対応した領域について示している。
【００４３】
まず、透明電極形成の前提として、図５（ａ）に示すように、画像表示領域２中に薄膜トランジスタ８を形成すると共に、周縁領域３中に外部接続電極１２を形成し、さらに平坦化層３０と、分離絶縁層２３とを同一材料によって形成する。なお、平坦化層３０は、後に形成する画素電極７と薄膜トランジスタ８とを電気的に接続するため、薄膜トランジスタ８のソース電極またはドレイン電極に対応した領域上に貫通孔をあらかじめ形成している。
【００４４】
そして、図５（ｂ）に示すように、スピンコート法等によって、フォトレジスト層３１を表面全体に均一な膜厚で塗布している。本工程において、従来は電極実装領域と電極非実装領域の構造の相違に基づいてフォトレジスト層の膜厚分布が不均一となる問題が生じていた。
【００４５】
しかしながら、本実施の形態２にかかる画像表示パネルは、電極非実装領域５が電極実装領域４と同等の凹凸構造を有することとしたため、少なくともスピンコート法によるフォトレジスト層の塗布に関しては電極実装領域４と電極非実装領域５の構造の相違は解消したものとみなすことが可能である。従って、図５（ｂ）に示す工程において、電極実装領域４と電極非実装領域５の境界近傍におけるフォトレジストの拡散状況が他の領域と相違することはなく、フォトレジスト層３１は、画像表示領域２および周縁領域３の全体に渡って均等な膜厚を備えるよう形成することが可能である。
【００４６】
その後、図５（ｃ）に示すように、塗布したフォトレジスト層３１を用いて、フォトリソグラフィ法等を用いて透明電極形成予定領域に開口部を有するマスクパターン３２を形成する。図５（ｂ）に示す工程において説明したように、本実施の形態１では電極実装領域４と電極非実装領域５とがほぼ同等の凹凸構造を有することから、マスクパターン３２の基礎となるフォトレジスト層３１が全体に渡ってほぼ均等な膜厚を有する。従って、膜厚の変動によって露光の際にピントがずれる領域や、十分な露光が行えない領域の発生を抑制でき、設計デザインに忠実なマスクパターン３２の形成が可能である。
【００４７】
そして、透明電極を構成するＩＴＯ（Indium Tin Oxide）をスパッタリング等によって表面全体に渡って堆積した後、リフトオフ等によってマスクパターン３２上に堆積された余剰部分を除去する。この結果、電極非実装領域５では外部接続電極１２上に透明電極２４が形成され、電極実装領域４では図５（ｄ）に示す画素電極７と、画素電極７の近傍に共通電極１１（図５（ｄ）においては図示省略））が形成される。上記のように、本実施の形態１にかかる画像表示パネルではフォトレジスト層３１の塗布に関して電極実装領域４の構造と電極非実装領域５の構造とを実質的に同一構造とみなせることに起因して、設計デザインに忠実なマスクパターン３２が形成される。従って、本工程で形成される透明電極２４、画素電極７および共通電極１１に関してもほぼ設計通りの形状のものが形成され、従来のように電極実装領域４と電極非実装領域５の境界近傍で欠陥が生じることはない。
【００４８】
以上説明したように、本実施の形態１にかかる画像表示パネルは、従来は平坦な構造であった非電極実装領域５に凹凸構造を設けた構造を有する。従って、透明電極２４を形成する際に塗布するフォトレジスト層３１の膜厚について、全体に渡ってほぼ均等な値を実現し、画像表示領域２内に形成する画素電極７、共通電極１１についても設計デザインに忠実な形状を実現している。これにより、画像表示の際に画像表示領域２全体に渡って高品位な画像表示が可能となり、高性能の画像表示パネルを実現することが可能である。
【００４９】
（変形例）
次に、本実施の形態１にかかる画像表示パネルの変形例について説明する。本変形例では、画像表示パネルを構成するアレイ基板を製造する段階において、多数のアレイ基板を同一の大面積基板上で形成することとし、かかる大面積基板の表面構造について、複数のアレイ基板間の領域にも凹凸構造を備えることとしている。
【００５０】
図６は、本変形例にかかる画像表示パネルを構成するアレイ基板が大面積基板上に形成された状態を示す平面図である。図６に示すように、本変形例では、画像表示パネルを構成するアレイ基板３３ａ〜３３ｄが、同一の大面積基板上に複数形成されている。そして、図６に示す大面積基板表面のうち、アレイ基板３３ａ〜３３ｄが配置された領域の間には、空隙領域３６が存在する。
【００５１】
アレイ基板３３ａ〜３３ｄは、実施の形態１で示したアレイ基板１と同等の構造を有し、それぞれ画像表示領域３４と、周縁領域３５とを有する。また、周縁領域３５は、さらに電極実装領域３７と、電極非実装領域３８とを有する。
【００５２】
電極実装領域３７上には、外部駆動回路と接続するための複数の外部接続電極と、外部接続電極間の短絡を防止するための分離絶縁層が配置され、かかる分離絶縁層によって電極実装領域３７上には凹凸構造が形成されている。また、実施の形態１と同様に電極非実装領域上には、ダミー構造を複数設けることで、電極実装領域３７と同様に、凹凸構造が形成されている。
【００５３】
さらに、本変形例では、アレイ基板３３ａ〜３３ｄ間に位置する空隙領域３６上にもダミー構造を多数備えた凹凸領域３９を備えた構造を有し、ダミー構造は、実施の形態１で述べたダミー構造２８、２９等と同様な構造を有するものとする。なお、凹凸領域３９は、空隙領域３６全体に渡って形成することとしても良いが、図６の構成では周縁領域３５の近傍にのみ配置した例について示している。
【００５４】
空隙領域３６上に凹凸領域３９を設けることにより、大面積基板上にアレイ基板を形成する際であって、スピンコート法によってフォトレジスト層を形成する際に均一な膜厚分布を得られるという利点を有する。すなわち、電極実装領域３７上に配置された凹凸構造と同様に、空隙領域３６のうち、少なくとも電極実装領域３７の近傍に位置する部分に凹凸領域３９を配置することで、表面構造の不連続性を緩和している。従って、電極非実装領域３８の場合と同様に、表面上に形成されるフォトレジスト層の膜厚分布をほぼ均一にし、さらには画像表示領域３４の表面上に形成される画素電極、共通電極等を設計デザインに忠実な形状とすることが可能となる。
【００５５】
（実施の形態２）
次に、実施の形態２にかかる画像表示パネルについて説明する。実施の形態２にかかる画像表示パネルは、アレイ基板上に形成された回路の性能試験を行うために形成されたテスト信号入力部を電極非実装領域上に有するにも関わらず、フォトレジスト膜を均一に塗布可能な構造を実現している。
【００５６】
図７は、本実施の形態２にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。なお、実施の形態２にかかる画像表示パネルの基本構造は実施の形態１にかかる画像表示パネルと同様であり、図７に示す構造において実施の形態１と同様の構造については同一の符号および名称を付し、説明を省略する。また、液晶層等の画像表示パネルの立体構造についても実施の形態１とほぼ同様であることから、本実施の形態２においては、立体構造の図示および説明について省略する。
【００５７】
図７に示すように、本実施の形態２にかかる画像表示パネルは、電極非実装領域４１上にテスト信号入力部４２が配置された構造を有する。テスト信号入力部４２は、アレイ基板１上に形成された配線構造のチェックの際に用いられ、例えば、走査線９と信号線１０との間で短絡が生じていないか否か等のチェックを行う際に使用される。具体的には、テスト信号入力部４２は、配線構造のチェックに際して電気信号を入力する際の入力電極として使用される。
【００５８】
テスト信号入力部４２は、一般に凹部構造の底に入力電極４４が配置された構造を有し、電極非実装領域４１の他の領域上に形成される凹凸構造および電極実装領域４上に形成される凹凸構造と比較して特異な構造を有する。従って、信号入力部として単純に凹部構造を形成した場合、フォトレジスト層を均一に塗布する妨げとなる。このため、本実施の形態２では、テスト信号入力部４２の形状を工夫することによって、フォトレジストの膜厚分布の不均一性を解消し、設計デザインに忠実な画素電極等を形成可能としている。
【００５９】
図８は、テスト信号入力部４２の詳細な構造について示す鳥瞰図である。図８に示すように、テスト信号入力部４２は、凹部の周縁部において切り込み構造４３を多数備えた構造を有する。テスト信号入力部４２の周縁部に切り込み構造４３を設けることによって、スピンコート法によるフォトレジスト層の塗布の際に凹部内に蓄積されたレジスト材料を徐々に遠心力方向に逃がすことが可能となる。従って、凹部に蓄積されたレジスト材料が一度に放出されることによって生じるテスト信号入力部４２近傍におけるフォトレジスト層の膜厚の不均一分布を回避することが可能となる。
【００６０】
切り込み構造４３の具体的構造については、図８に示した構造以外のものも有効である。例えば、切り込み構造４３の機能は凹部内に蓄積されたレジスト材料を遠心力方向に徐々に逃がすことにあるため、スピンコートの際に遠心力が印加される方向に延在する切り込み構造のみを設けた構造としても良い。
【００６１】
なお、画像表示パネルの構造としては電極非実装領域上に位置あわせのためのマーキングとして凹部構造を形成するものも存在する。かかるマーキングを有する場合にも、凹部の周縁部に切り込み構造を設けることによって、アレイ基板の表面上にフォトレジスト層を形成する際に膜厚の不均一分布の発生を回避することができる。要するに、本実施の形態２では、何らかの機能を発揮するために凹部構造を設けざるを得ない場合であってもフォトレジスト層を均一に塗布可能とする点が重要であって、凹部構造が果たす機能については何ら限定して解釈する必要はない。
【００６２】
（実施の形態３）
次に、実施の形態３にかかる画像表示装置について説明する。実施の形態３にかかる画像表示装置は、実施の形態１〜３にかかる画像表示パネルと、画像表示パネルを構成する外部接続電極と電気的に接続された外部駆動回路とを備えた構造を有する。図９は、実施の形態３にかかる画像表示装置の構造を示す模式図である。
【００６３】
図９に示すように、本実施の形態３にかかる画像表示装置は、画像表示パネル４５と、画像表示パネル４５が備える外部接続電極１２に接続された配線板４６、４７と、配線板４６に接続された走査線駆動回路４８および信号線駆動回路４９とを備えた構造を有する。本実施の形態３において、配線板４６、４７と外部接続電極１２との間の接続は、例えば異方性導電性フィルム（ＡＣＦ）を配置し、外部接続電極１２に対応して配線板４６、４７の表面に設けられた端子を外部接続用電極１２上に配置した状態で熱圧着することによって行われる。
【００６４】
配線板４６、４７は、それぞれ屈曲性を有する母材中に配線層を有すると共に所定の機能を備えたＩＣチップを内蔵した構造を有する。かかるＩＣチップは、外部駆動回路から供給された電気信号を複数の外部接続電極１２に対して順次供給する機能を有する。
【００６５】
画像表示パネル４５は、実施の形態１〜３にかかる画像表示パネルによって形成されており、電極非実装領域上に凹凸構造を設ける等の工夫を施すことによって、画素電極、共通電極等の表面上に形成された電極構造が設計デザインに忠実な形状になるよう形成されている。従って、本実施の形態３にかかる画像表示装置は、表示画素ごとに画素電極および共通電極の形状が相違することもなく、画面全体に渡って高品位の画像表示を行うことが可能である。
【００６６】
なお、図１０に示す構造によっても画像表示装置を構成することが可能である。図１０に示す画像表示装置は、画像表示パネル５０上に画像表示領域２内の配線構造と接続されたＩＣチップ５１、５２と、ＩＣチップ５１と走査線駆動回路４８との間を電気的に接属する配線構造５３および配線板５４と、ＩＣチップ５２と信号線駆動回路４９とを電気的に接続する配線構造５５および配線板５６とを備える。かかる構造の場合、アレイ基板上にはＩＣチップ５１、５２と接続するための外部接続電極と、配線板５４、５６と接続するための外部接続電極とを設ける必要がある。しかしながら、実施の形態１、２と同様に、かかる電極構造間に配置された分離絶縁層によって形成された凹凸構造に対応して、それぞれダミー構造を多数配置することによって、フォトレジスト層形成の際に膜厚分布を均一化する事が可能である。
【００６７】
以上、実施の形態１〜４に渡って本発明を説明したが、本発明は上記の実施の形態１〜３に限定して解釈するべきではなく、当業者であれば様々な実施例、変形例等に想到することが可能である。例えば、実施の形態１〜３において、電極非実装領域上に形成する凹凸構造は、電極実装領域上に分離絶縁層によって形成される凹凸構造とほぼ同等の高低差およびピッチを有することとしたが、必ずしもかかる構造に限定する必要はない。
【００６８】
既に説明したように、従来の問題点としては電極実装領域と電極非実装領域との境界における構造の不連続性が特に問題となっていた。従って、かかる不連続性を従来よりも緩和した構造となるよう電極非実装領域上や空隙領域上に凹凸構造を設ければよく、必ずしも電極実装領域上に形成される凹凸構造と同一の構造とする必要はない。すなわち、ある程度電極実装領域上に形成される凹凸構造と異なる凹凸構造を電極非実装領域上に形成した場合であっても、電極非実装領域の表面が平坦な構造であった従来と比較して、塗布するフォトレジスト層の膜厚分布の不均一性を緩和することが可能である。
【００６９】
また、実施の形態１で絶縁層２２と絶縁層２５を同一材料によって同時に形成することとしたのは、別個独立に形成することによる製造コストの上昇を回避するためである。従って、理論上は絶縁層２２、２５が別の材料によって形成され、かつ互いに異なる膜厚を有することとしても良い。同様に、絶縁層２２と絶縁層２６、分離絶縁層２３と絶縁層２７とが異なる材料で形成され、互いに異なる膜厚を有することとしても良い。
【００７０】
さらに、実施の形態１〜４では、画像表示パネルがＩＰＳ構造を有することを前提としているが、駆動方式等を限定して解釈する必要もない。すなわち、共通電極を対向基板１６上に形成したＴＮ（Twisted Nematic）方式や、電圧非印加時に液晶分子がアレイ基板に対して垂直に配向したＶＡ（Vertical Alignment）方式としても良いし、他の方式としても良い。さらには、スイッチング素子を使用したアクティブマトリックス方式とするのではなく、パッシブマトリックス方式としても良い。また、液晶層を用いた画像表示パネル、画像表示装置のみならず、有機ＥＬ素子等の自発光素子を用いた画像表示装置に適用することも可能である。これらの画像表示パネル、画像表示装置は、いずれも画像表示領域において画像表示を行うため、画素数に対応した本数の信号線および走査線を介して外部駆動回路からの電気信号を入力される構造を有する。従って、いずれの画像表示パネル、画像表示装置に関しても外部駆動回路と電気的に接続するための外部接続電極を備える必要があり、短絡防止の観点から外部接続電極間に分離絶縁層を備えた構造を有することが好ましい点で本発明と共通する。従って、これらの画像表示パネル、画像表示装置に関しても、実施の形態１〜４で示したダミー構造を電極非実装領域上に配置することで、透明電極等を形成する際に均一にフォトレジスト層を塗布できるという利点を享受することが可能である。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、電極実装領域上に配置された多数の分離絶縁層によって形成される凹凸構造と同様に、電極非実装領域の表面上にも凹凸構造を備えることとしたため、分離絶縁層の形成後にフォトレジスト層を塗布した場合であっても、フォトレジスト層の膜厚分布を均一化でき、フォトレジスト層から形成されるマスクパターンを用いて形成される画素電極、共通電極および透明電極について、設計デザインに忠実な形状を実現できるという効果を奏する。
【００７２】
また、この発明によれば、空隙領域上にも凹凸構造を備える構成としたため、凹凸構造形成後にフォトレジスト層をより均一に塗布できるという効果を奏する。
【００７３】
また、この発明によれば、周縁領域等に機能上の理由によって特異な凹部構造を配置した場合であっても、切り込み構造を設ける構成としたため、凹部構造の形成後に塗布したフォトレジスト層の膜厚を均一化する事が可能である。
【図面の簡単な説明】
【図１】実施の形態１にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。
【図２】実施の形態１にかかる画像表示パネルの全体構造を示す断面図である。
【図３】実施の形態１にかかる画像表示パネルを構成するアレイ基板上に形成された電極実装領域および電極非実装領域の構造を示す断面図である。
【図４】（ａ）、（ｂ）は、電極非実装領域の構造の別の例を示す断面図である。
【図５】（ａ）〜（ｄ）は、実施の形態１にかかる画像表示パネルを構成するアレイ基板について、表面上に透明電極を形成する工程を示す図である。
【図６】実施の形態１にかかる画像表示パネルの変形例について示す平面図である。
【図７】実施の形態２にかかる画像表示パネルを構成するアレイ基板の構造を示す平面図である。
【図８】アレイ基板上に形成されたテスト信号入力部の構造を示す鳥瞰図である。
【図９】実施の形態３にかかる画像表示装置の構造を示す平面図である。
【図１０】実施の形態３にかかる画像表示装置の別構造を示す平面図である。
【図１１】従来技術にかかる画像表示パネルの電極実装領域の構造を示す断面図である。
【図１２】従来技術にかかる画像表示パネルを構成するアレイ基板の製造の際に生じる問題について説明するための平面図である。
【符号の説明】
１ アレイ基板
２ 画像表示領域
３ 周縁領域
４ 電極実装領域
５ 電極非実装領域
７ 画素電極
８ 薄膜トランジスタ
９ 走査線
１０ 信号線
１１ 共通電極
１２ 外部接続電極
１３ 分離絶縁層
１６ 対向基板
１７ 液晶層
１８ 偏光板
１９ 偏光板
２１ 絶縁層
２２ 絶縁層
２３ 分離絶縁層
２４ 透明電極
２５ 絶縁層
２６ 絶縁層
２７ 絶縁層
２８ ダミー構造
２９ ダミー構造
３０ 平坦化層
３１ フォトレジスト層
３２ マスクパターン
１０１ アレイ基板
１０１ 基板
１０２ 外部接続電極
１０２ 透明電極
１０３ 絶縁層
１０５ 透明電極
１０６ 分離絶縁層
１０８ アレイ基板
１０９ 画像表示領域
１１０ 周縁領域
１１１ 電極実装領域
１１２ 非電極実装領域
Claims (8)
- 画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板を備えた画像表示パネルにおいて、
前記画素表示領域に形成され、電極を含む１つ以上の半導体素子と、
前記周縁領域の一部である電極実装領域上に形成され、前記半導体素子と電気的に接続された複数の外部接続電極と、
前記画像表示領域上に前記半導体素子を覆うように形成され、前記電極を露出する開口が形成された絶縁性の平坦化層と、
前記電極実装領域上における前記外部接続電極間に形成された凸構造の複数の分離絶縁層と、
前記周縁領域の他の一部である電極非実装領域上に形成された凸構造の絶縁性のダミー構造と、
前記開口内から前記平坦化層上にかけて形成され、前記電極と電気的に接続された透明な画素電極と、
前記分離絶縁層間に形成され、前記外部接続電極と電気的に接続された透明電極と、
を備え、
前記平坦化層と前記分離絶縁層と前記ダミー構造との上面の高さは、実質的に同等であり、
前記画素電極と前記透明電極とは、同一の電極材料で形成されていることを特徴とする画像表示パネル。 - 前記アレイ基板は、同一基板上に複数製造された後に個々のアレイ基板に分離されることによって形成され、
前記同一基板は、複数製造される前記アレイ基板間に配置された空隙領域上に前記ダミー絶縁膜を複数備えたことを特徴とする請求項１に記載された画像表示パネル。 - 前記アレイ基板は、周縁に切り込みが形成された凹部構造を備えたことを特徴とする請求項１または２に記載の画像表示パネル。
- 前記アレイ基板に対向配置された対向基板と、
前記アレイ基板と前記対向基板との間に封入された液晶層と、
をさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の画像表示パネル。 - 前記アレイ基板は、
表示画素に対応した画素電極と、
前記画素電極に供給する電位を制御するスイッチング素子と、
該スイッチング素子の駆動状態を制御する走査線と、
前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、
を前記画像表示領域に対応した部分に備えることを特徴とする請求項１〜４のいずれか一つに記載の画像表示パネル。 - 前記走査線および／または前記信号線は、前記外部接続電極と電気的に接続していることを特徴とする請求項５に記載の画像表示パネル。
- 請求項１〜６のいずれか一つに記載の画像表示パネルと、
前記画像表示パネルの外部接続電極に電気的に接続された外部駆動回路と、
を備えたことを特徴とする画像表示装置。 - 画像表示領域と該画像表示領域の周囲に位置する周縁領域とを有するアレイ基板の前記画素表示領域に、電極を含む１つ以上の半導体素子を形成する工程と、
前記周縁領域の一部である電極実装領域上に、前記半導体素子と電気的に接続された複数の外部接続電極を形成する工程と、
前記画像表示領域上に前記半導体素子を覆い、前記電極を露出する開口が形成された絶縁性の平坦化層を形成する工程と、
前記電極実装領域上における前記外部接続電極間に凸構造の複数の分離絶縁層を形成する工程と、
前記周縁領域の他の一部である電極非実装領域上に凸構造の絶縁性のダミー構造を形成する工程と、
前記電極と電気的に接続された透明な画素電極を前記開口内から前記平坦化層上にかけて形成すると共に、前記外部接続電極と電気的に接続された透明電極を前記分離絶縁層間に形成する工程と、
を含むことを特徴とするアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111676A JP4342824B2 (ja) | 2003-04-16 | 2003-04-16 | 画像表示パネル、画像表示装置およびアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111676A JP4342824B2 (ja) | 2003-04-16 | 2003-04-16 | 画像表示パネル、画像表示装置およびアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004317794A JP2004317794A (ja) | 2004-11-11 |
| JP4342824B2 true JP4342824B2 (ja) | 2009-10-14 |
Family
ID=33472158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003111676A Expired - Lifetime JP4342824B2 (ja) | 2003-04-16 | 2003-04-16 | 画像表示パネル、画像表示装置およびアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4342824B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243207A (ja) * | 2005-03-02 | 2006-09-14 | Dainippon Printing Co Ltd | 液晶表示装置および液晶表示装置用のカラーフィルタとその製造方法 |
| TWI641897B (zh) | 2006-05-16 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP2007334317A (ja) * | 2006-05-16 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び半導体装置 |
| JP2008003194A (ja) * | 2006-06-21 | 2008-01-10 | Toshiba Matsushita Display Technology Co Ltd | 基板装置および表示素子の製造方法 |
| US20120127396A1 (en) * | 2009-08-04 | 2012-05-24 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate |
| JPWO2011016287A1 (ja) * | 2009-08-04 | 2013-01-10 | シャープ株式会社 | アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法 |
-
2003
- 2003-04-16 JP JP2003111676A patent/JP4342824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004317794A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100489763B1 (ko) | 액정표시장치 | |
| US10520761B2 (en) | Method of producing substrate having alignment mark | |
| KR20090041337A (ko) | 액정 디스플레이 패널 | |
| KR101888378B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| JP4290976B2 (ja) | 画像表示パネル、画像表示装置および画像表示パネルの製造方法 | |
| KR20080025544A (ko) | 액정표시패널 및 이의 제조 방법 | |
| KR101574097B1 (ko) | 액정표시장치 | |
| KR20090010900A (ko) | 배선 기판, 그 제조 방법 및 표시장치 | |
| US8941792B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4342824B2 (ja) | 画像表示パネル、画像表示装置およびアレイ基板の製造方法 | |
| KR20050122986A (ko) | 액정표시패널 및 그 제조방법 | |
| US8012845B2 (en) | Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same | |
| US7649609B2 (en) | Method of fabricating and repairing a short defect in LCD device having a residue pattern of a predetermined line width removed after forming photo-resist pattern through rear exposure | |
| KR20130107647A (ko) | 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법 | |
| US20080158459A1 (en) | Array substrate, liquid crystal display panel, and method of manufacturing the same | |
| KR101878188B1 (ko) | 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법 | |
| KR101043649B1 (ko) | 수평 전계형 액정 표시 장치 및 그 제조 방법 | |
| US8530291B2 (en) | Method for manufacturing display device | |
| KR20090072391A (ko) | 액정표시장치 및 이의 제조 방법 | |
| CN215576035U (zh) | 阵列基板、显示面板 | |
| JP2008032855A (ja) | 液晶表示装置 | |
| KR20050054280A (ko) | 액정표시소자 및 그 제조방법 | |
| JP2009217096A (ja) | 液晶表示装置 | |
| KR101028996B1 (ko) | 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101002934B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4342824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |