JP4342467B2 - 半導体メモリ - Google Patents
半導体メモリ Download PDFInfo
- Publication number
- JP4342467B2 JP4342467B2 JP2005104856A JP2005104856A JP4342467B2 JP 4342467 B2 JP4342467 B2 JP 4342467B2 JP 2005104856 A JP2005104856 A JP 2005104856A JP 2005104856 A JP2005104856 A JP 2005104856A JP 4342467 B2 JP4342467 B2 JP 4342467B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- data
- pair
- memory cell
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図9は、読出動作中の半導体メモリの各部における電圧波形を示すタイミングチャートである。まず、メモリセル50に記憶されたデータ‘1’を出力節点DOに読み出す動作について説明する。読出し動作を通じて、書込入力節点WEは非書込み状態(GNDレベル)である。
データ‘1’が記憶されたメモリセル50に、データ入力用の回路節点DI,/DIから入力された逆データ‘0’を書き込む動作について説明する。
Kevin Zhang, Ken Hose, Vivek De, and Borys Senyk, "The scaling of data sensing schemes for high speed cache design in sub-0.18μm technologies," Digest of Technical Papers of Symposium on VLSI Circuit, pp.226-227, June, 2000.
初期状態として、メモリセル10にはデータ‘1’が記憶されており、回路節点N1はハイレベル状態、回路節点N2はローレベル状態であるものとする。メモリセル10に記憶されたデータ‘1’をインバータ2の出力節点DOへ読み出す動作は次の通りである。なお、この読み出し動作を通じて、書込制御用のトランスファゲート(MOSトランジスタQ11,Q12)は非導通状態である。
次に、データ‘1’が記憶されたメモリセル10に逆データ‘0’を書き込む動作について説明する。
10,20,30,40,50…メモリセル
N1…フリップフロップ回路の入力節点
N2…フリップフロップ回路の出力節点
N3,N3’…セル選択用トランスファゲートの入力節点
N4…バッファ回路の出力節点
N5,N6…バッファ回路の制御節点
N7,N8…セル選択用トランスファゲートの制御節点
N9,N9’…書込制御用トランスファゲートの出力節点
Q1,Q2,Q5,Q7,Q8,Q11…pMOSトランジスタ
Q3,Q4,Q6,Q9,Q10,Q12…nMOSトランジスタ
BL_W…第1ビット線
BL_R…第2ビット線
BL_W1,BL_W2…一対の書込用のビット線
WL,/WL…一対のワード線
WL_W,/WL_R…一対の第1ワード線
WL_R,/WL_W…一対の第2ワード線
Claims (2)
- CMOS構成のトランスファゲートと、前記トランスファゲートの出力節点に入力節点が接続されたCMOS構成のフリップフロップ回路と、前記フリップフロップ回路の出力節点に入力節点が接続されたCMOS構成のバッファ回路とを備えたメモリセルと、
前記メモリセルに対して書込みデータを伝送する第1ビット線と、
前記メモリセルから読み出された読出しデータを伝送する第2ビット線と、
書込み・読出しの動作を行うメモリセルを選択するための差動の選択信号を前記メモリセルに伝送する一対のワード線と、を有し、
前記トランスファゲートの入力節点が前記第1ビット線に接続されると共に、前記バッファ回路の出力節点が前記第2ビット線に接続され、
前記トランスファゲートの導通・非導通を制御する一対の制御節点と、前記バッファ回路の導通・非導通を制御する一対の制御節点とが、前記一対のワード線にそれぞれ接続されることを特徴とする半導体メモリ。 - 前記第1ビット線に代えて一対のビット線を備え、前記トランスファゲートの一対の入力節点が前記一対のビット線にそれぞれ接続されることを特徴とする請求項1記載の半導体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104856A JP4342467B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104856A JP4342467B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286100A JP2006286100A (ja) | 2006-10-19 |
JP4342467B2 true JP4342467B2 (ja) | 2009-10-14 |
Family
ID=37407856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005104856A Expired - Fee Related JP4342467B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4342467B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5083889B2 (ja) * | 2007-12-19 | 2012-11-28 | 独立行政法人産業技術総合研究所 | Sramセル回路およびその駆動方法 |
JP4954954B2 (ja) * | 2008-08-07 | 2012-06-20 | パナソニック株式会社 | 半導体記憶装置 |
JP4901927B2 (ja) * | 2009-09-08 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-03-31 JP JP2005104856A patent/JP4342467B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006286100A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172918B1 (en) | Semiconductor memory device allowing high-speed operation of internal data buses | |
JP5128499B2 (ja) | 電圧レベルシフト回路 | |
JP4771710B2 (ja) | メモリの差動電流モードを検出する方法と装置 | |
US7570527B2 (en) | Static random-access memory having reduced bit line precharge voltage and method of operating the same | |
US8164971B2 (en) | Dual power rail word line driver and dual power rail word line driver array | |
US7313049B2 (en) | Output circuit of a memory and method thereof | |
JP3322412B2 (ja) | 半導体メモリ | |
JP5178182B2 (ja) | 半導体記憶装置 | |
KR100507379B1 (ko) | 워드라인 구동 회로 | |
JP3841245B2 (ja) | 信号ラインドライバー及び半導体メモリ装置 | |
US5844845A (en) | Data read circuit for use in semiconductor storage apparatus of CMOS memory | |
JPH11110969A (ja) | スタティック型半導体記憶装置 | |
WO2012122521A2 (en) | Memory cell system and method | |
US7376029B2 (en) | Semiconductor memory devices including precharge circuit and methods for precharging | |
JP4342467B2 (ja) | 半導体メモリ | |
US8120973B2 (en) | Write driver of semiconductor memory device | |
US9036433B2 (en) | Data transfer circuit and memory including the same | |
KR102237255B1 (ko) | 비트 셀에 기록하기 위한 회로 및 방법 | |
KR102206020B1 (ko) | 로직-인-메모리를 위한 3진 메모리 셀 및 이를 포함하는 메모리 장치 | |
JP4562515B2 (ja) | 論理回路及びワードドライバ回路 | |
JP4287768B2 (ja) | 半導体記憶装置 | |
WO2010050283A1 (ja) | メモリセル及びそれを用いた連想記憶装置 | |
US9147482B2 (en) | Data transmission circuit, memory including the same, and data transmission method | |
JP4656714B2 (ja) | 半導体記憶装置 | |
JP2001319476A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |