JP4340832B2 - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4340832B2 JP4340832B2 JP2001139579A JP2001139579A JP4340832B2 JP 4340832 B2 JP4340832 B2 JP 4340832B2 JP 2001139579 A JP2001139579 A JP 2001139579A JP 2001139579 A JP2001139579 A JP 2001139579A JP 4340832 B2 JP4340832 B2 JP 4340832B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- thin film
- conductor
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に関し、特に、絶縁基板の両面に形成された導体配線がスルーホールで接続されている配線基板に適用して有効な技術に関するものである。
【0002】
【従来の技術】
従来、半導体チップ、あるいはCSP(Chip Size Package)やBGA(Ball Grid Array)などの半導体装置(半導体パッケージ)を実装するために用いられている配線基板は、絶縁基板上に導電性の配線パターン(以下、導体配線と称する)が形成されている。
【0003】
近年、前記配線基板は、実装する半導体装置の高集積化、高機能化により、前記絶縁基板上に形成する導体配線の数が増加するとともに、前記配線基板の小型化により前記導体配線の配線密度が高くなってきており、前記導体配線を効率よく形成するために、例えば、前記絶縁基板の両面に導体配線を形成した両面配線基板や、前記絶縁基板の両面及び前記絶縁基板の内部にも配線層を形成した多層配線基板が利用されている。
【0004】
前記絶縁基板の両面に導体配線を形成した両面配線基板に前記半導体装置を実装した電子装置は、例えば、図23及び図24に示すように、前記絶縁基板1上に複数個の半導体チップ、半導体装置あるいは抵抗素子やコンデンサなどの電子部品C1,C2,C3,C4,C5が実装されており、前記絶縁基板1上には、前記各実装領域に実装された各電子部品の接続端子間を接続する導体配線や前記半導体チップあるいは半導体装置に直接信号あるいは電源電圧等を入出力するための導体配線(接続端子)が設けられている。このとき、例えば、図25及び図26に示したように、前記絶縁基板1の第1主面1A上に形成された第1導体配線201と前記第1主面1Aと対向する第2主面1B上に形成された第2導体配線202をスルーホール203Aにより接続することで、導体配線の数が増えた場合でも、配線長が短く効率のよい配線パターンにすることができる。
【0005】
前記両面配線基板の製造方法を簡単に説明すると、まず、例えば、テープ状の絶縁基板1の第1主面1A上及び第2主面1B上に、例えば、銅箔などの薄膜導体2A,2Bを形成する。前記絶縁基板1は、例えば、ポリイミドテープや、ガラス布にエポキシ系樹脂等の絶縁樹脂を含浸させたガラスエポキシ系基板などが用いられる。また、前記薄膜導体2A,2Bは、例えば、電解銅箔や圧延銅箔を接着する方法や、前記絶縁基板1上にスパッタリング等で銅を薄く堆積させる方法で形成される。
【0006】
次に、図27(a)に示すように、前記薄膜導体2A,2Bが形成された絶縁基板1の所定位置にビア穴1Cを形成する。前記ビア穴1Cは、例えば、金型による打ち抜き加工や、炭酸ガスレーザあるいはエキシマレーザ等を照射するレーザ加工により形成される。
【0007】
次に、例えば、前記絶縁基板1の第1主面1A側及び前記第2主面1B側の各薄膜導体2A,2B上に銅めっき層(パターンめっき)203を形成した後、図27(b)に示すように、前記パターンめっき203及び各薄膜導体2A,2Bをエッチング処理して第1導体配線201及び第2導体配線202を形成する。またこのとき、前記パターンめっき203は前記ビア穴1Cの内壁にも形成されており、前記ビア穴1C内に形成された部分がスルーホール203Aとなる。
【0008】
前記銅めっき層(パターンめっき)203は、まず、無電解めっき法を用いて前記ビア穴1Cの内壁及び前記薄膜導体2A,2Bの表面に、銅めっき層(図示しない)などの薄膜導体を薄く形成した後、例えば、無電解めっき法あるいは電気めっき法を用いて約7μmから8μm程度の厚さの銅めっき層203を形成する。
【0009】
無電解めっき法を用いて前記ビア穴の内壁に薄い銅めっき層を形成する工程は、まず、めっき処理の前工程として、例えば、前記ビア穴1Cの内壁に、前記金型による打ち抜き加工の際の破断やかえり、あるいは前記金型と前記絶縁基板の摩擦により発生した樹脂汚れ、もしくはレーザ加工の際に残留した樹脂などの樹脂スミア(汚れ)を除去する工程(デスミア)の後、無電解めっき法で用いる触媒(パラジウム金属)を付着させるために前記各薄膜導体2A,2Bの表面の皮膜を除去する工程を行い、前記ビア穴及び前記薄膜導体の表面処理を行う。
【0010】
その後、前記ビア穴1Cの内壁及び前記各薄膜導体2A,2Bの表面に、無電解めっきの触媒として、例えば、Pd−Sn合金などのパラジウム金属のコロイド粒子を吸着させ、前記コロイド粒子の表面を除去して触媒活性種として機能する合金核を露出させた後、めっき浴に浸し、パラジウム(Pd)を触媒として前記ビア穴1Cの内壁及び前記各薄膜導体2A,2Bの表面に銅(Cu)を析出させる。
【0011】
次に、前記銅めっき層203上に、例えば、ニッケル(Ni)めっきを下地として金(Au)めっきを積層させためっき層3を形成する。このとき、前記パターンめっき203及びスルーホール203Aの表面には、例えば、厚さ約3μmのニッケルめっき層及び厚さ約0.1μmの金めっき層を積層させる。
【0012】
またこのとき、前記めっき層3は、前記第1導体配線201及び前記第2導体配線202の酸化による電気的特性の劣化の防止や、実装する半導体チップあるいは半導体装置の接続端子との接続性を向上させるために設けられ、例えば、前記ニッケルめっき層と金めっき層を積層させためっき層3の他に、例えば、錫(Sn)めっきや錫鉛(Sn−Pb)合金などのめっき層が用いられる。
【0013】
また、前記手順の他に、例えば、前記各薄膜導体2A,2Bをエッチング処理する前に前記めっき層3を形成し、前記めっき層3をエッチングマスクとして前記各薄膜導体2A,2Bをエッチングする方法もある。この場合、エッチング処理の際に前記めっき層3の下部がアンダーカットされて、オーバーハングが生じるため、エッチング処理の後にヒュージングを行う。このときのめっき層3には、例えば、錫(Sn)めっきや錫鉛(Sn−Pb)合金などのめっき層が用いられる。
【0014】
その後、前記絶縁基板1上の第1導体配線201及び第2導体配線202の所定領域上にソルダーレジスト7を形成し、半導体装置や抵抗素子、容量素子等の電子部品C1,C2,C3,C4,C5を実装すると、図23及び図24に示したような電子装置を得ることができる。このとき、例えば、図24に示したように、バンプ6を用いて半導体チップC3の外部端子C3Aと前記第1配線導体201を接続したときには、前記半導体チップC3と前記配線基板の間に封止絶縁体8を流し込んでアンダーフィル封止をする。
【0015】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記絶縁基板1として、ガラスエポキシ系の基板を用いた場合には、図28(a)及び図28(b)に示すように、繊維状のガラス糸101を織ったガラス布にエポキシ系樹脂102を含浸させているため、例えば、金型による打ち抜き加工で前記ビア穴1Cを形成した際に、前記ガラス糸101がきれいに切断されずに、図29(a)及び図29(b)に示すように、前記ガラス糸の先端101Aが前記ビア穴1C内に突出して残る場合や、前記エポキシ系樹脂102の内部で折れて前記ビア穴1Cの内壁に小さい空洞ができる場合が多い。
【0016】
前記ビア穴1Cの内壁からガラス糸の先端101Aが突出していたり、ビア穴1Cの内壁に小さい空洞ができていると、無電解めっき法を用いて前記ビア穴1Cの内壁に薄い銅めっき層を形成し、銅めっき層203を形成するときに、図30に示したように、突出したガラス糸の先端101Aにより前記スルーホールめっき203Aに穴(ピンホール)が開いたり、前記ビア穴1Cの内壁の空洞部分に空気が残ってしまう。このようにピンホールができたり空洞内に空気が残ってしまうと、その後の工程で前記めっき層3を形成するときなどに、前記スルーホールめっき203Aやめっき層3Aに割れが生じたり前記スルーホールめっき203Aが剥離して、前記スルーホール203Aの接続信頼性が低下するという問題があった。
【0017】
また、前記ガラスエポキシ系の基板を用いた場合に限らず、例えば、ポリイミドテープなどの単一材料の基板を用いた場合でも、金型による打ち抜き加工で前記ビア穴1Cを形成したときに、破断やかえり、あるいは前記金型と前記ポリイミドテープの間の摩擦で前記ビア穴1Cの内壁にスミアが発生するため、無電解めっきを行う前の表面処理の際に前記スミアを十分に除去できていないと、無電解銅めっき層にピンホールや割れが生じて前記スルーホール203Aの接続信頼性が低下するという問題があった。
【0018】
また、例えば、前記各薄膜導体2A,2Bを形成した絶縁基板1にビア穴1Cを形成した後、スルーホールめっき203Aを形成する際に、無電解めっき法を用いて前記ビア穴1Cの内壁に薄い銅めっき層を形成する工程が必要であり、前記ビア穴1Cの内壁及び前記薄膜導体2A,2Bの表面処理を行う工程や、触媒を付与する工程が増えるとともに、各工程で使う材料(薬品)の種類が多くなるため、前記両面配線基板の製造コストが増大するという問題があった。
【0019】
本発明の目的は、絶縁基板の両面に導体配線が形成され、前記導体配線がスルーホールにより接続された配線基板において、前記スルーホールの接続信頼性を向上させることが可能な技術を提供することにある。
【0020】
本発明の他の目的は、絶縁基板の両面に導体配線が形成され、前記導体配線がスルーホールにより接続された配線基板において、前記配線基板の製造工程を簡単にすることが可能な技術を提供することにある。
【0021】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【0022】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【0023】
(1)絶縁基板の第1主面上に第1導体配線が設けられ、前記絶縁基板の前記第1主面と対向する第2主面上に第2導体配線が設けられた配線基板において、前記絶縁基板は、所定位置が陥没しており、前記陥没した部分で前記第1導体配線と前記第2導体配線が電気的に接続されている配線基板である。
【0024】
前記(1)の手段によれば、前記第1導体配線と前記第2導体配線が電気的に接続される部分、例えば、スルーホールを設ける部分の前記絶縁基板が陥没して薄くなっているため、前記スルーホールを設けるために開口したビア穴の内壁にスミアが発生しにくい。そのため、前記スルーホールに前記スミアによるピンホールや割れが生じにくく、前記スルーホールを介した前記第1導体配線と前記第2導体配線の接続信頼性が低下することを防げる。
【0025】
また、前記(1)の手段では、例えば、陥没させた部分の前記絶縁基板の厚さを薄くしていくと、前記絶縁基板の第1主面と第2主面が接触して開口する。その場合には、前記スルーホールを用いることなく、前記第1導体配線と前記第2導体配線を直接接続でき、スルーホールを介した場合に比べて接続信頼性が向上する。
【0026】
また、前記(1)の手段において、前記絶縁基板は第1主面側のみが陥没していてもよいし、前記第1主面側及び前記第2主面側の両面が陥没していてもよい。前記絶縁基板の第1主面側及び前記第2主面側の両面が陥没している場合、同じ厚さの絶縁基板で見ると、前記第1主面側のみが陥没している場合よりも、陥没している部分の深さが浅くでき、陥没させる部分の面積を小さくすることができる。そのため、前記スルーホールを設ける部分の面積を小さくでき、前記配線基板の小型化させる、あるいは配線密度を増加させることができる。また、前記第1導体配線あるいは第2導体配線の前記陥没している部分の外周部での変形によるストレス(応力)が小さくなり、クラックによる断線などが防げる。
【0027】
また、前記スルーホールが設けられた部分の前記絶縁基板の厚さが薄くなっているため、前記絶縁基板の板厚方向に対する熱膨張の度合いが小さくなる。そのため、前記絶縁基板の熱膨張によりスルーホールにかかる負荷がなくなり、前記導体配線の表面に設けられる前記めっき層により前記スルーホールを設けることができる。そのため、前記スルーホールを設ける際に必要となるビア穴を開口するときの穴径を小さくすることができ、前記スルーホールを設ける部分の面積を小さくし、前記配線基板を小型化させる、あるいは配線密度を増加させることができる。またこのとき、前記導体配線の表面に設けられる前記めっき層は、例えば、ニッケル(Ni)めっき層及び金(Au)めっき層を積層させたものなどが用いられる。
【0028】
また、前記(1)の手段によれば、前記絶縁基板の前記スルーホールが設けられた部分が陥没しており、前記スルーホールを設けた部分の厚さが、前記スルーホールを設けた部分の外側の領域の厚さよりも薄くなっているため、無電解めっき法を用いて前記ビア穴の内壁に導電性の薄いめっき層を設けることなく前記スルーホールを設けることができるため、製造工程及び使用する材料(薬品)を少なくし、前記配線基板の製造コストを低減させることができる。
【0029】
また、前記絶縁基板として、例えば、ガラスエポキシ系基板のように、エポキシ系樹脂の内部に繊維状のガラス糸が設けられている基板を用いた場合には、前記スルーホールを設けるビア穴内に前記ガラス糸が突出することを防げ、前記スルーホールにピンホールや割れが発生することを防げる。そのため、前記スルーホールを介した接続信頼性を向上させることができる。
【0030】
(2)絶縁基板の第1主面上に第1薄膜導体を形成するとともに、前記絶縁基板の前記第1主面と対向する第2主面上に第2薄膜導体を形成する工程と、前記第1薄膜導体及び前記第2薄膜導体が形成された絶縁基板の所定位置を陥没させる工程と、前記絶縁基板の陥没した領域内を開口する工程と、前記絶縁基板の開口部にスルーホールめっきを形成する工程と、前記第1薄膜導体をパターニングして第1導体配線を形成するとともに、前記第2薄膜導体をパターニングして第2導体配線を形成する工程とを備える配線基板の製造方法である。
【0031】
前記(2)の手段によれば、前記絶縁基板の開口する領域を陥没させておくことにより、前記絶縁基板を開口したときに、前記第1薄膜導体と前記第2薄膜導体の距離が近くなる。そのため、前記スルーホールめっきを形成する工程において、従来のように、無電解めっき法を用いて前記開口部の内壁に銅めっき層を形成することなく前記スルーホールを形成することができ、前記配線基板の製造工程を簡単することができ、製造コストを低減させることができる。このとき、前記スルーホールめっきを形成する工程と前記第1導体配線及び前記第2導体配線を形成する工程は、製造方法により順序を入れ替えることができ、例えば、電気めっき法を用いて前記スルーホールめっきを形成した後、前記第1導体配線及び前記第2導体を形成する方法や、前記第1導体配線及び前記第2導体配線を形成した後、前記第1導体配線及び前記第2導体配線の表面に形成するめっき層と同時に前記スルーホールめっきを形成する方法などが考えられる。
【0032】
また、前記絶縁基板を陥没させることにより、前記ビア穴周辺での前記絶縁基板の板厚方向に対する熱膨張の度合いが小さくなる。そのため、前記絶縁基板の熱膨張により前記スルーホールにかかる負荷を低減でき、従来の電気銅めっき層を形成する工程を省略し、前記配線基板の製造コストを低減させることができる。
【0033】
前記第1導体配線及び前記第2導体配線の表面に形成するめっき層と同時に前記スルーホールめっきを形成する場合、前記スルーホールめっきは、例えば、ニッケルめっきを下地として金めっきを積層させて形成するのが好ましい。
【0034】
また、前記絶縁基板の開口する部分を陥没させて薄くすることにより、例えば、金型による打ち抜き加工やレーザ加工で開口する際に、前記開口部の内壁にスミアが発生しにくくなり、前記スルーホールめっきを形成したときに前記スミアによるピンホールや割れが生じない。そのため、前記スルーホールめっきを介した接続信頼性を向上させることができる。
【0035】
また、前記各薄膜導体が形成された絶縁基板の所定位置を陥没させる方法には、例えば、前記第1主面側から柱状の押し込み治具を押し当てる方法や、前記第1主面側及び前記第2主面側のそれぞれから押し込み治具を押し当てる方法がある。このとき、前記押し込み治具を押し当てることにより、前記押し込み治具が接触した部分の絶縁基板が外側に押し出されることにより、前記絶縁基板は陥没する。また、前記絶縁基板をガラス転移温度Tg付近に加熱して軟化させておくことにより、絶縁体(絶縁基板)の流動性が高くなるため、前記押し込み治具を押し当てたときに、前記絶縁体を押し出しやすくなり、弱い力で陥没させることができる。
【0036】
また、前記絶縁基板を陥没させる方法は、前記絶縁基板を加熱して軟化させた状態で前記押し込み治具を押し当てる方法の他に、例えば、前記絶縁基板に、硬化反応の中間段階の熱硬化性樹脂(Bステージ樹脂)、を用い、前記押し込み治具で所定位置を陥没させた後、前記Bステージ樹脂を完全硬化させる方法も考えられる。この場合、前記Bステージ樹脂は、硬化反応の中間段階で流動性が高いため、加熱する必要もなく、容易に陥没させることができる。前記Bステージ樹脂には、例えば、エポキシ形樹脂が用いられる。
【0037】
また、前記絶縁基板として、例えば、ガラスエポキシ系などの内部に繊維状のガラス糸が設けられている基板を用いた場合には、前記金型を押し当てて前記絶縁基板を陥没させる際に、前記金型が当たる部分にある前記ガラス糸が、前記金型の先端部の球面に沿って前記陥没させた領域の外側に押し出されるため、前記陥没した領域内を開口したときに、前記開口部内にガラス糸が突出することがない。そのため、前記開口部内に突出したガラス糸(ガラスバリ)により前記スルーホールにピンホールや割れが発生することを防げ、前記スルーホールを介した接続信頼性を向上させることができる。
【0038】
(3)絶縁基板の一主面上に第1薄膜導体を形成する工程と、前記第1薄膜導体が形成された絶縁基板の所定位置を陥没させる工程と、前記絶縁基板の所定位置を陥没させた後、前記絶縁基板の前記第1薄膜導体が形成された主面と対向する主面に第2薄膜導体を形成する工程と、前記第1薄膜導体をパターニングして第1導体配線を形成するとともに、前記第2薄膜導体をパターニングして第2導体配線を形成する工程とを備える配線基板の製造方法である。
【0039】
前記(3)の手段によれば、前記第1薄膜導体が形成された絶縁基板の所定位置を陥没させた後に、前記第2薄膜導体を形成するため、前記絶縁基板に前記第2薄膜導体を形成する工程で前記絶縁基板の表面処理(研磨)をしたときに、前記陥没した部分の第1薄膜導体が露出し、前記第2薄膜導体を形成したときに、前記陥没した部分で前記第1薄膜導体と前記第2薄膜導体が直接接触する。そのため、従来のように、前記ビア穴を形成し、スルーホールめっきを形成することなく、前記第1導体配線及び前記第2導体配線を電気的に接続することができ、前記配線基板の製造工程を少なくして配線基板の製造コストを低減させることができる。
【0040】
また、前記(3)の手段においても、前記(2)の手段と同様に、前記絶縁基板を、例えば、ガラス転移温度Tg付近に加熱し軟化させた状態で前記金型を押し当て加圧することにより、前記絶縁基板を容易に陥没させることができる。
【0041】
また、前記絶縁基板を陥没させる方法は、前記絶縁基板を加熱して軟化させた状態で前記押し込み治具を押し当てる方法の他に、例えば、前記絶縁基板に、硬化反応の中間段階の熱硬化性樹脂(Bステージ樹脂)、を用い、前記押し込み治具で所定位置を陥没させた後、前記Bステージ樹脂を完全硬化させる方法も考えられる。
【0042】
(4)絶縁基板の一主面上に第1薄膜導体を形成する工程と、前記第1薄膜導体が形成された絶縁基板の所定位置を陥没させる工程と、前記絶縁基板の陥没した領域内を開口する工程と、前記絶縁基板の陥没した領域内を開口した後、前記絶縁基板の前記第1薄膜導体が形成された主面と対向する主面の第2薄膜導体及び前記絶縁基板の開口部のスルーホールめっきを形成する工程と、前記第1薄膜導体をパターニングして第1導体配線を形成するとともに、前記第2薄膜導体をパターニングして第2導体配線を形成する工程とを備える配線基板の製造方法である。
【0043】
前記(4)の手段によれば、前記第1薄膜導体が形成された絶縁基板の所定位置を陥没させておくことにより、前記絶縁基板を開口してビア穴を形成したときに前記ビア穴の内壁にスミアが発生しにくくなり、前記(2)の手段と同様に、前記スルーホールめっきを形成したときに、前記スミアにより接続信頼性が低下することを防げる。
【0044】
また、前記(4)の手段のように、前記絶縁基板の所定位置を陥没させた後、前記陥没させた領域内にビア穴を形成することにより、前記第2薄膜導体を形成したときに、前記第2薄膜導体と前記第1薄膜導体の接触面積を均一にすることができ、前記(3)の手段に比べ、前記第1導体配線と前記第2導体配線の接続信頼性、前記配線基板の電気的特性を向上させることができる。
【0045】
また、前記(4)の手段においても、前記(2)の手段と同様に、前記絶縁基板を、例えば、ガラス転移温度Tg付近に加熱し軟化させた状態で前記金型を押し当て加圧することにより、前記絶縁基板を容易に陥没させることができる。
【0046】
また、前記絶縁基板を陥没させる方法は、前記絶縁基板を加熱して軟化させた状態で前記押し込み治具を押し当てる方法の他に、例えば、前記絶縁基板に、硬化反応の中間段階の熱硬化性樹脂(Bステージ樹脂)、を用い、前記押し込み治具で所定位置を陥没させた後、前記Bステージ樹脂を完全硬化させる方法も考えられる。
【0047】
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。
【0048】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【0049】
【発明の実施の形態】
(実施例1)
図1乃至図4は、本発明による実施例1の配線基板の概略構成を示す模式図であり、図1は配線基板全体の平面図、図2は図1の領域Xの部分拡大平面図、図3は図2のA−A’線での断面図であり、図4は図3のスルーホール周辺の部分拡大図である。
【0050】
図1、図2、図3、及び図4において、1は絶縁基板、1Aは絶縁基板の第1主面、1Bは絶縁基板の第2主面、1Cは開口部(ビア穴)、201は第1導体配線、202は第2導体配線、3はめっき層、3Aはスルーホール(スルーホールめっき)、A1,A2,A3,A4,A5はそれぞれ電子部品を搭載する領域、T1は絶縁基板の厚さ、T2は絶縁基板のスルーホールが設けられた部分の厚さである。
【0051】
本実施例1の配線基板は、図1、図2、及び図3に示すように、絶縁基板1の第1主面1A上に第1導体配線201が設けられ、前記絶縁基板1の前記第1主面1Aと対向する第2主面1B上に第2導体配線202が設けられた両面配線基板であり、前記第1導体配線201と前記第2導体配線202は、所定位置に設けられたビア穴1Cの内壁に設けられたスルーホールめっき3Aにより電気的に接続されている。また、前記第1導体配線201及び前記第2導体配線202の表面には、前記第1導体配線201及び前記第2導体配線202の酸化防止や、電子部品の接続性をよくするためのめっき層3が設けられており、本実施例の配線板では、前記めっき層3の前記ビア穴1Cの内壁に設けられた部分がスルーホール3Aとなっている。
【0052】
また、本実施例1の配線基板において、前記絶縁基板1は、例えば、ガラスエポキシ系基板やポリイミド基板などであり、図3及び図4に示すように、前記スルーホール3Aが設けられた部分、言い換えると、ビア穴1Cが設けられた部分が陥没している。なお、図3及び図4では、構成をわかりやすくするため、前記絶縁基板1の陥没した部分の厚さを強調して示しているが、実際には、前記スルーホール3Aが設けられた部分の外側、言い換えると、前記絶縁基板1の本来の厚さT1は約0.1mmから0.3mmであり、前記スルーホール3Aが設けられた部分の厚さT2は0.05mm以下であるとする。
【0053】
また、本実施例1の配線基板では、前記第1導体配線201と前記第2導体配線202とを電気的に接続するスルーホール3Aは、図3及び図4に示したように、前記第1導体配線201及び前記第2導体配線202の表面に設けられた前記めっき層3と同一の材料(めっき層)からなり、例えば、ニッケル(Ni)めっきを下地として金(Au)めっきを積層させたものである。また、前記めっき層3及び前記スルーホール3Aの厚さは、例えば、前記ニッケルめっき層が約3μm、前記金めっき層が約0.1μmである。なお、図3及び図4では、前記スルーホール3Aが設けられた部分の構成をわかりやすくするために、前記絶縁基板1の厚さ、前記第1配線導体201及び前記第2配線導体202の厚さ、及び前記めっき層3の厚さを実際の厚さとは変えて示している。
【0054】
本実施例1の配線基板は、例えば、半導体チップ、CSP(Chip Size Package)やBGA(Ball Grid Array)等の半導体装置(半導体パッケージ)、コンデンサや抵抗等の電子部品を実装してマルチチップモジュール(MCM)のような電子装置を製造するための配線基板であり、前記各電子部品の接続端子は、図1に示した各領域A1,A2,A3,A4,A5内で前記第1導体配線201と接続される。
【0055】
また、前記第1導体配線201は、図1に示すように、前記各電子部品同士の端子間の接続用、あるいは前記各電子部品に電源電圧や入力信号の印加、または出力用の外部端子として用いられるが、実装する電子部品の端子数が多く配線数が増加した場合には、例えば、図2及び図3に示したように、前記絶縁基板1の第2主面1B上に第2導体配線202を設けて効率のよい配線パターンとしている。
【0056】
図5乃至図7は、本実施例1の配線基板の製造方法を説明するための模式図であり、図5(a)は本実施例1の配線基板の製造に用いる両面銅箔付きのテープ材料の模式平面図、図5(b)は図5(a)のB−B’線での模式断面図、図6(a)は本実施例1の配線基板の一製造工程の模式平面図、図6(b)は図6(a)のC−C’線での模式断面図、図7(a)、図7(b)はそれぞれ、各製造工程での模式断面図で、図6(a)のC−C’線における断面図に相当する。また、図5乃至図7において、2Aは第1薄膜導体、2Bは第2薄膜導体、2A’はバリ、401は平板、402は押し込み治具、501は下金型(ダイ)、502は上金型(パンチ)、B1,B2,B3はそれぞれ、ビア穴を形成する位置である。
【0057】
以下、図5乃至図7に沿って、本実施例1の配線基板の製造方法について説明する。
【0058】
まず、図5(a)及び図5(b)に示すような、絶縁基板1の第1主面1A上に第1薄膜導体2Aを形成し、前記絶縁基板1の第1主面と対向する第2主面1B上に第2薄膜導体2Bを形成した両面銅張積層板を準備する。
【0059】
本実施例1の配線基板では、前記両面銅張積層板として、例えば、ガラス布基材エポキシ樹脂銅張積層板のようなガラス布基材銅張積層板を用い、図5(a)及び図5(b)に示すように、繊維状のガラス糸101を織ったガラス布を基材とし、前記ガラス布にエポキシ樹脂102を含浸させた前記絶縁基板1(ガラスエポキシ系基板)の第1主面1A及び第2主面1Bのそれぞれに銅箔等の薄膜導体2を接着したものを準備する。このとき、前記絶縁基板1の厚さは約0.3mmであるものとする。
【0060】
なお、本実施例1では、前記ガラス糸101を織ったガラス布基材にエポキシ樹脂102を含浸させたガラスエポキシ系の絶縁基板1を用いているが、この他にも、例えば、前記ガラス布にイミド樹脂、BT樹脂(Bismaleimide Triazine樹脂)、PPE樹脂(Poly Phenylene Ethel樹脂)等を含浸させたガラス布基材のものや、前記ガラス布の代わりに短繊維状のガラス糸を絡み合わせてシート状にしたものにエポキシ樹脂102等を含浸させたガラス不織布を基材としたものなどが用いられる。また、その他にも、基材として紙を用いたものや、ポリイミド樹脂などの内部に基材を持たない単一材料のもの用いられる。
【0061】
次に、例えば、図6(a)に示すような、前記絶縁基板1の両主面に第1薄膜導体2A及び第2薄膜導体2Bを形成した前記両面銅張積層板の所定位置、言い換えると、ビア穴を開口する位置B1,B2,B3を陥没させる。
【0062】
このとき、例えば、前記両面銅張積層板を、図6(b)に示すように、平板状の金型401上に配置し、例えば、先端部402Aが半球状に加工された金型(押し込み治具)402を、前記ビア穴を開口する位置B1,B2,B3のそれぞれに押し当て加圧することにより、前記押し込み治具402の下部のエポキシ樹脂102が外側に押し出されて陥没する。
【0063】
このとき、前記絶縁基板1としてガラスエポキシ系基板を用いた場合には、例えば、前記ガラスエポキシ系基板1の温度を170度から180度に加熱して、例えば、100MPa程度の圧力で前記押し込み治具402を押し込み陥没させる。また、前記押し込み治具402を用いて陥没させた各位置B1,B2,B3部分の前記絶縁基板1の厚さは約0.05mm、もしくはそれ以下になるようにする。
【0064】
また、このとき、前記両面銅張積層板を所定の温度、例えば、前記エポキシ樹脂102のガラス転移温度付近である170℃から180℃に加熱しておくことにより、前記エポキシ樹脂102が軟化し、流動性が高くなるため、前記押し込み治具402を押し込んだときに、容易に前記エポキシ樹脂102を押し出して陥没させることができる。
【0065】
また、前記押し込み治具402を用いて陥没させる各位置B1,B2,B3は、前記図1あるいは図2に示したような、スルーホール3A、言い換えると、前記スルーホール3Aを形成するためのビア穴1Cを形成する位置であるため、図6(a)に示すように、例えば、位置B1のように前記ガラス糸101が無い領域、位置B2のように部分的に前記ガラス糸101にかかる場合、あるいは位置B3のように前記ガラス糸101上にある場合が出てくる。そこで、例えば、図6(b)に示したように、前記押し込み治具402の先端部402Aを半球状に加工しておくと、図6(a)に示した各位置B2,B3のように、前記絶縁基板1内のガラス糸101上に前記押し込み治具402を押し当てたときに、図6(a)及び図6(b)に示したように、前記ガラス糸101が前記押し込み治具402の先端部402Aの球面に沿って前記押し込み治具402の外側、言い換えると、前記陥没させる位置B2,B3の外側に押し出される。そのため、前記絶縁基板1の陥没した位置B1,B2,B3は、図6(a)に示したように、前記ガラス糸101がなく、前記エポキシ樹脂102のみの状態になる。
【0066】
次に、図7(a)に示すように、例えば、所定位置が開口された下金型(ダイ)501上に、前記押し込み治具で所定位置を陥没させた前記両面銅張積層板を配置して、前記陥没した位置と前記下金型501の開口部の位置合わせをした後、上金型(パンチ)502を下降させて前記両面銅張積層板(絶縁基板1)の陥没した領域内にビア穴1Cを形成する。このとき、前記絶縁基板1の前記ビア穴1Cを形成する部分の厚さが約0.05mmと非常に薄いため、前記上金型502を用いて打ち抜いたときに生じる前記第1薄膜導体2Aのバリ2A’により、前記絶縁基板1の第1主面1A側の第1薄膜導体2Aと前記第2主面1B側の第2薄膜導体2Bが部分的に接触した状態になる。
【0067】
また、前記絶縁基板1の前記ビア穴1Cを形成する領域を薄くすることにより、弱い力で打ち抜き加工をできるとともに、前記絶縁基板1と前記上金型502の摩擦により前記ビア穴1Cの内壁にスミアが発生することを防げる。また、本実施例1のように前記絶縁基板1としてガラスエポキシ系の基板を用いた場合、図6(a)に示すように、前記押し込み治具402を用いて陥没させたときに、前記ガラス糸101を、前記ビア穴1Cを形成する領域の外側に押し出しているため、前記ビア穴1Cを形成したときに、図29(a)及び図29(b)に示したように、前記ビア穴1C内に前記ガラス糸101が突出してバリになったり、前記ガラス糸101が内部で折れて空洞ができたりすることを防げる。
【0068】
また、前記ビア穴1Cを形成する工程は、前記上金型502、下金型502を用いた打ち抜き加工により形成する方法に限らず、例えば、炭酸ガスレーザやエキシマレーザ等を用いたレーザ加工により形成してもよい。
【0069】
次に、図7(b)に示すように、前記第1薄膜導体2A及び前記第2薄膜導体2B上に、配線パターン形成用のレジスト膜(図示しない)を形成し、前記レジスト膜をマスクとしてエッチング処理を行い、第1導体配線201及び第2導体配線202を形成する。
【0070】
その後、前記レジスト膜を除去して、前記第1導体配線201及び前記第2導体配線の表面にめっき層3を形成する。このとき、前記めっき層3は前記ビア穴1Cの内壁にもスルーホールめっき3Aとして形成され、図3に示したような前記スルーホール3A部分が陥没した配線基板を得ることができる。前記めっき層3及び前記スルーホール3Aは、例えば、前記無電解めっき法、あるいは電解めっき法などを用いてニッケルめっき層と金めっき層を積層させたものであり、前記ニッケルめっき層は約3μm程度の厚さに、前記金めっき層は約0.1μm程度の厚さに形成される。
【0071】
図8は、本実施例1の配線基板の作用効果を説明するための模式図であり、図8(a)は本実施例1の配線基板のスルーホール周辺の拡大断面図、図8(b)は従来の配線基板のスルーホール周辺の拡大断面図である。
【0072】
従来の配線基板は、図8(b)に示すように、スルーホールを設ける部分、言い換えるとビア穴1Cを形成する部分の板厚が0.3mm程度あるため、無電解めっき法を用いて、前記ビア穴1Cの内壁に薄い銅めっき層を形成してから行わなければ、前記ビア穴1Cの内壁の絶縁領域にスルーホールめっき203Aを形成できなかったが、本実施例1のように、前記ビア穴1C部分の板厚を薄くしておくことにより、図7(a)に示したような第1薄膜導体2Aのバリ2A’を利用して前記ビア穴1C内にスルーホール3Aを形成することができる。そのため、従来のように無電解銅めっきを形成する工程を省略でき、製造コストを低減させることができる。
【0073】
また、従来の配線基板では、前記ビア穴1Cを形成する部分の板厚が0.3mm程度あり、前記絶縁基板1が板厚方向に熱膨張した際に前記スルーホールめっき203Aにかかる応力が大きくなり、前記スルーホールめっき203Aに割れやはがれが生じやすいため、例えば、約7μmから8μmの厚さの銅めっき層203Aを形成してスルーホールとしていたが、本実施例1の配線基板のように、前記ビア穴を形成した部分の前記絶縁基板1の厚さを0.05mm程度と非常に薄くすることにより、例えば、前記ガラスエポキシ系基板の板厚方向の熱膨張による影響を受けにくくすることができる。そのため、従来のように、無電解銅めっき及び電気めっきを行ってスルーホールめっきを厚くしなくても、前記絶縁基板1の板厚方向の熱膨張による接続信頼性の低下を防ぐことができる。
【0074】
また、図8(a)に示した、本実施例1の配線基板のように、前記ビア穴1Cを形成する部分の厚さを薄くすることにより、熱膨張の影響を受けにくいため、例えば、従来の配線基板のように、銅めっき層203を形成することなく、前記めっき層3でスルーホールめっき3Aを形成できる。そのため、本実施例1の配線基板のビア穴1Cの直径d1を、図8(b)に示した従来の配線基板のビア穴1Cの直径d3に比べて小さくできる。また、前記ビア穴1Cの直径を小さくできるため、前記スルーホールを形成するのに必要な領域d2を従来のスルーホールを形成する領域d4よりも小さくでき、配線の微細化、配線密度の高密度化、配線基板の小型化ができる。
【0075】
図9及び図10は、本実施例1の配線基板を用いた電子装置の概略構成を示す模式図であり、図9は電子装置の模式平面図、図10は図9のD−D’線での模式断面図である。
【0076】
図1に示したような、本実施例1の配線基板は、例えば、マルチチップモジュール(MCM)等の電子装置の製造に用いられ、図9及び図10に示すように、複数個の半導体チップ、半導体パッケージ等の電子部品C1,C2,C3,C4,C5を前記配線基板上の各領域に搭載して、例えば、前記半導体チップC3の接続端子C3Aと前記第1導体配線201を、例えば、金バンプ6により接続し、前記第1導体配線201、及び前記第1導体配線201と前記スルーホール203Bで接続された前記第2導体配線202により、搭載された各電子部品間で信号の入出力を行い、一つのまとまった機能を持たせている。
【0077】
このとき、例えば、前記配線基板1の第1主面上の前記電子部品を搭載する領域の外部及び前記第2主面には、例えば、ソルダーレジストのような配線保護膜(永久マスク)7を形成し、前記各電子部品と前記配線基板の間には、例えば、エポキシ系樹脂のような熱硬化性樹脂8を流し込んでアンダーフィル封止する。
【0078】
以上説明したように、本実施例1によれば、絶縁基板1の両主面に薄膜導体が形成された両面銅張積層板の所定位置にビア穴1Cを形成する前に、前記ビア穴1Cを形成する位置を陥没させることにより、前記ビア穴1Cを形成する部分の絶縁基板1が薄くなるため、前記ビア穴1Cを形成したときに、前記ビア穴1Cの内壁にスミアが発生することを防げる。そのため、前記ビア穴1Cに前記スルーホールめっき203Bを形成したときに、前記スミアによるめっき不良が防げ、前記スルーホール203Bの接続信頼性を向上させることができる。
【0079】
また、前記ビア穴1Cを形成する位置に、例えば、前記押し込み治具402を前記両面銅張積層板に押し当て、加圧することにより、前記絶縁基板1を前記押し込み治具402の外側に押し出しながら容易に陥没させることができる。また、前記絶縁基板1を所定の温度、例えば、前記絶縁基板1を構成する絶縁体のガラス転移温度付近に加熱することにより、前記絶縁体が軟化し流動性が高くなるため、前記押し込み治具402を押し込んだときに弱い力で容易に陥没させることができる。
【0080】
また、本実施例1の配線基板のように、ガラス布にエポキシ樹脂102を含浸させたガラスエポキシ系の絶縁基板1を用いた場合でも、図6(a)及び図6(b)に示したように、前記押し込み治具402を用いてビア穴1Cを形成する位置のガラス糸101を外側に押し出すことにより、ビア穴1Cを形成した時に、前記ビア穴1C内にガラスバリが残るのを防げる。そのため、前記ビア穴1C内にスルーホールめっき203Bを形成するときに、前記ガラスバリによりピンホールが開いたり割れが生じたりするのを防げ、前記スルーホール203Bの接続信頼性を向上させることができる。
【0081】
また、前記ビア穴1Cを形成する位置の外側にガラス糸101を押し出しているため、前記スルーホールめっき203を形成したときに、前記めっき導体が前記ガラス糸101に沿って析出するマイグレーションが起きにくく、導体配線間のショートによる電気的な信頼性の低下を防げる。
【0082】
また、前記絶縁基板1を陥没させて薄くすることにより、前記ビア穴1Cを形成したときにできる薄膜導体(銅箔)のバリ2’により、前記絶縁基板1の第1主面1A側の薄膜導体2Aと前記第2主面1B側の薄膜導体2Bが部分的に接触した状態になり、従来のように、無電解めっき法を用いてあらかじめ前記ビア穴1Cの内壁に薄いめっき層を形成しなくても、前記バリ2’の部分からめっき層が成長して前記ビア穴1Cの内壁にスルーホールめっき203Bを形成することができる。そのため、前記配線基板の製造工程を少なくすることができる。
【0083】
また、前記絶縁基板1を陥没させて薄くすることにより、前記ビア穴1Cの周辺での絶縁基板1の熱膨張が小さくなり、前記絶縁基板1の板厚方向の熱膨張により前記スルーホール203Bにかかる負荷が小さくなるため、例えば、前記第1導体配線201及び前記第2導体配線202の表面に形成するめっき層203Aによりスルーホール接続をすることができる。この場合、従来のように、厚さ7μmから8μmの銅めっき層でスルーホール接続をしなくてよいため、配線基板の製造工程を少なくすることができ、製造コストを低減させることができる。
【0084】
また、前記実施例1の配線基板では、前記絶縁基板1として、ガラス布にエポキシ系樹脂102を含浸させたガラスエポキシ系の基板を用いたが、これに限らず、ガラス布あるいはガラス不織布に、絶縁性の樹脂を含浸させた複合材料からなる絶縁基板、あるいはポリイミドテープのような単一材料からなる絶縁基板の場合でも、前記ビア穴を形成する位置を陥没させることにより、本実施例1の配線基板と同様に、前記スルーホールの接続信頼性が低下することを防げるとともに、前記配線基板の製造工程を少なくし、製造コストを低減することができる。
【0085】
また、前記実施例1の配線基板では、前記絶縁基板1上に前記第1導体配線201及び前記第2導体配線202が設けられた2層の配線基板(両面配線基板)を例にあげて説明したが、これに限らず、例えば、前記実施例1で説明したような手順に沿って両面配線基板を製造した後、前記両面配線基板の表面にさらに絶縁体層及び導体配線層を形成し、導体配線層が3層以上の多層配線基板を形成することもできる。
【0086】
また、前記実施例1の配線基板の製造方法では、先端部402Aが半球状に加工された押し込み治具402を用いて前記両面銅張積層板(絶縁基板1)の所定位置を陥没させたが、これに限らず、前記押し込み治具402の先端部は任意の形状であってよいことは言うまでもない。
【0087】
図11は、前記実施例1の配線基板の変形例を示す模式断面図であり、図8(a)の断面図と対応する断面図を示している。
【0088】
前記実施例1の配線基板では、図3あるいは図8(a)に示したように、前記第1導体配線201及び前記第2導体配線202の表面に形成する、ニッケルめっき層及び金めっき層を積層しためっき層3によりスルーホール3Aを形成しているが、これに限らず、例えば、図11に示すように、前記めっき層3を形成する前に電気めっき法を用いた銅めっき層203を形成し、前記銅めっき層203によりスルーホール203Aを形成し、前記スルーホール203Aの表面にめっき層3Aを形成した構成になっていてもよい。この場合、図7(a)に示したように、両面銅張積層板の陥没した部分にビア穴を形成した後、前記第1薄膜導体2A及び前記第2薄膜導体2Bの表面、ならびに前記ビア穴1Cの内壁に、例えば、電気めっき法を用いて銅めっき層203(203A)を形成し、前記銅めっき層203及び第1薄膜導体2A、ならびに第2薄膜導体2Bをエッチング処理してから、前記めっき層3を形成する。このとき、前記ビア穴1Cの直径d4は前記実施例1の配線基板のビア穴1Cの直径d1よりも大きくなるが、前記ビア穴1Cを形成する部分の前記絶縁基板1を陥没させて薄くしておくことにより、前記実施例1の配線基板と同様に、前記ビア穴1Cの内壁にスミアが発生するのを防げ、前記スルーホール203Aの接続信頼性が低下するのを防ぐことができる。また、従来のように、無電解めっき法を用いて薄い銅めっき層を形成することなしに前記銅めっき層203を形成することができ、製造工程を簡単にし、前記配線基板の製造コストを低減させることができる。
【0089】
(実施例2)
図12は、本発明による実施例2の配線基板の概略構成を示す模式図である。なお、本実施例2の配線基板の全体的な構成は前記実施例1の配線基板と同様であり、図12ではスルーホール周辺の拡大断面図を示している。
【0090】
本実施例2の配線基板の全体的な概略構成は、前記実施例1で説明した配線基板と同様であるため、その詳細な説明は省略する。
【0091】
本実施例2の配線基板において、前記実施例1の配線基板と異なる点は、図12に示したように、前記絶縁基板1のスルーホール3Aが設けられた部分の、前記絶縁基板1の第1主面1A側及び第2主面1B側の両側が陥没している点である。
【0092】
図13は、本実施例2の配線基板の製造方法を説明するための模式図であり、図13(a)及び図13(b)はそれぞれ各工程における図12と対応する断面図である。
【0093】
以下、図13(a)及び図13(b)を用いて、本実施例2の配線基板の製造方法について説明するが、前記実施例1の配線基板の製造方法と同じ工程については、前記実施例1で用いた図を使用するとともに、その詳細な説明を省略する。
【0094】
まず、図5(a)及び図5(b)に示したように、前記絶縁基板1の第1主面1Aに第1薄膜導体2Aを形成し、前記絶縁基板1の第2主面1Bに第2薄膜導体2Bを形成した両面銅張積層板を準備する。なお、本実施例2の配線基板においても、前記絶縁基板1は、前記実施例1と同様に、ガラス糸101を織ったガラス布にエポキシ系樹脂102を含浸させたガラスエポキシ系の基板を用いるものとする。
【0095】
次に、図13(a)に示すように、前記両面銅張積層板の第1主面側及び第2主面側のそれぞれに配置された押し込み治具402,403を前記両面銅張積層板に押し込んで所定位置を陥没させる。
【0096】
このとき、前記各押し込み治具402,403は、互いに向かい合うように配置されており、前記各押し込み治具402,403は、図6(a)に示したように、エポキシ系樹脂102のみの位置B1、ガラス糸101が部分的にかかる位置B2、ガラス糸101上の位置B3のいずれかの状態で押し込まれる。そのため、前記実施例1で説明したように前記各押し込み治具402,403のそれぞれの先端部を半球状に加工しておくことにより、前記各押し込み治具402,403を押し込んだときに、陥没させる位置にある前記ガラス糸101が外側に押し出され、前記陥没させた位置B1,B2,B3は前記エポキシ系樹脂102のみの状態になる。
【0097】
次に、前記両面銅張積層板の陥没させた位置に、例えば、金型による打ち抜き加工や、レーザ加工などでビア穴1Cを形成し、前記第1薄膜導体2A及び前記第2薄膜導体2Bをエッチング処理して、図13(b)に示すように、第1導体配線201及び第2導体配線202を形成する。
【0098】
その後、前記第1導体配線201及び前記第2導体配線202の表面に、例えば、ニッケルめっき層及び金めっき層を積層させためっき層3を形成する。このとき、前記めっき層3は前記ビア穴1Cの内壁にも形成され、前記ビア穴1Cの内壁に形成されためっき層はスルーホール3Aとして用いられる。
【0099】
以上説明したように、本実施例2の配線基板においても、前記実施例1の配線基板と同様に、前記ビア穴1Cを形成する位置を陥没させておくことにより、前記ビア穴1Cの内壁にスミアが発生するのを防げ、前記スミアによる前記スルーホール3Aの接続信頼性の低下を防ぐことができる。
【0100】
また、前記ビア穴1Cを形成する位置を陥没させて、前記絶縁基板1を薄くすることにより、前記絶縁基板1のビア穴周辺における板厚方向の熱膨張の影響を小さくすることができるため接続信頼性が向上するとともに、前記めっき層3でスルーホール3Aを形成することが可能になり、従来のように無電解めっき法及び電気めっき法を用いて銅めっき層203Aを形成しなくてもよく、製造工程が簡単になり、配線基板の製造コストを低減させることができる。
【0101】
図14は、本実施例2の配線基板の他の作用効果を説明するための模式図であり、図14(a)は本実施例2の配線基板のスルーホール周辺の断面図、図14(b)は前記実施例1の配線基板のスルーホール周辺の断面図である。
【0102】
前記実施例1の配線基板では、前記絶縁基板1(両面銅張積層板)の第1主面1A側のみを陥没させたが、本実施例2の配線基板では、前記絶縁基板1の第1主面1A側及び第2主面1B側の両側を陥没させているため、図14(a)に示したように、陥没させた部分の深さ、言い換えると、前記各押し込み治具402,403の押し込み量を図14(b)に示したように片側から陥没させた場合に比べて浅くすることができる。そのため、本実施例2の配線基板では、図14(a)に示した陥没部分の外周の直径d6を、図14(b)に示した前記実施例1の配線基板の陥没部分の外周の直径d7に比べて小さくすることができ、前記実施例1の配線基板よりもさらに小型化、配線の微細化をすることができる。
【0103】
また、前記両面銅張積層板の第1主面側1A及び第2主面1B側から陥没させるため、前記実施例1のように片側から陥没させた場合に比べ、陥没した部分が浅くなる。そのため、押し込んだときに前記各薄膜導体2A,2Bの前記陥没部分の外周部での変形が少なくなり、押し込み時の変形により前記薄膜導体2A,2Bに微小クラックが入り接続信頼性が低下することを防げる。
【0104】
(実施例3)
図15は、本発明による実施例3の配線基板の概略構成を示す模式断面図である。なお、本実施例3の配線基板の全体的な構成は前記実施例1の配線基板と同様であり、図13ではスルーホール部分の拡大断面図を示している。
【0105】
本実施例3の配線基板の全体的な概略構成は、前記実施例1で説明した配線基板と同様であるため、その詳細な説明は省略する。
【0106】
本実施例3の配線基板において、前記実施例1及び前記実施例2の配線基板と異なる点は、図15に示すように、前記絶縁基板1の第1主面1A側を陥没部分が対向する第2主面1B側に達しており、前記第1導体配線201と前記第2導体配線202が直接接続されている点である。すなわち、本実施例3の配線基板では、前記実施例1及び前記実施例2の配線基板のように、前記絶縁基板1のビア穴1C及び前記第1導体配線201と前記第2導体配線202を接続するスルーホール3Aは設けられていない。
【0107】
図16乃至図18は、本実施例3の配線基板の製造方法を説明するための模式図であり、図16(a)は本実施例3の配線基板の製造に用いる片面銅張積層板の模式平面図、図16(b)は図16(a)のE−E’線での模式断面図、図17(a)、図17(b)、図18(a)、及び図18(b)はそれぞれ、各製造工程での模式断面図で、図16(a)のE−E’線における断面図に相当する。
【0108】
以下、図16乃至図18に沿って、本実施例3の配線基板の製造方法について説明する。
【0109】
本実施例3の配線基板は、例えば、ガラス布基材エポキシ樹脂銅張積層板のようなガラス布基材銅張積層板を用いて製造される。ただし、本実施例3で用いるガラス布基板エポキシ樹脂銅張積層板は、図16(a)及び図16(b)に示すように、繊維状のガラス糸101を織ったガラス布を基材とし、前記ガラス布にエポキシ樹脂102を含浸させた前記絶縁基板1の一主面、例えば、第1主面1A上に銅箔等の第1薄膜導体2Aを接着した片面銅張積層板である。このとき、前記絶縁基板1の厚さは約0.3mmであるものとする。
【0110】
また、前記絶縁基板1としては、前記実施例1で説明したように、ガラス布基材にエポキシ樹脂102を含浸させたガラスエポキシ系の基板を用いているが、この他にも、例えば、前記ガラス布にイミド樹脂、BT樹脂(Bismaleimide Triazine樹脂)、PPE樹脂(PolyPhenylene Ethel樹脂)等を含浸させたガラス布基材のものや、前記ガラス布の代わりに短繊維状のガラス糸を絡み合わせてシート状にしたものにエポキシ樹脂102等を含浸させたガラス不織布を基材としたものなどが用いられる。また、その他にも、基材として紙を用いたものや、内部に基材を持たないポリイミド樹脂のテープなどが用いられる。
【0111】
次に、図17(a)に示すように、例えば、前記実施例1で説明したような押し込み治具402を用いて前記片面銅張積層板の所定位置を陥没させる。このとき、前記押し込み治具402は、例えば、前記第1薄膜導体2Aが形成されている第1主面1A側から陥没させる。またこのとき、前記絶縁基板1としてガラスエポキシ系基板を用いた場合には、例えば、前記絶縁基板1の温度を170度から180度にして、例えば、100MPa程度の圧力で前記押し込み治具402を押し込み陥没させる。また、このとき、前記押し込み治具402を用いて陥没させた部分の前記絶縁基板1の厚さは約0.05mm、もしくはそれ以下になるようにする。
【0112】
前記押し込み治具402を用いて陥没させる位置は、スルーホールを形成する位置であるため、前記図6(a)に示しめしたように、例えば、前記ガラス糸101が無い場合、部分的に前記ガラス糸101にかかる場合、あるいは前記ガラス糸101上にある場合が生じるが、図17(a)に示したように、前記押し込み治具402の先端部402Aを半球状に加工しておくと、前記ガラス糸101が前記押し込み治具の先端部の球面に沿って前記押し込み治具の外側に押し出され、前記絶縁基板1の陥没した部分は前記ガラス糸がなく、前記エポキシ樹脂102のみの状態にすることができる。
【0113】
次に、例えば、前記絶縁基板1の第1主面1Aと対向する第2主面1B側に第2薄膜導体を形成するための前処理として、例えば、化学研磨あるいは機械研磨等で前記絶縁基板の第2主面1Bを研磨する。このとき、前記絶縁基板1の陥没させた部分の厚さは約0.05mm以下であるため、図17(b)に示したように、前記絶縁基板1の陥没した部分が開口されて、前記第1薄膜導体2Aが第2主面1B側から露出する。また、部分的には、前記絶縁基板1の第2主面1Bを研磨する前から露出している場合もある。
【0114】
次に、図18(a)に示すように、前記絶縁基板1の第2主面1B側に第2薄膜導体2Bを形成する。前記第2薄膜導体2Bは、例えば、前記絶縁基板1の第2主面1B上に薄く無電解銅めっき層(図示しない)を形成した後、前記無電解銅めっき層を電極として電気銅めっき層2Bを形成する。このとき、前記絶縁基板1の陥没した部分では、前記第1薄膜導体2Aが前記第2主面1B側に露出しているため、前記実施例1あるいは実施例2のように、ビア穴1C及びスルーホールめっきを形成することなしに前記第1薄膜導体2Aと前記第2薄膜導体2Bを電気的に接続することができる。
【0115】
次に、前記第1薄膜導体2A及び前記第2薄膜導体2Bをエッチング処理して、図18(b)に示すように、第1導体配線201及び第2導体配線202を形成した後、前記第1導体配線201及び前記第2導体配線202の表面に、例えば、ニッケルめっき層と金めっき層を積層させためっき層3を形成すると、図15に示したようなスルーホール形状の配線基板を得ることができる。前記配線基板は前記実施例1の配線基板と同様で、例えば、図9及び図10に示したように、複数個の半導体チップを実装してマルチチップモジュールを製造するのに用いられる。
【0116】
以上説明したように、本実施例3の配線基板によれば、絶縁基板1の第1主面1Aに第1薄膜導体2Aが形成された片面銅張積層板の所定位置を陥没させて薄くし、前記絶縁基板1の第1主面1Aと対向する第2主面1Bを研磨して第1薄膜導体2Aを露出させることにより、前記絶縁基板1の第2主面1Bに第2薄膜導体2Bを形成する際に前記第1薄膜導体2Aと第2薄膜導体2Bが電気的に接続される。そのため、従来の配線基板、あるいは前記実施例1及び実施例2の配線基板のように、前記ビア穴1C及び前記スルーホール3Aを形成する工程を省略でき、前記配線基板の製造コストをさらに低減させることができる。
【0117】
また、前記実施例1及び実施例2の配線基板では、前記ビア穴1Cを形成するため、若干ではあるがスミアが発生する。そのため、前記スミアによる接続信頼性が低下する可能性があるが、本実施例3の配線基板では、前記ビア穴1Cを形成しないため、前記スミアは発生しない。そのため、前記スルーホール3A(ビア穴1C)を介した接続に比べ、接続信頼性が向上する。
【0118】
図19は、前記実施例3の配線基板の製造方法の変形例を示す模式断面図である。
【0119】
前記実施例3の配線基板では、前記押し込み治具402を用いて片面銅張積層板を陥没させた後に、前記絶縁基板1の第2主面1B側を研磨して前記第1薄膜導体2Aを露出させていたが、これに限らず、例えば、前記押し込み治具402の押し込み量及び荷重を大きくして、図19に示すように、前記押し込み治具402の下部のエポキシ系樹脂102をすべて外側に押し出すことも可能である。ただし、この場合は前記押し込み治具402の精度により、複数の陥没させる位置での露出面積にばらつきが生じたり、露出しないことも考えられるが、前記実施例3で説明したように、前記絶縁基板1の第2主面1Bに第2薄膜導体2Bを形成する際の前処理として行う研磨で所定の面積だけ露出させることができる。
【0120】
図20は、前記実施例3の配線基板の製造方法の他の変形例を説明するための模式図であり、図20(a)及び図20(b)はそれぞれ各工程における断面図である。
【0121】
前記実施例3の配線基板は、図17に示すように、前記片面銅張積層板の前記第1薄膜導体2Aが形成された面を陥没させているが、これに限らず、例えば、図20(a)に示すように、前記絶縁基板1の前記第1薄膜導体2Aが形成された第1主面1Aと対向する第2主面1B側を陥没させてもよい。この場合も、前記押し込み治具402で陥没させた後、前記絶縁基板1の第2主面1Bに第2薄膜導体を形成する前処理で前記絶縁基板1を研磨した際に、陥没した位置で前記第1薄膜導体2Aを露出させることにより、前記ビア穴1C及びスルーホール3Aを形成することなしに前記第1導体配線201及び前記第2導体配線202を接続することができ、製造コストを低減できるとともに、接続信頼性が向上する。
【0122】
図21及び図22は、前記実施例3の配線基板の製造方法の他の変形例を説明するための模式図であり、図21(a)、図21(b)、図22(a)、及び図22(b)はそれぞれ各工程における断面図である。
【0123】
前記実施例3の配線基板は、図17に示すように、前記片面銅張積層板の前記第1薄膜導体2Aが形成された面を陥没させているが、これに限らず、例えば、図21(a)に示すように、前記絶縁基板1の前記第1薄膜導体2Aが形成された第1主面1Aと対向する第2主面1B側を陥没させてもよい。この場合、前記押し込み治具402で陥没させた後、例えば、炭酸ガスレーザやエキシマレーザを用いたレーザ加工により、図21(b)に示すように、前記絶縁基板1の陥没した位置にビア穴1Cを形成し、図22(a)に示すように、無電解めっき法及び電気めっき法を用いて前記絶縁基板1の第2主面1Bに第2薄膜導体2Bを形成するとともに、前記ビア穴1Cの内部に薄膜導体を埋め込み、前記第1薄膜導体2Aと接続した後、前記第1薄膜導体2A及び前記第2薄膜導体2Bをエッチング処理して第1導体配線201及び第2導体配線202を形成し、図22(b)に示すように、前記第1導体配線201及び第2導体配線202の表面にめっき層3を形成してもよい。
【0124】
この場合、前記実施例3とは異なり、ビア穴1Cを形成しなければならないが、前記ビア穴内に薄膜導体を埋め込み、前記第1導体配線201と前記第2導体配線202を接続するため、前記実施例1及び実施例2で説明したように、前記めっき層3によるスルーホール3Aのみで接続した場合に比べて接続信頼性が向上する。
【0125】
(実施例4)
前記実施例1乃至前記実施例3では、前記絶縁基板1のスルーホールを形成する領域を陥没させる方法として、前記絶縁基板1を加熱して軟化させておいて、柱状の押し込み治具402を押し込む方法を説明したが、本実施例4では、他の方法を用いて前記絶縁基板1を陥没させる例について説明する。
【0126】
なお、本実施例4では、前記実施例1の配線基板を例にあげ、その製造方法について説明するが、前記実施例1の配線基板の製造方法と同様の部分については、その説明を省略する。
【0127】
本実施例4の配線基板では、例えば、図5(a)及び図5(b)に示すように、繊維状のガラス糸101を織ったガラス布を基材とし、前記ガラス布にエポキシ樹脂102を含浸させた前記絶縁基板1(ガラスエポキシ系基板)の第1主面1A及び第2主面1Bのそれぞれに銅箔等の薄膜導体2を接着したガラス布基材銅張積層板が用いられるが、このとき、前記ガラス布に含浸させたエポキシ系樹脂102は完全に硬化させず、硬化反応の中間段階にとどめておく。
【0128】
次に、例えば、図6(a)に示すような、前記絶縁基板1の両主面に第1薄膜導体2A及び第2薄膜導体2Bを形成した前記両面銅張積層板の所定位置、言い換えると、ビア穴を開口する位置B1,B2,B3を陥没させる。
【0129】
このとき、例えば、前記両面銅張積層板を、図6(b)に示すように、平板状の金型401上に配置し、例えば、先端部402Aが半球状に加工された金型(押し込み治具)402を、前記ビア穴を開口する位置B1,B2,B3のそれぞれに押し当て加圧することにより、前記押し込み治具402の下部のエポキシ樹脂102が外側に押し出されて陥没する。
【0130】
またこのとき、前記絶縁基板1のエポキシ樹脂102は硬化反応の中間段階(Bステージ樹脂)であるため、流動性が高く、前記実施例1乃至実施例3で説明したように前記絶縁基板1を加熱することなく、前記押し込み治具402を押し当てて加圧するだけで陥没させることができる。また、完全に硬化させたエポキシ樹脂を加熱した場合に比べても流動性がよいため、前記実施例1乃至実施例3で説明した方法に比べ、さらに弱い荷重で陥没させることができる。
【0131】
前記絶縁基板1の所定位置を陥没させた後、例えば、前記両面銅張積層板を170℃から180℃で約90分間加熱して前記エポキシ樹脂を完全硬化させる。
【0132】
次に、図7(a)に示すように、例えば、所定位置が開口された下金型(ダイ)501上に、前記押し込み治具で所定位置を陥没させた前記両面銅張積層板を配置して、前記陥没した位置と前記下金型501の開口部の位置合わせをした後、上金型(パンチ)502を下降させて前記両面銅張積層板(絶縁基板1)の陥没した領域内にビア穴1Cを形成する。
【0133】
次に、図7(b)に示すように、前記第1薄膜導体2A及び前記第2薄膜導体2B上に、配線パターン形成用のレジスト膜(図示しない)を形成し、前記レジスト膜をマスクとしてエッチング処理を行い、第1導体配線201及び第2導体配線202を形成する。
【0134】
その後、前記レジスト膜を除去して、前記第1導体配線201及び前記第2導体配線の表面にめっき層3を形成する。このとき、前記めっき層3は前記ビア穴1Cの内壁にもスルーホールめっき3Aとして形成され、図3に示したような前記スルーホール3A部分が陥没した配線基板を得ることができる。前記めっき層3及び前記スルーホール3Aは、例えば、前記無電解めっき法、あるいは電解めっき法などを用いてニッケルめっき層と金めっき層を積層させたものであり、前記ニッケルめっき層は約3μm程度の厚さに、前記金めっき層は約0.1μm程度の厚さに形成される。
【0135】
以上説明したように、本実施例4の配線基板の製造方法によれば、前記絶縁基板のビア穴1Cを形成する位置を陥没させることにより、前記実施例1で説明した配線基板と同様に、スルーホールの接続信頼性が高い配線基板を製造することができるとともに、製造工程を簡単にして前記配線基板の製造コストを低減させることができる。
【0136】
また、本実施例4の配線基板の製造方法のように、前記絶縁基板に熱硬化性樹脂を用い、前記熱硬化性樹脂の硬化反応を中間段階で止めておき、その状態で前記押し込み治具402により所定位置を陥没させることにより、前記実施例1で説明した製造方法に比べ、低温かつ弱い荷重で陥没させることができる。
【0137】
また、本実施例4では、前記実施例1で説明した配線基板を例にあげて説明しているが、これに限らず、前記実施例2及び実施例3で説明したような配線基板の製造方法に適用できることは言うまでもない。また、前記絶縁基板もガラス布にエポキシ樹脂を含浸させたものに限らず、例えば、エポキシ樹脂のみ、あるいは変性エポキシ樹脂などを用いた単一基板のものでもよい。
【0138】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【0139】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0140】
(1)絶縁基板の両面に導体配線が形成され、前記導体配線がスルーホールにより接続された配線基板において、前記スルーホールの接続信頼性を向上させることができる。
【0141】
(2)絶縁基板の両面に導体配線が形成され、前記導体配線がスルーホールにより接続された配線基板において、前記配線基板の製造工程を簡単にすることができる。
【図面の簡単な説明】
【図1】本発明による実施例1の配線基板の概略構成を示す模式平面図である。
【図2】本実施例1の配線基板の概略構成を示す模式図であり、図1の部分拡大図である。
【図3】本実施例1の配線基板の概略構成を示す模式図であり、図2のA−A’線での模式断面図である。
【図4】本実施例1の配線基板の概略構成を示す模式図であり、図3の部分拡大図である。
【図5】本実施例1の配線基板の製造方法を説明するための模式図であり、図5(a)は本実施例1の配線基板の製造に用いるテープ材料の概略構成を示す模式平面図、図5(b)は図5(a)のB−B’線での模式断面図である。
【図6】本実施例1の配線基板の製造方法を説明するための模式図であり、図6(a)は一製造工程での模式平面図、図6(b)は図6(a)のC−C’線での模式断面図である。
【図7】本実施例1の配線基板の製造方法を説明するための模式図であり、図7(a)及び図7(b)はそれぞれ、各製造工程における模式断面図である。
【図8】本実施例1の配線基板の作用効果を説明するための模式断面図である。
【図9】本実施例1の配線基板を用いた電子装置の概略構成を示す模式平面図である。
【図10】本実施例1の配線基板を用いた電子装置の概略構成を示す模式図であり、図9のD−D’線での断面図である。
【図11】前記実施例1の配線基板の変形例を示す模式断面図である。
【図12】本発明による実施例2の配線基板の概略構成を示す模式図であり、スルーホール周辺の拡大断面図である。
【図13】本実施例2の配線基板の製造方法を説明するための模式図であり、図13(a)及び図13(b)はそれぞれ、各工程における断面図である。
【図14】本実施例2の配線基板の作用効果を説明するための模式図であり、図14(a)は本実施例2の配線基板のスルーホール周辺の拡大断面図、図14(b)は前記実施例1の配線基板のスルーホール周辺の拡大断面図である。
【図15】本発明による実施例3の配線基板の概略構成を示す模式断面図である。
【図16】本実施例3の配線基板の製造方法を説明するための模式図であり、図16(a)は本実施例3の配線基板の製造に用いる片面銅張積層板の概略構成を示す模式平面図、図16(b)は図16(a)のE−E’線での模式断面図である。
【図17】本実施例3の配線基板の製造方法を説明するための模式図であり、図17(a)及び図17(b)はそれぞれ、各工程における模式断面図である。
【図18】本実施例3の配線基板の製造方法を説明するための模式図であり、図18(a)及び図18(b)はそれぞれ、各工程における模式断面図である。
【図19】前記実施例3の配線基板の製造方法の変形例を示す模式断面図である。
【図20】前記実施例3の配線基板の製造方法の変形例を説明するための模式断面図であり、図20(a)及び図20(b)はそれぞれ、各工程における断面図である。
【図21】前記実施例3の配線基板の製造方法の変形例を説明するための模式断面図であり、図21(a)及び図21(b)はそれぞれ、各工程における断面図である。
【図22】前記実施例3の配線基板の製造方法の変形例を説明するための模式断面図であり、図22(a)及び図22(b)はそれぞれ、各工程における断面図である。
【図23】従来の電子装置の概略構成を示す模式平面図である。
【図24】従来の電子装置の概略構成を示す模式図であり、図23のF−F’線での断面図である。
【図25】従来の電子装置に用いられる配線基板の部分拡大平面図である。
【図26】従来の電子装置に用いられる配線基板の概略構成を示す模式図であり、図25のG−G’線での断面図である。
【図27】従来の配線基板の製造方法を説明するための模式図であり、図27(a)及び図27(b)はそれぞれ、各製造工程における模式断面図である。
【図28】従来の配線基板の製造方法における課題を説明するための模式図であり、図28(a)は配線基板の製造に用いる両面銅張積層板の模式平面図、図28(b)は図28(a)のH−H’線での断面図である。
【図29】従来の配線基板の製造方法における課題を説明するための模式図であり、図29(a)はビア穴形成後の模式平面図、図29(b)は図29(a)のI−I’線での断面図である。
【図30】従来の配線基板の製造方法における課題を説明するための模式図であり、スルーホール形成後の断面図である。
【符号の説明】
1 絶縁基板
1A 絶縁基板の第1主面
1B 絶縁基板の第2主面
1C ビア穴
101 ガラス糸
102 絶縁樹脂(エポキシ樹脂)
201 第1導体配線
202 第2導体配線
203 銅めっき層
3 めっき層
203A,3A スルーホール(スルーホールめっき)
401 平板上の金型
402,403 押し込み治具
402A,403A 押し込み治具の先端部
501 下金型(ダイ)
502 上金型(パンチ)
6 ボール端子
7 配線保護膜(ソルダーレジスト)
8 封止絶縁体
A1,A2,A3,A4,A5 電子部品搭載領域
B1,B2,B3 ビア穴形成領域
C1,C2,C3,C4,C5 電子部品[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a technique effective when applied to a wiring board in which conductor wirings formed on both surfaces of an insulating substrate are connected by through holes.
[0002]
[Prior art]
Conventionally, a wiring board used for mounting a semiconductor device or a semiconductor device (semiconductor package) such as a CSP (Chip Size Package) or BGA (Ball Grid Array) has a conductive wiring pattern (on the insulating substrate). Hereinafter, it is referred to as a conductor wiring).
[0003]
In recent years, the number of conductor wirings formed on the insulating substrate has increased due to high integration and high functionality of the semiconductor device to be mounted, and the wiring density of the conductor wiring has been reduced by downsizing the wiring substrate. In order to efficiently form the conductor wiring, for example, a double-sided wiring board in which conductor wiring is formed on both sides of the insulating substrate, and wiring on both sides of the insulating board and inside the insulating substrate are also provided. A multilayer wiring board in which layers are formed is used.
[0004]
An electronic device in which the semiconductor device is mounted on a double-sided wiring board in which conductor wiring is formed on both sides of the insulating board, for example, as shown in FIGS. 23 and 24, a plurality of semiconductor chips and semiconductors on the
[0005]
The manufacturing method of the double-sided wiring board will be briefly described. First, for example, on the first
[0006]
Next, as shown in FIG. 27A, via
[0007]
Next, for example, after a copper plating layer (pattern plating) 203 is formed on the
[0008]
First, the copper plating layer (pattern plating) 203 is formed by thinning a thin film conductor such as a copper plating layer (not shown) on the inner wall of the
[0009]
The step of forming a thin copper plating layer on the inner wall of the via hole using an electroless plating method is, for example, as a pre-process of plating treatment, for example, when the inner wall of the
[0010]
Thereafter, colloidal particles of palladium metal such as Pd—Sn alloy, for example, are adsorbed on the inner wall of the
[0011]
Next, on the
[0012]
Further, at this time, the
[0013]
In addition to the above procedure, for example, the
[0014]
Thereafter, a
[0015]
[Problems to be solved by the invention]
However, in the conventional technique, when a glass epoxy substrate is used as the
[0016]
If the
[0017]
In addition, not only when the glass epoxy substrate is used, but also when the via
[0018]
Further, for example, after forming the via
[0019]
An object of the present invention is to provide a technique capable of improving the connection reliability of the through hole in a wiring board in which conductor wiring is formed on both surfaces of an insulating substrate and the conductor wiring is connected by a through hole. It is in.
[0020]
Another object of the present invention is to provide a technique capable of simplifying the manufacturing process of the wiring board in the wiring board in which the conductor wiring is formed on both surfaces of the insulating substrate and the conductor wiring is connected by through holes. There is to do.
[0021]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0022]
[Means for Solving the Problems]
The outline of the invention disclosed in the present invention will be described as follows.
[0023]
(1) In the wiring board in which the first conductor wiring is provided on the first main surface of the insulating substrate, and the second conductor wiring is provided on the second main surface opposite to the first main surface of the insulating substrate, The insulating substrate is a wiring substrate in which a predetermined position is depressed, and the first conductor wiring and the second conductor wiring are electrically connected in the depressed portion.
[0024]
According to the means (1), the insulating substrate in a portion where the first conductor wiring and the second conductor wiring are electrically connected, for example, a portion where a through hole is provided is depressed and thinned. Smear hardly occurs on the inner wall of the via hole opened to provide the through hole. Therefore, pin holes and cracks due to the smear are unlikely to occur in the through hole, and the connection reliability between the first conductor wiring and the second conductor wiring through the through hole can be prevented from decreasing.
[0025]
In the means (1), for example, when the thickness of the recessed portion of the insulating substrate is reduced, the first main surface and the second main surface of the insulating substrate are opened in contact with each other. In that case, the first conductor wiring and the second conductor wiring can be directly connected without using the through hole, and the connection reliability is improved as compared with the case through the through hole.
[0026]
In the means of (1), only the first main surface side of the insulating substrate may be depressed, or both the first main surface side and the second main surface side may be depressed. Good. When both sides of the first main surface side and the second main surface side of the insulating substrate are depressed, when viewed with an insulating substrate having the same thickness, compared to the case where only the first main surface side is depressed. The depth of the depressed portion can be reduced, and the area of the depressed portion can be reduced. Therefore, the area of the portion where the through hole is provided can be reduced, and the wiring board can be miniaturized or the wiring density can be increased. Further, stress (stress) due to deformation at the outer peripheral portion of the depressed portion of the first conductor wiring or the second conductor wiring is reduced, and disconnection due to cracks can be prevented.
[0027]
Further, since the thickness of the insulating substrate in the portion where the through hole is provided is thin, the degree of thermal expansion in the plate thickness direction of the insulating substrate is reduced. Therefore, the load applied to the through hole due to the thermal expansion of the insulating substrate is eliminated, and the through hole can be provided by the plating layer provided on the surface of the conductor wiring. Therefore, it is possible to reduce the hole diameter when opening the via hole necessary for providing the through hole, to reduce the area of the portion where the through hole is provided, and to reduce the size of the wiring board, or wiring The density can be increased. At this time, the plating layer provided on the surface of the conductor wiring is, for example, a laminate of a nickel (Ni) plating layer and a gold (Au) plating layer.
[0028]
Further, according to the means of (1), the portion of the insulating substrate provided with the through hole is depressed, and the thickness of the portion provided with the through hole is equal to that of the portion provided with the through hole. Since the thickness of the outer region is thinner, the through hole can be provided without providing a conductive thin plating layer on the inner wall of the via hole using an electroless plating method. It is possible to reduce the material (chemicals) to be produced and reduce the manufacturing cost of the wiring board.
[0029]
Further, as the insulating substrate, for example, when using a substrate in which a fibrous glass thread is provided inside an epoxy resin, such as a glass epoxy substrate, the via hole in which the through hole is provided The glass yarn can be prevented from protruding, and the through hole can be prevented from generating pinholes and cracks. Therefore, the connection reliability through the through hole can be improved.
[0030]
(2) forming a first thin film conductor on the first main surface of the insulating substrate, and forming a second thin film conductor on the second main surface of the insulating substrate opposite to the first main surface; A step of recessing a predetermined position of the insulating substrate on which the first thin film conductor and the second thin film conductor are formed, a step of opening the recessed region of the insulating substrate, and through-hole plating on the opening of the insulating substrate. A method of manufacturing a wiring board comprising: a step of forming; and forming a first conductor wiring by patterning the first thin film conductor, and forming a second conductor wiring by patterning the second thin film conductor. .
[0031]
According to the means of (2), when the insulating substrate is opened, the distance between the first thin film conductor and the second thin film conductor is reduced by recessing the opening region of the insulating substrate. . Therefore, in the step of forming the through-hole plating, the through-hole can be formed without forming a copper plating layer on the inner wall of the opening by using an electroless plating method as in the prior art. The manufacturing process of the substrate can be simplified, and the manufacturing cost can be reduced. At this time, the step of forming the through-hole plating and the step of forming the first conductor wiring and the second conductor wiring can be switched in order according to a manufacturing method. For example, the through-hole plating can be performed using an electroplating method. After forming the plating, the method of forming the first conductor wiring and the second conductor, or after forming the first conductor wiring and the second conductor wiring, the first conductor wiring and the second conductor wiring A method of forming the through-hole plating simultaneously with the plating layer formed on the surface is conceivable.
[0032]
Further, by sinking the insulating substrate, the degree of thermal expansion in the thickness direction of the insulating substrate around the via hole is reduced. Therefore, the load applied to the through hole due to the thermal expansion of the insulating substrate can be reduced, the conventional step of forming the electrolytic copper plating layer can be omitted, and the manufacturing cost of the wiring substrate can be reduced.
[0033]
When the through-hole plating is formed simultaneously with the plating layers formed on the surfaces of the first conductor wiring and the second conductor wiring, the through-hole plating is formed, for example, by stacking gold plating with nickel plating as a base. Is preferred.
[0034]
Further, by making the opening portion of the insulating substrate depressed and thinning, for example, when opening by punching with a mold or laser processing, it is difficult for smear to occur on the inner wall of the opening, and the through hole When the plating is formed, pinholes and cracks due to the smear do not occur. Therefore, connection reliability through the through-hole plating can be improved.
[0035]
In addition, for example, a method of sinking a predetermined position of the insulating substrate on which each thin film conductor is formed includes a method of pressing a columnar pressing jig from the first main surface side, the first main surface side, and the There is a method of pressing a pressing jig from each of the second main surface side. At this time, by pressing the pushing jig, the insulating substrate in a portion in contact with the pushing jig is pushed outward, so that the insulating board is depressed. Moreover, since the fluidity of the insulator (insulating substrate) is increased by heating the insulating substrate near the glass transition temperature Tg and softening, the insulator is pressed when the pushing jig is pressed. Can be pushed out and can be depressed with weak force.
[0036]
Further, the method of sinking the insulating substrate is not limited to the method of pressing the pushing jig in a state where the insulating substrate is heated and softened. For example, the insulating substrate is thermally cured at an intermediate stage of the curing reaction. A method is also conceivable in which a B resin is completely cured after a predetermined position is depressed by the pushing jig using a functional resin (B stage resin). In this case, since the B-stage resin has high fluidity at an intermediate stage of the curing reaction, it is not necessary to heat and can be easily depressed. For the B stage resin, for example, an epoxy resin is used.
[0037]
In addition, as the insulating substrate, for example, when using a substrate in which a fibrous glass thread is provided, such as a glass epoxy system, when the insulating substrate is depressed by pressing the mold, Since the glass yarn in the portion where the mold hits is pushed out of the depressed area along the spherical surface of the tip of the mold, when the inside of the depressed area is opened, the inside of the opening The glass yarn does not protrude. Therefore, it is possible to prevent a pin hole or a crack from being generated in the through hole due to the glass yarn (glass burr) protruding into the opening, and to improve the connection reliability through the through hole.
[0038]
(3) forming a first thin film conductor on one main surface of the insulating substrate; sinking a predetermined position of the insulating substrate on which the first thin film conductor is formed; and sinking a predetermined position of the insulating substrate. And forming a second thin film conductor on a main surface of the insulating substrate opposite to the main surface on which the first thin film conductor is formed, and patterning the first thin film conductor to form a first conductor wiring. And a step of patterning the second thin film conductor to form a second conductor wiring.
[0039]
According to the means (3), the second thin film conductor is formed on the insulating substrate to form the second thin film conductor after the predetermined position of the insulating substrate on which the first thin film conductor is formed is depressed. When the surface treatment (polishing) of the insulating substrate is performed in the forming step, the first thin film conductor in the depressed portion is exposed, and when the second thin film conductor is formed, the first thin film conductor is formed in the depressed portion. The thin film conductor and the second thin film conductor are in direct contact. Therefore, unlike the prior art, the first conductor wiring and the second conductor wiring can be electrically connected without forming the via hole and through-hole plating, and the manufacturing process of the wiring board Thus, the manufacturing cost of the wiring board can be reduced.
[0040]
In the means (3), as in the means (2), the insulating substrate is heated and softened in the vicinity of the glass transition temperature Tg, for example, and the mold is pressed and pressurized. Thus, the insulating substrate can be easily depressed.
[0041]
Further, the method of sinking the insulating substrate is not limited to the method of pressing the pushing jig in a state where the insulating substrate is heated and softened. For example, the insulating substrate is thermally cured at an intermediate stage of the curing reaction. A method is also conceivable in which a B resin is completely cured after a predetermined position is depressed by the pushing jig using a functional resin (B stage resin).
[0042]
(4) forming a first thin film conductor on one main surface of the insulating substrate; sinking a predetermined position of the insulating substrate on which the first thin film conductor is formed; and in a recessed region of the insulating substrate. A step of opening, a second thin-film conductor on a main surface facing the main surface on which the first thin-film conductor of the insulating substrate is formed, and an opening of the insulating substrate after opening in the recessed region of the insulating substrate A wiring board comprising: forming a through-hole plating; and patterning the first thin film conductor to form a first conductor wiring, and patterning the second thin film conductor to form a second conductor wiring. It is a manufacturing method.
[0043]
According to the means of (4), when a predetermined position of the insulating substrate on which the first thin film conductor is formed is depressed, the via hole is formed when the insulating substrate is opened to form a via hole. Smear is less likely to occur on the inner wall, and it is possible to prevent the connection reliability from being lowered due to the smear when the through-hole plating is formed in the same manner as the means (2).
[0044]
Further, when the second thin film conductor is formed by forming a via hole in the depressed region after the predetermined position of the insulating substrate is depressed as in the means of (4), The contact area between the second thin film conductor and the first thin film conductor can be made uniform, and the connection reliability between the first conductor wiring and the second conductor wiring, the wiring board, compared with the means (3) The electrical characteristics can be improved.
[0045]
In the means (4), as in the means (2), the insulating substrate is heated and softened in the vicinity of the glass transition temperature Tg, for example, and the mold is pressed and pressurized. Thus, the insulating substrate can be easily depressed.
[0046]
Further, the method of sinking the insulating substrate is not limited to the method of pressing the pushing jig in a state where the insulating substrate is heated and softened. For example, the insulating substrate is thermally cured at an intermediate stage of the curing reaction. A method is also conceivable in which a B resin is completely cured after a predetermined position is depressed by the pushing jig using a functional resin (B stage resin).
[0047]
Hereinafter, the present invention will be described in detail together with embodiments (examples) with reference to the drawings.
[0048]
In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals, and repeated explanation thereof is omitted.
[0049]
DETAILED DESCRIPTION OF THE INVENTION
(Example 1)
1 to 4 are schematic views showing a schematic configuration of a wiring board according to a first embodiment of the present invention. FIG. 1 is a plan view of the entire wiring board, and FIG. 2 is a partially enlarged plan view of a region X in FIG. 3 is a cross-sectional view taken along the line AA ′ in FIG. 2, and FIG. 4 is a partially enlarged view around the through hole in FIG.
[0050]
1, 2, 3, and 4, 1 is an insulating substrate, 1A is a first main surface of the insulating substrate, 1B is a second main surface of the insulating substrate, 1C is an opening (via hole), 201 is 1st conductor wiring, 202 is 2nd conductor wiring, 3 is a plating layer, 3A is through-hole (through-hole plating), A1, A2, A3, A4, and A5 are each the area | region which mounts an electronic component, T1 is an insulated substrate The thickness, T2, is the thickness of the portion of the insulating substrate where the through hole is provided.
[0051]
As shown in FIGS. 1, 2, and 3, the wiring board according to the first embodiment includes a
[0052]
Moreover, in the wiring substrate of the first embodiment, the insulating
[0053]
In the wiring board of the first embodiment, the through
[0054]
The wiring substrate of the first embodiment is a multichip module in which, for example, a semiconductor chip, a semiconductor device (semiconductor package) such as a CSP (Chip Size Package) or BGA (Ball Grid Array), and electronic components such as a capacitor or a resistor are mounted. (MCM) is a wiring board for manufacturing an electronic device, and the connection terminal of each electronic component is the first conductor wiring in each of the regions A1, A2, A3, A4, A5 shown in FIG. 201 is connected.
[0055]
Further, as shown in FIG. 1, the
[0056]
FIGS. 5 to 7 are schematic views for explaining a method of manufacturing the wiring board of the first embodiment, and FIG. 5A is a tape with double-sided copper foil used for manufacturing the wiring board of the first embodiment. 5B is a schematic cross-sectional view taken along the line BB ′ of FIG. 5A, and FIG. 6A is a schematic plan view of one manufacturing process of the wiring board of the first embodiment. 6B is a schematic cross-sectional view taken along the line CC ′ of FIG. 6A, and FIGS. 7A and 7B are schematic cross-sectional views in each manufacturing process. This corresponds to a cross-sectional view taken along line CC ′ in FIG. 5-7, 2A is a first thin film conductor, 2B is a second thin film conductor, 2A 'is a burr, 401 is a flat plate, 402 is a pushing jig, 501 is a lower mold (die), and 502 is an upper part. The mold (punch), B1, B2, and B3 are positions for forming via holes, respectively.
[0057]
Hereinafter, the manufacturing method of the wiring board according to the first embodiment will be described with reference to FIGS.
[0058]
First, as shown in FIGS. 5A and 5B, a first
[0059]
In the wiring board of Example 1, a glass cloth base copper clad laminate such as a glass cloth base epoxy resin copper clad laminate is used as the double-sided copper clad laminate, for example, FIG. As shown in FIG. 5B, a first main body of the insulating substrate 1 (glass epoxy substrate) in which a glass cloth woven with
[0060]
In the first embodiment, the glass epoxy base substrate in which the glass cloth base material woven with the
[0061]
Next, for example, as shown in FIG. 6A, a predetermined position of the double-sided copper-clad laminate in which the first
[0062]
At this time, for example, the double-sided copper-clad laminate is arranged on a flat plate-shaped
[0063]
At this time, when a glass epoxy substrate is used as the insulating
[0064]
At this time, the
[0065]
Further, the positions B1, B2, and B3 to be depressed using the pushing
[0066]
Next, as shown in FIG. 7A, for example, the double-sided copper-clad laminate in which a predetermined position is depressed by the pushing jig is arranged on a lower die (die) 501 having an opening at a predetermined position. Then, after aligning the depressed position with the opening of the
[0067]
Further, by thinning the region of the insulating
[0068]
Further, the step of forming the via
[0069]
Next, as shown in FIG. 7B, a resist film (not shown) for forming a wiring pattern is formed on the first
[0070]
Thereafter, the resist film is removed, and a
[0071]
FIG. 8 is a schematic diagram for explaining the function and effect of the wiring board of the first embodiment. FIG. 8A is an enlarged cross-sectional view around the through hole of the wiring board of the first embodiment, and FIG. ) Is an enlarged cross-sectional view around a through hole of a conventional wiring board.
[0072]
As shown in FIG. 8B, the conventional wiring board has a plate thickness of about 0.3 mm at the portion where the through hole is provided, in other words, the portion where the via
[0073]
Further, in the conventional wiring board, the thickness of the portion where the via
[0074]
Further, as in the wiring board of the first embodiment shown in FIG. 8A, by reducing the thickness of the portion where the via
[0075]
9 and 10 are schematic views showing a schematic configuration of an electronic device using the wiring board of the first embodiment, FIG. 9 is a schematic plan view of the electronic device, and FIG. 10 is a DD ′ line in FIG. FIG.
[0076]
The wiring board according to the first embodiment as shown in FIG. 1 is used for manufacturing an electronic device such as a multichip module (MCM), for example, and a plurality of semiconductor chips as shown in FIGS. The electronic components C1, C2, C3, C4, and C5 such as a semiconductor package are mounted on each area on the wiring board, and the connection terminal C3A of the semiconductor chip C3 and the
[0077]
At this time, for example, a wiring protective film (permanent mask) 7 such as a solder resist is applied to the outside of the region on which the electronic component is mounted on the first main surface of the
[0078]
As described above, according to the first embodiment, the via
[0079]
Further, at the position where the via
[0080]
Further, even when the glass epoxy insulating
[0081]
Further, since the
[0082]
Further, by thinning the insulating
[0083]
Further, by making the insulating
[0084]
Further, in the wiring board of Example 1, a glass epoxy substrate in which a glass cloth is impregnated with an
[0085]
In the wiring board of the first embodiment, a two-layer wiring board (double-sided wiring board) in which the
[0086]
Further, in the method of manufacturing the wiring board according to the first embodiment, the predetermined position of the double-sided copper-clad laminate (insulating substrate 1) is depressed using the
[0087]
FIG. 11 is a schematic cross-sectional view showing a modification of the wiring board of Example 1, and shows a cross-sectional view corresponding to the cross-sectional view of FIG.
[0088]
In the wiring board of the first embodiment, as shown in FIG. 3 or FIG. 8A, the nickel plating layer and the gold plating layer formed on the surface of the
[0089]
(Example 2)
FIG. 12 is a schematic diagram showing a schematic configuration of the wiring board according to the second embodiment of the present invention. The overall configuration of the wiring board of the second embodiment is the same as that of the wiring board of the first embodiment, and FIG. 12 shows an enlarged sectional view around the through hole.
[0090]
The overall schematic configuration of the wiring board of the second embodiment is the same as that of the wiring board described in the first embodiment, and a detailed description thereof will be omitted.
[0091]
The wiring board according to the second embodiment is different from the wiring board according to the first embodiment in that, as shown in FIG. 12, the portion of the insulating
[0092]
FIG. 13 is a schematic diagram for explaining the method of manufacturing the wiring board according to the second embodiment. FIGS. 13A and 13B are cross-sectional views corresponding to FIG.
[0093]
Hereinafter, the manufacturing method of the wiring board according to the second embodiment will be described with reference to FIGS. 13A and 13B. The same steps as the manufacturing method of the wiring board according to the first embodiment will be described. While using the figure used in Example 1, detailed description thereof is omitted.
[0094]
First, as shown in FIGS. 5A and 5B, a first
[0095]
Next, as shown in FIG. 13 (a), the double-sided copper-clad laminate is provided with pushing
[0096]
At this time, the pushing
[0097]
Next, via
[0098]
Thereafter, a
[0099]
As described above, also in the wiring board of the second embodiment, similarly to the wiring board of the first embodiment, the position where the via
[0100]
Further, by reducing the thickness of the insulating
[0101]
FIG. 14 is a schematic diagram for explaining another function and effect of the wiring board of the second embodiment. FIG. 14A is a cross-sectional view around the through hole of the wiring board of the second embodiment, and FIG. b) is a cross-sectional view of the periphery of the through-hole of the wiring board of the first embodiment.
[0102]
In the wiring substrate of the first embodiment, only the first
[0103]
Further, since the depression is made from the first
[0104]
(Example 3)
FIG. 15 is a schematic cross-sectional view showing a schematic configuration of a wiring board of Example 3 according to the present invention. The overall configuration of the wiring board of the third embodiment is the same as that of the wiring board of the first embodiment, and FIG. 13 shows an enlarged cross-sectional view of the through hole portion.
[0105]
Since the overall schematic configuration of the wiring board according to the third embodiment is the same as that of the wiring board described in the first embodiment, detailed description thereof is omitted.
[0106]
The wiring board according to the third embodiment is different from the wiring boards according to the first and second embodiments as shown in FIG. 15, as shown in FIG. 15, the depressed portion faces the first
[0107]
FIGS. 16 to 18 are schematic diagrams for explaining a method of manufacturing a wiring board according to the third embodiment. FIG. 16A illustrates a single-sided copper-clad laminate used for manufacturing the wiring board according to the third embodiment. FIG. 16B is a schematic plan view, FIG. 16B is a schematic cross-sectional view taken along the line EE ′ of FIG. 16A, and FIGS. 17A, 17B, 18A, and 18B. ) Is a schematic cross-sectional view in each manufacturing process, and corresponds to a cross-sectional view taken along line EE ′ of FIG.
[0108]
Hereinafter, the manufacturing method of the wiring board according to the third embodiment will be described with reference to FIGS.
[0109]
The wiring board of Example 3 is manufactured using, for example, a glass cloth base copper clad laminate such as a glass cloth base epoxy resin copper clad laminate. However, the glass cloth substrate epoxy resin copper clad laminate used in Example 3 is made of a glass cloth woven with
[0110]
Moreover, as the insulating
[0111]
Next, as illustrated in FIG. 17A, for example, the predetermined position of the single-sided copper-clad laminate is depressed using the pushing
[0112]
Since the position to be depressed using the pushing
[0113]
Next, as a pretreatment for forming a second thin film conductor on the second
[0114]
Next, as shown in FIG. 18A, a second thin film conductor 2 </ b> B is formed on the second
[0115]
Next, the first
[0116]
As described above, according to the wiring board of the third embodiment, the single-sided copper-clad laminate in which the first
[0117]
Further, in the wiring boards of the first and second embodiments, since the via
[0118]
FIG. 19 is a schematic cross-sectional view showing a modification of the method of manufacturing the wiring board according to the third embodiment.
[0119]
In the wiring board of Example 3, the single-sided copper-clad laminate was depressed using the push-in
[0120]
FIG. 20 is a schematic view for explaining another modified example of the method of manufacturing the wiring board according to the third embodiment, and FIGS. 20A and 20B are cross-sectional views in respective steps.
[0121]
As shown in FIG. 17, the wiring board of the third embodiment has the surface on which the first thin film conductor 2 </ b> A of the single-sided copper-clad laminate is depressed, but is not limited thereto. As shown to (a), you may dent the 2nd
[0122]
21 and 22 are schematic views for explaining another modified example of the method of manufacturing the wiring board according to the third embodiment. FIGS. 21 (a), 21 (b), 22 (a), And FIG.22 (b) is sectional drawing in each process, respectively.
[0123]
As shown in FIG. 17, the wiring board of Example 3 has the surface on which the first thin film conductor 2 </ b> A of the single-sided copper-clad laminate is depressed, but is not limited thereto. As shown to (a), you may dent the 2nd
[0124]
In this case, unlike the third embodiment, the via
[0125]
(Example 4)
In the first to third embodiments, as a method of sinking the region where the through hole of the insulating
[0126]
In the fourth embodiment, the wiring board of the first embodiment is taken as an example and the manufacturing method thereof will be described. However, the description of the same parts as those of the wiring board manufacturing method of the first embodiment is omitted. .
[0127]
In the wiring board of the fourth embodiment, for example, as shown in FIGS. 5A and 5B, a glass cloth woven with
[0128]
Next, for example, as shown in FIG. 6A, a predetermined position of the double-sided copper-clad laminate in which the first
[0129]
At this time, for example, the double-sided copper-clad laminate is arranged on a flat plate-shaped
[0130]
At this time, since the
[0131]
After the predetermined position of the insulating
[0132]
Next, as shown in FIG. 7A, for example, the double-sided copper-clad laminate in which a predetermined position is depressed by the pushing jig is arranged on a lower die (die) 501 having an opening at a predetermined position. Then, after aligning the depressed position with the opening of the
[0133]
Next, as shown in FIG. 7B, a resist film (not shown) for forming a wiring pattern is formed on the first
[0134]
Thereafter, the resist film is removed, and a
[0135]
As described above, according to the method of manufacturing the wiring board of the fourth embodiment, the position where the via
[0136]
Further, as in the method of manufacturing the wiring board according to the fourth embodiment, a thermosetting resin is used for the insulating substrate, the curing reaction of the thermosetting resin is stopped at an intermediate stage, and the pushing jig is used in that state. By causing the predetermined position to be depressed by 402, it is possible to cause the depression to be depressed at a lower temperature and with a weaker load than the manufacturing method described in the first embodiment.
[0137]
In the fourth embodiment, the wiring board described in the first embodiment is described as an example. However, the present invention is not limited to this, and the manufacturing of the wiring board as described in the second and third embodiments is not limited thereto. It goes without saying that it can be applied to the method. The insulating substrate is not limited to a glass cloth impregnated with an epoxy resin, and may be a single substrate using only an epoxy resin or a modified epoxy resin, for example.
[0138]
The present invention has been specifically described above based on the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. .
[0139]
【The invention's effect】
The effects obtained by typical ones of the inventions disclosed in the present invention will be briefly described as follows.
[0140]
(1) In a wiring board in which conductor wiring is formed on both surfaces of an insulating substrate and the conductor wiring is connected by through holes, connection reliability of the through holes can be improved.
[0141]
(2) In the wiring board in which the conductor wiring is formed on both surfaces of the insulating substrate and the conductor wiring is connected through the through hole, the manufacturing process of the wiring board can be simplified.
[Brief description of the drawings]
FIG. 1 is a schematic plan view showing a schematic configuration of a wiring board according to a first embodiment of the present invention.
2 is a schematic diagram illustrating a schematic configuration of the wiring board according to the first embodiment, and is a partially enlarged view of FIG. 1; FIG.
3 is a schematic diagram illustrating a schematic configuration of the wiring board according to the first embodiment, and is a schematic cross-sectional view taken along line AA ′ of FIG. 2; FIG.
4 is a schematic diagram illustrating a schematic configuration of the wiring board according to the first embodiment, and is a partially enlarged view of FIG. 3;
FIG. 5 is a schematic diagram for explaining a method for manufacturing a wiring board according to the first embodiment. FIG. 5A is a schematic plan view showing a schematic configuration of a tape material used for manufacturing the wiring board according to the first embodiment. FIG. 5 and FIG. 5B are schematic cross-sectional views taken along the line BB ′ of FIG.
6A and 6B are schematic views for explaining a method of manufacturing a wiring board according to the first embodiment, in which FIG. 6A is a schematic plan view in one manufacturing process, and FIG. 6B is FIG. It is a schematic cross section in the CC 'line.
7A and 7B are schematic views for explaining a method for manufacturing a wiring board according to the first embodiment, and FIGS. 7A and 7B are schematic cross-sectional views in respective manufacturing steps.
FIG. 8 is a schematic cross-sectional view for explaining the function and effect of the wiring board according to the first embodiment.
FIG. 9 is a schematic plan view illustrating a schematic configuration of an electronic device using the wiring board according to the first embodiment.
10 is a schematic diagram illustrating a schematic configuration of an electronic device using the wiring board according to the first embodiment, and is a cross-sectional view taken along line DD ′ of FIG.
11 is a schematic cross-sectional view showing a modification of the wiring board of Example 1. FIG.
12 is a schematic diagram showing a schematic configuration of a wiring board of Example 2 according to the present invention, and is an enlarged cross-sectional view around a through hole. FIG.
13A and 13B are schematic views for explaining a method of manufacturing a wiring board according to the second embodiment, and FIGS. 13A and 13B are cross-sectional views in each step.
14A and 14B are schematic views for explaining the function and effect of the wiring board according to the second embodiment. FIG. 14A is an enlarged cross-sectional view around the through hole of the wiring board according to the second embodiment, and FIG. ) Is an enlarged sectional view around the through hole of the wiring board of Example 1. FIG.
FIG. 15 is a schematic cross-sectional view showing a schematic configuration of a wiring board of Example 3 according to the present invention.
FIG. 16 is a schematic diagram for explaining a method for manufacturing a wiring board according to the third embodiment, and FIG. 16A shows a schematic configuration of a single-sided copper-clad laminate used for manufacturing the wiring board according to the third embodiment. FIG. 16B is a schematic cross-sectional view taken along the line EE ′ of FIG.
FIGS. 17A and 17B are schematic views for explaining a method of manufacturing a wiring board according to the third embodiment, and FIGS. 17A and 17B are schematic cross-sectional views in each step. FIGS.
18A and 18B are schematic views for explaining a method for manufacturing a wiring board according to the third embodiment, and FIGS. 18A and 18B are schematic cross-sectional views in respective steps.
FIG. 19 is a schematic cross-sectional view showing a modification of the method for manufacturing the wiring board according to the third embodiment.
20 is a schematic cross-sectional view for explaining a modified example of the method of manufacturing the wiring board according to the third embodiment, and FIG. 20A and FIG. 20B are cross-sectional views in respective steps.
FIG. 21 is a schematic cross-sectional view for explaining a modified example of the method of manufacturing the wiring board according to the third embodiment, and FIGS. 21 (a) and 21 (b) are cross-sectional views in the respective steps.
22 is a schematic cross-sectional view for explaining a modified example of the method of manufacturing the wiring board according to the third embodiment, and FIGS. 22 (a) and 22 (b) are cross-sectional views in the respective steps.
FIG. 23 is a schematic plan view showing a schematic configuration of a conventional electronic device.
24 is a schematic diagram showing a schematic configuration of a conventional electronic device, and is a cross-sectional view taken along the line FF ′ of FIG.
FIG. 25 is a partially enlarged plan view of a wiring board used in a conventional electronic device.
26 is a schematic diagram showing a schematic configuration of a wiring board used in a conventional electronic device, and is a cross-sectional view taken along the line GG ′ of FIG. 25.
FIGS. 27A and 27B are schematic views for explaining a conventional method of manufacturing a wiring board, and FIGS. 27A and 27B are schematic cross-sectional views in respective manufacturing steps.
FIG. 28 is a schematic diagram for explaining a problem in a conventional method of manufacturing a wiring board, in which FIG. 28 (a) is a schematic plan view of a double-sided copper clad laminate used for manufacturing the wiring board, and FIG. 28 (b). FIG. 29 is a cross-sectional view taken along line HH ′ of FIG.
29 is a schematic diagram for explaining a problem in a conventional method of manufacturing a wiring board, in which FIG. 29 (a) is a schematic plan view after forming a via hole, and FIG. 29 (b) is a schematic diagram of FIG. 29 (a). It is sectional drawing in the II 'line.
FIG. 30 is a schematic diagram for explaining a problem in the conventional method of manufacturing a wiring board, and is a cross-sectional view after forming a through hole.
[Explanation of symbols]
1 Insulating substrate
1A First main surface of insulating substrate
1B Second main surface of insulating substrate
1C via hole
101 Glass yarn
102 Insulating resin (epoxy resin)
201 First conductor wiring
202 Second conductor wiring
203 Copper plating layer
3 Plating layer
203A, 3A Through hole (through hole plating)
401 Mold on flat plate
402,403 Pushing jig
402A, 403A Pushing jig tip
501 Lower mold (die)
502 Upper die (punch)
6 Ball terminal
7 Wiring protective film (solder resist)
8 Sealing insulator
A1, A2, A3, A4, A5 Electronic component mounting area
B1, B2, B3 Via hole formation area
C1, C2, C3, C4, C5 electronic components
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001139579A JP4340832B2 (en) | 2001-05-10 | 2001-05-10 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001139579A JP4340832B2 (en) | 2001-05-10 | 2001-05-10 | Wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002335059A JP2002335059A (en) | 2002-11-22 |
JP4340832B2 true JP4340832B2 (en) | 2009-10-07 |
Family
ID=18986330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001139579A Expired - Fee Related JP4340832B2 (en) | 2001-05-10 | 2001-05-10 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4340832B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229034A (en) * | 2005-02-18 | 2006-08-31 | Toshiba Corp | Wiring board and manufacturing method thereof |
NL1030664C2 (en) * | 2005-12-13 | 2007-06-14 | Meco Equip Eng | Method for joining tracks on opposite sides of a carrier. |
JP2011029308A (en) * | 2009-07-23 | 2011-02-10 | Noge Denki Kogyo:Kk | Environment-considered plating method and structure thereof |
WO2011096539A1 (en) * | 2010-02-05 | 2011-08-11 | 株式会社フジクラ | Wiring board and manufacturing method for same |
JP5613620B2 (en) * | 2011-05-27 | 2014-10-29 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
JP2015005263A (en) * | 2013-05-20 | 2015-01-08 | 日東電工株式会社 | Sensor substrate |
JP6786372B2 (en) * | 2016-12-09 | 2020-11-18 | 新光電気工業株式会社 | Wiring board, manufacturing method of wiring board |
-
2001
- 2001-05-10 JP JP2001139579A patent/JP4340832B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002335059A (en) | 2002-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100437436B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
JP4298559B2 (en) | Electronic component mounting structure and manufacturing method thereof | |
JP4431123B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
JP5306789B2 (en) | Multilayer wiring board and manufacturing method thereof | |
KR101067031B1 (en) | A printed circuit board and a fabricating method the same | |
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US10080295B2 (en) | Circuit board structure | |
JP2000100987A (en) | Semiconductor chip module multilayer circuit board and manufacture thereof | |
KR100857165B1 (en) | Method for manufacturing circuit board | |
US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
JP4194408B2 (en) | Substrate with reinforcing material, wiring substrate comprising semiconductor element, reinforcing material and substrate | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
KR20050033821A (en) | Semiconductor device and method of fabricating the same | |
JP4340832B2 (en) | Wiring board and manufacturing method thereof | |
US7963031B2 (en) | Package for semiconductor device and method of manufacturing the same | |
JP4638657B2 (en) | Electronic component built-in multilayer board | |
CN116259604A (en) | Electronic package and method for manufacturing the same | |
KR101109287B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
JP2005072085A (en) | Method of manufacturing wiring board and wiring board | |
JP4330855B2 (en) | Wiring board manufacturing method | |
JP2000200855A (en) | Pga-type wiring board, manufacture thereof and semiconductor device | |
KR100694668B1 (en) | Manufacturing method of package substrate without lead line for plating | |
JP2005251780A (en) | Semiconductor circuit component and its manufacturing method | |
JP2006093577A (en) | Transfer film substrate for semiconductor device and its manufacturing method, and semiconductor device using it | |
JP2001291800A (en) | Package for electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060616 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |