JP4337966B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP4337966B2 JP4337966B2 JP2001025295A JP2001025295A JP4337966B2 JP 4337966 B2 JP4337966 B2 JP 4337966B2 JP 2001025295 A JP2001025295 A JP 2001025295A JP 2001025295 A JP2001025295 A JP 2001025295A JP 4337966 B2 JP4337966 B2 JP 4337966B2
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- logic
- clock
- pattern
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、波形モードＤＮＲＺにて、クロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも期待の出力波形が得られる半導体試験装置に関する。
【０００２】
【従来の技術】
従来技術の例について、図４〜図７を参照して説明する。
最初に、半導体試験装置の概要について、図４のブロック図を参照して説明する。
半導体試験装置の要部は、パターン発生器５と、波形整形器６と、論理比較器７と、ドライバＤＲと、コンパレータＣＰとで構成している。
但し、ドライバＤＲとコンパレータＣＰとは、被試験デバイスのＤＵＴ９１の各ピンに対応して多数あるが、図を簡明とするためそれぞれ１つを示している。
【０００３】
パターン発生器５は、基本クロック信号に同期して論理データの複数の試験パターンＰＡＴＡ／ＰＡＴＢと、試験周期ＲＡＴＥと、期待値とを発生する。
【０００４】
波形整形器６は、パターン発生器５からの試験周期のＲＡＴＥと論理データのパターンとで試験信号を生成しドライバＤＲに出力する。
【０００５】
波形整形器６から出力した試験信号は、ドライバＤＲにより所定の論理電圧（ＶＩＨ、ＶＩＬ）に設定され、ＤＵＴ９１の入力ピンに与える。
【０００６】
ＤＵＴ９１の出力ピンからの出力信号は、コンパレータＣＰの比較電圧（ＶＯＨ、ＶＯＬ）により電圧比較した後、論理信号として論理比較器７へ出力する。
【０００７】
論理比較器７は、コンパレータＣＰの論理出力信号と、パターン発生器５からの期待値とを論理比較してパス／フェイル判定をおこなう。
【０００８】
次に、波形整形器６について構成と詳細動作について図５を参照して説明する。
図５に示すように、波形整形器６は、制御部１０と、遅延設定メモリ２１、２２と、遅延回路３１、３２、３３、３４と、ＲＳフリップフロップ１１と、ＡＮＤゲート５１、５２、５３、５４と、ＯＲゲート６１、６２と、近接制限緩和部１２とで構成している。
但し、本実施例ではＡクロック（ＡＣＬＫ）は使用しないので省略している。
【０００９】
制御部１０は、試験周期ＲＡＴＥによりクロック設定と発生の制御等をおこなう。
【００１０】
遅延設定メモリ２１、２２は、制御部１０で発生出力した各クロックデータを最小試験周期ＲＡＴＥの整数倍の遅延時間のデータとして出力する。
例えば、最小の試験周期ＲＡＴＥ＝８ｎｓとしたとき、８ｎｓ、１６ｎｓ、・・・の遅延データを出力する。
また、プログラムにより各クロックのオープン（ＯＰＥＮ）設定されたパターンの遅延クロックを出力しない。
【００１１】
遅延回路３１、３２、３３、３４は、試験周期未満の遅延時間で信号を遅延出力する回路である。
【００１２】
ＲＳフリップフロップ１１は、ＯＲゲート６１、６２により論理和されたクロックＢＣＬＫとクロックＣＣＬＫのセット／リセット信号で波形整形された信号を出力する。
【００１３】
近接制限緩和部１２は、近接クロックパルスの出力を禁止して高速動作をさせるロジック回路で構成している。
【００１４】
次に、近接制限緩和部１２の機能について図６を参照して動作を説明する。
図６に示すように、近接制限緩和部１２は、フリップフロップ４１、４３、４４と、ゲート手段８１〜８８とでロジック回路を構成している。
【００１５】
そして、パターンＰＡＴＡの論理データの”１”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのセット信号（Ｂ−ＳＥＴ）としてゲート手段８１を介して出力される。
また、パターンＰＡＴＡの論理データの”０”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのリセット信号（Ｂ−ＲＳＴ）としてゲート手段８３を介して出力される。
【００１６】
同様に、パターンＰＡＴＢの論理データの”１”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのセット信号（Ｃ−ＳＥＴ）としてゲート手段８５を介して出力される。
また、パターンＰＡＴＢの論理データの”０”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのリセット信号（Ｃ−ＲＳＴ）としてゲート手段８７を介して出力される。
【００１７】
また、パターンＰＡＴＢの前サイクルの論理データの”１”または”０”は、フリップフロップ４４において１つ前サイクルのＲＡＴＥにより取り込まれて前サイクル（Previaus）のＰ−ＰＡＴＢとして出力される。
【００１８】
そして、フリップフロップ４１の出力と、フリップフロップ４４との出力とをゲート手段８２で受けて論理積をとって出力が一致したとき、フリップフロップ４１の出力をゲート手段８１で禁止する。
つまり、ゲート手段８２、８１により、前サイクルのパターンＰＡＴＢの論理が１で、続く本サイクルのパターンＰＡＴＡが論理１のとき、本サイクルのセット（Ｂ−ＳＥＴ）出力を禁止する。
【００１９】
また、ゲート手段８４、８３により、前サイクルのパターンＰＡＴＢの論理が０で、続く本サイクルのパターンＰＡＴＡが論理０のとき、本サイクルのリセット（Ｂ−ＲＳＴ）出力を禁止する。
【００２０】
同様に、ゲート手段８６、８５により、本サイクルのパターンＰＡＴＡの論理が１で、本サイクルのパターンＰＡＴＢが論理１のとき、本サイクルのセット（Ｃ−ＳＥＴ）出力を禁止する。
【００２１】
また、ゲート手段８８、８７により、本サイクルのパターンＰＡＴＡの論理が０で、本サイクルのパターンＰＡＴＢが論理０のとき、本サイクルのリセット（Ｃ−ＲＳＴ）出力を禁止する。
【００２２】
次に、試験信号の波形モードをＤＮＲＺ（Double Nonreturn to Zero）として説明する。
ここで、波形モードＤＮＲＺとは、１サイクル中で２つのＮＲＺ（Nonreturn to Zero）を発生する波形である。
例えば、１サイクル中にパターンＰＡＴＡとＰＡＴＢとを交互に出力し、パターンＰＡＴＡが論理１のときクロックＢＣＬＫでセット信号を出力し、パターンＰＡＴＢが論理１のときクロックＣＣＬＫでセット信号を出力する。
また、１サイクル中にパターンＰＡＴＡとＰＡＴＢとを交互に出力し、パターンＰＡＴＡが論理０のときクロックＢＣＬＫでリセット信号を出力し、パターンＰＡＴＢが論理０のときクロックＣＣＬＫでリセット信号を出力する。
【００２３】
基本的に、クロック発生は、論理データのパターン制御によっておこなわれ、同一または連続サイクルで異なった論理データのパターンが印加された場合、全サイクルで設定クロックを発生するが、連続して発生するサイクルで同一論理パターンが印加された場合、２つのクロックが近接すると波形が分離されず１つとなって図５に示すＳＲフリップフロップ１１が誤動作する。
【００２４】
そこで、連続して発生するサイクルで同一論理パターンが連続して印加された場合、すなわちセット、セット、・・・のときの２つ目以後のセットパルス、またはリセット、リセット、・・・のときの２つ目以後のリセットパルスを出力禁止して近接制限を緩和している。
【００２５】
次に、図７のタイミングチャートを参照して下記の具体例で説明する。
ＲＡＴＥ＝８ｎｓ
ＢＣＬＫ＝２ｎｓ
ＣＣＬＫ＝５ｎｓ
そして、セット−リセットの最小パルス幅を３ｎｓで出力可とし、連続したサイクルにおいてセットーセットまたはリセットーリセットでは近接制限緩和機能により２つ目以降のパルス出力を禁止とする。
【００２６】
例えば、図７に示すように、近接制限緩和機能が無ければ、サイクル１において、パターンＰＡＴＡは論理０でＢＣＬＫのタイミング２ｎｓのリセット信号を出力し、パターンＰＡＴＢの論理は０でＣＣＬＫのタイミング５ｎｓのリセット信号を出力する。
しかし、近接制限緩和機能により連続して発生するサイクルでリセット信号の２つ目は出力が禁止されるので、ＢＣＬＫのタイミング２ｎｓのリセット信号は出力禁止（Ｘ）される。
【００２７】
また同様に、サイクル１のパターンＰＡＴＢに連続して発生するサイクル２のパターンＰＡＴＡが論理０であるので、３つ目のリセット信号の出力も禁止されるので、ＢＣＬＫのタイミング２ｎｓのリセット信号は出力禁止（Ｘ）される。
そして、次に発生するサイクル２のパターンＰＡＴＢが論理１であり、セット信号の１つ目は出力が禁止されないので、ＣＣＬＫのタイミング５ｎｓのセット信号は出力される。
【００２８】
以下同様に、次のサイクル３のＰＡＴＡの論理１において、２つ目のリセット信号は出力禁止（Ｘ）される。
【００２９】
次に、プログラムにより所定のクロックを出力させないオープン（ＯＰＥＮ）設定の動作について説明する。
例えば、図７に示すように、サイクル４において、Ｂクロックをオープン（ＢＣＬＫ ＯＰＥＮ）設定した場合、Ｂクロックの２ｎｓのセット信号（Ｂ−ＳＥＴ）は出力されない。
従って、同じサイクル４のＣＣＬＫの５ｎｓがセット信号の１つ目として出力されることになるはずである。
しかし、近接制限緩和機能が働いているため、図７の出力波形に示すように、同じサイクル４のＣＣＬＫの５ｎｓはセット信号の１つ目となるが出力が禁止されて出力されないために、オープン設定したことによる本来の期待波形が出力されない。
【００３０】
【発明が解決しようとする課題】
上記説明したように、従来の半導体試験装置の近接制限緩和機能は、オープン設定した場合、期待波形が出力されない実用上の問題があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、ＤＮＲＺ波形モードにおけるクロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも、期待する本来の出力波形が得られる半導体試験装置を提供することにある。
【００３１】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、
２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できる近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置を要旨としている。
【００３２】
また、上記目的を達成するためになされた本発明の第２は、
２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理１で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理０で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと、本サイクルの第２の論理パターンとが論理１で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと本サイクルの第２の論理パターンとが論理０で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止する近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置を要旨としている。
【００３３】
【発明の実施の形態】
本発明の実施例について、図１〜図３を参照して説明する。
半導体試験装置の概要については、従来の技術において説明したので説明を省略する。
【００３４】
次に、本発明の半導体試験装置の波形整形器６について、図２を参照して構成と動作を説明する。
図２に示すように、波形整形器６は、制御部１０と、遅延設定メモリ２１、２２と、遅延回路３１、３２、３３、３４と、ＲＳフリップフロップ１１と、ＡＮＤゲート５１、５２、５３、５４と、ＯＲゲート６１、６２と、近接制限緩和部１３とで構成している。
つまり、本実施例では、近接制限緩和部１３のブロックが従来と異なり、また各遅延設定メモリ２１、２２から近接制限緩和部１３へオープン設定の信号を与えている点が従来と異なる。
【００３５】
次に、近接制限緩和部１３のロジック回路について図１を参照して動作を説明する。
図１に示すように、近接制限緩和部１３は、フリップフロップ４１、４３、４４、４５、４６、４７と、ゲート手段８１〜８８と、インバータ７１、７２とでロジック回路を構成している。
但し、各ゲート手段８１〜８８の番号は、従来技術の図６と対応して同じ番号を付与している。
また、本実施例では従来と同様にＡクロック（ＡＣＬＫ）は使用しないので省略している。
【００３６】
そして、パターンＰＡＴＡの論理データの”１”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのセット信号（Ｂ−ＳＥＴ）としてゲート手段８１を介して出力される。
また、パターンＰＡＴＡの論理データの”０”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのリセット信号（Ｂ−ＲＳＴ）としてゲート手段８３を介して出力される。
【００３７】
同様に、パターンＰＡＴＢの論理データの”１”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのセット信号（Ｃ−ＳＥＴ）としてゲート手段８５を介して出力される。
また、パターンＰＡＴＢの論理データの”０”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのリセット信号（Ｃ−ＲＳＴ）としてゲート手段８７を介して出力される。
【００３８】
そして、パターンＰＡＴＢの前サイクルの論理データの”１”または”０”は、フリップフロップ４４において前サイクル（Previaus）のＲＡＴＥにより取り込まれて前サイクルのＰ−ＰＡＴＢとして出力される。
【００３９】
また、Ｂクロックオープン（ＢＣＬＫ ＯＰＥＮ）の信号をフリップフロップ４５データとして受けて、ＲＡＴＥにより取り込んだ出力をゲート手段８８を介して前記ゲート手段８７に与え、またインバータ７１で反転してゲート手段８６を介して前記ゲート手段８５に与えている。
【００４０】
さらに、Ｂクロックオープン（ＢＣＬＫ ＯＰＥＮ）の信号をフリップフロップ４６データとして受けて、ＲＡＴＥにより取り込んだ出力をフリップフロップ４７のデータに与え１つ前のＲＡＴＥで取り込んだ出力をゲート手段８４を介して前記ゲート手段８３に与え、またインバータ７２で反転してゲート手段８２を介して前記ゲート手段８１に与えている。
【００４１】
そして、フリップフロップ４１の出力と、フリップフロップ４４との出力と、フリップフロップ４７のインバータ７２で反転した出力とをゲート手段８２で受けて論理積をとり、フリップフロップ４１の出力をゲート手段８１で禁止する。
つまり、ゲート手段８２、８１により、前サイクルのパターンＰＡＴＢの論理が１で、続く本サイクルのパターンＰＡＴＡが論理１で、かつ前サイクルのＣＣＬＫがＯＰＥＮ設定されているとき、本サイクルのセット（Ｂ−ＳＥＴ）出力の禁止を禁止する。
【００４２】
また、ゲート手段８４、８３により、前サイクルのパターンＰＡＴＢの論理が０で、続く本サイクルのパターンＰＡＴＡが論理０で、かつ前サイクルのＣＣＬＫがＯＰＥＮ設定されているとき本サイクルのリセット（Ｂ−ＲＳＴ）出力の禁止を禁止する。
【００４３】
そして、ゲート手段８６、８５により、本サイクルのパターンＰＡＴＡの論理が１で、本サイクルの続くパターンＰＡＴＢが論理１で、かつ本サイクルのＢＣＬＫがＯＰＥＮ設定されているとき、本サイクルのセット（Ｃ−ＳＥＴ）出力の禁止を禁止する。
【００４４】
また、ゲート手段８８、８７により、本サイクルのパターンＰＡＴＡの論理が０で、本サイクルの続くパターンＰＡＴＢが論理０で、かつ本サイクルのＢＣＬＫがＯＰＥＮ設定されているとき、本サイクルのリセット（Ｃ−ＲＳＴ）出力の禁止を禁止する。
【００４５】
また、近接制限緩和する試験信号の波形モードは、ＤＮＲＺ（Double Nonreturn to Zero）とするが、従来技術において説明したので説明を省略する。
【００４６】
次に、図３のタイミングチャートを参照して、従来と同じ設定の具体例として説明する。
但し、クロックを出力させないオープン設定のサイクル以外は従来と同じ動作なので説明を省略し、オープン設定したサイクルのみの動作例について説明する。
【００４７】
例えば、図３に示すように、サイクル４において、Ｂクロックをオープン（ＢＣＬＫ ＯＰＥＮ）設定した場合、Ｂクロックの２ｎｓのセット信号（Ｂ−ＳＥＴ）は出力されない。
この場合、サイクル４のパターンＰＡＴＡの論理が１で、サイクル４のパターンＰＡＴＢが論理１で、かつサイクル４のＢＣＬＫがＯＰＥＮ設定されているので、本サイクル４のセット（Ｃ−ＳＥＴ）出力の禁止が禁止されないので出力される。
【００４８】
従って、波形モードＤＮＲＺでのクロックの近接制限緩和機能が働いていても、図３の出力波形に示すように、クロックＢＣＬＫのオープン設定した同じサイクル４のＣＣＬＫの５ｎｓがセット信号の１つ目として出力が禁止されることなく出力できる。
他の場合でも同様に近接制限緩和機能が働いていても、連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できる。
【００４９】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明では、波形モードＤＮＲＺでの近接制限緩和機能が働いていても、連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できるので、クロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも期待する本来の出力波形が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の近接制限緩和部の回路図である。
【図２】本発明の半導体試験装置の波形整形器のブロック図である。
【図３】本発明の半導体試験装置のタイミングチャートである。
【図４】半導体試験装置のブロック図である。
【図５】従来の半導体試験装置の波形整形器のブロック図である。
【図６】従来の半導体試験装置の近接制限緩和部の回路図である。
【図７】従来の半導体試験装置のタイミングチャートである。
【符号の説明】
１０ 制御部
１１ ＲＳフリップフロップ
１２、１３ 近接制限緩和部
２１、２２ 遅延設定メモリ
３１、３２、３３、３４ 遅延回路
４１〜４７ フリップフロップ
７１、７２ インバータ
８１〜８８ ゲート手段
９１ ＤＵＴ
【発明の属する技術分野】
本発明は、波形モードＤＮＲＺにて、クロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも期待の出力波形が得られる半導体試験装置に関する。
【０００２】
【従来の技術】
従来技術の例について、図４〜図７を参照して説明する。
最初に、半導体試験装置の概要について、図４のブロック図を参照して説明する。
半導体試験装置の要部は、パターン発生器５と、波形整形器６と、論理比較器７と、ドライバＤＲと、コンパレータＣＰとで構成している。
但し、ドライバＤＲとコンパレータＣＰとは、被試験デバイスのＤＵＴ９１の各ピンに対応して多数あるが、図を簡明とするためそれぞれ１つを示している。
【０００３】
パターン発生器５は、基本クロック信号に同期して論理データの複数の試験パターンＰＡＴＡ／ＰＡＴＢと、試験周期ＲＡＴＥと、期待値とを発生する。
【０００４】
波形整形器６は、パターン発生器５からの試験周期のＲＡＴＥと論理データのパターンとで試験信号を生成しドライバＤＲに出力する。
【０００５】
波形整形器６から出力した試験信号は、ドライバＤＲにより所定の論理電圧（ＶＩＨ、ＶＩＬ）に設定され、ＤＵＴ９１の入力ピンに与える。
【０００６】
ＤＵＴ９１の出力ピンからの出力信号は、コンパレータＣＰの比較電圧（ＶＯＨ、ＶＯＬ）により電圧比較した後、論理信号として論理比較器７へ出力する。
【０００７】
論理比較器７は、コンパレータＣＰの論理出力信号と、パターン発生器５からの期待値とを論理比較してパス／フェイル判定をおこなう。
【０００８】
次に、波形整形器６について構成と詳細動作について図５を参照して説明する。
図５に示すように、波形整形器６は、制御部１０と、遅延設定メモリ２１、２２と、遅延回路３１、３２、３３、３４と、ＲＳフリップフロップ１１と、ＡＮＤゲート５１、５２、５３、５４と、ＯＲゲート６１、６２と、近接制限緩和部１２とで構成している。
但し、本実施例ではＡクロック（ＡＣＬＫ）は使用しないので省略している。
【０００９】
制御部１０は、試験周期ＲＡＴＥによりクロック設定と発生の制御等をおこなう。
【００１０】
遅延設定メモリ２１、２２は、制御部１０で発生出力した各クロックデータを最小試験周期ＲＡＴＥの整数倍の遅延時間のデータとして出力する。
例えば、最小の試験周期ＲＡＴＥ＝８ｎｓとしたとき、８ｎｓ、１６ｎｓ、・・・の遅延データを出力する。
また、プログラムにより各クロックのオープン（ＯＰＥＮ）設定されたパターンの遅延クロックを出力しない。
【００１１】
遅延回路３１、３２、３３、３４は、試験周期未満の遅延時間で信号を遅延出力する回路である。
【００１２】
ＲＳフリップフロップ１１は、ＯＲゲート６１、６２により論理和されたクロックＢＣＬＫとクロックＣＣＬＫのセット／リセット信号で波形整形された信号を出力する。
【００１３】
近接制限緩和部１２は、近接クロックパルスの出力を禁止して高速動作をさせるロジック回路で構成している。
【００１４】
次に、近接制限緩和部１２の機能について図６を参照して動作を説明する。
図６に示すように、近接制限緩和部１２は、フリップフロップ４１、４３、４４と、ゲート手段８１〜８８とでロジック回路を構成している。
【００１５】
そして、パターンＰＡＴＡの論理データの”１”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのセット信号（Ｂ−ＳＥＴ）としてゲート手段８１を介して出力される。
また、パターンＰＡＴＡの論理データの”０”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのリセット信号（Ｂ−ＲＳＴ）としてゲート手段８３を介して出力される。
【００１６】
同様に、パターンＰＡＴＢの論理データの”１”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのセット信号（Ｃ−ＳＥＴ）としてゲート手段８５を介して出力される。
また、パターンＰＡＴＢの論理データの”０”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのリセット信号（Ｃ−ＲＳＴ）としてゲート手段８７を介して出力される。
【００１７】
また、パターンＰＡＴＢの前サイクルの論理データの”１”または”０”は、フリップフロップ４４において１つ前サイクルのＲＡＴＥにより取り込まれて前サイクル（Previaus）のＰ−ＰＡＴＢとして出力される。
【００１８】
そして、フリップフロップ４１の出力と、フリップフロップ４４との出力とをゲート手段８２で受けて論理積をとって出力が一致したとき、フリップフロップ４１の出力をゲート手段８１で禁止する。
つまり、ゲート手段８２、８１により、前サイクルのパターンＰＡＴＢの論理が１で、続く本サイクルのパターンＰＡＴＡが論理１のとき、本サイクルのセット（Ｂ−ＳＥＴ）出力を禁止する。
【００１９】
また、ゲート手段８４、８３により、前サイクルのパターンＰＡＴＢの論理が０で、続く本サイクルのパターンＰＡＴＡが論理０のとき、本サイクルのリセット（Ｂ−ＲＳＴ）出力を禁止する。
【００２０】
同様に、ゲート手段８６、８５により、本サイクルのパターンＰＡＴＡの論理が１で、本サイクルのパターンＰＡＴＢが論理１のとき、本サイクルのセット（Ｃ−ＳＥＴ）出力を禁止する。
【００２１】
また、ゲート手段８８、８７により、本サイクルのパターンＰＡＴＡの論理が０で、本サイクルのパターンＰＡＴＢが論理０のとき、本サイクルのリセット（Ｃ−ＲＳＴ）出力を禁止する。
【００２２】
次に、試験信号の波形モードをＤＮＲＺ（Double Nonreturn to Zero）として説明する。
ここで、波形モードＤＮＲＺとは、１サイクル中で２つのＮＲＺ（Nonreturn to Zero）を発生する波形である。
例えば、１サイクル中にパターンＰＡＴＡとＰＡＴＢとを交互に出力し、パターンＰＡＴＡが論理１のときクロックＢＣＬＫでセット信号を出力し、パターンＰＡＴＢが論理１のときクロックＣＣＬＫでセット信号を出力する。
また、１サイクル中にパターンＰＡＴＡとＰＡＴＢとを交互に出力し、パターンＰＡＴＡが論理０のときクロックＢＣＬＫでリセット信号を出力し、パターンＰＡＴＢが論理０のときクロックＣＣＬＫでリセット信号を出力する。
【００２３】
基本的に、クロック発生は、論理データのパターン制御によっておこなわれ、同一または連続サイクルで異なった論理データのパターンが印加された場合、全サイクルで設定クロックを発生するが、連続して発生するサイクルで同一論理パターンが印加された場合、２つのクロックが近接すると波形が分離されず１つとなって図５に示すＳＲフリップフロップ１１が誤動作する。
【００２４】
そこで、連続して発生するサイクルで同一論理パターンが連続して印加された場合、すなわちセット、セット、・・・のときの２つ目以後のセットパルス、またはリセット、リセット、・・・のときの２つ目以後のリセットパルスを出力禁止して近接制限を緩和している。
【００２５】
次に、図７のタイミングチャートを参照して下記の具体例で説明する。
ＲＡＴＥ＝８ｎｓ
ＢＣＬＫ＝２ｎｓ
ＣＣＬＫ＝５ｎｓ
そして、セット−リセットの最小パルス幅を３ｎｓで出力可とし、連続したサイクルにおいてセットーセットまたはリセットーリセットでは近接制限緩和機能により２つ目以降のパルス出力を禁止とする。
【００２６】
例えば、図７に示すように、近接制限緩和機能が無ければ、サイクル１において、パターンＰＡＴＡは論理０でＢＣＬＫのタイミング２ｎｓのリセット信号を出力し、パターンＰＡＴＢの論理は０でＣＣＬＫのタイミング５ｎｓのリセット信号を出力する。
しかし、近接制限緩和機能により連続して発生するサイクルでリセット信号の２つ目は出力が禁止されるので、ＢＣＬＫのタイミング２ｎｓのリセット信号は出力禁止（Ｘ）される。
【００２７】
また同様に、サイクル１のパターンＰＡＴＢに連続して発生するサイクル２のパターンＰＡＴＡが論理０であるので、３つ目のリセット信号の出力も禁止されるので、ＢＣＬＫのタイミング２ｎｓのリセット信号は出力禁止（Ｘ）される。
そして、次に発生するサイクル２のパターンＰＡＴＢが論理１であり、セット信号の１つ目は出力が禁止されないので、ＣＣＬＫのタイミング５ｎｓのセット信号は出力される。
【００２８】
以下同様に、次のサイクル３のＰＡＴＡの論理１において、２つ目のリセット信号は出力禁止（Ｘ）される。
【００２９】
次に、プログラムにより所定のクロックを出力させないオープン（ＯＰＥＮ）設定の動作について説明する。
例えば、図７に示すように、サイクル４において、Ｂクロックをオープン（ＢＣＬＫ ＯＰＥＮ）設定した場合、Ｂクロックの２ｎｓのセット信号（Ｂ−ＳＥＴ）は出力されない。
従って、同じサイクル４のＣＣＬＫの５ｎｓがセット信号の１つ目として出力されることになるはずである。
しかし、近接制限緩和機能が働いているため、図７の出力波形に示すように、同じサイクル４のＣＣＬＫの５ｎｓはセット信号の１つ目となるが出力が禁止されて出力されないために、オープン設定したことによる本来の期待波形が出力されない。
【００３０】
【発明が解決しようとする課題】
上記説明したように、従来の半導体試験装置の近接制限緩和機能は、オープン設定した場合、期待波形が出力されない実用上の問題があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、ＤＮＲＺ波形モードにおけるクロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも、期待する本来の出力波形が得られる半導体試験装置を提供することにある。
【００３１】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、
２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できる近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置を要旨としている。
【００３２】
また、上記目的を達成するためになされた本発明の第２は、
２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理１で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理０で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと、本サイクルの第２の論理パターンとが論理１で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと本サイクルの第２の論理パターンとが論理０で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止する近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置を要旨としている。
【００３３】
【発明の実施の形態】
本発明の実施例について、図１〜図３を参照して説明する。
半導体試験装置の概要については、従来の技術において説明したので説明を省略する。
【００３４】
次に、本発明の半導体試験装置の波形整形器６について、図２を参照して構成と動作を説明する。
図２に示すように、波形整形器６は、制御部１０と、遅延設定メモリ２１、２２と、遅延回路３１、３２、３３、３４と、ＲＳフリップフロップ１１と、ＡＮＤゲート５１、５２、５３、５４と、ＯＲゲート６１、６２と、近接制限緩和部１３とで構成している。
つまり、本実施例では、近接制限緩和部１３のブロックが従来と異なり、また各遅延設定メモリ２１、２２から近接制限緩和部１３へオープン設定の信号を与えている点が従来と異なる。
【００３５】
次に、近接制限緩和部１３のロジック回路について図１を参照して動作を説明する。
図１に示すように、近接制限緩和部１３は、フリップフロップ４１、４３、４４、４５、４６、４７と、ゲート手段８１〜８８と、インバータ７１、７２とでロジック回路を構成している。
但し、各ゲート手段８１〜８８の番号は、従来技術の図６と対応して同じ番号を付与している。
また、本実施例では従来と同様にＡクロック（ＡＣＬＫ）は使用しないので省略している。
【００３６】
そして、パターンＰＡＴＡの論理データの”１”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのセット信号（Ｂ−ＳＥＴ）としてゲート手段８１を介して出力される。
また、パターンＰＡＴＡの論理データの”０”は、フリップフロップ４１においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＡ）によるＢＣＬＫのリセット信号（Ｂ−ＲＳＴ）としてゲート手段８３を介して出力される。
【００３７】
同様に、パターンＰＡＴＢの論理データの”１”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのセット信号（Ｃ−ＳＥＴ）としてゲート手段８５を介して出力される。
また、パターンＰＡＴＢの論理データの”０”は、フリップフロップ４３においてＲＡＴＥごとに取り込まれてカレントサイクル（本サイクル：Ｃ−ＰＡＴＢ）によるＣＣＬＫのリセット信号（Ｃ−ＲＳＴ）としてゲート手段８７を介して出力される。
【００３８】
そして、パターンＰＡＴＢの前サイクルの論理データの”１”または”０”は、フリップフロップ４４において前サイクル（Previaus）のＲＡＴＥにより取り込まれて前サイクルのＰ−ＰＡＴＢとして出力される。
【００３９】
また、Ｂクロックオープン（ＢＣＬＫ ＯＰＥＮ）の信号をフリップフロップ４５データとして受けて、ＲＡＴＥにより取り込んだ出力をゲート手段８８を介して前記ゲート手段８７に与え、またインバータ７１で反転してゲート手段８６を介して前記ゲート手段８５に与えている。
【００４０】
さらに、Ｂクロックオープン（ＢＣＬＫ ＯＰＥＮ）の信号をフリップフロップ４６データとして受けて、ＲＡＴＥにより取り込んだ出力をフリップフロップ４７のデータに与え１つ前のＲＡＴＥで取り込んだ出力をゲート手段８４を介して前記ゲート手段８３に与え、またインバータ７２で反転してゲート手段８２を介して前記ゲート手段８１に与えている。
【００４１】
そして、フリップフロップ４１の出力と、フリップフロップ４４との出力と、フリップフロップ４７のインバータ７２で反転した出力とをゲート手段８２で受けて論理積をとり、フリップフロップ４１の出力をゲート手段８１で禁止する。
つまり、ゲート手段８２、８１により、前サイクルのパターンＰＡＴＢの論理が１で、続く本サイクルのパターンＰＡＴＡが論理１で、かつ前サイクルのＣＣＬＫがＯＰＥＮ設定されているとき、本サイクルのセット（Ｂ−ＳＥＴ）出力の禁止を禁止する。
【００４２】
また、ゲート手段８４、８３により、前サイクルのパターンＰＡＴＢの論理が０で、続く本サイクルのパターンＰＡＴＡが論理０で、かつ前サイクルのＣＣＬＫがＯＰＥＮ設定されているとき本サイクルのリセット（Ｂ−ＲＳＴ）出力の禁止を禁止する。
【００４３】
そして、ゲート手段８６、８５により、本サイクルのパターンＰＡＴＡの論理が１で、本サイクルの続くパターンＰＡＴＢが論理１で、かつ本サイクルのＢＣＬＫがＯＰＥＮ設定されているとき、本サイクルのセット（Ｃ−ＳＥＴ）出力の禁止を禁止する。
【００４４】
また、ゲート手段８８、８７により、本サイクルのパターンＰＡＴＡの論理が０で、本サイクルの続くパターンＰＡＴＢが論理０で、かつ本サイクルのＢＣＬＫがＯＰＥＮ設定されているとき、本サイクルのリセット（Ｃ−ＲＳＴ）出力の禁止を禁止する。
【００４５】
また、近接制限緩和する試験信号の波形モードは、ＤＮＲＺ（Double Nonreturn to Zero）とするが、従来技術において説明したので説明を省略する。
【００４６】
次に、図３のタイミングチャートを参照して、従来と同じ設定の具体例として説明する。
但し、クロックを出力させないオープン設定のサイクル以外は従来と同じ動作なので説明を省略し、オープン設定したサイクルのみの動作例について説明する。
【００４７】
例えば、図３に示すように、サイクル４において、Ｂクロックをオープン（ＢＣＬＫ ＯＰＥＮ）設定した場合、Ｂクロックの２ｎｓのセット信号（Ｂ−ＳＥＴ）は出力されない。
この場合、サイクル４のパターンＰＡＴＡの論理が１で、サイクル４のパターンＰＡＴＢが論理１で、かつサイクル４のＢＣＬＫがＯＰＥＮ設定されているので、本サイクル４のセット（Ｃ−ＳＥＴ）出力の禁止が禁止されないので出力される。
【００４８】
従って、波形モードＤＮＲＺでのクロックの近接制限緩和機能が働いていても、図３の出力波形に示すように、クロックＢＣＬＫのオープン設定した同じサイクル４のＣＣＬＫの５ｎｓがセット信号の１つ目として出力が禁止されることなく出力できる。
他の場合でも同様に近接制限緩和機能が働いていても、連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できる。
【００４９】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明では、波形モードＤＮＲＺでの近接制限緩和機能が働いていても、連続して発生するサイクルにおいて、クロックのオープン設定した次のセット信号の１つ目またはリセット信号の１つ目として出力できるので、クロックの近接制限緩和機能を使用して、クロックを出力しないオープン設定をした場合でも期待する本来の出力波形が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の近接制限緩和部の回路図である。
【図２】本発明の半導体試験装置の波形整形器のブロック図である。
【図３】本発明の半導体試験装置のタイミングチャートである。
【図４】半導体試験装置のブロック図である。
【図５】従来の半導体試験装置の波形整形器のブロック図である。
【図６】従来の半導体試験装置の近接制限緩和部の回路図である。
【図７】従来の半導体試験装置のタイミングチャートである。
【符号の説明】
１０ 制御部
１１ ＲＳフリップフロップ
１２、１３ 近接制限緩和部
２１、２２ 遅延設定メモリ
３１、３２、３３、３４ 遅延回路
４１〜４７ フリップフロップ
７１、７２ インバータ
８１〜８８ ゲート手段
９１ ＤＵＴ
Claims (3)
- ２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
連続して発生するサイクルにおいて、クロックのオープン設定によりセット信号またはリセット信号が禁止された場合に、次のサイクルのセット信号またはリセット信号の近接制限による禁止を禁止して、１つ目のセット信号またはリセット信号として出力させる近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置。 - 前記近接制限緩和のロジック回路は、同一のサイクルにおいて、クロックのオープン設定により１つ目のセット信号またはリセット信号が禁止された場合に、２つ目のセット信号またはリセット信号の近接制限による禁止を禁止して、１つ目のセット信号またはリセット信号として出力させる請求項１に記載の半導体試験装置。
- ２つの論理パターンでクロック発生を制御し、波形モードＤＮＲＺにて、連続して発生するサイクルで同一論理のパターンが連続して印加された場合、連続するパターンの前の論理パターンとの一致を検出するゲート手段を設け、２つ目以後のセットパルス、または２つ目以後のリセットパルスを禁止してクロックの近接制限を緩和し、クロックのオープン設定でクロックを出力させない半導体試験装置において、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理１で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
前サイクルの第２の論理パターンと、続く本サイクルの第１の論理パターンとが論理０で、かつ前サイクルのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと、本サイクルの第２の論理パターンとが論理１で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのセット出力の禁止を禁止し、
本サイクルの第１の論理パターンと本サイクルの第２の論理パターンとが論理０で、かつ本サイクルの第１の論理パターンのクロックがオープン設定されているとき、本サイクルのリセット出力の禁止を禁止する近接制限緩和のロジック回路を設け、
たことを特徴とした半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025295A JP4337966B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025295A JP4337966B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002228721A JP2002228721A (ja) | 2002-08-14 |
| JP4337966B2 true JP4337966B2 (ja) | 2009-09-30 |
Family
ID=18890314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025295A Expired - Fee Related JP4337966B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337966B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7216281B2 (en) * | 2004-09-29 | 2007-05-08 | Advantest Corp. | Format control circuit and semiconductor test device |
| DE112007000958T5 (de) | 2006-04-19 | 2009-04-02 | Advantest Corp. | Signalausgabevorrichtung, Signalerfassungsvorrichtung, Prüfvorrichtung, elektronische Vorrichtung und Programm |
-
2001
- 2001-02-01 JP JP2001025295A patent/JP4337966B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002228721A (ja) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9264049B2 (en) | Synchronous on-chip clock controllers | |
| JP3636506B2 (ja) | 半導体試験装置 | |
| US20040163021A1 (en) | Method and circuit for at-speed testing of scan circuits | |
| US6271682B1 (en) | Method and apparatus for high-speed edge-programmable timing signal generator | |
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| JP3851113B2 (ja) | デスキュー回路を有するクロック生成器 | |
| US6771061B2 (en) | High speed tester with narrow output pulses | |
| JP4337966B2 (ja) | 半導体試験装置 | |
| JP3492792B2 (ja) | 半導体試験装置の波形整形回路 | |
| US11290095B1 (en) | Programmable dynamic clock stretch for at-speed debugging of integrated circuits | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JP4263810B2 (ja) | 半導体メモリ試験装置及び試験方法 | |
| US6891421B2 (en) | Method and apparatus for on die clock shrink burst mode | |
| JP2906966B2 (ja) | パルス切換回路 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| US7389449B2 (en) | Edge selecting triggering circuit | |
| JP2013072797A (ja) | 半導体テスト回路 | |
| JPS63175515A (ja) | 波形形成回路 | |
| JP3455303B2 (ja) | 半導体試験装置の試験パターン波形整形回路 | |
| JP2006525750A (ja) | 波形グリッチ防止方法 | |
| JP4462692B2 (ja) | 半導体デバイス | |
| US6163874A (en) | Apparatus and method for doubling speed of random events generator | |
| KR200222679Y1 (ko) | 입력신호의 상승에지 및 하강에지의 선택적 검출장치 | |
| Frederick et al. | Design for test features of the ARM clock control macro | |
| JP2877433B2 (ja) | 波形生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |