JP4332713B2 - 破壊読出し型メモリ装置 - Google Patents
破壊読出し型メモリ装置 Download PDFInfo
- Publication number
- JP4332713B2 JP4332713B2 JP2003310565A JP2003310565A JP4332713B2 JP 4332713 B2 JP4332713 B2 JP 4332713B2 JP 2003310565 A JP2003310565 A JP 2003310565A JP 2003310565 A JP2003310565 A JP 2003310565A JP 4332713 B2 JP4332713 B2 JP 4332713B2
- Authority
- JP
- Japan
- Prior art keywords
- cell group
- data
- cell
- recorded
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System (AREA)
- Semiconductor Memories (AREA)
Description
図1は、本発明の実施の形態に係る破壊読出し型のメモリ装置のブロック図である。このメモリ装置は、複数の強誘電体メモリセルを備えたセル群を例えば5つ(C0〜C4)有している。これらのセル群C0〜C4は、読出し、書込みを制御する制御装置5に接続されている。制御装置は、セル群から読み出したデータを一時的に記録するデータバッファ2と、セル群の情報を逐次管理するためのデータテーブル3と、制御プログラム等を記録したプログラム・メモリ4と、この制御プログラムにより動作するCPU1を備えている。
図2は、上記メモリ装置のうち1つのセル群の概略回路図である。このセル群は、マトリックス状に配設された複数の平行な電極線であるワード線40および複数の平行な電極線であるビット線50の交点に、強誘電体キャパシタからなるメモリセル30が複数配置されるクロスポイント型構造となっている。複数のメモリセル30の中から特定のメモリセル30を選択するためには、ワード線40及びビット線50を1つずつ選択すればよい。1つのセル群の中で任意の2つ以上のメモリセル30を同時に選択することはできないが、各セル群C0〜C4は互いに独立しているので、1つのセル群の任意の1つのメモリセルを選択すると同時に、他のセル群の任意の1つのメモリセルを選択することが可能である。
図3は、本発明の実施形態によるメモリ装置の読み書き手順を説明するフローチャートである。ここでは1つのセル群に記録される1まとまりのデータを、1つの「ページ」とみなし、ページtのデータを「Pt」と称することにする。また、データPtが記録されたセル群を「C(Pt)」と称し、すべてのメモリセルにデータ0が記録されたセル群を「C(0)」と称することにする。各セル群C0〜C4は書き換え自由であるので、同じセル群でも記録したデータによってC(0)になったりC(Pt)になったりする。
図4は、図3で説明したメモリ装置の読み書き手順をより具体的に説明する遷移図である。上段の(1)から下段の(6)までの処理を順に説明する。
図5は、本発明の実施形態における電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。図5において、パーソナルコンピュータ500は、表示パネル501と、キーボード502を備えた本体部504と、から構成されている。当該コンピュータ500の本体部504に内蔵されるCPU基板のメモリ素子等として、本発明の優れた信頼性を発揮する強誘電体メモリ装置が利用されている。このため、高速で読出し、書き込みの可能な記憶手段を備えた電子機器を提供することができる。
20 ビット線駆動ドライバ
30 メモリセル
40 ワード線
50 ビット線
C0〜C4 セル群
P0〜P4 ページ0〜4のデータ
Claims (7)
- 第1の論理値又は第2の論理値の何れかを記録する複数のセルを備えた第1のセル群及び第2のセル群を有し、各セルからのデータ読出し動作により当該セルに第1の論理値が記録される破壊読出し型メモリ装置において、
前記第1のセル群と前記第2のセル群は独立に駆動可能に構成され、
少なくとも前記第1のセル群の各セルに、予め第1の論理値が記録されており、
前記第2のセル群からのデータ読出し時に、当該読出したデータを前記第1のセル群の各セルに記録させる、破壊読出し型メモリ装置。 - 請求項1において、
前記第1のセル群に他のデータを記録させる時に、前記第2のセル群の各セルに、第1の論理値を記録する、破壊読出し型メモリ装置。 - 第1の論理値又は第2の論理値の何れかを記録する複数のセルを備えた第1のセル群及び第2のセル群を有し、各セルからのデータ読出し動作により当該セルに第1の論理値が記録される破壊読出し型メモリ装置において、
前記第1のセル群と前記第2のセル群は独立に駆動可能に構成され、
少なくとも前記第1のセル群の各セルに、予め第1の論理値が記録されており、
前記第1のセル群に他のデータを記録させる時に、前記第2のセル群の各セルに、第1の論理値を記録する、破壊読出し型メモリ装置。 - 第1の論理値又は第2の論理値の何れかを記録する複数のセルを備えた第1のセル群、第2のセル群及び第3のセル群を有し、各セルからのデータ読出し動作により当該セルに第1の論理値が記録される破壊読出し型メモリ装置において、
前記第1のセル群、前記第2のセル群及び前記第3のセル群は独立に駆動可能に構成され、
少なくとも前記第1のセル群の各セルに、予め第1の論理値が記録されており、
前記第2のセル群又は前記第3のセル群からのデータ読出し時に、当該読出したデータを前記第1のセル群の各セルに記録させる、破壊読出し型メモリ装置。 - 請求項4において、
前記第1のセル群に他のデータを記録させる時に、前記第2のセル群又は前記第3のセル群に、第1の論理値を記録する、破壊読出し型メモリ装置。 - 第1の論理値又は第2の論理値の何れかを記録する複数のセルを備えた第1のセル群、第2のセル群及び第3のセル群を有し、各セルからのデータ読出し動作により当該セルに第1の論理値が記録される破壊読出し型メモリ装置において、
前記第1のセル群、前記第2のセル群及び前記第3のセル群は独立に駆動可能に構成され、
少なくとも前記第1のセル群の各セルに、予め第1の論理値が記録されており、
前記第1のセル群に他のデータを記録させる時に、前記第2のセル群又は前記第3のセル群に、第1の論理値を記録する、破壊読出し型メモリ装置。
- 請求項1乃至請求項6の何れか一項において、
前記セル群はクロスポイント型の強誘電体メモリである、破壊読出し型メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310565A JP4332713B2 (ja) | 2003-09-02 | 2003-09-02 | 破壊読出し型メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310565A JP4332713B2 (ja) | 2003-09-02 | 2003-09-02 | 破壊読出し型メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005078532A JP2005078532A (ja) | 2005-03-24 |
JP4332713B2 true JP4332713B2 (ja) | 2009-09-16 |
Family
ID=34412403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310565A Expired - Fee Related JP4332713B2 (ja) | 2003-09-02 | 2003-09-02 | 破壊読出し型メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4332713B2 (ja) |
-
2003
- 2003-09-02 JP JP2003310565A patent/JP4332713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005078532A (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100307894B1 (ko) | 컴퓨터시스템의플래시eeprom주메모리 | |
JP3898152B2 (ja) | 演算機能付き記憶装置および演算記憶方法 | |
TWI470429B (zh) | 記憶體裝置及記憶體存取方法 | |
US7174351B2 (en) | Method for deleting stored digital data from write-once memory device | |
JP3898305B2 (ja) | 半導体記憶装置、半導体記憶装置の制御装置及び制御方法 | |
TW445452B (en) | Semiconductor storage device and data management method therefor | |
TW556227B (en) | Steering gate and bit line segmentation in non-volatile memories | |
US20010038554A1 (en) | Semiconductor memory device and restoration method therefor | |
JPH065823A (ja) | 不揮発性半導体記憶装置及びその使用方法 | |
JP2768618B2 (ja) | 半導体ディスク装置 | |
JPH05198198A (ja) | 半導体記憶装置 | |
US8819332B2 (en) | Nonvolatile storage device performing periodic error correction during successive page copy operations | |
CN110277126A (zh) | 存储器装置和具有存储器装置的存储器系统 | |
JP4214708B2 (ja) | 強誘電体記憶装置及びその駆動方法 | |
US7836263B2 (en) | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus | |
JP2003067244A (ja) | 不揮発性記憶装置及びその制御方法 | |
CN102237136B (zh) | 使用在一存储装置的存储子单元抹除方法 | |
JP4332713B2 (ja) | 破壊読出し型メモリ装置 | |
JPH08221312A (ja) | メモリカード装置 | |
JP5792476B2 (ja) | 半導体記憶装置及びその高電圧制御方法 | |
US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
TWI296807B (en) | Method and system for efficiently reading and programming of dual cell memory elements | |
US6992913B2 (en) | Ferroelectric storage device | |
KR100479170B1 (ko) | 메모리 억세스 제어장치 및 방법 | |
JPH10162588A (ja) | 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |