JP4325655B2 - 化合物半導体基板の製造方法 - Google Patents

化合物半導体基板の製造方法 Download PDF

Info

Publication number
JP4325655B2
JP4325655B2 JP2006259145A JP2006259145A JP4325655B2 JP 4325655 B2 JP4325655 B2 JP 4325655B2 JP 2006259145 A JP2006259145 A JP 2006259145A JP 2006259145 A JP2006259145 A JP 2006259145A JP 4325655 B2 JP4325655 B2 JP 4325655B2
Authority
JP
Japan
Prior art keywords
ingot
slurry
compound semiconductor
semiconductor substrate
slicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006259145A
Other languages
English (en)
Other versions
JP2008073828A (ja
Inventor
雅博 中山
新也 藤原
恭明 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006259145A priority Critical patent/JP4325655B2/ja
Publication of JP2008073828A publication Critical patent/JP2008073828A/ja
Application granted granted Critical
Publication of JP4325655B2 publication Critical patent/JP4325655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、化合物半導体基板の製造方法に関する。
ソーワイヤーを用いてインゴットをスライスする方法には、アッパーカット方式及びダウンカット方式の2つの方法がある。アッパーカット方式では、インゴットの上端にソーワイヤーを押し当てて、インゴットをソーワイヤーに対して相対的に上方に移動させることによって、インゴットをスライスする(例えば、特許文献1〜4参照)。一方、ダウンカット方式では、インゴットの下端にソーワイヤーを押し当てて、インゴットをソーワイヤーに対して相対的に下方に移動させることによって、インゴットをスライスする。インゴットをスライスすると複数のウェハが得られる。
アッパーカット方式では、通常、インゴットとソーワイヤーとが接触するインゴットの切断箇所に向けてインゴットの上方から研磨材を含むスラリーが供給される。
特開2001−102332号公報 特開2002−18831号公報 特開2003−340708号公報 特開2004−17222号公報
しかしながら、上述のアッパーカット方式では、特にインゴットの下端を含む下部をスライスする時に、切断面の加工精度に異常をきたす例が散見される。この原因としては、インゴットの下部をスライスする時にはスライスにより形成される溝が深くなるため、当該溝内にスラリーが入り込み難くなることが考えられる。溝内にスラリーが入り込み難くなると、スラリーがインゴットの切断箇所に十分に供給されないため、インゴットの下部をスライスする際の切断負荷が増大する。その結果、切断面の加工精度が悪化してしまうと考えられる。このような場合、得られるウェハの表面にうねりやソーマークが形成されてしまう。
本発明は、上記事情に鑑みて為されたものであり、主に基板表面のうねりやソーマークを抑制できる化合物半導体基板の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明の化合物半導体基板の製造方法は、ソーワイヤーを用いてインゴットの上端から下端に向けて前記インゴットをスライスすることにより化合物半導体基板を製造する方法であって、前記インゴットをスライスする際に、前記インゴットの上方から前記インゴットに向けて研磨材を含む第1のスラリーを供給すると共に、前記インゴットの側方から研磨材を含む第2のスラリーを供給し、前記インゴットのスライスを進めながら前記第1のスラリーの流量を減少させ、前記インゴットのスライスを進めながら前記第2のスラリーの流量を増加させる。
本発明の化合物半導体基板の製造方法によれば、例えばインゴットの下端を含む下部をスライスする時にも、インゴットの側方から第2のスラリーがインゴットの切断箇所(内側)に十分に供給される。その結果、得られる化合物半導体基板の表面に形成されるうねりやソーマークを抑制できる。
また、前記第2のスラリーを、前記ソーワイヤーにおける前記インゴットの外側に位置する部分に供給することが好ましい。この場合、ソーワイヤーに付着した第2のスラリーがインゴットの切断箇所に十分に供給される。
また、前記ソーワイヤーは、第1のローラと第2のローラとの間に張られており、前記ソーワイヤーにおける前記インゴットの外側に位置する前記部分は、前記第1のローラと前記インゴットとの間、及び、前記第2のローラと前記インゴットとの間の少なくとも一方に位置することが好ましい。
また、前記インゴットのスライスを進めながら前記第1のスラリーの流量を減少させることが好ましい。ここで、第1のスラリーの流量を連続的に減少させてもよいし、段階的に減少させてもよい。
この場合、例えばインゴットの下端を含む下部をスライスする時に、第1のスラリーがインゴットに与える衝撃が小さくなる。このため、得られる化合物半導体基板の欠けの発生率を小さくすることができる。
また、前記インゴットのスライスを進めながら前記第2のスラリーの流量を増加させることが好ましい。ここで、第2のスラリーの流量を連続的に増加させてもよいし、段階的に増加させてもよい。
この場合、例えばインゴットの下端を含む下部をスライスする時に、インゴットの側方から第2のスラリーがインゴットの切断箇所に十分に供給される。
また、前記ソーワイヤーに沿った直線上における前記第2のスラリーの供給位置と前記インゴットとの距離が増加するに従って、前記第2のスラリーの流量を増加させることが好ましい。
この場合、第2のスラリーをインゴットの切断箇所に十分に供給することができると共に、第2のスラリーがインゴットの切断箇所に過剰に供給されることを抑制できる。
本発明によれば、主に基板表面のうねりやソーマークを抑制できる化合物半導体基板の製造方法が提供される。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
図1は、実施形態に係る化合物半導体基板の製造方法に用いられるワイヤーソー装置を模式的に示す図である。図1には、XYZ空間座標系が示されている。Z軸の正方向が鉛直上方である。Z軸の負方向が鉛直下方である。
図1に示されるワイヤーソー装置10は、加工対象物(ワーク)であるインゴットINをスライスするためのソーワイヤーWと、ソーワイヤーWが巻き回されたローラR1〜R3とを備える。ローラR3は、インゴットINの上方に位置する。ソーワイヤーWは、ローラR1〜R3の外周面に形成された溝内に配置される。ソーワイヤーWは単一のワイヤーからなってもよいし、複数のワイヤーからなってもよい。ワイヤーソー装置10は、ローラR3を備えなくてもよいし、ローラR1〜R3に加えて更なるローラを備えてもよい。
インゴットINは、支持台22を介してテーブル20上に載置されている。よって、インゴットINの上端A1はローラR3側に配置され、インゴットINの下端A2は支持台22側に配置される。テーブル20には、インゴットINをZ軸方向に上下動させるための駆動装置が接続されていることが好ましい。インゴットINを上下動させずに、ソーワイヤーWをZ軸方向に上下動させてもよい。
インゴットINの側面には、インゴットINの中心軸Aに沿って延びており所定の結晶方位を示すオリエンテーションフラットが形成されてもよい。オリエンテーションフラットに代えてノッチが形成されていてもよい。インゴットINは、例えばGaAs、InP、六方晶のGaN等の化合物半導体からなることが好ましい。インゴットINは、水晶、シリコン、酸化物結晶からなってもよい。インゴットINの断面形状は、円形であってもよいし、矩形であってもよい。インゴットINの直径は、200mm以下であることが好ましい。
ローラR1〜R3を同一の回転方向に回転させることによって、ソーワイヤーWをその軸方向に走行させることができる。ローラR1〜R3が正回転及び逆回転を交互に繰り返すことによって、ソーワイヤーWは2方向に往復走行する。ローラR1,R2間に張られたソーワイヤーWは、その軸方向に沿った方向D1において両方向に走行する。同様に、ローラR2,R3間に張られたソーワイヤーWは、ソーワイヤーWの軸方向に沿った方向D2において両方向に走行する。同様に、ローラR3,R1間に張られたソーワイヤーWは、ソーワイヤーWの軸方向に沿った方向D3において両方向に走行する。
ワイヤーソー装置10は、Z軸方向におけるインゴットINの上方に位置する上方ノズルN1と、X軸方向においてインゴットINの側方に位置する側方ノズルN2,N3とを備える。上方ノズルN1は、インゴットINに向けて研磨材を含む第1のスラリーS1を噴射する。上方ノズルN1は、1本でもよいし、インゴットINの上面にスラリーS1が均等に噴射されるように複数本でもよい。側方ノズルN2,N3は、ソーワイヤーWにおけるインゴットINの外側に位置する部分Wa,Wbに向けて、研磨材を含む第2のスラリーS2及び第3のスラリーS3をそれぞれ噴射する。スラリーS2,S3は、ソーワイヤーWを介してインゴットINに供給されてもよいし(間接供給方式)、直接インゴットINに供給されてもよい(直接供給方式)。ソーワイヤーWの部分WaはローラR1とインゴットINとの間に位置することが好ましい。ソーワイヤーWの部分WbはローラR2とインゴットINとの間に位置することが好ましい。スラリーS1〜S3は、例えば、研磨材としての遊離砥粒と、ラッピングオイルとを含む。
ソーワイヤーWに沿った直線Ax上におけるスラリーS2の供給位置30と、インゴットINの切断箇所CAの一方の端部32との距離はkである。また、直線Ax上におけるスラリーS3の供給位置34と、インゴットINの切断箇所CAの他方の端部36との距離はmである。k及びmは同一であってもよいし、異なっていてもよい。
側方ノズルN2とローラR1との間には、スラリーS2がローラR1に付着することを防止する役割とソーワイヤーWにスラリーS2を付着させるためのガイドをする役割とを兼ね備えたシャッタ24が配置されていることが好ましい。同様に、側方ノズルN3とローラR2との間には、スラリーS3がローラR2に付着することを防止する役割とソーワイヤーWにスラリーS3を付着させるためのガイドをする役割とを兼ね備えたシャッタ26が配置されていることが好ましい。スラリーS1〜S3は、同じ材料からなってもよいし、互いに異なる材料からなってもよい。
図2は、実施形態に係る化合物半導体基板の製造方法によって製造された化合物半導体基板を模式的に示す斜視図である。図2に示される化合物半導体基板50は、例えば図1に示されるワイヤーソー装置10を用いることによって製造される。化合物半導体基板50のエッジには、オリエンテーションフラット52が形成されている。化合物半導体基板50の表面50a上には、1又は複数の化合物半導体膜を成長させることができる。この化合物半導体膜を加工することによって、半導体デバイスを作製することができる。本実施形態に係る化合物半導体基板の製造方法を用いると、うねりを少なくすることができると共に、基板の割れや欠けを極端に抑制できるので、極薄のウェハの作製が容易になる。化合物半導体基板50の直径をD(mm)、厚みをT(μm)とすると、625≦T/D≦4000であることが好ましい。本実施形態に係る化合物半導体基板の製造方法を用いると、T/Dの値が625という薄いウェハを得ることができる。
次に、実施形態に係る化合物半導体基板の製造方法について説明する。一例として、ワイヤーソー装置10を用いて化合物半導体基板50を製造する方法について説明する。
まず、図1に示されるように、インゴットINを支持台22上に載置する。続いて、ソーワイヤーWを用いてインゴットINの上端A1から下端A2に向けてインゴットINをスライスすることにより化合物半導体基板50を製造する。ローラR1〜R3を時計回り及び反時計回りに交互に回転させることによって、ソーワイヤーWを往復走行させる。その後、テーブル20をZ軸の正方向に移動させることによって、インゴットINをZ軸の正方向に移動させる。インゴットINとソーワイヤーWとが接触すると、インゴットINのスライスが開始される。
インゴットINをスライスする際に、インゴットINの上方からインゴットINに向けてスラリーS1を供給すると共に、インゴットINの側方からスラリーS2,S3をそれぞれ供給する。好ましくは、スラリーS2,S3は、ソーワイヤーWにおけるインゴットINの外側に位置する部分Wa,Wbに供給される。インゴットINのスライスを進めながら、スラリーS1の流量を減少させ、スラリーS2,S3の流量を増加させることが好ましい。
図3は、Z軸方向におけるインゴットの送り量とスラリーの流量との関係の一例を示すグラフである。図3に示されるグラフにおいて、縦軸はスラリーS1,S2の流量を示し、横軸はインゴットINの送り量を示す。グラフ中の破線V1はスラリーS1の流量を示し、実線V2はスラリーS2の流量を示す。なお、スラリーS3の流量はスラリーS2の流量と同じであってもよい。インゴットINの送り量が0の時にスライスは開始される。インゴットINの送り量がnの時にスライスは終了する。図3に示されるように、スラリーS2の流量は、インゴットINの直胴部分(センター)から徐々に増加している。
その後、得られた化合物半導体基板50の表面50aを機械的及び化学的に研磨してもよい。
本実施形態の化合物半導体基板の製造方法によれば、例えばインゴットINの下端A2を含む下部をスライスする時にも、ソーワイヤーWの部分Wa,Wbにそれぞれ付着したスラリーS2,S3が、ソーワイヤーWの走行によってインゴットINの切断箇所CA(内側)に十分に供給される。その結果、切断負荷が低減されるので、得られる化合物半導体基板50の表面50aに形成されるうねりやソーマークを抑制できる。また、得られる化合物半導体基板50の欠けの発生率を小さくすることができる。したがって、化合物半導体基板50の製造歩留まりが向上する。本実施形態の化合物半導体基板の製造方法を用いると、直径をD(mm)、厚みをT(μm)とすると、625≦T/D≦4000となる化合物半導体基板50を製造することが可能になる。
また、ソーワイヤーWの部分WaがローラR1とインゴットINとの間に位置すると、ローラR1に付着するスラリーS2が少なくなるので、スラリーS2をインゴットINの切断箇所CAに効率的に供給することができる。同様に、ソーワイヤーWの部分WbがローラR2とインゴットINとの間に位置すると、ローラR2に付着するスラリーS3が少なくなるので、スラリーS3をインゴットINの切断箇所CAに効率的に供給することができる。
また、インゴットINのスライスを進めながらスラリーS1の流量を減少させることが好ましい。インゴットINの下端A2を含む下部をスライスする際にスラリーS1の流量を減少させることが特に好ましい。ここで、スラリーS1の流量を連続的に減少させてもよいし、段階的に減少させてもよい。この場合、例えばインゴットINの下端A2を含む下部をスライスする時に、スラリーS1がインゴットINの下部に与える衝撃が小さくなる。このため、得られる化合物半導体基板50の切り終わり部分の欠けの発生率を小さくすることができる。また、化合物半導体基板50の切り始め部分の厚みのバラツキを低減することができる。
また、インゴットINのスライスを進めながらスラリーS2,S3の流量を増加させることが好ましい。インゴットINの下端A2を含む下部をスライスする際にスラリーS2,S3の流量を増加させることが特に好ましい。ここで、スラリーS2,S3の流量を連続的に増加させてもよいし、段階的に増加させてもよい。この場合、例えばインゴットINの下端A2を含む下部をスライスする時に、ソーワイヤーWを介してスラリーS2,S3がインゴットINの切断箇所CAに十分に供給される。このため、得られる化合物半導体基板50の表面50aに形成されるうねりやソーマークを小さくすると共に、化合物半導体基板50のエッジの欠けの発生率を小さくすることができる。
また、ソーワイヤーWに沿った直線Ax上におけるスラリーS2の供給位置30とインゴットINの切断箇所CAの端部32との距離kが増加するに従って、スラリーS2の流量を増加させることが好ましい。この場合、スラリーS2をインゴットINの切断箇所CAに十分に供給することができると共に、スラリーS2がインゴットINの切断箇所CAに過剰に供給されることを抑制できる。同様に、ソーワイヤーWに沿った直線Ax上におけるスラリーS3の供給位置34とインゴットINの切断箇所CAの端部36との距離mが増加するに従って、スラリーS3の流量を増加させることが好ましい。この場合、スラリーS3をインゴットINの切断箇所CAに十分に供給することができると共に、スラリーS3がインゴットINの切断箇所CAに過剰に供給されることを抑制できる。
スラリーS2,S3の粘度は、スラリーS1の粘度よりも大きいことが好ましい。スラリーS2,S3をソーワイヤーWに付着させる場合には、ソーワイヤーWへの付着性を向上させるためにスラリーS2,S3は相応の粘度を有することが好ましい。これにより、得られる化合物半導体基板50の表面50aに形成されるうねりやソーマークを小さくすると共に、化合物半導体基板50のエッジの欠けの発生率を小さくすることができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
GaAs単結晶からなるインゴットをスライスすることによって、GaAs単結晶基板を作製した。インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量(スラリーS1の流量)を35L/min、側方ノズルスラリー流量(スラリーS2,S3の流量)を15L/minとした。なお、Lはリットルを表す。
(実施例2)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を30L/min、側方ノズルスラリー流量を17L/minとしたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(実施例3)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を15L/min、側方ノズルスラリー流量を20L/minとしたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(実施例4)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を15L/min、側方ノズルスラリー流量を15L/minとしたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(比較例1)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を35L/minとして、側方ノズルスラリーを用いなかったこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(比較例2)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を30L/minとしたこと以外は比較例1と同様にしてGaAs単結晶基板を作製した。
(比較例3)
インゴットをスライスする際に、スライスの開始から終了まで、上方ノズルスラリー流量を15L/minとしたこと以外は比較例1と同様にしてGaAs単結晶基板を作製した。
(評価及び結果)
実施例1〜4及び比較例1〜3について、得られたGaAs単結晶基板の厚みのバラツキσ(μm)と、GaAs単結晶基板の表面に形成されたうねり又は反り(μm)と、GaAs単結晶基板の欠け発生率(%)とを算出した。結果を図4にまとめて示す。図4は、実施例1〜4及び比較例1〜3についての評価結果をまとめて示す図表である。
(実施例5)
インゴットをスライスする際に、スライスの開始から終了まで側方ノズルスラリー流量を17L/minとして、上方ノズルスラリー流量を図5に示されるように変化させたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
図1及び図5に示される各切断点P〜Pにおける距離kの値は以下の通りである。切断点P〜Pは、Z軸の負方向に順に配列されている。
切断点P:k=42.1mm
切断点P:k=26.8mm
切断点P:k=19.3mm
切断点P:k=15.9mm
切断点P:k=15.9mm
切断点P:k=19.3mm
切断点P:k=26.8mm
切断点P:k=42.1mm
(実施例6)
インゴットをスライスする際に、上方ノズルスラリー流量を図5に示されるように変化させたこと以外は実施例5と同様にしてGaAs単結晶基板を作製した。
(実施例7)
インゴットをスライスする際に、上方ノズルスラリー流量を図5に示されるように変化させたこと以外は実施例5と同様にしてGaAs単結晶基板を作製した。
(実施例8)
インゴットをスライスする際に、上方ノズルスラリー流量を図5に示されるように変化させたこと以外は実施例5と同様にしてGaAs単結晶基板を作製した。
(評価及び結果)
実施例5〜8について、得られたGaAs単結晶基板の厚みのバラツキσ(μm)と、GaAs単結晶基板の表面に形成されたうねり又は反り(μm)と、GaAs単結晶基板の欠け発生率(%)とを算出した。結果を図5にまとめて示す。図5は、実施例5〜8についての評価結果をまとめて示す図表である。
(実施例9)
インゴットをスライスする際に、スライスの開始から終了まで上方ノズルスラリー流量を30L/minとして、側方ノズルスラリー流量を図6に示されるように変化させたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(実施例10)
インゴットをスライスする際に、スライスの開始から終了まで上方ノズルスラリー流量を17L/minとして、側方ノズルスラリー流量を図6に示されるように変化させたこと以外は実施例1と同様にしてGaAs単結晶基板を作製した。
(評価及び結果)
実施例9及び10について、得られたGaAs単結晶基板の厚みのバラツキσ(μm)と、GaAs単結晶基板の表面に形成されたうねり又は反り(μm)と、GaAs単結晶基板の欠け発生率(%)とを算出した。結果を図6にまとめて示す。図6は、実施例9及び10についての評価結果をまとめて示す図表である。
実施形態に係る化合物半導体基板の製造方法に用いられるワイヤーソー装置を模式的に示す図である。 実施形態に係る化合物半導体基板の製造方法によって製造された化合物半導体基板を模式的に示す斜視図である。 Z軸方向におけるインゴットの送り量とスラリーの流量との関係の一例を示すグラフである。 実施例1〜4及び比較例1〜3についての評価結果をまとめて示す図表である。 実施例5〜8についての評価結果をまとめて示す図表である。 実施例9及び10についての評価結果をまとめて示す図表である。
符号の説明
30…第2のスラリーの供給位置、50…化合物半導体基板、A1…インゴットの上端、A2…インゴットの下端、Ax…ソーワイヤーに沿った直線、IN…インゴット、R1…第1のローラ、R2…第2のローラ、S1…第1のスラリー、S2…第2のスラリー、W…ソーワイヤー、Wa…ソーワイヤーにおけるインゴットの外側に位置する部分。

Claims (4)

  1. ソーワイヤーを用いてインゴットの上端から下端に向けて前記インゴットをスライスすることにより化合物半導体基板を製造する方法であって、
    前記インゴットをスライスする際に、前記インゴットの上方から前記インゴットに向けて研磨材を含む第1のスラリーを供給すると共に、前記インゴットの側方から研磨材を含む第2のスラリーを供給し、
    前記インゴットのスライスを進めながら前記第1のスラリーの流量を減少させ、
    前記インゴットのスライスを進めながら前記第2のスラリーの流量を増加させる、化合物半導体基板の製造方法。
  2. 前記第2のスラリーを、前記ソーワイヤーにおける前記インゴットの外側に位置する部分に供給する、請求項1に記載の化合物半導体基板の製造方法。
  3. 前記ソーワイヤーは、第1のローラと第2のローラとの間に張られており、
    前記ソーワイヤーにおける前記インゴットの外側に位置する前記部分は、前記第1のローラと前記インゴットとの間、及び、前記第2のローラと前記インゴットとの間の少なくとも一方に位置する、請求項2に記載の化合物半導体基板の製造方法。
  4. 前記ソーワイヤーに沿った直線上における前記第2のスラリーの供給位置と前記インゴットとの距離が増加するに従って、前記第2のスラリーの流量を増加させる、請求項1〜3のいずれか一項に記載の化合物半導体基板の製造方法。
JP2006259145A 2006-09-25 2006-09-25 化合物半導体基板の製造方法 Expired - Fee Related JP4325655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006259145A JP4325655B2 (ja) 2006-09-25 2006-09-25 化合物半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006259145A JP4325655B2 (ja) 2006-09-25 2006-09-25 化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008073828A JP2008073828A (ja) 2008-04-03
JP4325655B2 true JP4325655B2 (ja) 2009-09-02

Family

ID=39346408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006259145A Expired - Fee Related JP4325655B2 (ja) 2006-09-25 2006-09-25 化合物半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4325655B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151851B2 (ja) * 2008-09-19 2013-02-27 信越半導体株式会社 バンドソー切断装置及びインゴットの切断方法
JP2014147978A (ja) * 2011-05-31 2014-08-21 Sintokogio Ltd 柱状部材の加工装置

Also Published As

Publication number Publication date
JP2008073828A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
TWI457188B (zh) 利用線鋸切削工件的方法
JP5135623B2 (ja) 半導体インゴットの切断方法
JP2006190909A (ja) Iii族窒化物基板の製造方法
CN106030764B (zh) 硅晶片的制造方法和硅晶片
JP6701417B1 (ja) リン化インジウム基板、及びリン化インジウム基板の製造方法
KR20160048787A (ko) 잉곳의 절단방법 및 와이어 쏘
JP2010074056A (ja) 半導体ウェーハおよびその製造方法
JP2010194706A (ja) 基板の製造方法
JP4325655B2 (ja) 化合物半導体基板の製造方法
JP5003696B2 (ja) Iii族窒化物基板及びその製造方法
JP2013094872A (ja) 被加工物の切断方法
JP2007276048A (ja) ワイヤによるワークの切断方法
JP6080753B2 (ja) ワイヤソーの運転再開方法
JP2004074792A (ja) シリコンからなる半導体ウェーハ、その製造方法、および半導体ウェーハを製造するためのワイヤーソーのためのワイヤー案内ロール
JP6705399B2 (ja) ウェーハの製造方法
KR102644660B1 (ko) 와이어소 장치의 제조방법 및 와이어소 장치
JP2022066689A (ja) 炭化珪素単結晶インゴットの切断方法
JP2006205661A (ja) 基板製造方法
JP2005014157A (ja) マルチワイヤソー
KR101897082B1 (ko) 잉곳 절단 장치 및 잉곳 절단 방법
JP2008188721A (ja) 基板の製造方法及びワイヤソー装置
JP2001334452A (ja) 円柱状ワークの切断方法
JP2006159360A (ja) 基板製造方法及び半導体基板
JPWO2018203448A1 (ja) ワークの切断方法及び接合部材
JP4899088B2 (ja) 半導体インゴットの切断方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Effective date: 20081224

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090519

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090601

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees