JP4323144B2 - 不揮発性半導体メモリのデータ書換方法 - Google Patents
不揮発性半導体メモリのデータ書換方法 Download PDFInfo
- Publication number
- JP4323144B2 JP4323144B2 JP2002230403A JP2002230403A JP4323144B2 JP 4323144 B2 JP4323144 B2 JP 4323144B2 JP 2002230403 A JP2002230403 A JP 2002230403A JP 2002230403 A JP2002230403 A JP 2002230403A JP 4323144 B2 JP4323144 B2 JP 4323144B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- temperature
- rewrite
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は、EEPROMやフラッシュメモリ等の不揮発性半導体メモリに関するものである。
【0002】
【従来の技術】
EEPROM等の不揮発性半導体メモリでは、一般に電気的に絶縁されたフローティングゲートに電子を注入・放出させることにより、このゲート下部の状態を制御して閾値電圧を変化させ、書込・消去状態を実現する。フローティングゲートの外部との電子のやりとりは所謂トンネル膜というおおよそ10nm以下の薄い絶縁層薄膜を介してFN電子注入等により行う。よって、絶縁層内部または界面部で電子が通過する部分にダメージが累積し、書換回数が増えるにしたがい書換能力が低下し、ついには絶縁膜破壊に至る。この状況は環境温度が高くなるほど加速されることが知られており、近年のデバイス使用温度仕様の上昇への要求に対し相反する状況となっている。
【0003】
寿命劣化を完全に防止することは不可能であるが、実用上必要な書換回数を得るために、
1.酸化膜質そのものの改善(工程内熱履歴最適化、窒化膜導入等)、
2.酸化膜端部等のウィークポイントの改善、
3.電子注入経路の分散・電界緩和構造導入、
等のプロセス・構造上の種々な改善が図られている。
【0004】
しかし、このような改善は条件出しおよび実装が難しく、コストアップの原因となったりデバイス構成上の制約要因となったりする。
他方、書換プログラム側からの工夫として、ストレスにより書換能力が低下したセルにおいて書換電圧を上げたり書換パルスを加算することによって不足分を補填することも提案されている(特開2000−48580号公報等)。しかし、劣化に従い書換電圧や時間が増えるためダメージもより累積し、したがって破壊までの寿命マージンを非常に大きくとらなければ利用できないという問題点がある。
【0005】
また、EEPROMにおいては、たとえば図12に示すように、低温になればなるほど書換後の閾値電圧幅ΔVtが小さくなる特性をもつ。この理由を以下説明する。消去時にコントロールゲートに印加される書換電圧Voは、実際にはワード線を選択するために配されたトランジスタ、いわゆる選択用トランジスタのソース側から供給されるため、ワード線の電圧Vppに対して選択用トランジスタの閾値電圧分だけ下がった電圧値となる。このとき選択用トランジスタには見かけ上Vpp分の基板バイアスが印加されているのと同等の状態であるために、閾値電圧は基板バイアス効果分大きくなる。基板バイアス効果は温度依存性を持ち、この効果によって低温ほど閾値は大きくなるために、図12に示すように、低温になればなるほど書換後の閾値電圧幅ΔVtが小さくなる特性をもつ。
【0006】
さらに、低温時に書換えられた状態を保持したまま環境温度が上昇すると、閾値電圧低下およびメモリの電流能力が低下するため、高温時に書換えられた場合にデータ消失する等歩留まり上の問題が懸念される。よって、低温になればなるほどメモリの書換能力は更に必要となる。低温まで確実な書換動作を保障するためには、書換寿命を多少制限しても書換は強い状態にしなければならない。
【0007】
以上整理すると、書換電圧そのものは低温側では高い方に、高温側では低い方にズラすことが望ましいことが結論される。しかし、書換電圧値には温度以外にプロセスバラツキも含まれるため、書換電圧のみを制御しても書換能力と寿命に整合性を持たせることは困難である。書換能力はメモリの動作保障上必要であるので、書換寿命を犠牲にせざるを得ない。
【0008】
特開昭61−239497号公報、特開昭61−239498号公報ではパルスの立上り形状を規定して書換寿命の延命化を図る方法が提案されている。しかし、立上り電圧を増やすと書換パルスのフラットな部分が減少するため、低温度で(バラツキにより)書換電圧が下がった場合には書換能力が不足してしまう問題点がある。
【0009】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、書換の際に温度の影響を受けにくくすることにある。
【0010】
【課題を解決するための手段】
本発明者らは、
(1)環境温度によりメモリの書換性能と書換寿命が左右されること
(2)パルス印加時間・立上り時間に対して書換寿命が左右されること
に着目し、この両者をうまく組み合わせることで上記課題を解決できないか考察した。
【0011】
具体的には、環境温度に応じて書換パルス形状を制御するという手法を導入し、書換寿命の改善と同時に低温における書換能力を改善することを考えた。
ところで、パルス形状のパラメータとしては、図5に示すように、
To:パルス印加時間(パルス幅)、
Tr:パルス立上り時間、
Tf:パルス立下り時間、
Vo:パルス電圧、
が考えられる。
【0012】
このうち、パルス印加時間(パルス幅)To、パルス立上り時間Tr、パルス立下り時間Tfを組み合わせて制御する。
また、パルス印加時間(パルス幅)To、パルス立上り時間Tr、パルス立下り時間Tfを最適に制御することにより、本来その効果が僅かであるパルス電圧Voの寄与度を拡大することで、パルス電圧Voの温度依存性を利用して更なる改善効果を得る。
【0013】
つまり、請求項1に記載のように、データ書込と消去のうちの少なくともいずれかを行う際に印加する電圧パルスの形状として、温度が上昇する方向ではパルス幅を短く、かつ立上り時間及び立下り時間を長くするとともに、パルス電圧を温度が高くなるほど低くする。
【0014】
これにより、書換寿命と書換能力を両立させ、書換の際に温度の影響を受けにくくすることができる。
【0015】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
本実施形態においてはEEPROMに具体化している。図1には、EEPROMにおけるメモリセル部の縦断面図を示す。メモリセルは、フローティングゲートを有するメモリセルトランジスタと、選択トランジスタで構成されている。
【0016】
半導体基板としてのP型単結晶シリコン基板1において、P型シリコン層1aの上にはPウェル層1bが形成されている。Pウェル層1bの表層部にはN+ 型ソース領域2とN+型領域3とN+ 型ドレイン領域4とが離間して形成されている。N+型領域3はメモリセルトランジスタ部と選択トランジスタ部にわたり延設され、メモリセルトランジスタ部においてドレイン領域となるとともに選択トランジスタ部においてソース領域となる。
【0017】
一方、メモリセルトランジスタ部において、単結晶シリコン基板1の上には、ゲート酸化膜5を介してフローティングゲート電極(浮遊ゲート電極)7が配置されている。このゲート酸化膜5は、ドレイン領域上で局所的に薄くなっており、これにより、トンネル絶縁膜(トンネル酸化膜)6を介してフローティングゲート電極7が配置されていることになる。フローティングゲート電極7の上にはゲート層間絶縁膜としてのシリコン酸化膜8を介してコントロールゲート電極(制御ゲート電極)9が配置されている。
【0018】
また、選択トランジスタ部において、ドレイン領域4とソース領域3の間において基板1の上にはシリコン酸化膜(ゲート酸化膜)10を介して選択ゲート電極11が形成されている。そして、選択トランジスタのドレインがビット線BLに、また、ゲートがワード線WLにつながる。
【0019】
図2には、セルアレイおよびその周辺回路を示す。
図2において、メモリセル100が縦横に多数設けられ、セルアレイを構成している。各セルのワード線WL0,WL1,WL2,…はローデコーダ15と接続されている。また、各セルのビット線BL0,BL1,…はカラムデコーダ16と接続されている。書込回路17は、ローデコーダ15およびカラムデコーダ16を介してワード線WL0,WL1,WL2,…およびビット線BL0,BL1,…に所定の電圧を印加してデータの書換動作を行う。
【0020】
データの消去の際には、図3に示すように、選択トランジスタでの選択ゲート電極11に高電圧Vppを印加するとともにドレイン領域4をグランド電位にし、また、メモリセルトランジスタでのコントロールゲート電極9に高電圧Vppを印加する。すると、選択トランジスタがオンになり、メモリセルトランジスタでのフローティングゲート〜ドレイン間のトンネル酸化膜6を通して電子がドレインからフローティングゲートに注入される。これにより、メモリセルトランジスタの閾値電圧が高くなる。
【0021】
また、データの書き込みの際には、図4に示すように、メモリセルトランジスタでのコントロールゲート電極9をグランド電位にするとともに、選択トランジスタでの選択ゲート電極11とドレイン領域4に高電圧Vppを印加する。すると、選択トランジスタがオンになり、メモリセルトランジスタのドレインに高電圧が印加され、フローティングゲート電極7からドレインに電子が引き抜かれる。これにより、メモリセルトランジスタの閾値電圧が低くなる。
【0022】
読み出しは次のように行われる。メモリセルトランジスタのコントロールゲート電極9を高電圧にするとともに、選択トランジスタのゲート(ワード線)とドレイン(ビット線)を高電圧にする。この時に、ビット線の電流の有無を図2のセンスアンプ18により判定する。そして、ビット線に電流が流れると「1」、流れなければ「0」となる。
【0023】
ここで、本実施形態では、データ書込と消去のうちの少なくともいずれかを行う際に印加する電圧パルス(図5)の形状として、温度により図6に示すようにその波形を変えている。つまり、図5において、パルス幅(オン時間)Toと立上り時間Trと立下り時間Tfのうちの少なくとも1つを変更するようにしている。また、これに加えて、電圧パルスにおけるパルス電圧Voも温度に応じて変更するようにしている。
【0024】
そのために、図2に示すように、雰囲気温度を検出してその検出信号を書込回路17に送るようにしている。そして、書込回路17において、例えば図4での消去の際の選択トランジスタのN+ドレイン領域4(メモリセルトランジスタのN+ドレイン領域3)に印加する電圧パルスの波形を温度により変えるようにしている。
【0025】
電圧パルス波形の温度に応じた変更に関して、詳しくは、次の(i)〜(iii)のようにする。
(i)図6のごとく、低温側においては、パルス幅Toを長く、立上り時間Trを短くする。また、立下り時間Tfをほぼゼロとする。
(ii)高温側においては、パルス幅Toを短く、立上り及び立下り時間Tr,Tfを長くする。
【0026】
即ち、立上り時間Trについては温度が上昇する方向では長くし、立下り時間Tfについても温度が上昇する方向では長くし、パルス幅(オン時間)Toについては温度が上昇する方向では短くするようにしている。
(iii)パルス電圧Voは温度が高くなるほど低くする。
【0027】
以下、このようなパルス波形とすることの理由について説明する。
図7には、書込・消去パルス時間(パルス幅)Toと書換寿命の関係を示す。この図7から、高温では書換寿命(書換可能回数)はパルス印加時間Toを短縮することで改善することができることが分かる。
【0028】
図8には、立上り時間Trと書換寿命の関係を示す。この図8から、立上り時間Trを長くすることにより書換寿命を改善することができることが分かる。また、同じ書換回数を実現するためには、高温になる程、立上り時間Trを長くする必要があることが分かる。
【0029】
図9には、書換パルス電圧Voと書換寿命の関係を示す。この図9から、書換パルス電圧Voを下げると書換寿命を延ばすことができることが分かる。
一方、低温では書換によるダメージは極端に小さくなるため、高温時ほどパルス印加時間(パルス幅)Toの短縮や立上り時間Trの拡大は不要である。むしろ、書換能力確保のためにパルス波形のフラットな部分(パルス幅To)を拡大するのが望ましい。
【0030】
なお、立下り時間Tfは立上り時間Trほど書換寿命への影響はないが、パルス波形のフラットな部分(パルス幅To)を更に短縮するために有用である。
これらのことを考慮して、図6に示すように、低温では、パルス印加時間(パルス幅To)を長くし、また、パルス立上り時間Trは書換寿命に影響が出ない程度に小さく抑える。また、立下り時間Tfは極力ゼロに近い値にすることで、波形としてのフラットな部分(パルス幅To)を大きくとることができるようになる。
【0031】
逆に、高温側では、パルス印加時間(パルス幅)Toの短縮化を図ることとし、書換に支障の出ないレベルにまでパルスのフラットな部分(パルス幅To)を短くするとともに、特に、立上り時間Trを長く確保し、書換寿命を改善させる。立上り時間Trの延長に限界がある場合は、立下り時間Tfを増やすことでパルスのフラットな時間(パルス幅)Toを短縮する。
【0032】
ただし、パルスのフラットな部分(パルス幅To)はバラツキ等最悪ケースにおいても書換特性に問題ない状態までは確保しなければならないことは無論のことである。
【0033】
さらに、パルス波形を温度によって変更する際に、パルス電圧Voを低温になるほど高く設定することで、たとえプロセスバラツキがあっても書換能力に対する効果が顕著にあらわれる。なぜなら、実効的な電圧差がわずかであっても、時間積分値としての電子通過量の差異が拡大されるためである。このようにして、パルス時間(パルス幅)Toの温度依存性を前提にしてパルス電圧Voもパラメータとして利用することができる。
【0034】
以上のごとく、データ書込と消去のうちの少なくともいずれかを行う際に印加する電圧パルスの形状として、温度に応じて、パルス幅Toと立上り時間Trと立下り時間Tfのうちの少なくとも1つを変更するようにし、特に、書換能力の不足する低温においては、パルス幅Toを長く、立上り時間Trを短く、立下り時間Tfをほぼゼロとし、さらに、書換寿命の劣化しやすい高温においては、パルス幅Toを短く、立上り及び立下り時間Tr,Tfを長くする。これにより、書換可能回数(書換寿命)および書換の歩留まりを両立させ、書換の際に温度の影響を受けにくくすることができる。
【0035】
また、パルス電圧値についてもこれに連動させ、電圧パルスにおけるパルス電圧Voを、温度に応じて変更することとし、特に、パルス電圧Voを温度が高くなるほど低くする。つまり、低温で高く、高温で低く制御することにより、本来効果の小さいパルス電圧による改善効果も引き出すことができる。
【0036】
このように、通常、パルス波形の温度特性は温度に対し一定とするのがよいと考えられているが、本実施形態では、むしろ積極的に温度依存性をもたせることにより、コストアップすることなくメモリのパフォーマンスを改善することができる。
【0037】
なお、書換方式によっては書込・消去でそれぞれ酸化膜へのダメージの度合いが異なる可能性がある。そこで、書込・消去それぞれにおけるパルス形状パラメータを最適化し、書換能力と書換寿命のバランスを更にとるようにしてもよい。
【0038】
たとえば、消去時は図10のようにし、書込時は図11のようにする。つまり、図10においては高温で消去動作による酸化膜へのダメージが懸念される場合であり、高温でパルス時間(パルス幅)Toeをより短くし、立上り時間Treをより延ばしている。図11においては低温で書込能力が必要な場合であり、パルス電圧Vowやパルス時間Towが書込側に有利になるようにしている。このように、メモリデバイスの特性に合わせ最適化することで、寿命と書換能力のバランスをうまくとることが可能となる。これらの条件は、あらかじめ書換パルス波形・温度と書換特性・寿命の関係を調査しておくことにより、容易に決定することができる。
【0039】
なお、本実施形態ではEEPROMの例を示したが、書換動作によりメモリ構造へのダメージが累積しかつ書換能力および書換寿命が温度に相関する性質があればすべてのメモリにおいて成立する。例えば、フラッシュメモリやEPROM等の半導体メモリにおいても、書換能力低下およびダメージ蓄積の機構が温度に対し反対の傾向にありさえすれば、同様に適用することができる。
【図面の簡単な説明】
【図1】 実施の形態におけるEEPROMの縦断面図。
【図2】 セルアレイおよび周辺回路の電気的構成を示す図。
【図3】 消去動作を説明するためのメモリの断面図。
【図4】 書込動作を説明するためのメモリの断面図。
【図5】 パルス波形を示す図。
【図6】 To,Tr,Tf,Voの環境温度による変化を示す図。
【図7】 書込・消去パルス時間に対する書換寿命を示す図。
【図8】 立上り時間に対する書換寿命を示す図。
【図9】 書換パルス電圧に対する書換寿命を示す図。
【図10】 To,Tr,Tf,Voの環境温度による変化を示す図。
【図11】 To,Tr,Tf,Voの環境温度による変化を示す図。
【図12】 書込・消去時間に対する閾値電圧を示す図。
【符号の説明】
1…P型単結晶シリコン基板、2…ソース領域、3…N+型領域、4…ドレイン領域、5…シリコン酸化膜、6…トンネル絶縁膜、7…フローティングゲート電極、8…ゲート層間絶縁膜(シリコン酸化膜)、9…コントロールゲート電極、10…シリコン酸化膜、11…選択ゲート電極。
Claims (1)
- 半導体基板(1)の表層部にソース領域(2)およびドレイン領域(3)が離間して形成され、半導体基板(1)の上にトンネル絶縁膜(6)を介してフローティングゲート電極(7)が配置されるとともに、フローティングゲート電極(7)の上にゲート層間絶縁膜(8)を介してコントロールゲート電極(9)が配置された不揮発性半導体メモリにおいて、
データ書込と消去のうちの少なくともいずれかを行う際に印加する電圧パルスの形状として、温度が上昇する方向ではパルス幅(To)を短く、かつ立上り時間(Tr)及び立下り時間(Tf)を長くするとともに、パルス電圧(Vo)を温度が高くなるほど低くするようにしたことを特徴とする不揮発性半導体メモリのデータ書換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002230403A JP4323144B2 (ja) | 2002-08-07 | 2002-08-07 | 不揮発性半導体メモリのデータ書換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002230403A JP4323144B2 (ja) | 2002-08-07 | 2002-08-07 | 不揮発性半導体メモリのデータ書換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004071077A JP2004071077A (ja) | 2004-03-04 |
JP4323144B2 true JP4323144B2 (ja) | 2009-09-02 |
Family
ID=32016491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002230403A Expired - Fee Related JP4323144B2 (ja) | 2002-08-07 | 2002-08-07 | 不揮発性半導体メモリのデータ書換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4323144B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165397A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101702356B1 (ko) | 2010-08-09 | 2017-02-03 | 삼성전자주식회사 | 전하 트랩형 플래시 메모리 장치 및 그것의 소거 방법 |
JP5838078B2 (ja) * | 2010-12-21 | 2015-12-24 | セイコーインスツル株式会社 | 半導体不揮発性メモリ装置 |
JP6298307B2 (ja) * | 2014-02-03 | 2018-03-20 | エイブリック株式会社 | 半導体メモリ装置およびその製造方法 |
JP6506095B2 (ja) | 2015-05-07 | 2019-04-24 | エイブリック株式会社 | 半導体メモリ装置 |
JP2018163967A (ja) | 2017-03-24 | 2018-10-18 | エイブリック株式会社 | 半導体装置とその製造方法 |
-
2002
- 2002-08-07 JP JP2002230403A patent/JP4323144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004071077A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773429B2 (en) | Non-volatile memory device and driving method thereof | |
KR100935948B1 (ko) | 알고리즘 다이내믹 기준 프로그래밍 | |
KR100253851B1 (ko) | 반도체 메모리 장치 | |
KR100928736B1 (ko) | 더미 워드 라인들을 갖는 플래시 메모리 어레이에 대한소거 전압 분포를 개선하는 방법 | |
JP5325913B2 (ja) | 不揮発性フラッシュメモリ | |
KR20050003365A (ko) | 두 개의 상보적으로 프로그래밍된 듀얼 비트 기준 셀의전압 평균화에 기초한 기준 전압 생성 시스템 및 방법 | |
KR100307687B1 (ko) | 플래시eeprom에서조밀화및자기제어소거를달성하기위한바이어싱회로및방법 | |
CN111344791B (zh) | 用于在非易失性存储器中存储多位数据的系统和方法 | |
US6452840B1 (en) | Feedback method to optimize electric field during channel erase of flash memory devices | |
JPH0750398A (ja) | 不揮発性フラッシュeepromメモリ・アレイのバイアス方法 | |
KR100299989B1 (ko) | 불휘발성반도체기억장치 | |
US5530669A (en) | Non-volatile semiconductor memory device and method for recovering write characteristics | |
JP2008508662A (ja) | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 | |
JP4049641B2 (ja) | 不揮発性半導体記憶装置 | |
JP4323144B2 (ja) | 不揮発性半導体メモリのデータ書換方法 | |
US20130080718A1 (en) | Semiconductor memory device and method of operating the same | |
US6272046B1 (en) | Individual source line to decrease column leakage | |
US6847548B2 (en) | Memory with multiple state cells and sensing method | |
JP2005197737A (ja) | 不揮発性メモリー素子 | |
US5408430A (en) | Method for operating nonvolatile memory semiconductor devices memories | |
US6147907A (en) | Biasing scheme to reduce stress on non-selected cells during read | |
JP4299825B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2815077B2 (ja) | 半導体不揮発性記憶装置の使用方法 | |
KR0170710B1 (ko) | 불휘발성 반도체 메모리 장치 | |
KR100585038B1 (ko) | 비 휘발성 메모리 셀을 구비한 반도체 장치의구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |