JP4322428B2 - 増幅器回路 - Google Patents
増幅器回路 Download PDFInfo
- Publication number
- JP4322428B2 JP4322428B2 JP2000594194A JP2000594194A JP4322428B2 JP 4322428 B2 JP4322428 B2 JP 4322428B2 JP 2000594194 A JP2000594194 A JP 2000594194A JP 2000594194 A JP2000594194 A JP 2000594194A JP 4322428 B2 JP4322428 B2 JP 4322428B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- circuit
- filter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Networks Using Active Elements (AREA)
Description
本発明は、電気信号を増幅する増幅器回路に関し、この増幅器回路は、動作の間、第1と第2の供給電圧値の間で振幅が変化するブロック波信号を生成する制御可能なスイッチング手段と、出力信号を生成するためにブロック波信号を濾波し、自己インダクタンスおよびキャパシタンスを備えるフィルタ手段と、フィルタキャパシタンスを介した電流に比例するフィルタキャパシタンス電流を提供する手段と、増幅されるべき入力信号に応答してスイッチング手段を駆動することによって、ブロック波信号のパルス幅変調を行う変調手段と、入力信号から導出された基準値および出力信号に比例する出力信号値から補正信号を提供して変調手段を制御する補正手段とを備える。
【0002】
この種類の増幅器回路は、米国特許第5,606,289号に開示され、実際にはいわゆるD級増幅器として知られている。D級増幅器回路においては、増幅されるべき入力信号の最高周波数よりもはるかに高い周波数を有するブロック波信号が生成される。この信号のパルス幅比は、ブロック波信号の平均値が入力信号に比例するように変調される。低域フィルタまたは共振器回路にブロック波信号を加え、カットオフ周波数を、最高信号周波数とブロック波信号の周波数との間に置くことにより、スイッチング周波数またはブロック波周波数、およびブロック波信号の高域周波数が除去された出力信号が生成される。出力信号はブロック波信号の平均値を表し、その結果、変調器、補正信号、供給源およびスイッチング手段の電気的な特性によって決定された増幅係数によって増幅されている入力信号の平均値をも表す。通常、MOSFET(金属酸化物半導体電界効果トランジスタ)などのスイッチングトランジスタがスイッチング手段として使用される。
【0003】
例えばA級およびAB級の増幅器などの線形増幅器は、増幅器段が本質的に制御可能な直列抵抗器として動作し、増幅器が最大負荷まで駆動されていないときに出力段で高い熱放散が発生するため、非常に低いエネルギ効率を有する。他方、本発明による増幅器回路など切り換えられた出力段を備える増幅器回路は、スイッチング手段がオフのときには出力段を介した電流はゼロであり、スイッチング手段がオンのときには出力段全体で電圧は実質的にゼロであるため、低い程度の熱放散しか示さない。スイッチング増幅器またはD級増幅器は、実際に90%以上の非常に高いエネルギ効率を有する。
【0004】
実際には、スイッチング増幅器内には多くの望ましくない効果が発生し、これは理想的な出力信号を干渉する原因となる。干渉は内部的なエラーおよび外部的なエラーに分けることが可能である。
【0005】
増幅器の出力インピーダンスは主に、ブロック波信号を濾波して取り除くフィルタ手段によって決定される。このインピーダンスは周波数に依存しており、現実的な理由で、周波数帯域の終端の公称負荷抵抗にほぼ等しい。したがって、外部的な原因による出力信号内の干渉は、負荷に供給される信号内ではほとんど抑制できない。さらに、負荷インピーダンスに依存した周波数移動が発生する。
【0006】
更に、例えばスイッチングトランジスタは限定された応答時間を有し、これは主に寄生キャパシタンスから生じる。2つのスイッチングトランジスタが直列に配置されブロック波信号がトランジスタの接続点において生成される、いわゆる半ブリッジ回路内に接続されたトランジスタは、正の供給端子から負の供給端子へ電流パスが形成されるので、同時に「オン」になってはならない。このような短絡の間に発生する電流は疑いもなく、スイッチングトランジスタを破損する原因となる。この理由のために、いわゆる「デッドタイム」がトランジスタの切換えの間維持され、トランジスタのうち少なくとも1つが「オフ」になるようにする。特に小さい振幅では、このデッドタイムは負荷された増幅器回路の信号転送において強力な非線形性の原因となる。最後に、変調手段のタイプに応じて、供給電圧に存在する干渉は出力信号に転送される可能性がある。
【0007】
出力フィルタによって生じる出力インピーダンス、およびデッドタイムと供給電圧上の干渉から生じる非線形性は、従来技術でも従来技術のスイッチング増幅器回路が適切に設計されていれば、変調手段への閉じたループのフィードバック内の補正信号によって可能な限り低減することが可能である。しかし、出力フィルタのインピーダンス/移相に起因して、実現し得る最大抑制では十分でないことが分かっている。さらに、安定性の条件は、負荷と供給電圧に依存する可能性がある。
【0008】
したがって、本発明の第1の目的は、出力フィルタが増幅器回路の信号転送特性に与える影響を除去することによって、D級増幅器回路の出力信号内で内部および外部のエラー源によって生じる干渉について、より強力な抑制を提供することである。
【0009】
本発明によれば、この目的は、入力信号から基準電流を導出する手段を提供することによって達成され、補正手段は基準電流およびフィルタキャパシタンス電流から電流補正信号として補正信号を提供するように構成されている。
【0010】
本発明は、出力信号内の干渉を迅速に補正するためには適切な差動補正が必要であるという洞察に基づいており、この目的のために本発明は、増幅器回路の出力信号電圧の微分係数に比例するフィルタキャパシタンス電流を有利に利用し、D補正信号を提供するために別の微分手段が使用されると発生する高周波数ノイズおよび他の干渉という欠点がない。
【0011】
本発明にしたがって制御ループ内に出力フィルタを置くことにより、このように制御される増幅器の出力フィルタのインピーダンスは、増幅器内の出力インピーダンスにはほとんど作用しない。増幅器回路の負荷に変化が起きると、このような負荷の変化によって生じるフィルタキャパシタンス電流の変化はすぐに電流補正信号の生成を引き起すので、増幅器回路の負荷の変化は直接検出され、補正される。
【0012】
本発明の好ましい実施の形態では、このような干渉をできるだけ迅速に、好ましくはスイッチング手段の1スイッチング期間内に最小化することが目的である。この目的のために、フィルタキャパシタンス電流を提供する手段は広帯域手段であり、すなわち、平均で増幅器の信号帯域幅の5倍またはそれ以上を含む。
【0013】
基本的に、フィルタキャパシタンス電流を測定する可能性は2つある。直接測定の場合は、センサまたは抵抗器などの他の電気的な構成要素がフィルタコンデンサと直列に接続される。間接測定の場合は、電流はフィルタキャパシタンスと並列に接続されているコンデンサによって供給される。直接測定の利点は、フィルタコンデンサを介した電流を最大の精度で表すことが可能であり、感知できるほどの移相がないことである。
【0014】
本発明の更なる実施の形態においては、フィルタキャパシタンスを介した電流に最大限比例しているフィルタキャパシタンス電流を提供するために、フィルタキャパシタンス電流を提供する手段はフィルタキャパシタンスまたはその一部と直列に接続される変流器を備え、その変流器は同軸ケーブルを上に巻きつけられたコアから構成され、例えば内側の導線などそのうち1つの導線はフィルタキャパシタンスと直列に接続され、一方、フィルタキャパシタンスを介した電流に比例するフィルタキャパシタンス電流は、同軸ケーブルの外側の導線である他の導線内で生成される。
【0015】
フィルタキャパシタンス電流および基準電流は、増幅されるべき信号内の可能な直流(DC)成分に関する情報を含んでいない。したがって、電圧増幅器の形態の本発明による増幅器回路の好ましい実施の形態は、電流補正信号に加えて電圧補正信号も含む。
【0016】
本発明による増幅器回路の更に別の実施の形態では、補正信号は変調手段に関して1つの制御信号の中に処理され、補正手段は基準電圧および出力電圧信号から第1の差動信号を提供する第1の差動回路と、基準電流およびフィルタキャパシタンス電流から第2の差動信号を提供する第2の差動回路と、第1の差動信号のための入力を含む比例(P)または比例積分(PI)制御回路と、係数(D)によって第2の差動信号を処理する入力を含む制御回路と、PまたはPI制御回路の出力信号とD制御回路の出力信号を加算して変調手段を制御する加算回路とを備える。
【0017】
この実施の形態は、制御システムが電流フィードバックループを介して増幅器回路の出力上の電流変化に迅速かつ適切に応答することを可能にし、電圧フィードバックは、このシステムが低周波数範囲でも所望の出力レベルに従うようにする。実際には、信号周波数が低いときには1次の微分係数は小さすぎるので、フィルタキャパシタンス電流は低周波数範囲では不十分な程度でしか応答しないことが発見されているので、電圧フィードバックループは少なくとも約<500Hzの低周波数の範囲で動作するように設計しなければならない。
【0018】
従来技術では、比較器回路は一般に変調手段として使用され、その入力は三角形(または鋸歯状の)電圧であり、信号は補正信号の可能な追加によって増幅される。この技法は「正弦-三角」変調として知られている。正弦-三角変調の場合、増幅器が高い程度の出力に駆動されているときには変調手段は比較的非常に狭いパルスを生じさせる可能性があり、この狭いパルスは半導体スイッチングトランジスタに有害である可能性がある。これに加えて、必要なデッドタイムの結果としてエラーが導入される。このタイプのエラーは増幅器回路の内部エラーとして特徴づけることができる。これに加えて、正弦-三角変調器の出力電圧は、供給されている供給電圧に比例しており、外部エラーとして考えることが可能である。
【0019】
正弦-三角変調原理の他に、D級増幅器ではそれほど頻繁には使用されないが、「シグマ-デルタ」変調原理も本発明による増幅器回路内で使用するのに適している。シグマ-デルタ変調原理によれば、変調手段はヒステリシス制御回路を備える。正弦-三角変調器とは異なり、シグマ-デルタ変調原理では、スイッチング手段のスイッチング周波数は供給電圧および信号の変動の影響の下で変化する可能性がある。
【0020】
本発明の好ましい実施の形態では、変調手段はヒステリシス制御回路を備え、ヒステリシス制御回路はスイッチング手段のスイッチング周波数を変化させることを可能にするように機能するが、これは、従来技術から知られるスイッチング増幅器では不可能であったことである。基本的には、本発明によるヒステリシス制御回路を使用するときにはスイッチング周波数は自由であり、更なる制御がなくても、供給電圧および出力電圧および出力電流とともに変化する。スイッチング周波数が許容可能な入力信号の最も高い周波数に対して低すぎると、出力信号内で望ましくない大きなスイッチングリプルが生じるので、低くなりすぎないようにしなければならない。
【0021】
原理的には、本発明による増幅器回路の出力信号内の干渉は、拡張されているにもかかわらず1つのスイッチング期間に等化される。その結果、固定されたスイッチング周波数の原理を削除することによって、増大した応答速度が得られ、これによって増幅器回路のより低い出力インピーダンスを実現することが可能になる。
【0022】
望ましい平均スイッチング周波数で動作する増幅器回路を実現するために、本発明の別の実施の形態は、ヒステリシス制御回路に、応答してヒステリシス窓を制御する制御入力を提供することによって周波数制御を行うよう構成されている。ヒステリシス窓の幅は上記の干渉の除去に関しては特性に影響を与えることなく、システムの(平均の)スイッチング周波数を決定する。
【0023】
本発明による増幅器回路内にヒステリシス制御回路を使用する別の利点は、増幅器回路の出力信号と所望の値の差を積分するシグマ-デルタ変調原理で必要とされる統合手段が、出力フィルタのフィルタインダクタンスの形ですでに暗示的に存在しており、その電流は結局、スイッチング手段のブロック波電圧と増幅器の出力電圧の間の差の積分であるという点である。もちろん、フィルタインダクタンスを介した電流はフィルタコンデンサ電流の中で部分的に使用可能であるが、本発明によればその表示は、入力信号から導出された基準電流の所望の値と比較され、補正信号としてヒステリシス制御回路に供給される。
【0024】
存在しなければならない出力フィルタと積分手段とを組み合わせる利点は、干渉が、好ましくは迅速に最小化でき、望ましくはスイッチング手段の1スイッチング期間内で最小化できるという点である。
【0025】
電圧増幅器の形の実施の形態の他に、いわゆる電流出力を備える増幅器の形で実施の形態を実現することも可能である。このような電流増幅器では、フィルタの自己インダクタンス電流、フィルタキャパシタンス電流および/または出力信号電流という3つの電流のうち少なくとも2つを測定しなければならない。
【0026】
本発明による電流増幅器の1つの実施の形態は、フィルタの自己インダクタンスを介した電流に比例するフィルタ自己インダクタンス電流を提供する手段と、出力信号電流に比例する出力電流信号を提供する手段とを備え、補正手段は基準電流および出力電流信号から第1の差動信号を提供する第1の差動回路と、第1の差動信号のための入力、および出力信号電圧に比例する出力電圧信号のための入力を含む制御回路と、制御回路からの出力信号とフィルタ自己インダクタンス電流に比例する電流値とを加算して変調手段を制御する加算回路とを備える。問題の実施の形態においては、フィルタキャパシタンス電流はフィルタ自己インダクタンス電流および出力電流信号の測定から暗示的に導出される。
【0027】
本発明による増幅器回路の原理は、零点に関して正および負の電圧値を有する供給源が使用可能ないわゆる半ブリッジ回路でも使用可能であり、また、いわゆる(制御された相補的なモードである)「2レベル」モードおよび「3レベル」モードのいわゆる全ブリッジまたはHブリッジ回路でも使用可能である。後者の場合、半ブリッジ回路を備える第1および第2の増幅器回路から構成される増幅器回路が提供される場合があり、本発明の実施の形態によれば、第2の増幅器回路における基準電圧および基準電流は、第1の増幅器回路に比較して逆相で処理される。
【0028】
本発明によれば、干渉を最適に除去するために全ブリッジまたはHブリッジ回路として接続されているこの増幅器回路は、第1および第2の増幅器回路に関する第1および第2の制御可能なヒステリシス窓を含む共通ヒステリシス制御回路を備え、ヒステリシス制御回路は差動項および共通項を含む制御信号によって制御され、差動項は第1と第2の増幅器回路の間の所望の位相差を制御し、共通項は第1と第2の増幅器回路の平均スイッチング周波数を制御する。
【0029】
したがって、出力信号がゼロに等しくないときに出力上で2倍のスイッチング周波数を達成するように、ヒステリシス制御に2つのブリッジ分岐のパルスの位相を正確に設定させることが重要である。このいわゆる「3レベル」モードの主な利点は、入力信号がないときにブリッジ分岐の2つの出力の間にスイッチングリプルが絶対ないことである。
【0030】
実際に使用されている回路内では、所望の差動成分に加えて共通成分を備えるスイッチング手段のブロック波状の出力信号を防ぐことは困難である。これは特に、スイッチング手段からの変調信号内の小さな時間差によって生じる。2つのブリッジ出力にわたって出力フィルタの自己インダクタンスを適切に配分し、フィルタコイルを磁気的に結合することにより、差動信号成分と共通信号成分(同相または「共通モード」)に関して異なったインダクタンスを実現することが可能である。
【0031】
本発明による増幅器回路の他の実施の形態では、全ブリッジまたはHブリッジ回路のブロック波信号を濾波するフィルタ手段が第1および第2の外側の脚を有する本質的に8の字状のコアから構成される自己インダクタンスを備え、外側の脚の各々は巻線を備え、コアはさらに中央の脚を有し、中央の脚は2つの外側の脚よりも高い磁気抵抗を有し、第1の外側の脚の上の巻線は第1と第2のスイッチングトランジスタの接続点に接続され、第2の外側の脚の上の巻線は第3と第4のスイッチングトランジスタの接続点に接続され、ブリッジ回路からの同相または共通モード信号がコアの2つの外側の脚内で磁場を生成し、ブリッジ回路からの逆位相信号が中央の脚を介して磁場を生成することによってこれが実現されている。
【0032】
実現されたインダクタンス配分に適応した異なるキャパシタンス値を、出力フィルタのフィルタキャパシタンスと、差動パスおよび共通パスの両方に使用し、出力フィルタ内の共通成分に関して低域通過帯域を実現することにより、この成分は更に効果的に抑制することが可能である。
【0033】
本発明の更に別の実施の形態では、基準電流を形成する微分手段と、アンチエイリアシング入力フィルタ手段が入力側の1つの回路内で組み合わされ、この回路は増幅器回路から入力信号を接続する入力、および低域フィルタが接続される出力を含む第1の差動増幅器と、積分器として低域フィルタとカスケード状に接続され基準電圧を供給する出力を含む第2の差動増幅器と、低域フィルタに接続され基準電流を供給する第3の差動増幅器とを備えることによって、特に増幅器回路のノイズ挙動に関してさらなる改善が達成される。
【0034】
本発明による増幅器回路は音声増幅器の出力段として使用するために特に適しているが、電力と帯域幅の積に対して非常に高い値を有するサーボ増幅器など、電力増幅器にも有利に使用し、正確な測定および制御を行うことが可能である。本発明は、本発明の好ましい実施の形態を示す添付の図面を参照しながら、次にさらに詳細に説明される。種々の実施の形態を通じて同じ数字で示されている要素または構成要素は、同じまたは同等な機能を有する。
【0035】
図1は、スイッチング増幅器またはD級増幅器1の原理を一般的な構成図で示す。増幅器1は、スイッチングトランジスタなど制御可能なスイッチング手段からなるスイッチング段2を備える。一般に、この目的のためにいわゆるMOSFET(金属酸化物半導体電界効果トランジスタ)が使用される。2つのスイッチングトランジスタが、第1の(正の)供給電圧値+VBと第2の(負の)供給電圧値−VBの間で、いわゆる半ブリッジ回路内に直列に接続されている。切り換えられた信号は2つのトランジスタの接続点から取られる。正または負の供給電圧値が使用可能でないとき、いわゆるHブリッジ回路の全ブリッジを使用することが可能であり、2つの半ブリッジ回路は第1の(正の)供給電圧値+VBと第2の(ゼロ)供給電圧値の間で、並列に接続されている。この場合、切り換えられた信号は2つの分岐の接続点の間で取られる。他の可能性は、2つの相補的なモードで制御された分岐を含む、いわゆるHブリッジ回路である。波形と機能に関しては、この回路は半ブリッジ回路の結果と比較可能な結果を生成するが、このHブリッジ回路では、供給電圧の半分で十分である。
【0036】
スイッチング手段2は、変調手段3によって制御される。変調手段3は通常、2つの安定した(バイナリの)出力状態を有する比較器回路を備える。この場合、一般的に三角形または鋸歯状である発振器信号が比較器回路の第1の入力に加えられ、増幅されるべき入力信号は第2の入力に加えられる。比較器回路のバイナリの出力状態は、増幅されるべき入力信号が発振器信号より大きいか小さいかを示す。
【0037】
その結果、変調手段3からの出力信号はパルス波形状の制御信号7となり、そのパルス幅比は、パルス波形状の信号7の平均値が入力信号6に比例するような方法で、入力信号6によって変調される。この変調原理はいわゆる「正弦-三角」変調として知られる。
【0038】
スイッチング手段2が制御信号7によって駆動されているとき、第1と第2の供給電圧値の間の範囲でブロック波信号8が生成される。一般に自己インダクタンス16およびキャパシタンス17からなる受動低域フィルタである出力フィルタ手段9によって、入力信号6と等しいが合計増幅係数Gだけ増幅されている出力信号10が得られる。出力フィルタ手段9(共振手段とも呼ばれる)は、スイッチング手段2の切り換えられたブロック波信号8から、スイッチングまたはブロック波周波数および高域周波数の除去を提供する。
【0039】
理論的には、入力信号6のサンプリングは変調手段3からの発振器信号によって決定された周波数で、変調手段3によって実行される。すでに知られているよに、サンプリング周波数がサンプリングされた信号の最も高い周波数の2倍より低い時には、この方法はエイリアシングの原因となる。エイリアシング効果から生じる出力信号10内の望ましくない歪みを可能な限り防ぐには、入力信号6は、一般に、まずいわゆるアンチエイリアシング入力フィルタ5に供給され、アンチエイリアシング入力フィルタ5は、変調手段3の出力信号内にエイリアシングが発生しないように、その周波数に関して制御手段4に供給された入力信号6を制限する。
【0040】
正弦-三角変調のほかに、いわゆる「シグマ-デルタ」変調原理も使用される。シグマ-デルタ変調原理によれば、変調手段はヒステリシス制御回路を備える。更に、スイッチング手段の出力電圧と所望の値の差を積分する積分構成要素が必要となる。積分された信号はヒステリシス制御回路の入力に供給される。
【0041】
導入部ですでに説明したように、ブリッジ分岐の2つのスイッチングトランジスタが同時に「オン」になると、供給電圧に関して短絡パスを招くので、同時にオンになることはできない。ブリッジ分岐の1つのトランジスタを「オフ」に切換え、その後別のトランジスタを「オン」に切り換えるために必要な時間はデッドタイムと呼ばれる。このデッドタイムにより増幅器回路1の転送機能が非線形的になるという結果になる。
【0042】
正弦-三角変調の場合、増幅器が大出力に駆動されているときには変調手段は非常に狭いパルスを作り、この狭いパルスはスイッチングトランジスタに有害となり得る。さらに、正弦-三角変調器の出力電圧は、印加されている供給電圧に比例して変化する。
【0043】
シグマ-デルタ変調器は、より小さなデッドタイムエラー、出力信号内に実質的に供給電圧依存性がないこと、および優れた「クリップ」挙動、すなわち狭いパルスがないことによって、正弦-三角変調器とは区別される。正弦-三角変調器とは対照的に、追加の周波数安定化対策が取られていないかぎり、スイッチング手段のスイッチング周波数は供給電圧および信号変動の影響の下で変化する可能性がある。したがって、スイッチング周波数は増幅器の線形性に影響を与えず、出力上のリプル電圧の振幅のみに影響を与えることに注意されたい。
【0044】
D級増幅器の出力インピーダンスは主に、ブロック波信号を濾波して除く出力フィルタ手段9によって決定される。このインピーダンスは周波数依存であり、現実的な理由から、増幅器回路の周波数帯域の終端で、公称負荷抵抗にほぼ等しい。この結果、負荷インピーダンスに依存した周波数移動が得られ、例えば、増幅器回路に接続された負荷のオンとオフの切り換えが、同じように出力信号10を変動させることになる。
【0045】
供給電圧の変動、負荷の変動、およびスイッチング手段内で必要なデッドタイムによって生じた出力信号10内の妨害を等化するために、制御手段4が提供される。これらの制御手段は制御信号を生成し、制御信号は変調手段3に供給されてスイッチング手段2の切換えの瞬間を変化させる。制御手段4からの制御信号は入力信号6および出力信号10から提供される。デッドタイム問題および供給電圧の変動によって生じる妨害は、適切に調整された制御手段4によって効果的に抑制することができる。
【0046】
しかし実際には、出力フィルタ手段9は増幅器回路の出力周波数範囲にわたって強力な移相を示すので、例えば増幅器回路の出力電圧が補正信号となり、それを手段として適切な抑制(すなわち、低い出力インピーダンス)をより高い周波数で実現可能にする制御手段4を設計することは可能ではない。
【0047】
図2は、最も広い形の本発明による増幅器回路の原理を一般的なブロック図で示しており、電圧補正信号および電流補正信号に基づいて、変調手段3を制御する制御手段12を備える。電圧補正信号は基準電圧Urefと、出力信号10に比例する出力電圧から、第1の差動回路14内で形成される。基準電圧Urefはアンチエイリアシング入力フィルタ5によって濾波された後で、入力信号6から形成される。電流補正信号は基準電流irefと、出力フィルタ手段9のフィルタキャパシタンス17を介した電流に比例するフィルタキャパシタンス電流18から、第2の差動回路15内で形成される。基準電流irefは、アンチエイリアシング入力フィルタ5によって濾波された入力信号6から、基準電流供給回路13によって形成される。この実施の形態では、基準電流供給回路13は微分手段を備える。
【0048】
図2のブロック図に示されたように、濾波された入力信号、基準電圧Uref、基準電流iref、電圧補正信号および電流補正信号の他に、供給電圧VBに比例する信号が制御回路12に供給され、供給電圧の変動によって生じた出力信号10における干渉を等化する。
【0049】
出力フィルタ手段9のフィルタキャパシタンス17を介した電流は出力信号10の電圧の差に比例し、基準電流irefは入力信号6の電圧の差に比例するので、差動回路14は電流補正信号を供給し、これによって出力信号10における(迅速な)妨害の、妥当な差動補正を行うことができる。これは、高い制御安定性を有する増幅器回路という結果になり、増幅器回路に対する負荷の変化は直接検出され補正され、増幅器回路の出力インピーダンスに対する出力フィルタ手段9の影響はほとんど目立たなくなり、増幅器回路の現実的な実現においては出力インピーダンスは数mΩのオーダ程度になる。
【0050】
図3は、本発明による第1の実施の形態の増幅器回路20をブロック図の形でさらに詳細に示し、増幅器回路20はスイッチ28、29で概念的に示されるような、半ブリッジ回路の形のスイッチング手段21を備える。現実には、スイッチ28、29はMOSFET型のトランジスタなど、スイッチングトランジスタからなる。
【0051】
スイッチング手段21は、この実施の形態では可変ヒステリシスを伴うシュミットトリガ回路の形である変調手段22によって制御される。スイッチング手段21のブロック波信号Ubを濾波する出力フィルタ手段23は、自己インダクタンスまたはコイル24を備える受動低域フィルタの形であり、その一端はスイッチング手段21に接続されてスイッチング手段21にブロック波信号を供給し、他端は増幅器回路20の出力端子26に接続されている。コンデンサ25の形のフィルタキャパシタンスは出力端子26と信号アース19の間に存在する。実際には、フィルタ容量は並列に接続されているいくつかのコンデンサ25から構成することが可能である。
【0052】
出力端子26から、出力信号電圧Uoの一部は、(調整可能な)減衰係数Kを有する減衰手段27を介して、第1の差動回路14の第1の入力に戻される。入力端子30に供給され且つアンチエイリアシング入力フィルタ手段36により低域濾波された入力信号Uinからフィルタ手段34を介して導出された基準電圧Urefは、差動回路14の第2の入力に印加される。
【0053】
第1の差動回路14は、供給された信号から、第1の差動信号を、変調手段22に対する制御信号の制御または補正手段31によって形成するための電圧補正信号の形で生成し、変調手段22はスイッチング手段21を制御する信号Umを生成する。
【0054】
本発明によれば、フィルタキャパシタンスまたはコンデンサ25を介した電流icに比例するフィルタキャパシタンス電流が測定され、そのために、変流器32の一次巻線がフィルタコンデンサ25と直列に接続されている。変流器32の二次巻線内で生成される信号は広帯域低域フィルタ手段43、および、(調整可能な)減衰係数Aを有する減衰手段33を介して、第2の差動回路15の第1の入力に加えられる。微分手段35に助けられて入力信号Uinから導出された基準電流irefは、差動回路15の第2の入力に供給される。第2の差動回路15は、基準電流irefと出力信号電圧Uoからの1次微分係数である(減衰された)測定されたフィルタキャパシタンス電流icとの間の差から電流補正信号を生成する。電流補正信号も同様に補正手段31に供給されて、変調手段22を制御する。
【0055】
図3に示された実施の形態では、補正手段31はいわゆるPID(比例積分微分)コントローラの形態であり、フィルタ手段40による低域濾波の後に第1の差動回路14から電圧補正信号が供給される比例積分(PI)制御回路37と、微分された入力信号Uin(基準電流iref)と、この場合は第2の差動回路15からの電流補正信号である微分された出力信号U0(測定されたフィルタキャパシタンス電流)との間の差が供給される制御回路38とを備える。この実施の形態では、制御回路38は、比例係数Dのみを信号電圧の微分係数の間の差に提供する。PI制御回路37およびD制御回路38からの出力信号は加算回路39によって加算され、加算信号は変調手段22に入力信号として供給される。
【0056】
PID制御回路を使用する代わりに、補正手段31の最も簡単な実施の形態においてはいわゆる比例(P)制御回路のみを使用することも可能である。しかし、PI制御回路はより最適な制御特性を有するので、PI制御回路を使用することが望ましく、特にPID制御回路を使用することが望ましい。
【0057】
ヒステリシス制御回路41が変調手段22(シュミットトリガ回路)のヒステリシス窓を変化させるために設けられ、その入力42に、特に基準信号Uref、供給電圧VBまたは、スイッチング手段21に関して測定されたスイッチング周波数に基づいて得られる信号が供給される。
【0058】
本発明の好ましい実施の形態では、スイッチング手段21からのブロック波信号Ubおよび変調手段22からの出力信号Umの表示がヒステリシス制御回路41に供給され、変調手段22のヒステリシス窓を変化させるが、これは破線の矢印によって概略的に示されている通りである。
【0059】
いわゆる全ブリッジまたはHブリッジの形態の、本発明による増幅器回路の第2の実施の形態が図4に示されており、ここで増幅器回路は全体として参照番号50によって示されている。増幅器回路50は、スイッチング手段の2つの組51、52を備え、これらは図3に関して上に説明したようにスイッチング手段21と同じ方法で構成されている。電圧補正信号および電流補正信号はスイッチング手段51、52の各々に関して導出され、それぞれの補正手段31を介して、半ブリッジ分岐の各々に関する変調手段22を制御する。図4のブロック図の中でブリッジ分岐51、52は両方とも、極性は異なるが完全な入力信号を処理する。
【0060】
増幅器回路は、入力信号がゼロに等しい場合、2つのブリッジ分岐からの信号が互いに補償するように設定され、また、出力信号内にスイッチングリプルがないように設定される。入力信号がゼロに等しくない場合、2つのブリッジ分岐のスイッチング位相は、パルス幅に差がないように制御される。
【0061】
共通ヒステリシス制御回路53は2つの変調手段22に対して提供され、その制御手段は、基準信号Urefと、それぞれの補正手段31のD制御回路38を介した2つの電流補正信号に関する入力を備え、また、所望であれば、図3に関して説明したように、供給電圧および/または測定されたスイッチング周波数などに依存する変調手段22のヒステリシス窓を制御する入力42を備える。
【0062】
図示された実施の形態においては、出力フィルタ手段54は、2つのコイル24、変流器32と直列に接続された2つのフィルタコンデンサ25、および、図3に示されたように接続された、それぞれスイッチング手段51と52からのブロック波信号Ub51およびUb52を低域濾波する別のフィルタコンデンサ55を備える。Uo +と示された半出力信号Uoは出力端子56から取られ、Uo -と示された反転された半出力信号Uoは出力端子57において入手可能である。
【0063】
次に、本発明による回路の動作を、図5〜ず8に示されたように信号波形によって説明する。所望の動作の間、Uo=Urefがあてはまる。ここから、キャパシタンスCを有するフィルタコンデンサ25を介した電流icが次の通りに求まる。
【0064】
【数1】
【0065】
フィルタコンデンサ25を介した電流は、典型的には増幅器回路の信号帯域幅の5倍またはそれ以上のオーダであり、好ましくは2MHzまたはそれ以上である広い帯域幅で測定される。
【0066】
増幅器回路が音声増幅器として使用されているとき、例えば20kHzの帯域幅を有する低域フィルタであるアンチエイリアシング入力フィルタ36は、入力信号Uinの帯域幅を、それぞれ増幅器20と50の動作帯域幅へ低減する。図5aは、ぞれぞれブリッジ回路21および51によって生成される出力信号Uoおよびブロック波信号Ub=Ub51−Ub52の時間tに関するグラフィックな表示を示す。問題の出力信号Uoは5kHzの周波数を有する対称的な三角入力信号Uinから導出される。この図は明らかに、出力信号Uoの波形が、入力信号Uinの鋭い極端な値を丸める入力フィルタ36の動作の結果として丸められていることを示す。
【0067】
図5bは、図4においてブリッジ回路51によって分配されたブロック波信号Ub51を示し、図5cは、三角入力電圧Uinに応答して図4のブリッジ回路52によって生成されたブロック波信号Ub52を示す。図4では、この例に関しては、VB=50Vがあてはまる。
【0068】
ほぼ三角形である入力電圧Uinの場合、ここから導出される電流irefは、ほぼ三角形の微分係数であり、すなわち、図6に示されたような濾波されたエッジを伴うブロック波である。スケーリングされた電流iref/Aの他に、フィルタコンデンサ25を介した電流icがこの図の中に示されている。電流ic内のリプルは切換えによって生じる。
【0069】
基準電流irefとフィルタ容量電流A.icの間の差は、補正手段31のD制御回路38に供給され、変調手段22のヒステリシス制御回路53の入力信号を形成する。例えば、基準電圧Urefに依存して、ヒステリシス制御回路41および53の変調手段22のヒステリシス窓をそれぞれ制御することによって、図6に明らかに示されているように、増幅器回路の有効なスイッチング周波数は現実的に平均で一定になる。これは、icのフランク(flank)の間のサイクル時間が実質的に一定にとどまるためである。
【0070】
この理由は次のとおりである。Ubに関して大出力であり正の値である場合は、フィルタコイル24全体の電圧はより小さくなるので、コイル電流iLの微分係数di/dtは減少し、Ubが負の値である場合はdi/dtはさらに負になる。したがって、2つのヒステリシス限度の間を前後に移動するために必要な時間は増加する。ヒステリシス窓が一定であるときは、これは周波数が減少する結果となる。
【0071】
次に更に詳細に説明されるように、本発明による回路におけるスイッチング周波数が変化し、可能な限り迅速に(1つのスイッチング期間内に)干渉を等化する場合もあることに注意されたい。
【0072】
次に、増幅器回路の出力負荷44がステップを示す場合を考える。図7aは、時間t=0.5×10-5秒の時点における電流ioの段階的な増加を示し、これはt=2.5×10-5秒の時点まで継続する。図7bに明確に示されたように、より高い電流ioが出力フィルタコンデンサ25から直接供給され、電流icは電流ioのオンとオフを切り換えるときにステップ状になる。もちろん、コイルを介した電流iLは図7aに示されたようにもっとゆっくり続く。電流iLおよびic上のリプルは、それぞれ、スイッチング手段21および51、52のスイッチングと結合された増幅器回路のスイッチングリプルである。
【0073】
図7は、icのステップの直後に、スイッチング手段によって生成されたブロック波信号Ubのパルス幅が補正手段31を介して適応され、すなわち長くされて、可能な限り迅速にコイルを介して電流iLを増大することを、または、ioをオフに切り換えたとき、可能な限り迅速にコイルを介した電流を、例えばこの例ではゼロに低減することを示す。
【0074】
図7は、変調手段内に存在する発振器によってスイッチング周波数が一定レベルに維持されている従来技術とは対照的に、本発明による増幅器回路内のスイッチング周波数は変化する可能性があるため、フィルタコンデンサ全体で出力電圧Uoが現実的に一定であり、負荷の変化によって生じる歪みが本発明によって1スイッチング期間内に除去されることを明らかに示す。増加した応答速度は、固定されたスイッチング周波数の原理を除去することによって得られ、これによってより低い出力インピーダンスを実現することが可能になる。
【0075】
図8では、変調器の動作が更に明らかに示されている。図8aは、それぞれ、スイッチング手段51、52の変調器22のヒステリシス窓に関する、2つの制御信号Uh51およびUh52を示す(図4を参照のこと)。図4に示された増幅器回路内では、変調手段22に関するヒステリシス窓は限度+0.5と−0.5
の間で制御される。ヒステリシス制御は差動項と共通項からなる。差動項は2つのブリッジ分岐51、52の間の所望の位相差を制御する。差動項は、両方の分岐51、52に関して同一(同相)である平均スイッチング周波数を安定化するように機能する。2つの項は互いに全く独立して動作し、また、自律的に動作することも可能である。
【0076】
変調の深さが大きい場合、出力電圧Uoは正と負のブリッジ電圧Vbの間で中心的には変化しない。このために、出力フィルタ23および/または54のコイル24全体の電圧は非対称的となり、その結果、コンデンサ電流icの立ち上がりエッジおよび立ち下がりエッジは互いに異なり始める。図4の中の、スイッチング手段51を備える上のブリッジ分岐は基準電圧Urefを受け、スイッチング手段52を備える下のブリッジ分岐は、基準電圧として−Urefを受ける。このため、それぞれ、ブリッジ分岐51、52のコンデンサ電流ic51およびic52は、図8bにより大きなスケールで明らかに示されているように、反対の非対称性を示す。また図5aも参照されたい。
【0077】
図8cは、Uref=0である状況を示し、ここでは、2つのブリッジ分岐のコンデンサ電流内のリプルは同じである。図8dは、基準電圧Urefの最も低い点におけるコンデンサ電流を示すが、図5aも参照されたい。
【0078】
本発明による増幅器回路は、従来技術による別の発振器信号手段または発振手段を備えない。上に説明したように、スイッチング周波数は、フィルタキャパシタンスおよびヒステリシス窓の変調を介した電流icに基づいて、自己調節する。この変調の結果、平均の一定のスイッチング周波数が得られる。しかしこれは窓回路の動作に関する要件ではないことに注意されたい。なお、以上の図の中で示された値は例示的な値に過ぎないことに注意されたい。
【0079】
上記から、負荷の変動に対する効果的で迅速な補正は、フィルタコンデンサを介した電流から電流補正信号を生成することによって提供され、変調手段のヒステリシス窓の変調は、特に半導体スイッチング手段においてはスイッチング手段を破壊する原因となる可能性のある狭いパルスがスイッチング手段に供給されることを防ぐことが理解されよう。
【0080】
出力フィルタのフィルタコンデンサに比例するフィルタキャパシタンス電流の提供は、本発明の重要な特徴を形成する。並列コンデンサおよび直列抵抗器での間接的な測定は可能性の範囲内であるが、本発明はまたRF変流器を提供し、これはフィルタコンデンサ25と直接、直列に接続することが可能である。このような直接測定はもちろん、間接測定よりも正確なフィルタキャパシタンス電流の表示を提供する。
【0081】
図9は、変流器32の好ましい実施の形態の断面図であり、同軸ケーブル61は高い透磁率を有する材料のトロイダルコア64の回りに巻きつけられている。同軸ケーブル61は、内側の導線62および外側の導線63を含む。内側の導線62は好ましくはフィルタコンデンサと直列に接続されているが、フィルタコンデンサ電流に比例する電流は、内側の導線と比較して相対的に低いオーム抵抗を伴う同軸の外側の導線(スクリーン)63で生成される。これらの接続はもちろん交換することも可能である。
【0082】
変流器32が正確に構成されているとき、2MHzまたはそれより高いオーダのコンデンサ電流の変動を測定し処理することが可能である。また、もちろん、例えばEEコア(図示せず)など、トロイダルコア61以外のコアを使用することも可能である。特に、フィルタキャパシタンスにおける0〜500Hzの周波数範囲の変動は簡単には検出できないことが分かっている。したがって、この周波数範囲においては負荷44の変動に関して電圧補正信号を最適に調整しなければならない。
【0083】
本発明を音声電圧増幅器のための好ましい実施の形態によって説明したが、本発明は、電力と帯域幅の積に関して非常に高い値を有するサーボ増幅器または電力増幅器などスイッチング増幅器またはD級増幅器内で、計装および/または測定および制御の目的で使用することが可能である。電圧増幅器回路の他に、電力増幅器回路も本発明の原理によって実現することが可能である。1つの可能性のある実施の形態は図10に示されている。電力増幅器60に関して、3つの電流、すなわちフィルタコイル電流iL、フィルタキャパシタンス電流icまたは出力電流ioのうち少なくとも2つを測定しなければならない。最も実用的な方法は、それぞれ数字58、59によって示されているコイルiLを介した電流および出力電流ioを測定することである。電流測定手段58および59は、例えば上に説明されたようにフィルタコンデンサ電流icの測定によって構成され得る。iLおよびioの測定された値から、フィルタキャパシタンス電流icに比例する値が求まる。
【0084】
この実施の形態においては、スイッチングリプルは、通過帯域幅が信号帯域幅よりも高い高域フィルタ65によって、コイル24を介した電流iLから除去される。測定された出力電流ioは、入力電流iinから形成される基準値irefから差し引かれる。差の電流は制御回路66によって処理され、変調手段22の入力信号上への補正になる。すべての可能な負荷、特に誘導負荷に関してシステムを制御された方法で機能させるには、この場合はフィルタコンデンサ25全体の電圧である出力電圧Uoの、制御回路66へのフィードバックによって図に示されたような追加のフィードバックが必要である。
【0085】
これは図の中には示されていないが、当業者であれば本発明を相補的なモードで制御されたブリッジ分岐を伴ういわゆるHブリッジ回路で絶対的に使用することができ、この回路もまた特許請求の範囲に含まれる。
【0086】
図11は、例えば図4に示されているように、全ブリッジまたはHブリッジ回路とともに使用する受動出力フィルタの好ましい実施の形態を概念的に示す。受動出力フィルタ70は、フィルタインダクタンス71およびフィルタキャパシタンス80を含む。
【0087】
フィルタインダクタンス71は、それぞれフィルタコイル72および75の端子74、77の間に接続された第1のコンデンサ81を備え、このコンデンサは実際には、並列に接続されたいくつかのコンデンサからなる。
【0088】
フィルタキャパシタンス80はさらに、第1のフィルタコイル72の端子74と信号アース19との間に接続された第2のコンデンサと、第2のフィルタコイル75の端子77と信号アース19との間に接続された第3のコンデンサ83を備える。さらに、コンデンサおよび抵抗器を備える直列回路84がコンデンサ82および83と並列に接続される。2つの直列に接続された直列回路84(併せて番号85で示されている)がコンデンサ81と並列に接続されている。直列回路85は、コンデンサ81を介した電流に比例する電流を測定する電流測定分岐を形成する。直列回路84はそれぞれ、第1のフィルタコイル72および第2のフィルタコイル75の端子73および76において、同相または「共通モード」の信号を補償して減衰させるように機能する。フィルタコイル72および75はさらに、端子73、75上の共通モード信号が減衰されるような方法で磁気的に結合されている。この接続においては図12を参照されたい。
【0089】
フィルタコイル72、75の間の磁気結合78は、第1の外側の脚91、第2の外側の脚92および中央の脚93を有する、本質的に8の字形状のコア90から構成される。図に示されるように、第1の外側の脚91は、その上に第1のフィルタコイル72を巻きつけられ、第2の外側の脚92はその上に第2のフィルタコイル75を巻きつけられている。中央の脚93の磁気抵抗は、例えば中央の脚内に形成されたエアギャップ94が存在する結果として、2つの外側の脚91、92の磁気抵抗よりも大きい。コア90は有利にはフェライトで形成される得る。
【0090】
フィルタコイル72および75は、端子73、76における同相または共通モード信号が、外側の脚91、92、およびその間を接続する部片を介して延びるコア90内に磁場を生成するような方法で巻きつけられ、この構成のため、フィルタコイル70は端子73、76上の共通モードの信号に関して非常に低いインダクタンスを有する。しかし端子73、76上の逆相または差動信号は、比較的高い磁気抵抗を有する中央の脚93を介して広がる磁場を生成するので、フィルタコイル70は実際、逆相信号に関して高いインダクタンスを示し、フィルタキャパシタンス80とともに、増幅器によって生成された出力信号の適切な濾波を実行する。
【0091】
図13は、図3および図4に示されたアンチエイリアシング入力フィルタ36およびフィルタ34、35の、組み合わされた回路の好ましい実施の形態のブロック図を示す。組み合わされた回路100は、第1の差動増幅器を備え、増幅器回路からの入力信号がその差動増幅器に供給される。差動増幅器101の出力と信号アース19の間に接続されているのは、抵抗/容量R1/C1低域フィルタ102である。
【0092】
図13に示されているように、低域フィルタ102に接続されているのは、第2の、積分器に接続された差動増幅器103であり、差動増幅器103は抵抗器R2、R3およびキャパシタンスC2を含む。低域フィルタ102を伴う第1の差動増幅器101、および積分器に接続された第2の差動増幅器103は共に、2次の低域フィルタを形成し、基準電圧Urefは第2の差動増幅器103の出力において生成される。
【0093】
抵抗器R4およびR5によって定義された減衰を含む第3の差動増幅器104は第1の低域フィルタ102に接続され、その出力において、低域フィルタ102のキャパシタンスC1全体の電圧に比例する出力信号、すなわち、基準電流irefとして入力信号の差動を提供する。この組み合わされた基準電圧/基準電流回路は、例えば、個別のフィルタ34、35、36の組合せよりも好ましいノイズ特性を有する。
【0094】
上記ですでに示されたように、本発明による増幅器回路は非常に低い出力インピーダンスを有する。本発明による音声増幅器回路の簡単な第1の実施の形態においては、測定された出力インピーダンスは、0〜1kHzの周波数では0.002Ωよりも小さく、10kHzの周波数では0.0034Ωより小さく、20kHzの周波数では0.017Ωより小さかった。当業者であれば、このような出力インピーダンスは、従来技術から知られるいわゆるD級増幅器回路では実現できないことが理解されるであろう。
【図面の簡単な説明】
【図1】 典型的なD級増幅器の主な構成要素が示されているブロック図である。
【図2】 本発明による増幅器回路が最も一般的な形で示されているブロック図である。
【図3】 いわゆる半ブリッジ回路として構成された本発明による増幅器回路の第1の実施の形態をさらに詳細に示すブロック図である。
【図4】 いわゆる全ブリッジまたはHブリッジ回路として構成された本発明による増幅器回路の第2の実施の形態のブロック図である。
【図5】 図3または図4に示された構成を有する、本発明による増幅器回路の動作を示す信号波形をグラフィックに示す図である。
【図6】 図3または図4に示された構成を有する、本発明による増幅器回路の動作を示す信号波形をグラフィックに示す図である。
【図7】 図3または図4に示された構成を有する、本発明による増幅器回路の動作を示す信号波形をグラフィックに示す図である。
【図8】 図3または図4に示された構成を有する、本発明による増幅器回路の動作を示す信号波形をグラフィックに示す図である。
【図9】 本発明による増幅器回路内で使用する変流器を示す図である。
【図10】 いわゆる電流増幅器として構成された、本発明による増幅器回路の好ましい実施の形態を示すブロック図である。
【図11】 全ブリッジまたはHブリッジ回路内で使用するための、本発明による受動出力フィルタの好ましい実施の形態を示すブロック図である。
【図12】 図11の出力フィルタに関するフィルタコイルの実装を示す図である。
【図13】 本発明による増幅器回路内で使用するための手段を提供する、組み合わされた入力フィルタ/基準電流の好ましい実施の形態を示すブロック図である。
Claims (24)
- 動作の間、第1と第2の供給電圧値の間で振幅が変化するブロック波信号を生成する制御可能なスイッチング手段と、
該ブロック波信号を濾波して出力信号を生成するフィルタ手段であって、自己インダクタンスおよびキャパシタンスを備えるフィルタ手段と、
該フィルタキャパシタンスを介して電流に比例するフィルタキャパシタンス電流を提供する手段と、
増幅されるべき入力信号に応答して前記スイッチング手段を駆動することによってブロック波信号のパルス幅変調を行う変調手段と、
前記入力信号から導出された基準値および前記出力信号に比例する出力信号値から補正信号を提供し、前記変調手段を制御する補正手段とを備える、電気信号を増幅する増幅器回路であって、
前記入力信号から基準電流を導出する手段を備え、前記補正手段は前記基準電流および前記フィルタキャパシタンス電流から、電流補正信号として補正信号を提供するように構成されていることを特徴とする増幅器回路。 - 前記フィルタキャパシタンス電流を提供する手段は、前記増幅器回路の信号帯域幅の5倍またはそれ以上のオーダである帯域幅を含むように構成されていることを特徴とする請求項1に記載の増幅器回路。
- 前記フィルタキャパシタンス電流を提供する手段は、2MHzまたはそれ以上のオーダの帯域幅を含むことを特徴とする請求項2に記載の増幅器回路。
- 前記基準電流を提供する手段は、微分手段を備えることを特徴とする請求項1〜3のうちの少なくとも一つの項に記載の増幅器回路。
- 前記フィルタキャパシタンス電流を提供する手段は、前記フィルタキャパシタンスまたはその一部と直列に接続された変流器を備えることを特徴とする請求項1〜4のうちの少なくとも一つの項に記載の増幅器回路。
- 前記変流器は同軸ケーブルを上に巻かれたコアで構築され、その導線のうち1つは前記フィルタキャパシタンスと直列に接続され、一方、動作の間、前記フィルタキャパシタンスを介した電流に比例するフィルタキャパシタンス電流が前記同軸ケーブルの別の導線内で生成されることを特徴とする請求項5に記載の増幅器回路。
- 前記同軸ケーブルは内側の導線および該内側の導線を囲む外側の導線を含み、前記内側の導線は前記フィルタキャパシタンスまたはその一部と直列に接続されていることを特徴とする請求項6に記載の増幅器回路。
- 前記コアはトロイダルであることを特徴とする請求項5、6または7のいずれか一項に記載の増幅器回路。
- 前記補正手段はさらに、前記入力信号電圧から導出された基準電圧および前記出力信号電圧に比例する出力電圧信号から、電流および電圧補正信号として補正信号を提供して前記変調手段を制御するように構成されていることを特徴とする、請求項1〜8のうちの少なくとも一つの項に記載の増幅器回路。
- 前記補正手段は、
前記基準電圧および前記出力電圧信号から第1の差動信号を提供する第1の差動回路と、
前記基準電流および前記フィルタキャパシタンス電流から第2の差動信号を提供する第2の差動回路と、
前記第1の差動信号のための入力を含む比例(P)または比例積分(PI)制御回路と、
係数(D)によって前記第2の差動信号を処理する入力を含む制御回路と、
前記PまたはPI制御回路の出力信号と、前記D制御回路の出力信号を加算して前記変調手段を制御する加算回路と、
を備えることを特徴とする請求項9に記載の増幅器回路。 - 前記フィルタ自己インダクタンスを介した前記電流に比例するフィルタ自己インダクタンス電流を提供する手段と、
前記出力信号電流に比例する出力電流信号を提供する手段とを特徴とする増幅器回路であって、
前記補正手段は、
前記基準電流および前記出力電流信号から第1の差動信号を提供する第1の差動回路と、
前記第1の差動信号のための入力および前記出力信号電圧に比例する出力電圧信号のための入力を含む制御回路と、
前記制御回路の出力信号と、前記フィルタ自己インダクタンス電流に比例する電流値とを加算して前記変調手段を制御する加算回路と、
を備える請求項1〜3のうちの少なくとも一つの項に記載の増幅器回路。 - 前記変調手段はヒステリシス制御回路を備えることを特徴とする請求項1〜11のうちの少なくとも一つの項に記載の増幅器回路。
- 前記ヒステリシス制御回路は、ヒステリシス窓を制御する制御入力を備える制御可能なヒステリシス窓を含むことを特徴とする請求項12に記載の増幅器回路。
- 前記入力信号の帯域幅を限定し、そこから前記基準電流を導出し、適用可能であれば前記基準電圧を導出する入力フィルタを特徴とする請求項1〜13のうちの少なくとも一つの項に記載の増幅器回路。
- 前記微分手段および前記フィルタ手段は、
前記増幅器回路の入力信号を接続する入力および低域フィルタが接続される出力とを含む第1の差動増幅器と、
積分器としての前記低域フィルタにカスケード状に接続され、前記基準電圧を供給する出力を含む第2の差動増幅器と、
前記低域フィルタに接続され前記基準電流を提供する第3の差動増幅器と、
を備える1つの回路に組み合わされていることを特徴とする、請求項4に従属する請求項14に記載の増幅器回路。 - 前記制御可能なスイッチング手段は、
いわゆる半ブリッジ回路の形で第1および第2のスイッチングトランジスタの第1の直列回路を備え、
前記ブリッジ回路の出力信号は前記第1および前記第2のスイッチングトランジスタの接続点で生成されることを特徴とする請求項1〜15のうちの少なくとも一つの項に記載の増幅器回路。 - 前記制御可能なスイッチング手段は、
第1のいわゆる半ブリッジ回路の形での第1および第2のスイッチングトランジスタの第1の直列回路と、
第2のいわゆる半ブリッジ回路の形での第3および第4のスイッチングトランジスタの直列回路とを備え、
前記第1および第2の半ブリッジ回路は、いわゆる全ブリッジまたはHブリッジ回路として接続され、
該全ブリッジまたはHブリッジ回路の出力信号は前記第1および前記第2のスイッチングトランジスタの接続点、ならびに前記第3および前記第4のスイッチングトランジスタの接続点において生成されることを特徴とする請求項1〜15のうちの少なくとも一つの項に記載の増幅器回路。 - 前記第1の半ブリッジ回路は第1の増幅器回路に接続され、
前記第2の半ブリッジ回路は請求項1〜15のうちの少なくとも一つの項による第2の増幅器回路に接続されている増幅器回路であって、
前記基準電流および、適用可能であれば前記基準電圧は、前記第1の増幅器回路と比較して逆位相で前記第2の増幅器回路に供給されることを特徴とする請求項17に記載の増幅器回路。 - 第1および第2のヒステリシス窓を備える共通ヒステリシス制御回路が、前記第1および前記第2の増幅器回路に提供されることを特徴とする、請求項13に従属する請求項18に記載の増幅器回路。
- 前記ヒステリシス制御回路は差動項および共通項を備える制御信号によって制御され、
前記差動項は前記第1と前記第2の増幅器回路の間の所望の位相差を制御し、
前記共通項は前記第1および前記第2の増幅器回路の平均スイッチング周波数を制御することを特徴とする請求項19に記載の増幅器回路。 - 全ブリッジまたはHブリッジ回路の、ブロック波信号を濾波するフィルタ手段は、各々が巻線を備える第1および第2の外側の脚と、該2つの外側の脚よりも高い磁気抵抗を有する中央の脚とを有する本質的に8の字状のコアから構成される自己インダクタンスを含み、
ブリッジ回路からの同相または共通モード信号が、前記コアの前記2つの外側の脚内に磁場を生成し、前記ブリッジ回路からの逆位相信号が前記中央の脚を介して磁場を生成するように、前記第1の外側の脚上の巻線は前記第1と前記第2のスイッチングトランジスタの接続点に接続され、前記第2の外側の脚上の巻線は前記第3と前記第4のスイッチングトランジスタの接続点に接続されることを特徴とする請求項17、18、19、20のうちのいずれか一項に記載の増幅器回路。 - 前記ブリッジ回路に接続されていない前記巻線の端部は、コンデンサおよび直列に接続されたコンデンサと抵抗器からなる並列回路を介して信号アースに各々接続され、
前記1つまたは複数のコンデンサは前記端部の間に接続され、
前記コンデンサは前記フィルタ手段のキャパシタンスを形成し、
電流測定分岐は前記2つの端部の間に接続され、
該電流測定分岐は抵抗器およびコンデンサの第1の直列回路、ならびに、抵抗器およびコンデンサの第2の直列回路から成り、前記フィルタキャパシタンスを介した電流に比例するフィルタキャパシタンス電流を提供することを特徴とする請求項21に記載の増幅器回路。 - 請求項1〜22のうちの少なくとも一つの項による増幅器回路を備える音声増幅器。
- 請求項1〜22のうちの少なくとも一つの項による増幅器回路を備える電力増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL1011002 | 1999-01-12 | ||
NL1011002A NL1011002C2 (nl) | 1999-01-12 | 1999-01-12 | Versterkerschakeling. |
PCT/NL2000/000016 WO2000042702A1 (en) | 1999-01-12 | 2000-01-12 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002535863A JP2002535863A (ja) | 2002-10-22 |
JP4322428B2 true JP4322428B2 (ja) | 2009-09-02 |
Family
ID=19768450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594194A Expired - Fee Related JP4322428B2 (ja) | 1999-01-12 | 2000-01-12 | 増幅器回路 |
Country Status (21)
Country | Link |
---|---|
US (1) | US6552606B1 (ja) |
EP (1) | EP1142106B1 (ja) |
JP (1) | JP4322428B2 (ja) |
KR (1) | KR100785921B1 (ja) |
CN (1) | CN1185786C (ja) |
AT (1) | ATE264020T1 (ja) |
AU (1) | AU754082B2 (ja) |
CA (1) | CA2360345C (ja) |
DE (1) | DE60009656T2 (ja) |
DK (1) | DK1142106T3 (ja) |
ES (1) | ES2216854T3 (ja) |
HK (1) | HK1041569B (ja) |
ID (1) | ID30217A (ja) |
MX (1) | MXPA01006295A (ja) |
NL (1) | NL1011002C2 (ja) |
NO (1) | NO20012866L (ja) |
NZ (1) | NZ512718A (ja) |
PT (1) | PT1142106E (ja) |
TR (1) | TR200102000T2 (ja) |
TW (1) | TW504896B (ja) |
WO (1) | WO2000042702A1 (ja) |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882219B2 (en) * | 2000-03-31 | 2005-04-19 | Ling Dynamic Systems | High frequency switch-mode power amplifier |
US6476673B2 (en) | 2000-07-12 | 2002-11-05 | Monolithic Power Systems, Inc. | Class D audio amplifier |
US6420930B1 (en) | 2000-07-12 | 2002-07-16 | Monolithic Power Systems, Inc. | Class D audio amplifier |
SE0003342D0 (sv) * | 2000-09-19 | 2000-09-19 | Bang & Olufsen Powerhouse As | Controlled self-oscillation modulator and power conversion system using such a modulator |
US6466087B2 (en) * | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
JP2003046345A (ja) * | 2001-07-27 | 2003-02-14 | Sony Corp | パワーアンプ装置 |
JP3894305B2 (ja) * | 2001-11-19 | 2007-03-22 | ソニー株式会社 | パワーアンプ |
US6858996B2 (en) | 2002-08-14 | 2005-02-22 | International Rectifier Corporation | Driver IC for use with simple microcontrol |
JP3956800B2 (ja) * | 2002-08-22 | 2007-08-08 | 松下電器産業株式会社 | デジタル増幅装置 |
EP1437827A1 (fr) * | 2003-01-10 | 2004-07-14 | STMicroelectronics N.V. | Dispositif d'amplification de puissance, en particulier pour un téléphone mobile cellulaire |
WO2004073161A1 (en) * | 2003-02-11 | 2004-08-26 | Bhc Consulting Pty Ltd | Low distortsion class-d amplifier using carrier reference signal symmetry modulation |
US7365598B2 (en) * | 2003-05-09 | 2008-04-29 | Danmarks Tekniske Universitet | Global loop integrating modulator |
US20040232978A1 (en) * | 2003-05-23 | 2004-11-25 | Easson Craig Alexander | Filterless class D amplifiers using spread spectrum PWM modulation |
US6998910B2 (en) * | 2004-01-22 | 2006-02-14 | Texas Instruments Incorporated | Amplifier using delta-sigma modulation |
US20070096812A1 (en) * | 2004-03-26 | 2007-05-03 | Lee Wai L | Switching amplifier with output filter feedback |
JP4162630B2 (ja) * | 2004-06-08 | 2008-10-08 | Tdk株式会社 | 信号伝送回路並びに同回路を備えた電子機器及びケーブル |
JP4281004B2 (ja) * | 2004-11-17 | 2009-06-17 | ソニー株式会社 | Pwmパワーアンプ及びその制御方法 |
US20060186963A1 (en) * | 2004-11-24 | 2006-08-24 | Weggel Craig R | Active LC filtering damping circuit with galvanic isolation |
US7352237B2 (en) * | 2005-03-25 | 2008-04-01 | Pulsewave Rf, Inc. | Radio frequency power amplifier and corresponding method |
WO2006109245A1 (en) * | 2005-04-15 | 2006-10-19 | Koninklijke Philips Electronics N.V. | Class-d amplifier |
US7227408B2 (en) * | 2005-05-26 | 2007-06-05 | Bhc Consulting Pty., Ltd. | Low distortion class-D amplifier using sampling of a servo-loop amplifier output |
JP4629524B2 (ja) * | 2005-07-21 | 2011-02-09 | フォスター電機株式会社 | D級アンプ |
WO2007025548A1 (en) | 2005-09-01 | 2007-03-08 | Danmarks Tekniske Universitet | A self-oscillating modulator |
US7432793B2 (en) | 2005-12-19 | 2008-10-07 | Bose Corporation | Amplifier output filter having planar inductor |
DE102006003379B4 (de) * | 2006-01-24 | 2011-02-24 | Infineon Technologies Ag | Elektrisches Filter |
JP5313697B2 (ja) * | 2006-03-03 | 2013-10-09 | バング アンド オルフセン アイスパワー アクティーゼルスカブ | 自励発振増幅システム |
US7605653B2 (en) * | 2006-08-16 | 2009-10-20 | Intrinsix Corporation | Sigma-delta based class D audio power amplifier with high power efficiency |
US7612608B2 (en) * | 2006-08-16 | 2009-11-03 | Intrinsix Corporation | Sigma-delta based Class D audio or servo amplifier with load noise shaping |
DE102006055577B4 (de) | 2006-11-21 | 2014-03-20 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Sigma-Delta-Modulator mit Rückkopplung für Leistungsverstärker |
US8111846B2 (en) * | 2007-01-03 | 2012-02-07 | Pacifictech Microelectronics, Inc. | Low distortion switching amplifier circuits and methods |
US20080192960A1 (en) * | 2007-02-09 | 2008-08-14 | Nussbaum Michael B | Hybrid Filter for Audio Switching Amplifier |
JP2009088698A (ja) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | 半導体集積回路 |
US20090237959A1 (en) * | 2008-03-20 | 2009-09-24 | Eric Soenen | Digital Control of Power Converters |
US7701307B2 (en) * | 2008-04-01 | 2010-04-20 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
US7791521B2 (en) * | 2008-04-01 | 2010-09-07 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
US7598895B1 (en) * | 2008-04-01 | 2009-10-06 | Silicon Laboratories, Inc. | System and method of altering a PWM carrier power spectrum |
US20100045376A1 (en) * | 2008-08-25 | 2010-02-25 | Eric Soenen | Class d amplifier control circuit and method |
US8405456B2 (en) | 2009-03-31 | 2013-03-26 | Quantance, Inc. | High speed power supply system |
JP5374210B2 (ja) * | 2009-03-31 | 2013-12-25 | 本田技研工業株式会社 | Dc/dcコンバータおよびそれを用いた給電システム |
EP2543142A1 (fr) * | 2010-03-02 | 2013-01-09 | Devialet | Amplificateur audio très haute fidélité |
US7986187B1 (en) * | 2010-03-04 | 2011-07-26 | Bose Corporation | Versatile audio power amplifier |
JP5494108B2 (ja) * | 2010-03-26 | 2014-05-14 | セイコーエプソン株式会社 | 容量性負荷駆動装置、液体噴射装置および印刷装置 |
US8130128B2 (en) | 2010-03-30 | 2012-03-06 | Silicon Laboratores Inc. | System and method for generating shaped noise |
DE102010029507A1 (de) * | 2010-05-31 | 2011-12-01 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erzeugung von diskreten Werten eines Stromes mittels einer Induktivität zur Begrenzung eines Erregerstromes für einen Kraftfahrzeuggenerator |
JP2012060613A (ja) * | 2010-09-13 | 2012-03-22 | Uinzu:Kk | 自励型発振回路及びd級増幅装置 |
CN101964641B (zh) * | 2010-10-09 | 2014-05-21 | 上海辛克试验机有限公司 | 基于脉宽调制的双二次环跟踪带通积分电路及其控制方法 |
US8441235B2 (en) | 2011-01-31 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Battery charger digital control circuit and method |
US9330624B1 (en) * | 2011-02-25 | 2016-05-03 | Maxim Integrated Products, Inc. | VCOM amplifier with fast-switching gain |
US9728155B2 (en) * | 2011-02-25 | 2017-08-08 | Maxim Integrated Products, Inc. | Gamma switching amplifier |
US9130514B2 (en) * | 2011-02-25 | 2015-09-08 | Maxim Integrated Products, Inc. | Vcom switching amplifier |
US9305506B2 (en) | 2011-02-25 | 2016-04-05 | Maxim Integrated Products, Inc. | VCOM amplifier with transient assist circuit |
CN102653168B (zh) * | 2011-03-02 | 2014-12-03 | 北京美科艺数码科技发展有限公司 | 一种喷墨打印机用喷头驱动电路 |
WO2013005267A1 (ja) * | 2011-07-01 | 2013-01-10 | パナソニック株式会社 | デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置 |
FR2982680B1 (fr) * | 2011-11-15 | 2013-11-22 | Schneider Toshiba Inverter | Procede et systeme de commande pour corriger les tensions a appliquer a une charge electrique |
US9248747B2 (en) * | 2011-11-29 | 2016-02-02 | Valeo Systemes De Controle Moteur | Converter for an electrical circuit designed to supply electrical propulsion power on board a motor vehicle |
JP2013150412A (ja) * | 2012-01-18 | 2013-08-01 | Kyushu Electric Power Co Inc | 可変出力充電装置 |
US8952753B2 (en) * | 2012-02-17 | 2015-02-10 | Quantance, Inc. | Dynamic power supply employing a linear driver and a switching regulator |
US8890502B2 (en) | 2012-02-17 | 2014-11-18 | Quantance, Inc. | Low-noise, high bandwidth quasi-resonant mode switching power supply |
CN102684701B (zh) * | 2012-04-27 | 2014-07-09 | 苏州上声电子有限公司 | 基于编码转换的数字扬声器驱动方法和装置 |
DE102012104488A1 (de) * | 2012-05-24 | 2013-11-28 | Hochschule für angewandte Wissenschaften München | Geschalteter Verstärker für variable Versorgungsspannung |
DE102013109441B4 (de) | 2013-08-30 | 2015-06-11 | Intel Mobile Communications GmbH | Steuereinrichtung und Verfahren zum Steuern einer Prozessvariable und Leistungsversorgungsschaltung, umfassend eine Leistungsversorgung und eine Steuereinrichtung |
DE102014200964A1 (de) * | 2014-01-21 | 2015-07-23 | Robert Bosch Gmbh | Verstärkeranordnung mit Tiefpassfiltereinrichtung |
FR3023088B1 (fr) * | 2014-06-25 | 2016-07-22 | Devialet | Amplificateur audio |
US9602062B2 (en) * | 2014-06-30 | 2017-03-21 | Qualcomm Incorporated | Audio switching amplifier |
JP6210027B2 (ja) * | 2014-07-18 | 2017-10-11 | ヤマハ株式会社 | 電力増幅器 |
US20170250654A1 (en) * | 2016-02-29 | 2017-08-31 | Qualcomm Incorporated | Dynamic dead time management |
US10256777B2 (en) | 2016-02-29 | 2019-04-09 | Qualcomm Incorporated | Audio amplifiers |
US10218312B2 (en) | 2016-02-29 | 2019-02-26 | Qualcomm Incorporated | Dynamic volume management in audio amplifiers |
CN116239693A (zh) * | 2016-03-14 | 2023-06-09 | 奥斯陆大学 | 具有改变的FcRn结合的工程化免疫球蛋白 |
US10177743B2 (en) * | 2016-07-08 | 2019-01-08 | Fluke Corporation | Synthesized inductance circuit |
US10110181B2 (en) * | 2016-12-30 | 2018-10-23 | Texas Instruments Incorporated | Class-D amplifier with post filter feedback loop |
DE102017101497B4 (de) * | 2017-01-26 | 2020-08-27 | Infineon Technologies Ag | Mikro-Elektro-Mechanisches-System (MEMS) -Schaltkreis und Verfahren zum Rekonstruieren einer Störgröße |
WO2018211085A1 (en) * | 2017-05-19 | 2018-11-22 | Danmarks Tekniske Universitet | A class-d audio amplifier |
CN109471393A (zh) * | 2018-11-22 | 2019-03-15 | 广州龙之杰科技有限公司 | 一种安全控制磁场的装置及方法 |
DE102022211104A1 (de) | 2022-10-20 | 2024-04-25 | Siemens Energy Global GmbH & Co. KG | Verfahren und Vorrichtung zum Messen eines elektrischen Stroms |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3294981A (en) * | 1962-08-15 | 1966-12-27 | Bose Corp | Signal translation employing two-state techniques |
DE3572098D1 (en) * | 1984-11-02 | 1989-09-07 | Bose Corp | Frequency-stabilized two-state modulation |
JPS6484280A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Image formation device |
JPH0728181B2 (ja) * | 1988-12-28 | 1995-03-29 | パイオニア株式会社 | パルス幅変調増幅回路 |
JPH03294981A (ja) * | 1990-04-12 | 1991-12-26 | Mitsubishi Electric Corp | 光学文字読取装置 |
US5160896A (en) * | 1992-02-18 | 1992-11-03 | Harman International Industries, Incorporated | Class D amplifier |
US5606289A (en) * | 1994-06-22 | 1997-02-25 | Carver Corporation | Audio frequency power amplifiers with actively damped filter |
US5838193A (en) * | 1996-11-26 | 1998-11-17 | Motorola, Inc. | Time-delay compensating wideband class-s modulator and method therefor |
US5949282A (en) * | 1998-02-25 | 1999-09-07 | National Semiconductor Corporation | Class D amplifier no low pass filter feedback with zero phase delay |
US6064259A (en) * | 1998-07-24 | 2000-05-16 | Nikon Corporation Of America | High power, high performance pulse width modulation amplifier |
-
1999
- 1999-01-12 NL NL1011002A patent/NL1011002C2/nl not_active IP Right Cessation
-
2000
- 2000-01-12 CA CA002360345A patent/CA2360345C/en not_active Expired - Fee Related
- 2000-01-12 WO PCT/NL2000/000016 patent/WO2000042702A1/en active IP Right Grant
- 2000-01-12 US US09/869,936 patent/US6552606B1/en not_active Expired - Fee Related
- 2000-01-12 AU AU21300/00A patent/AU754082B2/en not_active Ceased
- 2000-01-12 ES ES00901343T patent/ES2216854T3/es not_active Expired - Lifetime
- 2000-01-12 JP JP2000594194A patent/JP4322428B2/ja not_active Expired - Fee Related
- 2000-01-12 EP EP00901343A patent/EP1142106B1/en not_active Expired - Lifetime
- 2000-01-12 NZ NZ512718A patent/NZ512718A/xx unknown
- 2000-01-12 DE DE60009656T patent/DE60009656T2/de not_active Expired - Lifetime
- 2000-01-12 DK DK00901343T patent/DK1142106T3/da active
- 2000-01-12 CN CNB008027463A patent/CN1185786C/zh not_active Expired - Fee Related
- 2000-01-12 KR KR1020017008846A patent/KR100785921B1/ko not_active IP Right Cessation
- 2000-01-12 AT AT00901343T patent/ATE264020T1/de not_active IP Right Cessation
- 2000-01-12 TR TR2001/02000T patent/TR200102000T2/xx unknown
- 2000-01-12 PT PT00901343T patent/PT1142106E/pt unknown
- 2000-01-12 MX MXPA01006295A patent/MXPA01006295A/es not_active IP Right Cessation
- 2000-01-12 ID IDW00200101691A patent/ID30217A/id unknown
- 2000-07-11 TW TW089113785A patent/TW504896B/zh not_active IP Right Cessation
-
2001
- 2001-06-11 NO NO20012866A patent/NO20012866L/no not_active Application Discontinuation
-
2002
- 2002-04-24 HK HK02103063.4A patent/HK1041569B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010101501A (ko) | 2001-11-14 |
TR200102000T2 (tr) | 2001-12-21 |
NO20012866L (no) | 2001-08-28 |
HK1041569A1 (en) | 2002-07-12 |
ID30217A (id) | 2001-11-15 |
EP1142106B1 (en) | 2004-04-07 |
TW504896B (en) | 2002-10-01 |
CA2360345C (en) | 2007-03-27 |
AU2130000A (en) | 2000-08-01 |
CA2360345A1 (en) | 2000-07-20 |
HK1041569B (zh) | 2005-04-15 |
ES2216854T3 (es) | 2004-11-01 |
CN1337089A (zh) | 2002-02-20 |
DE60009656T2 (de) | 2004-08-12 |
DK1142106T3 (da) | 2004-06-21 |
CN1185786C (zh) | 2005-01-19 |
WO2000042702A1 (en) | 2000-07-20 |
KR100785921B1 (ko) | 2007-12-17 |
PT1142106E (pt) | 2004-08-31 |
NL1011002C2 (nl) | 2000-07-20 |
NZ512718A (en) | 2003-01-31 |
EP1142106A1 (en) | 2001-10-10 |
JP2002535863A (ja) | 2002-10-22 |
ATE264020T1 (de) | 2004-04-15 |
US6552606B1 (en) | 2003-04-22 |
MXPA01006295A (es) | 2002-04-17 |
NO20012866D0 (no) | 2001-06-11 |
AU754082B2 (en) | 2002-11-07 |
DE60009656D1 (de) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322428B2 (ja) | 増幅器回路 | |
EP1137162B1 (en) | Analog/digital PWM control circuit of a winding | |
CN105190325B (zh) | 基于受控负阻抗的谐振阻抗感测 | |
JP6672259B2 (ja) | フラックスゲート検出器を備えた電流変換器 | |
US20040066229A1 (en) | Class D amplifier | |
JP2017521675A5 (ja) | ||
JPH02177605A (ja) | パルス幅変調増幅回路 | |
EP2691783B1 (en) | Apparatus for current measurement | |
WO2001071905A2 (en) | Amplifier circuit and method for providing negative feedback thereto | |
CN111585525B (zh) | D类跨导放大器 | |
TW201312932A (zh) | 用於音頻放大系統中減少失真的系統和方法 | |
Adduci et al. | PWM power audio amplifier with voltage/current mixed feedback for high-efficiency speakers | |
Niklaus et al. | High-bandwidth high-cmrr current measurement for a 4.8 mhz multi-level gan inverter ac power source | |
CN212305266U (zh) | 滤波电容电流反馈自激振荡音频数字功率放大器 | |
WO1991014946A1 (en) | Improved single winding magnetometer | |
CN112362953A (zh) | 一种直流偏置电流检测装置 | |
ZA200104652B (en) | Amplifier circuit. | |
CN111740714A (zh) | 滤波电容电流反馈自激振荡音频数字功率放大器 | |
Joshi et al. | Class D audio amplifier with hybrid control | |
WO2000033095A1 (en) | Circuit with improved dynamic response for measuring current in pulse width modulated amplifiers | |
US20230412151A1 (en) | Hybrid Filter Circuit and System with Hybrid Filter Circuit | |
RU2189108C2 (ru) | Высоколинейный двухтактный усилитель и устройство разделения сигнала на две полуволны | |
CN109716647B (zh) | 包括补偿电路的放大装置 | |
CN114050724A (zh) | 一种磁隙式高频变压器及其磁链检测和控制方法及装置 | |
WO2022258491A1 (en) | Self-oscillating class d audio amplifier with voltage limiting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |