JP4320892B2 - Bonding substrate cutting method - Google Patents
Bonding substrate cutting method Download PDFInfo
- Publication number
- JP4320892B2 JP4320892B2 JP2000011651A JP2000011651A JP4320892B2 JP 4320892 B2 JP4320892 B2 JP 4320892B2 JP 2000011651 A JP2000011651 A JP 2000011651A JP 2000011651 A JP2000011651 A JP 2000011651A JP 4320892 B2 JP4320892 B2 JP 4320892B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- cut
- silicon
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、回路が形成された半導体基板と、補助的役割を果たす第2の基板とを接合し、その接合基板をスクライブラインに沿って個々のチップに分割するようにした接合基板の切断方法に関する。
【0002】
【発明が解決しようとする課題】
図7に示すように、半導体力学量センサ例えば圧力センサチップ1は、ダイヤフラム2aが形成されると共に拡散ピエゾ抵抗体などからなる検知回路(図示せず)が形成されたシリコンチップ2を、前記ダイヤフラム2aに連通する貫通穴3aを有したガラス製の支持台座3上に支持して構成される。この場合、前記圧力センサチップ1を製造するにあたっては、前記ダイヤフラム2a及び検知回路を縦横に多数形成したシリコン基板(シリコンウエハ)と、前記ダイヤフラム2aに対応した貫通穴3aを予め形成したガラス基板とを接合し、その後、その接合基板をダイシングブレードを用いて切断することにより、個々のチップ1に分割することが行なわれる。
【0003】
ところで、上記のようにブレードによる切断(ダイシング)を行なうにあたっては、切断厚みに応じたブレード幅(厚さ)を有するブレードを使用する必要がある。これに対し、上記したシリコン基板とガラス基板とを接合した接合基板は、シリコン基板の厚み(一般に300〜600μm)に対し、ガラス基板の厚みがかなり大きい(一般に2〜3mm程度)ため、これを切断するためには大きなブレード幅(200〜300μm)のブレードを使用せざるを得ず、このため、シリコン基板のスクライブラインの幅、つまり無効となる部分の幅が大きくなる不具合があった。チップ1が小さくなると、無効面積がシリコン基板全体の10%を越えるケースも出てくる。
【0004】
そこで、近年では、接合基板の切断における無効となる部分の幅を小さくするための技術として、特開平6−61346号公報(第1の従来例と称する)や、特開平4−10554公報(第2の従来例と称する)、特開平8−321478号公報(第3の従来例と称する)に示されるものが考えられている。このうち第1の従来例は、図8に示すように、シリコン基板4とガラス基板5とを接合した後、シリコン基板4側をブレード幅の小さいブレード6で切断し、その後、ガラス基板5側をブレード幅の大きいブレード7で切断するようにしている。
【0005】
また、第2の従来例は、図9に示すように、ガラス基板8のスクライブラインに対応した位置に予め切込み8aを形成しておいた上で、シリコン基板4と接合し、その後、シリコン基板4及びガラス基板8の残りの部分を一度に切断するものである。第3の従来例は、図10に示すように、ガラス基板9の上面側に、予め切込み9aを形成しておいた上で、シリコン基板4と接合し、その後、シリコン基板4及びガラス基板8の残りの部分を切断するものである。これらによれば、シリコン基板4の切断に使用するブレード6を、比較的小さいブレード幅のもので済ませることができ、ひいては有効面積を拡大することができる。
【0006】
しかしながら、これら第1〜第3の従来例では、切断後の圧力センサチップ1の形状が、図7に示すように、切断面(側面)部分において、シリコンチップ2(シリコン基板4)が支持台座3からひさし状に突出した段差形状(符号aで示す)となるため、次のような不具合を招いていた。即ち、近年、圧力センサチップ1の表面保護構造として、チップ1全体をゲルで覆うことが考えられているが、この構造の課題は、ゲル中の気泡をいかにして抑えるかである。
【0007】
ところが、上記のような段差形状aが存在すると、この段差部分でのゲルの回り込みが悪くなり、気泡が発生しやすい構造となるのである。また、上記第1及び第3の従来例では、シリコン基板4におけるスクライブラインの切断幅(ブレード幅)は小さくすることができるものの、図7に示したように、シリコンチップ2が支持台座3からはみ出ているため、シリコンチップ2の端部まで回路を形成することはできず、結局、そのはみ出し部分がデッドスペースとなって、無効部分を極力小さくするといった問題は解決されていない事情もあった。
【0008】
本発明は上記事情に鑑みてなされたもので、その目的は、半導体基板のスクライブラインの無効部分を極力小さくすることができながらも、切断面部分における段差形状の発生を防止することができる接合基板の切断方法を提供するにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、半導体基板に接合される第2の基板に、サンドブラスト法を用いて、スクライブラインに対応した位置に断面くさび状をなす非貫通状の切込み溝を予め形成すると共に、それと同時に各貫通穴を形成しておき、接合後に、ブレードを用いたダイシングにより、半導体基板と第2の基板とを同時に切断するようにしている(請求項1の発明)。
【0010】
これによれば、接合基板を切断してチップに分割するにあたっては、スクライブラインに沿って、切込み溝につなげるようにして、半導体基板及び第2の基板の一部をブレードにより同時に切断すれば良く、この場合、切断厚みは小さいので、ブレード幅を小さく済ませることができる。そして、このとき、切込み溝は断面くさび状(順テーパー状)をなすので、切断されたチップの側面は、ブレードによる切断部部分で真直ぐで、それに連続した切込み溝部分でやや傾斜した如き面となり、段差が発生することはない。
【0011】
従って、本発明によれば、スクライブラインの幅を小さくして半導体基板の無効部分を極力小さくすることができながらも、切断面部分における段差形状の発生を防止することができ、ひいてはチップ全体をゲルで覆う場合における、気泡の発生を抑えることができるという優れた効果を奏するものである。
【0012】
また、第2の基板に、切込み溝を形成すると同時に貫通穴を形成する構成としたので、第2の基板に対する貫通穴の形成と切込み溝の形成とを別途の工程にて行なう場合に比べ、効率の良い作業を行なうことができる。そして、サンドブラスト法により形成される切込み溝は断面くさび状(順テーパー状)をなすので、上記断面くさび状をなす非貫通状の切込み溝の形成には、サンドブラスト法を用いることが適するものとなる。
【0013】
さらには、半導体基板側にも、そのスクライブラインに沿って、非貫通状の切込み溝を予め形成しておくことができる(請求項2の発明)。これによれば、接合後のブレードによる切断厚みをより薄くすることができ、ブレード幅を一層小さくしたり、切断作業に要する時間を短縮化したりすることができる。
【0015】
【発明の実施の形態】
以下、本発明を圧力センサチップの製造に適用した第1の実施例について、図1ないし図4を参照しながら説明する。まず、図2は、本実施例の方法により製造される圧力センサチップ11の構成を示しており、この圧力センサチップ11は、例えば厚みが300〜600μmで、2.5mm角〜4.0mm角程度の大きさのシリコンチップ12を、例えば高さ寸法2〜3mmのガラス製の支持台座13により支持して構成される。
【0016】
前記シリコンチップ12は、その中央部に薄肉なダイヤフラム12aが形成されていると共に、図示はしないが、その上面側に位置して例えば4個のピエゾ抵抗体をブリッジ接続してなる検知回路が形成されている。また、前記支持台座13の中央部には、前記ダイヤフラム12a部分に連通する断面円形の貫通穴13aが上下に延びて形成されている。尚、この貫通穴13aは、上方に行くに従って径小となる緩やかなテーパー状をなしている。また、前記シリコンチップ12の下面と支持台座13の上面とは、例えば陽極接合法により接合されている。
【0017】
さて、上記のように構成された圧力センサチップ11は、図1に示すような接合基板14を、そのスクライブラインSに沿って、図示しないブレードを用いて切断(ダイシング)することにより製造される。ここで、本実施例に係る接合基板14の構成について述べる。
【0018】
この接合基板14は、半導体基板たるシリコン基板(シリコンウエハ)15と、補助的役割を果たす第2の基板たるガラス基板16とを、この場合陽極接合法により接合して構成される。前記シリコン基板15には、周知のプロセスにより、上記したダイヤフラム12a及び検知回路が、縦横に所定間隔で並んで多数個形成されている。前記スクライブラインSは、このシリコン基板15を各シリコンチップ12に分割するように縦横に格子状に設定される。
【0019】
一方、前記ガラス基板16には、前記シリコン基板15の各ダイヤフラム12aの中心部に対応した位置に、夫々貫通穴13aが形成されていると共に、前記スクライブラインSに対応した位置に、断面くさび状(V字状)をなす非貫通状の切込み溝17が縦横に格子状に形成されている。後述するように、この切込み溝17は、接合面とは反対側の面(図1で下面側)から、サンドブラスト法により、ガラス基板16の接合面側(図1で上面側)に数十μm程度の厚みを残すように形成されるようになっている。また、前記貫通穴13aも、この切込み溝17と同時に形成されるようになっている。
【0020】
ここで、前記接合基板14の製造方法について、図3及び図4も参照して述べる。図3は、接合基板14を接合するまでの工程を順に示している。即ち、まず図3(a)に示すように、平板状に研磨されたガラス基板16を用意し、次に図3(b)に示すように、このガラス基板16に対して、サンドブラスト法により貫通穴13a及び切込み溝17を形成する工程が実行される。
【0021】
このサンドブラスト法による加工は、図4に示すように、ガラス基板16の表面(接合面とは反対側の面)にレジストマスク18を設け、そのレジストマスク18のうち所定位置に開口18aを形成する。この場合、開口18aとしては、貫通穴13aの形成位置には、例えば1mmφ程度の円形孔が形成され、切込み溝17の形成位置には、幅が数100μm程度の格子状のスリットが形成される。尚、図4ではガラス基板16を図1〜図3とは上下反転して示している。
【0022】
そして、ノズル19の先から、開口18aを通してガラス基板16の表面に砥粒混じりのエアーAを吹付けることにより、ガラス基板16が削られていく。このサンドブラスト法では、形成される穴は所定角度の順テーパー状となるので、予めガラス基板16の厚みとテーパー角とから最適な開口18aの径寸法や幅寸法を設定しておくことにより、ガラス基板16を貫通する貫通穴13a、及び、ガラス基板16の接合面側に所定厚み(数十μm程度)を残した断面くさび状の切込み溝17を形成することができる。このとき、切込み溝17は非貫通状態であるため、ガラス基板16は一体物としてその形状が保持されることは勿論である。
【0023】
このようにしてガラス基板16に貫通穴13a及び切込み溝17が形成されると、図3(c)に示すように、ガラス基板16の表面(接合面)を研磨して平坦化する工程が実行される。この後、詳しい説明は省略するが、別工程にてダイヤフラム12a及び検知回路を形成しておいたシリコン基板15を用意し、図3 (d)に示すように、そのシリコン基板15とガラス基板16とを陽極接合法により接合する工程が実行される。これにて、図1に示すような接合基板14が形成されるのである。
【0024】
そして、その後、上記した接合基板14に対し、図示しないブレードを用いた切断(ダイシング)が行なわれ、接合基板14が図2に示した個々の圧力センサチップ11に分断される。この切断は、前記スクライブラインSに沿って、前記切込み溝17につなげるようにして、シリコン基板15と、ガラス基板16の一部(切込み溝17の底を構成する部分)とを同時に切断することにより行なわれる。
【0025】
このとき、ブレードによる切断厚みは、シリコン基板15の厚みと、ガラス基板16の最も薄くなった部分(数十μm程度)の厚みを加えたものであって、十分に小さいものとなるため、切断厚みに応じたブレード幅(厚さ)を有するブレードを使用しなければならない事情があっても、ブレード幅を小さく済ませることができ(例えばシリコン基板15の切断に使用する30μm程度)、ひいては、シリコン基板15のスクライブラインSの幅、つまり無効となる部分の幅を小さく済ませることができるのである。
【0026】
また、切断された圧力センサチップ11の側面は、図2に示すように、ブレードによる切断部分で真っ直ぐで、それに連続して切込み溝17部分でやや傾斜した如き面となり、シリコンチップ12が支持台座13からひさし状に突出することはないため、シリコンチップ12の端部まで回路を形成することが可能となるのである。
【0027】
しかして、図示はしないが、圧力センサチップ11の表面保護構造として、近年、チップ11全体をゲルで覆うことが行なわれる。このとき、上記圧力センサチップ11においては、その側面の図2に符号bで示す部分に、従来例のような段差が発生することはないので、チップ11全体をゲルで覆う場合におけるゲルの回り込みが良好に行なわれ、気泡の発生を抑えることができるようになる。
【0028】
このように本実施例によれば、ガラス基板16のスクライブラインSに対応した位置に、予めサンドブラスト法により断面くさび状をなす切込み溝17を形成しておき、シリコン基板15との接合後に、シリコン基板15とガラス基板16の薄肉部分とを同時に切断するようにしたので、シリコン基板15のスクライブラインSの無効部分を極力小さくし、有効エリアを拡大することができる。
【0029】
そして、圧力センサチップ11の側面に段差が発生することがないので、チップ11全体をゲルで覆う場合における気泡の発生を効果的に防止し、気泡に起因する不具合(ボンディングワイヤの切断等)を未然に防止することができるものである。また、特に本実施例では、ガラス基板16に対してサンドブラスト法による切込み溝17を形成すると同時に貫通穴13aをも形成するようにしたので、貫通穴13aを別途の工程(例えば超音波加工法)にて行なう場合に比べ、効率の良い作業を行なうことができるといったメリットも得ることができる。
【0030】
図5は、本発明の第2の実施例に係る接合基板21の構成を示すものである。この接合基板21も、ダイヤフラム12aや検知回路が形成された半導体基板たるシリコン基板22と、断面くさび状をなす非貫通状の切込み溝23がスクライブラインSに沿って予め形成された第2の基板たるガラス基板24とを接合して構成されるのであるが、本実施例では、前記シリコン基板22の下面側にも、スクライブラインSに沿って、非貫通状の溝25を予め形成するようにしている。これによれば、接合基板21に対するブレードによる切断厚みをより薄くすることができ、ブレード幅を一層小さくしたり、切断作業に要する時間を短縮化したりすることができるものである。
【0031】
尚、上記第1の実施例では、ガラス基板16に対し切込み溝17の形成と同時に貫通穴13aをも形成する構成とした。図6には、参考例の接合基板31を示しており、第2の基板たるガラス基板32に、切込み溝33のみを形成している。
【0032】
その他、本発明は上記した実施例に限定されるものではなく、例えば下記のような拡張、変更が可能であり、記載した以外にも要旨を逸脱しない範囲内で適宜変更して実施し得るものである。即ち、上記実施例では、圧力センサチップを具体例としたが、加速度センサなどの他の物理量センサ素子にも本発明を適用することができることは勿論、接合基板全般に本発明を適用することができる。
【0033】
この場合、第2の基板については、ガラス基板に限らず、シリコン、金属、セラミック等、断面くさび状をなす切込み溝の形成が可能な材質のものであれば、各種の材質のものに適用でき、また、基板の接合方法についても、陽極接合法に限らず、低融点ガラス法や金属接合法等の各種の接合方法が採用できる。半導体基板としても、シリコン基板に限定されるものではない。断面くさび状をなす方法として、ここではサンドブラスト法について記載したが、これ以外の方法例えばエッチング方法を用いても良い。さらには、上記実施例で例示した各部の厚みや幅寸法等についても、一例をあげたに過ぎないことは言うまでもない。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すもので、接合基板の縦断面図
【図2】圧力センサチップの構成を示す縦断面図
【図3】接合基板の製造工程を説明するための縦断面図
【図4】サンドブラスト法による切込み溝の形成方法を説明するための図
【図5】本発明の第2の実施例を示す図1相当図
【図6】 参考例を示す図1相当図
【図7】従来例における圧力センサチップの構成を示す縦断面図
【図8】第1の従来例を示すもので、接合基板の切断時の様子を示す縦断面図
【図9】第2の従来例を示すもので、接合基板(a)及びそれが切断された様子(b)を示す縦断面図
【図10】第3の従来例を示す図9相当図
【符号の説明】
図面中、11は圧力センサチップ(チップ)、12はシリコンチップ、13は支持台座、13aは貫通穴、14,21,31は接合基板、15,22はシリコン基板(半導体基板)、16,24,32はガラス基板(第2の基板)、17,23,33は切込み溝、25は溝、Sはスクライブラインを示す。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of cutting a bonded substrate in which a semiconductor substrate on which a circuit is formed and a second substrate that plays an auxiliary role are bonded and the bonded substrate is divided into individual chips along a scribe line. about the law.
[0002]
[Problems to be solved by the invention]
As shown in FIG. 7, a semiconductor dynamic quantity sensor, for example, a
[0003]
By the way, when performing cutting (dicing) with a blade as described above, it is necessary to use a blade having a blade width (thickness) corresponding to the cutting thickness. On the other hand, the bonding substrate obtained by bonding the silicon substrate and the glass substrate described above is considerably thicker (generally about 2 to 3 mm) than the thickness of the silicon substrate (generally 300 to 600 μm). In order to cut, a blade having a large blade width (200 to 300 [mu] m) must be used. For this reason, there is a problem that the width of the scribe line of the silicon substrate, that is, the width of the invalid portion becomes large. As the
[0004]
Therefore, in recent years, Japanese Patent Laid-Open No. 6-61346 (referred to as a first conventional example) and Japanese Patent Laid-Open No. 4-10554 (No. 1) are known as techniques for reducing the width of an ineffective portion in cutting a bonded substrate. 2), and those disclosed in Japanese Patent Application Laid-Open No. 8-32478 (referred to as a third conventional example). Among these, as shown in FIG. 8, in the first conventional example, after the
[0005]
Further, in the second conventional example, as shown in FIG. 9, a
[0006]
However, in these first to third conventional examples, the shape of the
[0007]
However, if the step shape a as described above exists, the wraparound of the gel at the step portion becomes worse and a structure in which bubbles are easily generated is obtained. In the first and third conventional examples, although the cutting width (blade width) of the scribe line in the
[0008]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a bonding that can prevent generation of a step shape in a cut surface portion while minimizing an ineffective portion of a scribe line of a semiconductor substrate. to provide a cutting how the substrate.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, a non-penetrating cut groove having a wedge-shaped cross section is formed at a position corresponding to the scribe line on the second substrate to be bonded to the semiconductor substrate by using a sandblast method. At the same time, each through hole is formed in advance, and after joining, the semiconductor substrate and the second substrate are simultaneously cut by dicing using a blade (invention of claim 1 ).
[0010]
According to this, when the bonded substrate is cut and divided into chips, the semiconductor substrate and the second substrate may be simultaneously cut by the blade so as to be connected to the cut groove along the scribe line. In this case, since the cut thickness is small, the blade width can be reduced. At this time, the cut groove has a wedge shape (forward taper shape), and the side surface of the cut chip is straight at the cut portion by the blade and is slightly inclined at the continuous cut groove portion. , No steps will occur.
[0011]
Therefore, according to the present invention, the width of the scribe line can be reduced and the ineffective portion of the semiconductor substrate can be reduced as much as possible. In the case of covering with a gel, there is an excellent effect that the generation of bubbles can be suppressed.
[0012]
Further, the second substrate, since a configuration to form a transmural throughbore simultaneously to form a switching inclusive groove, when performing the formation of the formation and notches of the through hole with respect to the second substrate in a separate process Compared to the above, the work can be performed more efficiently. Since the cut groove formed by the sand blasting method has a wedge shape (forward taper shape), it is suitable to use the sand blast method for forming the non-penetrating cut groove having the cross sectional wedge shape. .
[0013]
Furthermore, a non-penetrating cut groove can be formed in advance along the scribe line on the semiconductor substrate side (invention of claim 2 ). According to this, the cutting thickness by the blade after joining can be made thinner, the blade width can be further reduced, and the time required for the cutting operation can be shortened.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, with the first embodiment according to the present invention in the manufacture of the pressure sensor chip will be described with reference to FIGS. First, FIG. 2 shows the configuration of the
[0016]
The
[0017]
Now, the
[0018]
The
[0019]
On the other hand, the
[0020]
Here, a method for manufacturing the
[0021]
In the processing by the sandblast method, as shown in FIG. 4, a resist
[0022]
The
[0023]
When the through
[0024]
Then, the above-described
[0025]
At this time, the cutting thickness by the blade is obtained by adding the thickness of the
[0026]
Further, as shown in FIG. 2, the cut side surface of the
[0027]
Therefore, although not shown, as a surface protection structure of the
[0028]
As described above, according to the present embodiment, the
[0029]
Further, since no step is generated on the side surface of the
[0030]
Figure 5 shows the structure of a bonded
[0031]
In the first embodiment, the through
[0032]
In addition, the present invention is not limited to the above-described embodiments. For example, the present invention can be expanded and modified as follows, and can be appropriately modified and implemented within the scope not departing from the gist of the present invention. It is. That is, in the above embodiment, the pressure sensor chip is taken as a specific example. However, the present invention can be applied to other physical quantity sensor elements such as an acceleration sensor, and the present invention can be applied to all bonded substrates. it can.
[0033]
In this case, the second substrate is not limited to the glass substrate, but can be applied to various materials as long as it is a material capable of forming a cut groove having a wedge-shaped cross section, such as silicon, metal, or ceramic. The substrate bonding method is not limited to the anodic bonding method, and various bonding methods such as a low melting point glass method and a metal bonding method can be employed. The semiconductor substrate is not limited to a silicon substrate. Although the sandblasting method has been described here as a method for forming a wedge shape in the cross section, other methods such as an etching method may be used. Furthermore, it goes without saying that the thicknesses, width dimensions, and the like of the respective parts exemplified in the above embodiments are merely examples.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a bonding substrate according to a first embodiment of the present invention. FIG. 2 is a longitudinal sectional view showing a configuration of a pressure sensor chip. FIG. 4 is a view for explaining a method of forming a cut groove by sandblasting. FIG. 5 is a view corresponding to FIG. 1 showing a second embodiment of the present invention. FIG. 6 is a view showing a reference example . FIG. 7 is a longitudinal sectional view showing a configuration of a pressure sensor chip in a conventional example. FIG. 8 is a longitudinal sectional view showing a state of cutting a bonded substrate, showing a first conventional example. FIG. 10 is a longitudinal sectional view showing a bonding substrate (a) and a state (b) in which the bonding substrate (a) is cut. FIG. 10 is a diagram corresponding to FIG. 9 showing a third conventional example.
In the drawings, 11 is a pressure sensor chip (chip), 12 is a silicon chip, 13 is a support pedestal, 13a is a through hole, 14, 21 and 31 are bonded substrates, 15 and 22 are silicon substrates (semiconductor substrates), and 16 and 24. , 32 is a glass substrate (second substrate), 17, 23, 33 are cut grooves, 25 is a groove, and S is a scribe line.
Claims (2)
前記第2の基板に対し、サンドブラスト法を用いて、その接合面とは反対側の面の前記スクライブラインに対応した位置に、断面くさび状をなす非貫通状の切込み溝を予め形成すると共に、それと同時に前記各貫通穴を形成しておき、
ブレードを用いたダイシングにより、前記半導体基板と前記第2の基板とを同時に切断することを特徴とする接合基板の切断方法。 A bonding substrate formed by bonding a semiconductor substrate on which a large number of diaphragms and circuits are formed and a second substrate having a through-hole communicating with each diaphragm portion and having an auxiliary function is formed on the scribe line of the semiconductor substrate. A method for dividing into individual chips along
For the second substrate, using a sandblast method, a non-penetrating cut groove having a wedge-shaped cross section is formed in advance at a position corresponding to the scribe line on the surface opposite to the bonding surface , At the same time, each through hole is formed ,
A method for cutting a bonded substrate, wherein the semiconductor substrate and the second substrate are simultaneously cut by dicing using a blade.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011651A JP4320892B2 (en) | 2000-01-20 | 2000-01-20 | Bonding substrate cutting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011651A JP4320892B2 (en) | 2000-01-20 | 2000-01-20 | Bonding substrate cutting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203174A JP2001203174A (en) | 2001-07-27 |
JP4320892B2 true JP4320892B2 (en) | 2009-08-26 |
Family
ID=18539489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000011651A Expired - Fee Related JP4320892B2 (en) | 2000-01-20 | 2000-01-20 | Bonding substrate cutting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4320892B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040011244A (en) * | 2002-07-30 | 2004-02-05 | 주식회사 비에스이 | Method of cutting diaphgrams from a silicon wafer |
US20060124915A1 (en) * | 2003-05-19 | 2006-06-15 | Siegfried Buettner | Production of an optoelectronic component that is enclosed in plastic, and corresponding methods |
FR2869455B1 (en) * | 2004-04-27 | 2006-07-14 | Soitec Silicon On Insulator | METHOD OF MANUFACTURING CHIPS AND SUPPORT THEREFOR |
JP6996459B2 (en) * | 2018-09-06 | 2022-01-17 | 三菱電機株式会社 | Manufacturing method of physical quantity detection sensor, physical quantity detection sensor |
CN110143025B (en) * | 2019-04-02 | 2024-04-12 | 福建华佳彩有限公司 | Backboard structure of glass substrate |
-
2000
- 2000-01-20 JP JP2000011651A patent/JP4320892B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001203174A (en) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5904548A (en) | Trench scribe line for decreased chip spacing | |
US20030013380A1 (en) | Semiconductor wafer dividing method | |
EP2216805A3 (en) | Method of cutting semiconductor substrate | |
JP2006344816A (en) | Method of manufacturing semiconductor chip | |
US20070221613A1 (en) | Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure | |
US9627259B2 (en) | Device manufacturing method and device | |
JP2005051007A (en) | Manufacturing method of semiconductor chip | |
JP2004140179A (en) | Semiconductor device and its manufacturing method | |
JP4320892B2 (en) | Bonding substrate cutting method | |
JP2001127010A (en) | Semiconductor device and manufacturing method thereof | |
CN102143906A (en) | MEMS device and method for manufacturing the same | |
JP2005123263A (en) | Working method of semiconductor wafer | |
JP2004055852A (en) | Semiconductor device and its fabricating process | |
EP1705153A2 (en) | Bevel dicing semiconductor components | |
JPH1070094A (en) | Method of cutting semiconductor sensor wafer | |
JP3179970B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JPH065701A (en) | Manufacture of semiconductor device | |
JPS61149316A (en) | Method of cutting pressure sensor wafer | |
JP2004363517A (en) | Method of chipping semiconductor wafer | |
JPS633774Y2 (en) | ||
JPH06325991A (en) | Method of manufacturing semiconductor device | |
JPH0567599A (en) | Manufacture of semiconductor device | |
JPH08316174A (en) | Method of cutting semiconductor wafer having glass | |
JPH0246716A (en) | Silicon wafer | |
JPH04312955A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090525 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |