JP2004055852A - Semiconductor device and its fabricating process - Google Patents

Semiconductor device and its fabricating process Download PDF

Info

Publication number
JP2004055852A
JP2004055852A JP2002211735A JP2002211735A JP2004055852A JP 2004055852 A JP2004055852 A JP 2004055852A JP 2002211735 A JP2002211735 A JP 2002211735A JP 2002211735 A JP2002211735 A JP 2002211735A JP 2004055852 A JP2004055852 A JP 2004055852A
Authority
JP
Japan
Prior art keywords
semiconductor
region
scribe line
groove
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002211735A
Other languages
Japanese (ja)
Inventor
Kikuo Saka
坂　喜久男
Masami Seto
瀬戸　正己
Yukiyoshi Ishimoto
石本　幸由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002211735A priority Critical patent/JP2004055852A/en
Publication of JP2004055852A publication Critical patent/JP2004055852A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent such damage of a semiconductor device attributable to a dicing process as generation of chipping and cracks in a semiconductor wafer and exfoliation of a resin layer during dicing. <P>SOLUTION: A front side groove 7a is formed in the vicinity of a semiconductor chip region 3 in a scribe line region 5 of a front surface 1a of a wafer 1 (A). A backside groove 7b is formed in the vicinity of a semiconductor chip region 3 in a scribe line region 5 of a backside 1b in the wafer 1 without connecting the front and backside grooves 7a, 7b in mutually different regions within the scribe line region 5, so as to overlap the front side groove in a thickness direction of the wafer 1 (B). Thereafter, a groove 9 for cutting is formed in the center side of the scribe line region 5 to cut up the semiconductor chip region 3 into individual semiconductor chips (C). The chipping and cracks can be prevented from spreading to the semiconductor chip region 3 by the front and backside grooves 7a, 7b. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、表面に複数の半導体チップ領域が形成され、半導体チップ領域間にスクライブライン領域が設けられた半導体ウエハ（単にウエハとも称す）を個々の半導体装置（半導体チップとも称す）に分割するためのダイシング工程を含む半導体装置の製造方法及びその製造方法により製造される半導体装置に関するものである。
【０００２】
【従来の技術】
各種のウエハプロセス処理を経てウエハ上に複数の半導体チップ領域を完成させた後、各半導体チップ領域間に設けたスクライブライン領域をダイシングブレードにより切断（以下、ダイシングと称す）することにより半導体チップ領域に分離する。ダイシングブレードは、厚さ数１０μｍ（マイクロメートル）の円形砥石の切断面表面にダイヤモンドがニッケル層のような接着材を介して固着されたものである。ダイシング工程の際には、ダイシングブレードを数万ｒｐｍの高速に回転させ、切断面表面のダイヤモンド粒子を半導体ウエハに押し当てながら、スクライブライン領域に沿ってダイシングする。
ダイシング工程には、ウエハ厚全てをダイシングするフルカット法とウエハ厚の一部を残すハーフカット法がある。
【０００３】
また、近年では、１パッケージに２チップ以上搭載するマルチチップパッケージ（ＭＣＰ）技術（例えば特開２００２−２５９４８号公報参照）や、チップサイズパッケージ（ＣＳＰ）技術（例えば特開２０００−２６０９１０号公報参照）等を用いて半導体チップを実装すべく、半導体チップを小型化することが重要になってきている。
【０００４】
【発明が解決しようとする課題】
しかし、従来の構造では、図２０に示すように、ウエハ１表面に形成された複数の半導体チップ領域３を個々の半導体チップに分割すべく、ダイシングブレード２９を用いてダイシングする時に、ウエハ１の表面１ａにチッピング（欠け）３１やクラック（亀裂）等が発生するため、チッピング３１等の半導体チップ領域３への伝播を阻止するためにスクライブライン領域５の幅を広くしていた。
【０００５】
また、裏面１ｂに発生するチッピング３３であっても、個々に分割した半導体チップの裏面をリードフレームにダイボンディングさせる工程において治具との接触不良等の問題を起こしやすくなる。このような問題はＭＣＰにおいてはさらに顕著となる。
【０００６】
また、近年、発達してきたＣＳＰにおいては、半導体チップの裏面が実装時の表面になるため、半導体チップの裏面側のチッピングは外観上問題になるほか、半導体チップの裏面に文字を印字する際、特にチップサイズが小さいと文字が正常に印字できなくなるという問題があった。
【０００７】
また、半導体チップの表面側のチッピングは、半導体チップを実装する際の熱ストレスにより、半導体チップの表面側の最上層に形成された樹脂層の剥離が生じるという問題があった。
【０００８】
これとは別に、配線パターンが形成された基板上に半導体チップを搭載し、基板上で樹脂封止が行われるチップオンボード（ＣＯＢ）実装に用いられる半導体チップでは、少なくとも１辺のチッピングが発生していない基準辺が重ね合わせ作業上必要であり、半導体チップの外形精度が要求される。特に、配線パターンが形成された基板上に半導体チップを搭載し、さらにその半導体チップ上に別の半導体チップを搭載する場合に、半導体チップの外形精度が要求される。
【０００９】
例えば図２１に示すように、２つの半導体チップ３５，３７を重ねて搭載するＣＯＢ実装では、下側の半導体チップ３５の半導体基板１の表面１ａにチッピング３１があり、上側の半導体チップ３７の半導体基板１の裏面１ｂにチッピング３３があると、半導体チップ３５と３７を接着させるための接着材３９が基準辺からはみ出し、位置合わせ精度の低下を招くという問題があった。このような問題は、下層の半導体チップの表面又は上層の半導体チップの裏面のいずれかにチッピングがある場合にも起こっていた。
【００１０】
本発明の第１の目的は、ダイシング時の半導体ウエハのチッピングやクラックの発生、樹脂層の剥離など、ダイシング工程に起因する半導体装置の損傷を防止することである。
本発明の第２の目的は、２つ以上の半導体装置を重ねて搭載する際に半導体装置間に充填される接着剤のはみ出しを防止することができる半導体装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、表面に複数の半導体チップ領域が形成され、半導体チップ領域間にスクライブライン領域が設けられた半導体ウエハを個々の半導体装置に分割するためのダイシング工程を含む半導体装置の製造方法であって、ダイシング工程は、半導体ウエハの表面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の表面側溝を形成し、半導体ウエハの裏面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の裏面側溝を形成するチッピング及びクラック防止用溝形成工程、及びスクライブライン領域の中央側に切断用溝を形成する切断用溝形成工程を含む。
【００１２】
半導体チップ領域を個々の半導体装置に分割するために切断用溝を形成する前に、スクライブライン領域の半導体チップ領域近傍の領域に表面側溝及び裏面側溝を形成する。これにより、表面側及び裏面側においてチッピングが半導体チップ領域へ伝播するのを阻止することができ、半導体装置の損傷を防止することができる。
【００１３】
本発明の半導体装置の製造方法において、上記チッピング及びクラック防止用溝形成工程は、少なくとも上記表面側溝の１つ及び上記裏面側溝の１つを、互いに連結させず、スクライブライン領域内の互いに異なる領域に、かつ半導体ウエハの厚み方向で重複するように形成することが好ましい。その結果、切断用溝形成工程においてスクライブライン領域の中央側でクラックが発生しても、クラックが半導体チップ領域へ伝播するのを阻止することができ、半導体装置の損傷を防止することができる。
【００１４】
さらに、上記表面側溝を形成した後、上記切断用溝形成工程の前に、上記表面側溝を覆うように半導体ウエハの表面上に樹脂層を形成する樹脂層形成工程を含むことが好ましい。その結果、樹脂層は表面側溝内にも形成されるので、樹脂層と半導体ウエハの密着性を向上させることができ、樹脂層の剥離を防止することができる。
【００１５】
上記樹脂層形成工程を含む場合、上記表面側溝を上面側から見て波形形状に形成することが好ましい。本明細書において波形形状とは、波線形状、櫛歯形状、ジグザグ形状など、スクライブライン領域の交差部、交差部間の表面側溝が上面側から見て直線で結ばれた直線形状以外の形状をいう。表面側溝を波形形状に形成することにより、半導体ウエハと樹脂層の接触面積を大きくすることができ、半導体ウエハと樹脂層の密着性をさらに向上させることができる。
【００１６】
本発明の半導体装置の製造方法において、上記チッピング及びクラック防止用溝形成工程は、少なくとも上記表面側溝の１つ及び上記裏面側溝の１つを、互いに連結させず、かつスクライブライン領域内の同じ領域に位置を合わせて形成し、上記切断用溝形成工程は、位置合わせして形成された上記表面側溝及び上記裏面側溝のスクライブライン領域の中央側の側面に重複するように上記切断用溝を形成することが好ましい。
【００１７】
その結果、半導体チップ領域を個々の半導体装置に分割するために切断用溝を形成する前にスクライブライン領域の半導体チップ領域近傍の領域に表面側溝及び裏面側溝を形成し、表面側溝及び裏面側溝のスクライブライン領域の中央側の側面に重複するように切断用溝を形成することにより、表面側及び裏面側でのチッピングの半導体チップ領域への伝播を阻止することができ、半導体装置の損傷を防止することができる。
さらに、分割後の半導体装置の側面において、中央側部分を除く表面側部分及び裏面側部分（エッヂ部分）は上面側溝及び裏面側溝の半導体チップ領域側の側面により構成されるので、半導体装置のエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができる。
さらに、２つ以上の半導体装置を重ねて搭載するＣＯＢ実装の場合、半導体装置のエッヂ部分の欠けをなくすことにより、重ね合わせ精度を向上させることができ、上下の半導体装置間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００１８】
さらに、位置合わせして形成された上記表面側溝及び上記裏面側溝の少なくとも一方について、スクライブライン領域の交差部近傍の、半導体チップ領域の形成領域形状の角部分に対応する部分を上面側から見て丸みをもつように形成することが好ましい。その結果、分割後の半導体装置の角部分に丸みをもたせることができ、後の工程での角部分の欠けを防止することができる。
【００１９】
本発明の半導体装置の第１態様は、半導体基板の表面に半導体チップ領域が形成され、さらにその上に樹脂層が形成されている半導体装置であって、半導体基板の表面の外周部に表面側溝が形成されており、上記表面側溝内にも上記樹脂層が形成されているものである。
【００２０】
樹脂層が表面側溝内にも形成されているので、樹脂層と半導体基板の密着性を向上させることができ、樹脂層の剥離を防止することができる。表面側溝が形成されている領域の半導体基板上にシリコン酸化膜やシリコン窒化膜などの絶縁膜や保護膜が形成されている場合には、それらの膜にも表面側溝が形成されている。
【００２１】
本発明の半導体装置の第１態様において、上記表面側溝を上面側から見て波形形状に形成されていることが好ましい。その結果、半導体ウエハと樹脂層の接触面積を大きくすることができるので、半導体ウエハと樹脂層の密着性をさらに向上させることができる。
【００２２】
本発明の半導体装置の第２態様は、半導体基板の表面に半導体チップ領域が形成されている半導体装置であって、半導体基板の表面もしくは裏面又は両面の外周部に溝が形成されているものである。
【００２３】
半導体基板の表面もしくは裏面又は両面の外周部に溝が形成されていることにより、２つ以上の半導体装置を重ねて搭載する際に半導体装置間に充填される接着剤のはみ出しを防止することができる。上記溝が形成されている領域の半導体基板上にシリコン酸化膜やシリコン窒化膜などの絶縁膜や保護膜が形成されている場合には、それらの膜にも溝が形成されている。
【００２４】
本発明の半導体装置の第２態様において、上記溝はテーパー形状に形成されていることが好ましい。その結果、２つ以上の半導体装置を重ねて搭載する際に半導体装置間に充填される余分な分の接着剤を溝内に導入しやすくすることができ、接着剤のはみ出しを防止する効果を向上させることができる。
【００２５】
【発明の実施の形態】
図１は半導体装置の製造方法の一実施例を示す工程断面図である。図２は図１（Ａ）及び（Ｂ）の工程でのスクライブライン領域の交差部近傍を示す平面図であり、（Ａ）は図１（Ａ）に対応し、（Ｂ）は図１（Ｂ）に対応している。図１及び図２を参照してこの実施例を説明する。
【００２６】
（１）表面１ａに複数の半導体チップ領域３が形成され、半導体チップ領域３の間にスクライブライン領域５が設けられたウエハ１の表面１ａの、スクライブライン領域５の半導体チップ領域３近傍の領域に表面側トレンチ（表面側溝）７ａを形成する。例えばウエハ１の厚みは４００μｍであり、スクライブライン領域５の幅は１００〜１８０μｍであり、表面側トレンチ７ａの幅は２〜３μｍであり、表面側トレンチ７ａの深さは１５０μｍである（図１（Ａ）及び図２（Ａ）参照）。
この工程は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
【００２７】
表面側トレンチ７ａの形成には例えばフッ素系又は塩素系ガスを用いた汎用的なドライエッチング技術を適用でき、最も好ましいのは、ＩＣＰ−ＲＩＥ（ｉｎｄｕｃｔｉｖｅｌｙ　ｃｏｕｐｌｅｄ　ｐｌａｓｍａ　ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）と呼ばれる、高速なエッチング技術を挙げることができる。ＩＣＰによるエッチングとエッチング部側壁への保護膜の形成を高速で繰り返すトレンチ形成方法、いわゆるＢｏｓｃｈプロセスによるＩＣＰ−ＲＩＥは、極めてアンダーカットがなく、高アスペクト比で、トレンチを高速に加工できる。
【００２８】
（２）ウエハ１の裏面１ｂの、スクライブライン領域５の半導体チップ領域３近傍の領域に裏面側トレンチ（裏面側溝）７ｂを、表面側トレンチ７ａと裏面側トレンチ７ｂを互いに連結させず、スクライブライン領域５内の互いに異なる領域に、かつウエハ１の厚み方向で重複するように形成する。例えば裏面側トレンチ７ｂの寸法は、幅が２〜３μｍ、深さが３００μｍである。この実施例では裏面側トレンチ７ｂを、表面側トレンチ７ａよりも半導体チップ領域３側に、表面側トレンチ７ａとは水平方向で１０〜３０μｍの間隔をもたせて形成した（図１（Ｂ）及び図２（Ｂ）参照）。
この工程は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
【００２９】
裏面側トレンチ７ｂの形成には、表面側トレンチ７ａの形成と同様に、汎用的なドライエッチング技術やＩＣＰ−ＲＩＥを適用できる。
工程（１）及び工程（２）は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００３０】
（３）刃の幅が２０〜３０μｍ程度のダイシングブレード１０を用いてスクライブライン領域５の中央側に幅が３０〜４０μｍ程度の切断用溝９を形成して、半導体チップ領域３を個々の半導体チップに分割する（図１（Ｃ）参照）。この工程は本発明の半導体装置の製造方法の切断用溝形成工程を構成する。
【００３１】
切断用溝９の形成時に、スクライブライン領域５の中央側でウエハ１の表面１ａ及び裏面１ｂにチッピングが発生しても、スクライブライン領域５の半導体チップ領域３近傍の領域に表面側トレンチ７ａ及び裏面側トレンチ７ｂが形成されているので、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止することができ、半導体装置の損傷を防止することができる。
【００３２】
また、スクライブライン領域５にＴＥＧ（Ｔｅｓｔ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）用のパッド等の金属パターンを形成することがある（例えば特開２００１−３０８０３６号公報参照）。スクライブライン領域５に金属パターンが形成されていると、切断用溝９の形成時に、金属パターンの切り屑によるダイシングブレードの刃の目詰まりにより、ウエハ１にクラックが発生することがある。
【００３３】
この実施例では、切断用溝９の形成時にスクライブライン領域５の中央側でウエハ１にクラックが発生しても、スクライブライン領域５の半導体チップ領域３の近傍の領域に表面側トレンチ７ａと裏面側トレンチ７ｂを、互いに連結させず、スクライブライン領域５内の互いに異なる領域に、かつウエハ１の厚み方向で重複するように形成しているので、クラックが半導体チップ領域３へ伝播するのを阻止することができ、半導体装置の損傷を防止することができる。
【００３４】
この実施例では表面側トレンチ７ａを、スクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば図３に示すように、表面側トレンチ７ａ及び裏面側トレンチ７ｂをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。また、裏面側トレンチ７ｂを、スクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成し、表面側トレンチ７ａをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。
【００３５】
図４は半導体装置の製造方法の他の実施例を示す工程断面図である。図５は図４（Ｂ）の工程でのスクライブライン領域の交差部近傍を示す平面図である。図４及び図５を参照してこの実施例を説明する。
【００３６】
（１）図１（Ａ）及び（Ｂ）を参照して説明した工程（１）及び（２）と同様にして、表面１ａに複数の半導体チップ領域３が形成され、半導体チップ領域３の間にスクライブライン領域５が設けられたウエハ１のスクライブライン領域に、表面１ａには表面側トレンチ７ａを形成し、裏面１ｂには裏面側トレンチ７ｂをする（図４（Ａ）参照）。この工程は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００３７】
（２）半導体ウエハ１の表面１ａ上に、表面側トレンチ７ａを覆い、表面側トレンチ７ａ内に入り込むように樹脂層１１を形成する（図４（Ｂ）及び図５参照）。樹脂層１１を表面側トレンチ７ａ内に入り込むように形成することにより、樹脂層１１とウエハ１の密着性を向上させることができる。この工程は、本発明の半導体装置の製造方法の樹脂層形成工程を構成する。
【００３８】
樹脂層１１の形成方法としては、例えば特開平２００１−５５４３２号公報に示されているように、金型を作製し、その金型内にウエハ１、タブレット状の樹脂、テンポラリフィルム（封止樹脂を金型に接触させないための材料）を配置し、封止樹脂を加熱圧縮してウエハ１の表面１ａ上へ押し広げて樹脂層１１を形成する方法や、特開平７−１６１７６４号公報に示されているように、スピンコート法によりウエハ１の表面１ａ上に未硬化の樹脂を形成した後、樹脂を硬化させて樹脂層１１を形成する方法などを挙げることができる。ただし、樹脂層１１は、これらの方法以外の方法により形成してもよい。
【００３９】
（３）ダイシングブレード１０を用いてスクライブライン領域５の中央側に切断用溝９を形成して、半導体チップ領域３を個々の半導体チップに分割する（図４（Ｃ）参照）。
【００４０】
この実施例では、図１及び図２を参照して説明した製造方法の実施例と同様に、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止することができ、半導体装置の損傷を防止することができる。さらに、切断用溝９の形成時にスクライブライン領域５の中央側でウエハ１にクラックが発生しても、クラックが半導体チップ領域３へ伝播するのを阻止することができ、半導体装置の損傷を防止することができる。
【００４１】
さらに、個々に分割された半導体チップでは、樹脂層１１が表面側トレンチ７ａ内にも形成されているので、樹脂層１１と半導体ウエハ（半導体基板）１の密着性を向上させることができ、樹脂層１１の剥離を防止することができる。個々に分割された半導体チップは本発明の半導体装置の第１態様の一実施例を構成する。
【００４２】
この実施例では表面側トレンチ７ａを、スクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば図６に示すように、表面側トレンチ７ａ及び裏面側トレンチ７ｂをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。また、裏面側トレンチ７ｂを、スクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成し、表面側トレンチ７ａをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。
【００４３】
また、この実施例では、表面側トレンチ７ａを上面側から見て直線形状に形成しているが、例えば表面側トレンチ７ａを上面側から見て波線形状や（図７（Ａ）参照）、櫛歯形状（図７（Ｂ）参照）、ジグザグ形状（図７（Ｃ）参照）など、波形形状に形成するようにしてもよい。図７では樹脂層１１の図示は省略している。
【００４４】
表面側トレンチ７ａを上面側から見て波形形状に形成することにより、半導体ウエハ１と樹脂層１１の接触面積を大きくすることができ、半導体ウエハ１と樹脂層１１の密着性をさらに向上させることができる。
【００４５】
また、図１から図７を参照して説明した実施例では、裏面側トレンチ７ｂを、表面側トレンチ７ａよりも半導体チップ領域３側に形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、表面側トレンチ７ａを裏面側トレンチ７ｂよりも半導体チップ領域３側に形成してもよい。
【００４６】
また、図１から図７を参照して説明した実施例では、表面側トレンチ７ａを形成した後、裏面側トレンチ７ｂを形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、裏面側トレンチ７ｂを形成した後、表面側トレンチ７ａを形成するようにしてもよい。
【００４７】
図８は半導体装置の製造方法のさらに他の実施例を示す工程断面図である。図９は図８（Ａ）の工程でのスクライブライン領域の交差部近傍を示す平面図である。図８及び図９を参照してこの実施例を説明する。
【００４８】
（１）表面１ａに複数の半導体チップ領域３が形成され、半導体チップ領域３の間にスクライブライン領域５が設けられたウエハ１の表面１ａの、スクライブライン領域５の半導体チップ領域３近傍の領域に表面側トレンチ１３ａを形成する。例えばウエハ１の厚みは４００μｍであり、スクライブライン領域５の幅は１００〜１８０μｍであり、表面側トレンチ１３ａの幅は５〜２０μｍであり、表面側トレンチ１３ａの深さは１５０μｍである（図８（Ａ）及び図９参照）。
【００４９】
表面側トレンチ１３ａの形成には、図１（Ａ）を参照して説明した表面側トレンチ７ａの形成と同様に、汎用的なドライエッチング技術やＩＣＰ−ＲＩＥを適用できる。
工程（１）は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
【００５０】
（２）ウエハ１の裏面１ｂの、スクライブライン領域５の半導体チップ領域３近傍の領域に裏面側トレンチ１３ｂを、表面側トレンチ１３ａと互いに連結させず、かつスクライブライン領域内の表面側トレンチ１３ａと同じ領域に位置を合わせて形成する。例えば裏面側トレンチ１３ｂの寸法は、幅が５〜２０μｍ、深さが１５０μｍである（図８（Ｂ）参照）。ここで、表面側トレンチ１３ａの底と裏面側トレンチ１３ｂの底の間の長さ（両トレンチ１３ａ，１３ｂ間のウエハ１の厚み）は、ダイシング工程前に、充分な強度を保てる長さにしておく。
【００５１】
表面側トレンチ１３ａの形成には、図１（Ａ）を参照して説明した表面側トレンチ７ａの形成と同様に、汎用的なドライエッチング技術やＩＣＰ−ＲＩＥを適用できる。
工程（２）は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
工程（１）及び工程（２）は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００５２】
（３）刃の幅が２０〜３０μｍ程度のダイシングブレード１０を用いてスクライブライン領域５の中央側に、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂのスクライブライン領域５の中央側の側面に重複するように、幅が３０〜４０μｍ程度の切断用溝１５を形成して、半導体チップ領域３を個々の半導体チップに分割する（図８（Ｃ）参照）。この工程は本発明の半導体装置の製造方法の切断用溝形成工程を構成する。
【００５３】
切断用溝１５の形成時に、スクライブライン領域５の中央側でウエハ１の表面１ａ及び裏面１ｂにチッピングが発生しても、スクライブライン領域５の半導体チップ領域３近傍の領域に表面側トレンチ１３ａ及び裏面側トレンチ１３ｂが形成されているので、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止することができ、半導体装置の損傷を防止することができる。
【００５４】
さらに、個々に分割された半導体チップの側面において、中央側部分を除く表面側部分及び裏面側部分（エッヂ部分）は上面側トレンチ１３ａ及び裏面側トレンチ１３ｂの半導体チップ領域３側の側面により構成されるので、半導体チップのエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができる。
【００５５】
さらに、２つ以上の半導体チップを重ねて搭載するＣＯＢ実装の場合、半導体チップのエッヂ部分の欠けをなくすことにより、重ね合わせ精度を向上させることができ、上下の半導体チップ間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００５６】
図１０は半導体装置の製造方法のさらに他の実施例を説明するための上面図である。この実施例の工程断面図は図８と同じである。
この実施例では、図８及び図９を参照して説明した実施例の工程（１）から（３）と同様にして半導体チップ領域３を個々の半導体チップに分割する。
【００５７】
この実施例で、図８及び図９を参照して説明した実施例と異なる点は、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂについて、スクライブライン領域５の交差部近傍の、半導体チップ領域３の形成領域形状の角部分に対応する部分１７を上面側から見て丸みをもつように形成することである。これにより、個々に分割された半導体チップの角部分１７に丸みをもたせることができ、後の工程での角部分１７の欠けを防止することができる。
【００５８】
この実施例では表面側トレンチ１３ａ及び裏面側トレンチ１３ｂの両方についてスクライブライン領域５の交差部近傍の、半導体チップ領域３の形成領域形状の角部分に対応する部分１７を上面側から見て丸みをもつように形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、表面側トレンチ１３ａと裏面側トレンチ１３ｂの一方についてのみ、スクライブライン領域５の交差部近傍の、半導体チップ領域３の形成領域形状の角部分に対応する部分１７を上面側から見て丸みをもつように形成してもよい。
【００５９】
図１１は半導体装置の製造方法のさらに他の実施例を示す工程断面図である。図１２は図１１（Ａ）の工程でのスクライブライン領域の交差部近傍を示す平面図である。図８及び図９と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。図１１及び図１２を参照してこの実施例を説明する。
【００６０】
（１）ウエハ１の表面１ａの、スクライブライン領域５の半導体チップ領域３近傍の領域に表面側トレンチ１３ａを形成する。各スクライブライン領域５には２本の表面側トレンチ１３ａ，１３ａを形成する。例えばスクライブライン領域５の幅は５０〜１００μｍであり、表面側トレンチ１３ａ、１３ａ間の距離は２０〜３０μｍである（図１１（Ａ）及び図１２参照）。
【００６１】
（２）ウエハ１の裏面１ｂの、スクライブライン領域５の半導体チップ領域３近傍の領域に裏面側トレンチ１３ｂを、表面側トレンチ１３ａと互いに連結させず、かつスクライブライン領域内の表面側トレンチ１３ａと同じ領域に位置を合わせて形成する。裏面側トレンチ１３ｂ、１３ｂ間の距離は例えば２０〜３０μｍである（図１１（Ｂ）参照）。
工程（１）及び工程（２）は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００６２】
（３）刃の幅が２０〜３０μｍ程度のダイシングブレード１０を用いてスクライブライン領域５の中央側に、２本の表面側トレンチ１３ａ，１３ａ及び２本の裏面側トレンチ１３ｂ，１３ｂのスクライブライン領域５の中央側の側面に重複するように、幅が３０〜４０μｍ程度の切断用溝１５を形成して、半導体チップ領域３を個々の半導体チップに分割する（図１１（Ｃ）参照）。この工程は本発明の半導体装置の製造方法の切断用溝形成工程を構成する。
【００６３】
この実施例では、図８及び図９を参照して説明した実施例と同様に、切断用溝１５の形成時にスクライブライン領域５の中央側でウエハ１の表面１ａ及び裏面１ｂにチッピングが発生しても、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止することができ、半導体装置の損傷を防止することができる。さらに、半導体チップのエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができる。さらに、２つ以上の半導体チップを重ねて搭載するＣＯＢ実装の場合に重ね合わせ精度を向上させることができ、上下の半導体チップ間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００６４】
さらに、スクライブライン領域５ごとに１回のダイシングで各チップ領域３を分割することができるので、処理時間を短縮することができる。
さらに、スクライブライン領域５の幅を小さくすることができるので、ウエハ１枚あたりに形成できるチップ領域３の個数を増加させることができ、製造コストを低減することができる。
【００６５】
この実施例では、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂについて、スクライブライン領域５の交差部近傍の、半導体チップ領域３の形成領域形状の角部分に対応する部分を直角に形成しているが、本発明はこれに限定されるものではなく、図１０に示したのと同様に、半導体チップ領域３の形成領域形状の角部分に対応する部分を上面側から見て丸みをもつように形成するようにしてもよい。
【００６６】
図８及び図９を参照して説明した実施例、図１０を参照して説明した実施例、並びに図１１及び図１２を参照して説明した実施例では、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂを、スクライブライン領域５を横切ってスクライブライン領域５の交差部を囲むように形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、図３に示したのと同様に、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。また、表面側トレンチ１３ａと裏面側トレンチ１３ｂのいずれか一方をスクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成し、他方をスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。
【００６７】
また、これらの実施例では表面側トレンチ１３ａを形成した後、裏面側トレンチ１３ｂを形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、裏面側トレンチ１３ｂを形成した後、表面側トレンチ１３ａを形成するようにしてもよい。
【００６８】
図１３は半導体装置の製造方法のさらに他の実施例を示す工程断面図である。図１４は図１３（Ａ）の工程でのスクライブライン領域の交差部近傍を示す平面図である。図１３及び図１４を参照してこの実施例を説明する。
【００６９】
（１）表面１ａに複数の半導体チップ領域３が形成され、半導体チップ領域３の間にスクライブライン領域５が設けられたウエハ１の表面１ａの、スクライブライン領域５の半導体チップ領域３近傍の領域に、スクライブライン領域５の中央側から順に表面側トレンチ１９ａ，２１ａを形成する。例えばウエハ１の厚みは４００μｍであり、スクライブライン領域５の幅は１００〜１８０μｍである。また、例えば表面側トレンチ１９ａの寸法は幅が５〜１０μｍ、深さが１５０μｍであり、表面側トレンチ２１ａの寸法は幅が５〜２０μｍ、深さが５０〜１５０μｍであり、表面側トレンチ１９ａ，２１ａ間の寸法は１０〜３０μｍである（図１３（Ａ）及び図１４参照）。
【００７０】
表面側トレンチ１９ａ，２１ａの形成には、図１（Ａ）を参照して説明した表面側トレンチ７ａの形成と同様に、汎用的なドライエッチング技術やＩＣＰ−ＲＩＥを適用できる。表面側トレンチ１９ａ，２１ａを同じ深さに形成する場合は、製造工程数を低減するために、両トレント１９ａ，２１ａを同時に形成することが好ましい。
工程（１）は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
【００７１】
（２）ウエハ１の裏面１ｂの、スクライブライン領域５の半導体チップ領域３近傍の領域に、スクライブライン領域５の中央側から順に裏面側トレンチ１９ｂ，２１ｂを形成する。裏面側トレンチ１９ｂについては、表面側トレンチ１９ａと互いに連結させず、かつスクライブライン領域内の表面側トレンチ１３ａと同じ領域に位置を合わせて形成する。例えば裏面側トレンチ１９ｂの寸法は、幅が５〜１０μｍ、深さが１５０μｍであり、裏面側トレンチ２１ｂの寸法は幅が５〜２０μｍ、深さが５０〜１５０μｍであり、裏面側トレンチ１９ｂ，２１ｂ間の寸法は１０〜３０μｍである（図１３（Ｂ）参照）。
【００７２】
裏面側トレンチ１９ｂ，２１ｂの形成には、図１（Ａ）を参照して説明した表面側トレンチ７ａの形成と同様に、汎用的なドライエッチング技術やＩＣＰ−ＲＩＥを適用できる。裏面側トレンチ１９ｂ，２１ｂを同じ深さに形成する場合は、製造工程数を低減するために、両トレント１９ｂ，２１ｂを同時に形成することが好ましい。
工程（２）は、半導体チップ領域３の製造プロセス中に行なってもよいし、半導体チップ領域３の製造プロセスが完了した後に行なってもよい。
工程（１）及び工程（２）は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００７３】
（３）刃の幅が２０〜３０μｍ程度のダイシングブレード１０を用いてスクライブライン領域５の中央側に、表面側トレンチ１３ａ及び裏面側トレンチ１３ｂのスクライブライン領域５の中央側の側面に重複するように、幅が３０〜４０μｍ程度の切断用溝１５を形成して、半導体チップ領域３を個々の半導体チップに分割する（図１１（Ｃ）参照）。この工程は本発明の半導体装置の製造方法の切断用溝形成工程を構成する。
【００７４】
個々に分割された半導体チップには、ウエハ（半導体基板）１の表面１ａの外周部に表面側溝２１ａが形成され、裏面１ｂの外周部に裏面側溝２１ｂが形成されている。この半導体チップは本発明の半導体装置の第２態様の一実施例を構成する。
【００７５】
この実施例では、図８及び図９を参照して説明した実施例と同様に、表面側トレンチ１９ａ及び裏面側トレンチ１９ｂにより、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止して半導体装置の損傷を防止することができ、さらに、個々に分割された半導体チップの側面において半導体チップのエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができ、さらに、２つ以上の半導体チップを重ねて搭載するＣＯＢ実装の場合重ね合わせ精度を向上させることができ、上下の半導体チップ間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００７６】
この実施例では表面側トレンチ１９ａ，２１ａ及び裏面側トレンチ１９ｂ，２１ｂを、スクライブライン領域５を横切ってスクライブライン領域５の交差部を囲むように形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば図１５に示すように、表面側トレンチ１９ａ，２１ａ及び裏面側トレンチ１９ｂ，２１ｂをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。また、表面側トレンチ１９ａ，２１ａと裏面側トレンチ１９ｂ，２１ｂのうちのいずれかのトレンチをスクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成し、残りのトレンチをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。
【００７７】
図１３及び図１４を参照して説明した実施例により製造した半導体チップをＣＯＢ実装に適用し、２つの半導体チップを重ねて搭載した状態の断面図を図１６に示す。図１６では半導体チップを搭載するための基板の図示は省略し、重ね合わされて配置される２つの半導体チップのみを示している。
【００７８】
下側の半導体チップ２３の表面１ａ上に接着剤２７を介して上側の半導体チップ２５が位置合わせして重ね合わせられている。
半導体チップ２３上に半導体チップ２５を搭載する際、余分な接着剤２７は半導体チップ２３の表面１ａの外周部に形成された表面側トレンチ２１ａ内、及び半導体チップ２５の裏面１ｂの外周部に形成された裏面側トレンチ２１ｂ内に入っていくので、半導体チップ２３，２５の側面から余分な接着材２７がはみ出すのを防止することができる。
【００７９】
図１３及び図１４を参照して説明した実施例では、表面側トレンチ２１ａ及び裏面側トレンチ２１ｂについて、それらの側面を表面１ａ及び裏面１ｂに対して直交する方向に形成しているが、本発明はこれに限定されるものではなく、例えば図１７に示すように、表面側トレンチ２１ａを表面１ａ側が広いテーパー形状に形成し、裏面側トレンチ２１ｂを裏面１ｂ側が広いテーパー形状に形成してもよい。
【００８０】
表面側トレンチ２１ａ及び裏面側トレンチ２１ｂをテーパー形状に形成することにより、個々に分割後の半導体チップを、２つの半導体チップを重ねて搭載するＣＯＢ実装に適用した場合に、余分な接着剤が表面側トレンチ２１ａ内及び裏面側トレンチ２１ｂ内に入りやすくすることができ、重ねて配置した半導体チップの側面から余分な接着材がはみ出すのを防止する効果を向上させることができる。
【００８１】
図１８は半導体装置の製造方法のさらに他の実施例を示す工程断面図である。図１９は図１８（Ａ）の工程でのスクライブライン領域の交差部近傍を示す平面図である。図１３及び図１４と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。図１８及び図１９を参照してこの実施例を説明する。
【００８２】
（１）ウエハ１の表面１ａの、スクライブライン領域５の半導体チップ領域３近傍の領域に、スクライブライン領域５の中央側から順に表面側トレンチ１９ａ，２１ａを形成する。各スクライブライン領域５には表面側トレンチ１９ａ，２１ａの組を２組ずつ形成する。例えばスクライブライン領域５の幅は１００〜１８０μｍであり、表面側トレンチ１９ａ、１９ａ間の距離は２０〜３０μｍである（図１８（Ａ）及び図１９参照）。
【００８３】
（２）ウエハ１の裏面１ｂの、スクライブライン領域５の半導体チップ領域３近傍の領域に、スクライブライン領域５の中央側から順に裏面側トレンチ１９ｂ，２１ｂを形成する。各スクライブライン領域５には裏面側トレンチ１９ｂ，２１ｂの組を２組ずつ形成する。裏面側トレンチ１９ｂについては、表面側トレンチ１９ａと互いに連結させず、かつスクライブライン領域内の表面側トレンチ１３ａと同じ領域に位置を合わせて形成する。裏面側トレンチ１９ｂ、１９ｂ間の距離は例えば２０〜３０μｍである（図１８（Ｂ）参照）。
工程（１）及び工程（２）は本発明の半導体装置の製造方法のチッピング及びクラック防止用溝形成工程を構成する。
【００８４】
（３）刃の幅が２０〜３０μｍ程度のダイシングブレード１０を用いてスクライブライン領域５の中央側に、２本の表面側トレンチ１９ａ，１９ａ及び２本の裏面側トレンチ１９ｂ，１９ｂのスクライブライン領域５の中央側の側面に重複するように、幅が３０〜４０μｍ程度の切断用溝１５を形成して、半導体チップ領域３を個々の半導体チップに分割する（図１８（Ｃ）参照）。この工程は本発明の半導体装置の製造方法の切断用溝形成工程を構成する。
【００８５】
個々に分割された半導体チップには、ウエハ（半導体基板）１の表面１ａの外周部に表面側溝２１ａが形成され、裏面１ｂの外周部に裏面側溝２１ｂが形成されている。この半導体チップは本発明の半導体装置の第２態様の一実施例を構成する。
【００８６】
この実施例では、図８及び図９を参照して説明した実施例と同様に、表面側トレンチ１９ａ及び裏面側トレンチ１９ｂにより、表面１ａ及び裏面１ｂでのチッピングの半導体チップ領域３への伝播を阻止して半導体装置の損傷を防止することができ、さらに、個々に分割された半導体チップの側面において半導体チップのエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができ、さらに、２つ以上の半導体チップを重ねて搭載するＣＯＢ実装の場合重ね合わせ精度を向上させることができ、上下の半導体チップ間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００８７】
さらに、図１３及び図１４を参照して説明した実施例と同様に、個々に分割後の半導体チップについて、２つの半導体チップを重ねて搭載するＣＯＢ実装に適用した場合に、余分な接着剤を表面側トレンチ２１ａ内及び裏面側トレンチ２１ｂ内に収容することができるので、重ねて配置した半導体チップの側面から余分な接着材がはみ出すのを防止することができる。
【００８８】
さらに、図１１を参照して説明した実施例と同様に、スクライブライン領域５ごとに１回のダイシングで各チップ領域３を分割することができるので、処理時間を短縮することができ、さらに、スクライブライン領域５の幅を小さくすることができるので、ウエハ１枚あたりに形成できるチップ領域３の個数を増加させることができ、製造コストを低減することができる。
【００８９】
この実施例では表面側トレンチ１９ａ，２１ａ及び裏面側トレンチ１９ｂ，２１ｂを、スクライブライン領域５を横切ってスクライブライン領域５の交差部を囲むように形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば図１５に示したのと同様に、表面側トレンチ１９ａ，２１ａ及び裏面側トレンチ１９ｂ，２１ｂをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。また、表面側トレンチ１９ａ，２１ａと裏面側トレンチ１９ｂ，２１ｂのうちのいずれかのトレンチをスクライブライン領域５を横切ってスクライブライン領域５の交差部の周囲にも形成し、残りのトレンチをスクライブライン領域５の交差部の周囲には形成せずに半導体チップ領域３を囲むように形成してもよい。
【００９０】
図１３及び図１４を参照して説明した実施例、並びに図１８及び図１９を参照して説明した実施例では、表面側トレンチ１９ａ，２１ａを形成した後、裏面側トレンチ１９ｂ，２１ｂを形成しているが、本発明の半導体装置の製造方法はこれに限定されるものではなく、裏面側トレンチ１９ｂ，２１ｂを形成した後、表面側トレンチ１９ａ，２１ａを形成するようにしてもよい。
【００９１】
また、これらの実施例では、位置合わせして形成する表面側トレンチ２１ａ及び裏面側トレンチ２１ｂを形成する領域と、半導体チップ領域３の間の領域に、表面１ａと裏面１ｂにそれぞれ１本ずつトレンチを形成しているが、本発明はこれに限定されるものではなく、位置合わせして形成する表面側トレンチ及び裏面側トレンチを形成する領域と、半導体チップ領域の間の領域に形成するトレンチの本数は、ウエハの表面及び裏面についてそれぞれ何本であってもよい。また、ウエハの表面及び裏面の両面の、位置合わせして形成する表面側トレンチ及び裏面側トレンチを形成する領域と半導体チップ領域の間の領域にトレンチを形成する場合、表面側トレンチと裏面側トレンチの形成位置を合わせる必要はない。
【００９２】
以上、本発明の半導体装置及びその製造方法の実施例を説明したが、実施例で用いた寸法や形状は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００９３】
【発明の効果】
請求項１に記載された半導体装置の製造方法では、ダイシング工程は、半導体ウエハの表面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の表面側溝を形成し、半導体ウエハの裏面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の裏面側溝を形成するチッピング及びクラック防止用溝形成工程、及びスクライブライン領域の中央側に切断用溝を形成する切断用溝形成工程を含むようにしたので、表面側及び裏面側でのチッピングの半導体チップ領域への伝播を阻止することができ、半導体装置の損傷を防止することができる。
【００９４】
請求項２に記載された半導体装置の製造方法では、チッピング及びクラック防止用溝形成工程は、少なくとも表面側溝の１つ及び裏面側溝の１つを、互いに連結させず、スクライブライン領域内の互いに異なる領域に、かつ半導体ウエハの厚み方向で重複するように形成するようにしたので、切断用溝形成工程においてスクライブライン領域の中央側でクラックが発生しても、クラックが半導体チップ領域へ伝播するのを阻止することができ、半導体装置の損傷を防止することができる。
【００９５】
請求項３に記載された半導体装置の製造方法では、表面側溝を形成した後、切断用溝形成工程の前に、表面側溝を覆うように半導体ウエハの表面上に樹脂層を形成する樹脂層形成工程を含むようにしたので、樹脂層は表面側溝内にも形成されるので樹脂層と半導体ウエハの密着性を向上させることができ、樹脂層の剥離を防止することができる。
【００９６】
請求項４に記載された半導体装置の製造方法では、樹脂層形成工程を含む場合、表面側溝を上面側から見て波形形状に形成するようにしたので、半導体ウエハと樹脂層の接触面積を大きくすることができ、半導体ウエハと樹脂層の密着性をさらに向上させることができる。
【００９７】
請求項５に記載された半導体装置の製造方法では、請求項１に記載された半導体装置の製造方法において、チッピング及びクラック防止用溝形成工程は、少なくとも表面側溝の１つ及び裏面側溝の１つを、互いに連結させず、かつスクライブライン領域内の同じ領域に位置を合わせて形成し、切断用溝形成工程は、位置合わせして形成された表面側溝及び裏面側溝のスクライブライン領域の中央側の側面に重複するように切断用溝を形成するようにしたので、表面側及び裏面側でのチッピングの半導体チップ領域への伝播を阻止することができ、半導体装置の損傷を防止することができる。さらに、半導体装置のエッヂ部分を奇麗に仕上げることができ、後の工程でのエッヂ部分の欠けを防止することができる。さらに、２つ以上の半導体装置を重ねて搭載するＣＯＢ実装において半導体装置の重ね合わせ精度を向上させることができ、上下の半導体装置間の接触面積を維持し、接着が不安定になるのを防止することができる。
【００９８】
請求項６に記載された半導体装置の製造方法では、請求項５に記載された半導体装置の製造方法において、位置合わせして形成された表面側溝及び裏面側溝の少なくとも一方について、スクライブライン領域の交差部近傍の、半導体チップ領域の形成領域形状の角部分に対応する部分を上面側から見て丸みをもつように形成するようにしたので、分割後の半導体装置の角部分に丸みをもたせることができ、後の工程での角部分の欠けを防止することができる。
【００９９】
請求項７に記載された半導体装置では、半導体基板の表面に半導体チップ領域が形成され、さらにその上に樹脂層が形成されている半導体装置において、半導体基板の表面の外周部に表面側溝が形成されており、表面側溝内にも樹脂層が形成されているようにしたので、樹脂層と半導体基板の密着性を向上させることができ、樹脂層の剥離を防止することができる。
【０１００】
請求項８に記載された半導体装置では、請求項７に記載された半導体装置において、表面側溝を上面側から見て波形形状に形成されているようにしたので、半導体ウエハと樹脂層の接触面積を大きくすることができ、半導体ウエハと樹脂層の密着性をさらに向上させることができる。
【０１０１】
請求項９に記載された半導体装置では、半導体基板の表面に半導体チップ領域が形成されている半導体装置において、半導体基板の表面もしくは裏面又は両面の外周部に溝が形成されているようにしたので、２つ以上の半導体装置を重ねて搭載する際に半導体装置間に充填される接着剤のはみ出しを防止することができる。
【０１０２】
請求項１０に記載された半導体装置では、請求項９に記載された半導体装置において、上記溝はテーパー形状に形成されているようにしたので、２つ以上の半導体装置を重ねて搭載する際に半導体装置間に充填される余分な分の接着剤を溝内に導入しやすくすることができ、接着剤のはみ出しを防止する効果を向上させることができる。
【図面の簡単な説明】
【図１】半導体装置の製造方法の一実施例を示す工程断面図である。
【図２】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、（Ａ）は図１（Ａ）の工程に対応し、（Ｂ）は図１（Ｂ）の工程に対応する。
【図３】同実施例における表面側トレンチ及び裏面側トレンチの他の形成形状を示す平面図である。
【図４】半導体装置の製造方法の他の実施例を示す工程断面図である。
【図５】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、図４（Ｂ）の工程に対応する。
【図６】同実施例における表面側トレンチ及び裏面側トレンチの他の形成形状を示す平面図である。
【図７】同実施例における表面側トレンチ及び裏面側トレンチのさらに他の形成形状を示す平面図である。
【図８】半導体装置の製造方法のさらに他の実施例を示す工程断面図である。
【図９】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、図８（Ａ）の工程に対応する。
【図１０】半導体装置の製造方法のさらに他の実施例を説明するための上面図である。
【図１１】半導体装置の製造方法のさらに他の実施例を示す工程断面図である。
【図１２】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、図１１（Ａ）の工程に対応する。
【図１３】半導体装置の製造方法のさらに他の実施例を示す工程断面図である。
【図１４】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、図１３（Ａ）の工程に対応する。
【図１５】同実施例における表面側トレンチ及び裏面側トレンチの他の形成形状を示す平面図である。
【図１６】図１３及び図１４の実施例により製造した半導体チップをＣＯＢ実装に適用し、２つの半導体チップを重ねて搭載した状態を示す断面図である。
【図１７】図１３及び図１４の実施例における表面側トレンチ及び裏面側トレンチの他の形成形状を示す断面図である。
【図１８】半導体装置の製造方法のさらに他の実施例を示す工程断面図である。
【図１９】同実施例でのスクライブライン領域の交差部近傍を示す平面図であり、図１８（Ａ）の工程に対応する。
【図２０】従来のダイシング工程の不具合を示す断面図である。
【図２１】２つの半導体チップを重ねて搭載した従来のＣＯＢ実装の不具合を示す断面図である。
【符号の説明】
１　　　ウエハ
３　　　半導体チップ領域
５　　　スクライブライン領域
７ａ　　表面側トレンチ（表面側溝）
７ｂ　　裏面側トレンチ（裏面側溝）
９　　　切断用溝
１０　　　ダイシングブレード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device in which a plurality of semiconductor chip regions are formed on a surface and a scribe line region is provided between the semiconductor chip regions (hereinafter simply referred to as a wafer). The present invention relates to a method of manufacturing a semiconductor device including a dicing process for dividing the semiconductor device into semiconductor chips (also referred to as a semiconductor chip) and a semiconductor device manufactured by the manufacturing method.
[0002]
[Prior art]
After completing a plurality of semiconductor chip regions on a wafer through various wafer process processes, the scribe line regions provided between the semiconductor chip regions are cut by a dicing blade (hereinafter, referred to as dicing) to form a semiconductor chip region. To separate. The dicing blade is obtained by fixing diamond to the cut surface of a circular grindstone having a thickness of several tens of micrometers (micrometers) via an adhesive such as a nickel layer. In the dicing process, the dicing blade is rotated at a high speed of tens of thousands of rpm, and the dicing is performed along the scribe line region while pressing the diamond particles on the cut surface against the semiconductor wafer.
The dicing process includes a full cut method for dicing the entire wafer thickness and a half cut method for leaving a part of the wafer thickness.
[0003]
In recent years, a multi-chip package (MCP) technology in which two or more chips are mounted in one package (see, for example, JP-A-2002-25948) and a chip-size package (CSP) technology (see, for example, JP-A-2000-260910) It is important to reduce the size of a semiconductor chip in order to mount the semiconductor chip using the method described in (1).
[0004]
[Problems to be solved by the invention]
However, in the conventional structure, as shown in FIG. 20, when dicing using a dicing blade 29 to divide a plurality of semiconductor chip regions 3 formed on the surface of the wafer 1 into individual semiconductor chips, Since chipping (chip) 31 and cracks (cracks) occur on the surface 1a, the width of the scribe line region 5 is increased to prevent the propagation of the chipping 31 and the like to the semiconductor chip region 3.
[0005]
In addition, even if the chipping 33 occurs on the back surface 1b, a problem such as poor contact with a jig is likely to occur in the step of die bonding the back surface of the individually divided semiconductor chip to the lead frame. Such a problem becomes more prominent in the MCP.
[0006]
Further, in the CSP that has been developed in recent years, since the back surface of the semiconductor chip is the front surface at the time of mounting, chipping on the back surface side of the semiconductor chip becomes a problem in appearance, and when printing characters on the back surface of the semiconductor chip, In particular, when the chip size is small, there is a problem that characters cannot be printed normally.
[0007]
In addition, chipping on the front surface side of the semiconductor chip has a problem that a resin layer formed on the uppermost layer on the front surface side of the semiconductor chip is peeled off due to thermal stress when the semiconductor chip is mounted.
[0008]
Separately, in a semiconductor chip used for chip-on-board (COB) mounting in which a semiconductor chip is mounted on a substrate on which a wiring pattern is formed and resin sealing is performed on the substrate, chipping of at least one side occurs. An unreferenced reference side is required for the overlaying operation, and the external accuracy of the semiconductor chip is required. In particular, when a semiconductor chip is mounted on a substrate on which a wiring pattern is formed, and another semiconductor chip is mounted on the semiconductor chip, the external accuracy of the semiconductor chip is required.
[0009]
For example, as shown in FIG. 21, in the COB mounting in which two semiconductor chips 35 and 37 are mounted on top of each other, the chipping 31 is provided on the surface 1 a of the semiconductor substrate 1 of the lower semiconductor chip 35, and the semiconductor of the upper semiconductor chip 37 is provided. If the chipping 33 is provided on the back surface 1b of the substrate 1, the adhesive 39 for bonding the semiconductor chips 35 and 37 protrudes from the reference side, which causes a problem of lowering the alignment accuracy. Such a problem also occurs when chipping occurs on either the front surface of the lower semiconductor chip or the back surface of the upper semiconductor chip.
[0010]
A first object of the present invention is to prevent damage to a semiconductor device due to a dicing process, such as chipping and cracking of a semiconductor wafer during dicing, and peeling of a resin layer.
A second object of the present invention is to provide a semiconductor device capable of preventing an adhesive filled between semiconductor devices from protruding when two or more semiconductor devices are stacked and mounted.
[0011]
[Means for Solving the Problems]
A method for manufacturing a semiconductor device according to the present invention includes a semiconductor device including a dicing step for dividing a semiconductor wafer having a plurality of semiconductor chip regions formed on a surface and having a scribe line region between semiconductor chip regions into individual semiconductor devices. In a method of manufacturing an apparatus, a dicing step includes forming one or more front-side grooves in a region near a semiconductor chip region in a scribe line region on a front surface side of a semiconductor wafer, and forming a scribe line region on a back surface side of the semiconductor wafer. Chipping and crack preventing groove forming step of forming one or a plurality of backside grooves in a region near the semiconductor chip region, and a cutting groove forming step of forming a cutting groove in the center of the scribe line region.
[0012]
Before forming a cutting groove for dividing the semiconductor chip region into individual semiconductor devices, a front-side groove and a back-side groove are formed in a region of the scribe line region near the semiconductor chip region. Thus, it is possible to prevent chipping from propagating to the semiconductor chip region on the front surface side and the rear surface side, and to prevent damage to the semiconductor device.
[0013]
In the method for manufacturing a semiconductor device according to the present invention, the step of forming a groove for preventing chipping and cracks may include connecting at least one of the front-side groove and one of the back-side groove to mutually different regions in a scribe line region. It is preferable that they are formed so as to overlap in the thickness direction of the semiconductor wafer. As a result, even if a crack occurs in the center of the scribe line area in the cutting groove forming step, the crack can be prevented from propagating to the semiconductor chip area, and damage to the semiconductor device can be prevented.
[0014]
Further, it is preferable that the method further includes a resin layer forming step of forming a resin layer on the surface of the semiconductor wafer so as to cover the front side groove, after forming the surface side groove and before the cutting groove forming step. As a result, since the resin layer is also formed in the surface-side groove, the adhesion between the resin layer and the semiconductor wafer can be improved, and peeling of the resin layer can be prevented.
[0015]
In the case where the step of forming the resin layer is included, it is preferable that the surface-side groove is formed in a waveform shape when viewed from the upper surface side. In the present specification, the waveform shape refers to a shape other than a straight line shape such as a wavy line shape, a comb tooth shape, a zigzag shape, a crossing portion of the scribe line region, and a surface side groove between the crossing portions connected by a straight line when viewed from the upper surface side. Say. By forming the surface-side grooves in a corrugated shape, the contact area between the semiconductor wafer and the resin layer can be increased, and the adhesion between the semiconductor wafer and the resin layer can be further improved.
[0016]
In the method for manufacturing a semiconductor device according to the present invention, the step of forming a groove for preventing chipping and cracks may include connecting at least one of the front-side groove and one of the back-side groove to the same region in a scribe line region. The cutting groove forming step forms the cutting groove so as to overlap the center side surface of the scribe line area of the front side groove and the back side groove formed in alignment. Is preferred.
[0017]
As a result, before forming a cutting groove to divide the semiconductor chip region into individual semiconductor devices, a front-side groove and a back-side groove are formed in a region of the scribe line region near the semiconductor chip region, and the front-side groove and the back-side groove are formed. By forming the cutting groove so as to overlap the side surface on the center side of the scribe line area, it is possible to prevent the chipping on the front side and the back side from propagating to the semiconductor chip area, thereby preventing damage to the semiconductor device. can do.
Further, on the side surface of the semiconductor device after division, the front side portion and the back side portion (edge portion) except the center side portion are constituted by the side surfaces on the semiconductor chip region side of the upper surface side groove and the back surface side groove, and therefore, the edge of the semiconductor device. The part can be finished beautifully, and chipping of the edge part in a later step can be prevented.
Furthermore, in the case of COB mounting in which two or more semiconductor devices are mounted on top of each other, by eliminating chipping of the edge portion of the semiconductor device, overlay accuracy can be improved, and the contact area between the upper and lower semiconductor devices can be maintained. However, unstable bonding can be prevented.
[0018]
Further, for at least one of the front-side groove and the back-side groove formed in alignment, a portion corresponding to a corner portion of a semiconductor chip region forming region shape near an intersection of a scribe line region is viewed from above. It is preferable to form it with roundness. As a result, the corners of the divided semiconductor device can be rounded, and the corners can be prevented from being chipped in a later step.
[0019]
A first aspect of the semiconductor device of the present invention is a semiconductor device in which a semiconductor chip region is formed on a surface of a semiconductor substrate and a resin layer is further formed thereon, and a surface side groove is formed on an outer peripheral portion of the surface of the semiconductor substrate. Are formed, and the resin layer is also formed in the front surface side groove.
[0020]
Since the resin layer is also formed in the surface side groove, the adhesion between the resin layer and the semiconductor substrate can be improved, and peeling of the resin layer can be prevented. When an insulating film or a protective film such as a silicon oxide film or a silicon nitride film is formed on the semiconductor substrate in a region where the surface-side groove is formed, the surface-side groove is also formed in those films.
[0021]
In the first aspect of the semiconductor device of the present invention, it is preferable that the surface-side groove is formed in a wavy shape when viewed from above. As a result, the contact area between the semiconductor wafer and the resin layer can be increased, so that the adhesion between the semiconductor wafer and the resin layer can be further improved.
[0022]
A second aspect of the semiconductor device of the present invention is a semiconductor device in which a semiconductor chip region is formed on a surface of a semiconductor substrate, wherein a groove is formed on a front surface, a back surface, or an outer peripheral portion of both surfaces. is there.
[0023]
Since grooves are formed on the outer surface of the front surface, the back surface, or both surfaces of the semiconductor substrate, it is possible to prevent the adhesive filled between the semiconductor devices from protruding when two or more semiconductor devices are stacked and mounted. it can. When an insulating film or a protective film such as a silicon oxide film or a silicon nitride film is formed on the semiconductor substrate in a region where the groove is formed, the groove is also formed in those films.
[0024]
In the second aspect of the semiconductor device of the present invention, it is preferable that the groove is formed in a tapered shape. As a result, when two or more semiconductor devices are stacked and mounted, an extra amount of adhesive filled between the semiconductor devices can be easily introduced into the groove, and the effect of preventing the adhesive from protruding can be obtained. Can be improved.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a semiconductor device. 2A and 2B are plan views showing the vicinity of the intersection of the scribe line regions in the steps of FIGS. 1A and 1B, wherein FIG. 2A corresponds to FIG. 1A and FIG. B). This embodiment will be described with reference to FIGS.
[0026]
(1) A region near the semiconductor chip region 3 of the scribe line region 5 on the surface 1a of the wafer 1 in which the plurality of semiconductor chip regions 3 are formed on the surface 1a and the scribe line regions 5 are provided between the semiconductor chip regions 3. Then, a front side trench (front side groove) 7a is formed. For example, the thickness of the wafer 1 is 400 μm, the width of the scribe line region 5 is 100 to 180 μm, the width of the front side trench 7 a is 2 to 3 μm, and the depth of the front side trench 7 a is 150 μm (FIG. 1). (A) and FIG. 2 (A)).
This step may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
[0027]
A general dry etching technique using, for example, a fluorine-based or chlorine-based gas can be applied to the formation of the front-side trench 7a, and most preferably, inductively coupled plasma reactive ion etching (ICP-RIE) is used. High-speed etching technology called ion etching). In a trench forming method in which etching by ICP and formation of a protective film on the side wall of an etched portion are repeated at a high speed, ie, ICP-RIE by a so-called Bosch process, a trench can be processed at a high speed with a high aspect ratio without an extremely undercut.
[0028]
(2) The backside trench (backside groove) 7b and the frontside trench 7a and the backside trench 7b are not connected to each other in a region of the backside surface 1b of the wafer 1 near the semiconductor chip region 3 in the scribe line region 5, and the scribe line The wafer 5 is formed in different areas in the area 5 so as to overlap in the thickness direction of the wafer 1. For example, the dimensions of the back side trench 7b are a width of 2 to 3 μm and a depth of 300 μm. In this embodiment, the back surface side trench 7b is formed closer to the semiconductor chip region 3 than the front surface side trench 7a and spaced from the front surface side trench 7a by 10 to 30 μm in the horizontal direction (FIG. 1B and FIG. 2 (B)).
This step may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
[0029]
For the formation of the backside trench 7b, a general-purpose dry etching technique or ICP-RIE can be applied as in the formation of the frontside trench 7a.
Steps (1) and (2) constitute a groove forming step for preventing chipping and cracking in the method for manufacturing a semiconductor device of the present invention.
[0030]
(3) Using a dicing blade 10 having a blade width of about 20 to 30 μm, a cutting groove 9 having a width of about 30 to 40 μm is formed at the center side of the scribe line area 5, and the semiconductor chip area 3 is made of individual semiconductors. Divide into chips (see FIG. 1C). This step constitutes a cutting groove forming step of the method for manufacturing a semiconductor device of the present invention.
[0031]
Even when chipping occurs on the front surface 1a and the back surface 1b of the wafer 1 at the center side of the scribe line region 5 when the cutting groove 9 is formed, the front side trench 7a and the front side trench 7a are formed in the region of the scribe line region 5 near the semiconductor chip region 3. Since the back surface side trench 7b is formed, propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 can be prevented, and damage to the semiconductor device can be prevented.
[0032]
In some cases, a metal pattern such as a TEG (Test Element Group) pad is formed in the scribe line region 5 (see, for example, JP-A-2001-308036). If a metal pattern is formed in the scribe line region 5, cracks may occur in the wafer 1 due to clogging of the blade of the dicing blade due to chips of the metal pattern when the cutting groove 9 is formed.
[0033]
In this embodiment, even if a crack occurs in the wafer 1 at the center of the scribe line region 5 when the cutting groove 9 is formed, the front side trench 7a and the back surface trench 7a are formed in a region of the scribe line region 5 near the semiconductor chip region 3. Since the side trenches 7b are not connected to each other but are formed in different regions in the scribe line region 5 and overlap in the thickness direction of the wafer 1, the cracks are prevented from propagating to the semiconductor chip region 3. And damage to the semiconductor device can be prevented.
[0034]
In this embodiment, the front-side trench 7a is also formed around the intersection of the scribe line region 5 across the scribe line region 5, but the method of manufacturing a semiconductor device of the present invention is not limited to this. Alternatively, for example, as shown in FIG. 3, the front side trench 7a and the back side trench 7b may not be formed around the intersection of the scribe line region 5, but may be formed so as to surround the semiconductor chip region 3. In addition, the backside trench 7b is also formed around the intersection of the scribe line region 5 across the scribe line region 5, and the front side trench 7a is not formed around the intersection of the scribe line region 5 and the semiconductor is formed. It may be formed so as to surround the chip region 3.
[0035]
FIG. 4 is a process sectional view showing another embodiment of the method for manufacturing a semiconductor device. FIG. 5 is a plan view showing the vicinity of the intersection of the scribe line areas in the step of FIG. This embodiment will be described with reference to FIGS.
[0036]
(1) Similar to steps (1) and (2) described with reference to FIGS. 1A and 1B, a plurality of semiconductor chip regions 3 are formed on the front surface 1a. In the scribe line region of the wafer 1 in which the scribe line region 5 is provided, a front surface trench 7a is formed on the front surface 1a and a back surface trench 7b is formed on the back surface 1b (see FIG. 4A). This step constitutes a step of forming a groove for preventing chipping and cracking in the method of manufacturing a semiconductor device of the present invention.
[0037]
(2) A resin layer 11 is formed on the front surface 1a of the semiconductor wafer 1 so as to cover the front trench 7a and to enter the front trench 7a (see FIGS. 4B and 5). By forming the resin layer 11 so as to enter the inside of the front-side trench 7a, the adhesion between the resin layer 11 and the wafer 1 can be improved. This step constitutes a resin layer forming step of the method for manufacturing a semiconductor device of the present invention.
[0038]
As a method for forming the resin layer 11, for example, as shown in Japanese Patent Application Laid-Open No. 2001-55432, a mold is prepared, and a wafer 1, a tablet-like resin, a temporary film (sealing resin) are formed in the mold. And a method of forming the resin layer 11 by heating and compressing the sealing resin and spreading it on the surface 1a of the wafer 1, or disclosed in Japanese Patent Application Laid-Open No. 7-171664. As described above, a method of forming an uncured resin on the surface 1a of the wafer 1 by spin coating and then curing the resin to form the resin layer 11 can be used. However, the resin layer 11 may be formed by a method other than these methods.
[0039]
(3) A cutting groove 9 is formed in the center of the scribe line region 5 using a dicing blade 10 to divide the semiconductor chip region 3 into individual semiconductor chips (see FIG. 4C).
[0040]
In this embodiment, as in the embodiment of the manufacturing method described with reference to FIGS. 1 and 2, the propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 can be prevented. Damage can be prevented. Furthermore, even if a crack occurs in the wafer 1 at the center of the scribe line region 5 when the cutting groove 9 is formed, the crack can be prevented from propagating to the semiconductor chip region 3, thereby preventing damage to the semiconductor device. can do.
[0041]
Further, since the resin layer 11 is formed also in the front side trench 7a in the individually divided semiconductor chips, the adhesion between the resin layer 11 and the semiconductor wafer (semiconductor substrate) 1 can be improved, The peeling of the layer 11 can be prevented. The individually divided semiconductor chips constitute one embodiment of the first aspect of the semiconductor device of the present invention.
[0042]
In this embodiment, the front-side trench 7a is also formed around the intersection of the scribe line region 5 across the scribe line region 5, but the method of manufacturing a semiconductor device of the present invention is not limited to this. Alternatively, for example, as shown in FIG. 6, the front side trench 7a and the back side trench 7b may not be formed around the intersection of the scribe line region 5 and may be formed so as to surround the semiconductor chip region 3. Further, the backside trench 7b is also formed around the intersection of the scribe line region 5 across the scribe line region 5, and the front side trench 7a is not formed around the intersection of the scribe line region 5 and the semiconductor is formed. It may be formed so as to surround the chip region 3.
[0043]
Further, in this embodiment, the front side trench 7a is formed in a straight line shape when viewed from the top side, but for example, the front side trench 7a is formed in a wavy shape when viewed from the top side (see FIG. 7A), It may be formed in a corrugated shape such as a tooth shape (see FIG. 7B) and a zigzag shape (see FIG. 7C). In FIG. 7, illustration of the resin layer 11 is omitted.
[0044]
By forming the front-side trench 7a in a waveform shape when viewed from the top side, the contact area between the semiconductor wafer 1 and the resin layer 11 can be increased, and the adhesion between the semiconductor wafer 1 and the resin layer 11 can be further improved. Can be.
[0045]
Also, in the embodiment described with reference to FIGS. 1 to 7, the backside trench 7b is formed closer to the semiconductor chip region 3 than the frontside trench 7a. However, the present invention is not limited to this, and the front side trench 7a may be formed closer to the semiconductor chip region 3 than the back side trench 7b.
[0046]
Further, in the embodiment described with reference to FIGS. 1 to 7, the backside trench 7b is formed after forming the frontside trench 7a, but the method of manufacturing a semiconductor device of the present invention is not limited to this. Instead, the front side trench 7a may be formed after the back side trench 7b is formed.
[0047]
FIG. 8 is a process sectional view showing still another embodiment of the method for manufacturing a semiconductor device. FIG. 9 is a plan view showing the vicinity of the intersection of the scribe line area in the step of FIG. This embodiment will be described with reference to FIGS.
[0048]
(1) A region near the semiconductor chip region 3 of the scribe line region 5 on the surface 1a of the wafer 1 in which the plurality of semiconductor chip regions 3 are formed on the surface 1a and the scribe line regions 5 are provided between the semiconductor chip regions 3. Then, a front side trench 13a is formed. For example, the thickness of the wafer 1 is 400 μm, the width of the scribe line region 5 is 100 to 180 μm, the width of the front side trench 13a is 5 to 20 μm, and the depth of the front side trench 13a is 150 μm (FIG. 8). (A) and FIG. 9).
[0049]
As in the formation of the front-side trench 7a described with reference to FIG. 1A, a general-purpose dry etching technique or ICP-RIE can be applied to the formation of the front-side trench 13a.
Step (1) may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
[0050]
(2) On the back surface 1b of the wafer 1, the back surface side trench 13b is not connected to the front surface side trench 13a in a region near the semiconductor chip region 3 of the scribe line region 5, and the surface side trench 13a in the scribe line region is not connected. They are formed in the same region with their positions aligned. For example, the dimensions of the back side trench 13b are 5 to 20 μm in width and 150 μm in depth (see FIG. 8B). Here, the length between the bottom of the front side trench 13a and the bottom of the back side trench 13b (the thickness of the wafer 1 between the trenches 13a and 13b) is set to a length that can maintain a sufficient strength before the dicing step. deep.
[0051]
As in the formation of the front-side trench 7a described with reference to FIG. 1A, a general-purpose dry etching technique or ICP-RIE can be applied to the formation of the front-side trench 13a.
Step (2) may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
Steps (1) and (2) constitute a groove forming step for preventing chipping and cracking in the method for manufacturing a semiconductor device of the present invention.
[0052]
(3) The dicing blade 10 having a blade width of about 20 to 30 μm is used to overlap the center side of the scribe line region 5 with the center side surface of the scribe line region 5 of the front side trench 13a and the back side trench 13b. Next, a cutting groove 15 having a width of about 30 to 40 μm is formed, and the semiconductor chip region 3 is divided into individual semiconductor chips (see FIG. 8C). This step constitutes a cutting groove forming step of the method for manufacturing a semiconductor device of the present invention.
[0053]
Even when chipping occurs on the front surface 1a and the back surface 1b of the wafer 1 at the center side of the scribe line region 5 when the cutting groove 15 is formed, the front side trench 13a and the front side trench 13a are formed in the region of the scribe line region 5 near the semiconductor chip region 3. Since the back surface side trench 13b is formed, propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 can be prevented, and damage to the semiconductor device can be prevented.
[0054]
Further, in the side surfaces of the individually divided semiconductor chips, the front side portion and the back side portion (edge portion) except the center side portion are constituted by the side surfaces of the upper surface side trench 13a and the back side trench 13b on the semiconductor chip region 3 side. Therefore, the edge portion of the semiconductor chip can be beautifully finished, and chipping of the edge portion in a later step can be prevented.
[0055]
Furthermore, in the case of COB mounting in which two or more semiconductor chips are mounted on top of each other, by eliminating chipping of the edge portions of the semiconductor chips, overlay accuracy can be improved and the contact area between the upper and lower semiconductor chips can be maintained. However, unstable bonding can be prevented.
[0056]
FIG. 10 is a top view for explaining still another embodiment of the method for manufacturing a semiconductor device. The sectional view of the process in this embodiment is the same as FIG.
In this embodiment, the semiconductor chip region 3 is divided into individual semiconductor chips in the same manner as in the steps (1) to (3) of the embodiment described with reference to FIGS.
[0057]
This embodiment is different from the embodiment described with reference to FIGS. 8 and 9 in that the semiconductor chip region 3 is formed near the intersection of the scribe line region 5 with respect to the front side trench 13a and the back side trench 13b. The portion 17 corresponding to the corner portion of the region shape is formed so as to be round when viewed from the upper surface side. Thereby, the corner portions 17 of the individually divided semiconductor chips can be rounded, and the corner portions 17 can be prevented from being chipped in a later step.
[0058]
In this embodiment, in both the front side trench 13a and the back side trench 13b, a portion 17 near the intersection of the scribe line region 5 and corresponding to the corner of the semiconductor chip region 3 forming region is rounded when viewed from the upper surface side. However, the method for manufacturing a semiconductor device of the present invention is not limited to this, and only one of the front-side trench 13a and the back-side trench 13b near the intersection of the scribe line region 5 is provided. Alternatively, the portion 17 corresponding to the corner portion of the formation region shape of the semiconductor chip region 3 may be formed so as to be round when viewed from the upper surface side.
[0059]
FIG. 11 is a process sectional view showing still another embodiment of the method for manufacturing a semiconductor device. FIG. 12 is a plan view showing the vicinity of the intersection of the scribe line area in the step of FIG. 8 and 9 are denoted by the same reference numerals, and detailed description of those portions will be omitted. This embodiment will be described with reference to FIGS.
[0060]
(1) On the surface 1a of the wafer 1, a surface-side trench 13a is formed in a region near the semiconductor chip region 3 in the scribe line region 5. In each scribe line region 5, two front side trenches 13a, 13a are formed. For example, the width of the scribe line region 5 is 50 to 100 μm, and the distance between the front side trenches 13a, 13a is 20 to 30 μm (see FIGS. 11A and 12).
[0061]
(2) On the back surface 1b of the wafer 1, the back surface side trench 13b is not connected to the front surface side trench 13a in a region near the semiconductor chip region 3 of the scribe line region 5, and the surface side trench 13a in the scribe line region is not connected. They are formed in the same region with their positions aligned. The distance between the back side trenches 13b, 13b is, for example, 20 to 30 μm (see FIG. 11B).
Steps (1) and (2) constitute a groove forming step for preventing chipping and cracking in the method for manufacturing a semiconductor device of the present invention.
[0062]
(3) Using a dicing blade 10 having a blade width of about 20 to 30 μm, a scribe line area including two front-side trenches 13a and 13a and two rear-side trenches 13b and 13b in the center of the scribe line area 5 The semiconductor chip region 3 is divided into individual semiconductor chips by forming a cutting groove 15 having a width of about 30 to 40 μm so as to overlap the side surface on the central side of 5 (see FIG. 11C). This step constitutes a cutting groove forming step of the method for manufacturing a semiconductor device of the present invention.
[0063]
In this embodiment, as in the embodiment described with reference to FIGS. 8 and 9, chipping occurs on the front surface 1a and the back surface 1b of the wafer 1 at the center side of the scribe line region 5 when the cutting groove 15 is formed. However, propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 can be prevented, and damage to the semiconductor device can be prevented. Further, the edge portion of the semiconductor chip can be beautifully finished, and chipping of the edge portion in a later step can be prevented. Furthermore, in the case of COB mounting in which two or more semiconductor chips are mounted in a stacked manner, the overlay accuracy can be improved, the contact area between the upper and lower semiconductor chips is maintained, and the bonding is prevented from becoming unstable. be able to.
[0064]
Further, since each chip area 3 can be divided by one dicing for each scribe line area 5, the processing time can be reduced.
Further, since the width of the scribe line region 5 can be reduced, the number of chip regions 3 that can be formed per wafer can be increased, and the manufacturing cost can be reduced.
[0065]
In this embodiment, for the front-side trench 13a and the back-side trench 13b, portions corresponding to the corners of the formation region shape of the semiconductor chip region 3 near the intersection of the scribe line regions 5 are formed at right angles. The present invention is not limited to this, and, as shown in FIG. 10, a portion corresponding to a corner of the formation region shape of the semiconductor chip region 3 is formed so as to be round when viewed from the upper surface side. You may do so.
[0066]
In the embodiment described with reference to FIGS. 8 and 9, the embodiment described with reference to FIG. 10, and the embodiment described with reference to FIGS. 11 and 12, the front side trench 13 a and the back side trench 13 b Is formed so as to cross the scribe line region 5 and to cross the intersection of the scribe line region 5, but the method of manufacturing a semiconductor device of the present invention is not limited to this, and is shown in FIG. Similarly to the above, the front side trench 13a and the back side trench 13b may not be formed around the intersection of the scribe line region 5, but may be formed so as to surround the semiconductor chip region 3. One of the front side trench 13a and the back side trench 13b is also formed around the intersection of the scribe line region 5 across the scribe line region 5 and the other is formed around the intersection of the scribe line region 5. It may be formed so as to surround the semiconductor chip region 3 without forming it.
[0067]
In these embodiments, the backside trench 13b is formed after forming the frontside trench 13a. However, the method for manufacturing a semiconductor device of the present invention is not limited to this. After the formation, the surface side trench 13a may be formed.
[0068]
FIG. 13 is a process sectional view showing still another embodiment of the method for manufacturing a semiconductor device. FIG. 14 is a plan view showing the vicinity of the intersection of the scribe line area in the step of FIG. This embodiment will be described with reference to FIGS.
[0069]
(1) A region near the semiconductor chip region 3 of the scribe line region 5 on the surface 1a of the wafer 1 in which the plurality of semiconductor chip regions 3 are formed on the surface 1a and the scribe line regions 5 are provided between the semiconductor chip regions 3. Then, front surface side trenches 19a and 21a are formed in order from the center side of the scribe line region 5. For example, the thickness of the wafer 1 is 400 μm, and the width of the scribe line region 5 is 100 to 180 μm. Further, for example, the dimensions of the front-side trench 19a are 5 to 10 μm in width and 150 μm in depth, and the dimensions of the front-side trench 21a are 5 to 20 μm in width and 50 to 150 μm in depth. The dimension between 21a is 10 to 30 μm (see FIGS. 13A and 14).
[0070]
For forming the front-side trenches 19a and 21a, a general-purpose dry etching technique or ICP-RIE can be applied in the same manner as the formation of the front-side trench 7a described with reference to FIG. When the front side trenches 19a and 21a are formed at the same depth, it is preferable to form both the torrents 19a and 21a simultaneously in order to reduce the number of manufacturing steps.
Step (1) may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
[0071]
(2) On the back surface 1b of the wafer 1, in the region near the semiconductor chip region 3 of the scribe line region 5, the back surface side trenches 19b and 21b are formed in order from the center side of the scribe line region 5. The backside trench 19b is formed so as not to be connected to the frontside trench 19a and to be positioned in the same region as the frontside trench 13a in the scribe line region. For example, the dimensions of the back side trench 19b are 5 to 10 μm in width and 150 μm in depth, and the dimensions of the back side trench 21b are 5 to 20 μm in width and 50 to 150 μm in depth, and the back side trenches 19b and 21b The dimension between them is 10 to 30 μm (see FIG. 13B).
[0072]
For the formation of the back side trenches 19b and 21b, a general-purpose dry etching technique or ICP-RIE can be applied as in the formation of the front side trench 7a described with reference to FIG. When the backside trenches 19b and 21b are formed at the same depth, it is preferable to form both torrents 19b and 21b at the same time in order to reduce the number of manufacturing steps.
Step (2) may be performed during the manufacturing process of the semiconductor chip region 3 or may be performed after the manufacturing process of the semiconductor chip region 3 is completed.
Steps (1) and (2) constitute a groove forming step for preventing chipping and cracking in the method for manufacturing a semiconductor device of the present invention.
[0073]
(3) Using the dicing blade 10 having a blade width of about 20 to 30 μm, the front side trench 13 a and the back side trench 13 b overlap the center side surface of the scribe line region 5 on the center side of the scribe line region 5. Next, a cutting groove 15 having a width of about 30 to 40 μm is formed, and the semiconductor chip region 3 is divided into individual semiconductor chips (see FIG. 11C). This step constitutes a cutting groove forming step of the method for manufacturing a semiconductor device of the present invention.
[0074]
In each of the divided semiconductor chips, a front-side groove 21a is formed on the outer periphery of the front surface 1a of the wafer (semiconductor substrate) 1, and a back-side groove 21b is formed on the outer periphery of the back surface 1b. This semiconductor chip constitutes one embodiment of the second aspect of the semiconductor device of the present invention.
[0075]
In this embodiment, as in the embodiment described with reference to FIGS. 8 and 9, the propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 is performed by the front surface trench 19a and the back surface trench 19b. The semiconductor device can be prevented from being damaged, and the edge portion of the semiconductor chip can be neatly finished on the side surface of the individually divided semiconductor chip, thereby preventing chipping of the edge portion in a later process. In the case of COB mounting in which two or more semiconductor chips are stacked on top of each other, the overlay accuracy can be improved, the contact area between the upper and lower semiconductor chips is maintained, and the bonding becomes unstable. Can be prevented.
[0076]
In this embodiment, the front side trenches 19a and 21a and the back side trenches 19b and 21b are formed so as to cross the scribe line region 5 and surround the intersection of the scribe line region 5; The method is not limited to this. For example, as shown in FIG. 15, the front side trenches 19a and 21a and the back side trenches 19b and 21b are not formed around the intersection of the scribe line region 5, and the semiconductor chip is not formed. It may be formed so as to surround the region 3. Further, one of the front surface side trenches 19a and 21a and the back surface side trenches 19b and 21b is formed around the intersection of the scribe line region 5 across the scribe line region 5, and the remaining trenches are formed. It may be formed so as to surround the semiconductor chip region 3 without being formed around the intersection of the regions 5.
[0077]
FIG. 16 is a cross-sectional view showing a state in which the semiconductor chip manufactured according to the embodiment described with reference to FIGS. 13 and 14 is applied to COB mounting and two semiconductor chips are stacked and mounted. FIG. 16 omits the illustration of a substrate for mounting a semiconductor chip, and shows only two semiconductor chips that are arranged in an overlapping manner.
[0078]
The upper semiconductor chip 25 is positioned and overlapped on the surface 1a of the lower semiconductor chip 23 with an adhesive 27 interposed therebetween.
When mounting the semiconductor chip 25 on the semiconductor chip 23, the extra adhesive 27 is formed in the front side trench 21 a formed on the outer periphery of the front surface 1 a of the semiconductor chip 23 and on the outer periphery of the back surface 1 b of the semiconductor chip 25. Since it enters into the formed backside trench 21b, it is possible to prevent the extra adhesive 27 from protruding from the side surfaces of the semiconductor chips 23 and 25.
[0079]
In the embodiment described with reference to FIGS. 13 and 14, the side surfaces of the front side trench 21a and the back side trench 21b are formed in a direction orthogonal to the front side 1a and the back side 1b. The present invention is not limited to this. For example, as shown in FIG. 17, the front side trench 21a may be formed in a tapered shape on the front side 1a side, and the back side trench 21b may be formed in a tapered shape on the rear side 1b side. .
[0080]
By forming the front-side trench 21a and the back-side trench 21b in a tapered shape, when the divided semiconductor chips are applied to the COB mounting in which two semiconductor chips are mounted on top of each other, excess adhesive is removed from the front surface. It is possible to easily enter the inside of the side trench 21a and the inside of the backside trench 21b, and it is possible to improve the effect of preventing excess adhesive from protruding from the side surfaces of the semiconductor chips arranged one above the other.
[0081]
FIG. 18 is a process sectional view showing still another embodiment of the method for manufacturing a semiconductor device. FIG. 19 is a plan view showing the vicinity of the intersection of the scribe line area in the step of FIG. 13 and 14 are denoted by the same reference numerals, and detailed description of those portions will be omitted. This embodiment will be described with reference to FIGS.
[0082]
(1) Surface trenches 19a and 21a are formed in the surface 1a of the wafer 1 in a region near the semiconductor chip region 3 of the scribe line region 5 in order from the center of the scribe line region 5. Two sets of front side trenches 19a and 21a are formed in each scribe line region 5. For example, the width of the scribe line region 5 is 100 to 180 μm, and the distance between the front-side trenches 19a, 19a is 20 to 30 μm (see FIGS. 18A and 19).
[0083]
(2) On the back surface 1b of the wafer 1, in the region near the semiconductor chip region 3 of the scribe line region 5, the back surface side trenches 19b and 21b are formed in order from the center side of the scribe line region 5. Two sets of backside trenches 19b and 21b are formed in each scribe line region 5. The backside trench 19b is formed so as not to be connected to the frontside trench 19a and to be positioned in the same region as the frontside trench 13a in the scribe line region. The distance between the back side trenches 19b, 19b is, for example, 20 to 30 μm (see FIG. 18B).
Steps (1) and (2) constitute a groove forming step for preventing chipping and cracking in the method for manufacturing a semiconductor device of the present invention.
[0084]
(3) Using a dicing blade 10 having a blade width of about 20 to 30 μm, a scribe line area including two front-side trenches 19a and 19a and two rear-side trenches 19b and 19b in the center of the scribe line area 5. A cutting groove 15 having a width of about 30 to 40 μm is formed so as to overlap the side surface on the central side of 5, and the semiconductor chip region 3 is divided into individual semiconductor chips (see FIG. 18C). This step constitutes a cutting groove forming step of the method for manufacturing a semiconductor device of the present invention.
[0085]
In each of the divided semiconductor chips, a front-side groove 21a is formed on the outer periphery of the front surface 1a of the wafer (semiconductor substrate) 1, and a back-side groove 21b is formed on the outer periphery of the back surface 1b. This semiconductor chip constitutes one embodiment of the second aspect of the semiconductor device of the present invention.
[0086]
In this embodiment, as in the embodiment described with reference to FIGS. 8 and 9, the propagation of chipping on the front surface 1a and the back surface 1b to the semiconductor chip region 3 is performed by the front surface trench 19a and the back surface trench 19b. The semiconductor device can be prevented from being damaged, and the edge portion of the semiconductor chip can be neatly finished on the side surface of the individually divided semiconductor chip, thereby preventing chipping of the edge portion in a later process. In the case of COB mounting in which two or more semiconductor chips are stacked on top of each other, the overlay accuracy can be improved, the contact area between the upper and lower semiconductor chips is maintained, and the bonding becomes unstable. Can be prevented.
[0087]
Further, similarly to the embodiment described with reference to FIG. 13 and FIG. 14, when the divided semiconductor chips are applied to COB mounting in which two semiconductor chips are stacked and mounted, extra adhesive is applied. Since it can be accommodated in the front surface side trench 21a and the back surface side trench 21b, it is possible to prevent excess adhesive from protruding from the side surfaces of the semiconductor chips arranged one above the other.
[0088]
Further, as in the embodiment described with reference to FIG. 11, each chip region 3 can be divided by one dicing for each scribe line region 5, so that the processing time can be reduced, and furthermore, Since the width of the scribe line region 5 can be reduced, the number of chip regions 3 that can be formed per wafer can be increased, and the manufacturing cost can be reduced.
[0089]
In this embodiment, the front-side trenches 19a and 21a and the back-side trenches 19b and 21b are formed so as to cross the scribe line region 5 and surround the intersection of the scribe line region 5. The method is not limited to this. For example, as shown in FIG. 15, the front side trenches 19a and 21a and the back side trenches 19b and 21b are not formed around the intersection of the scribe line region 5. May be formed so as to surround the semiconductor chip region 3. Further, one of the front surface side trenches 19a and 21a and the back surface side trenches 19b and 21b is formed around the intersection of the scribe line region 5 across the scribe line region 5, and the remaining trenches are formed. It may be formed so as to surround the semiconductor chip region 3 without being formed around the intersection of the regions 5.
[0090]
In the embodiment described with reference to FIGS. 13 and 14 and the embodiment described with reference to FIGS. 18 and 19, after the front side trenches 19a and 21a are formed, the back side trenches 19b and 21b are formed. However, the method for manufacturing a semiconductor device of the present invention is not limited to this, and the front side trenches 19a, 21a may be formed after the back side trenches 19b, 21b are formed.
[0091]
In these embodiments, one trench is formed on the front surface 1a and one trench is formed on the back surface 1b in a region between the semiconductor chip region 3 and the region where the front surface side trench 21a and the back surface side trench 21b are formed. However, the present invention is not limited to this, and the trenches formed in the region between the semiconductor chip region and the region where the front side trench and the back side trench are formed in alignment are formed. The number of wafers may be any number for each of the front and back surfaces of the wafer. In the case where a trench is formed in a region between a semiconductor chip region and a region where a front side trench and a back side trench are formed in alignment on both surfaces of a front side and a back side of a wafer, the front side trench and the back side trench are formed. It is not necessary to match the formation position of the.
[0092]
The embodiments of the semiconductor device and the method of manufacturing the same according to the present invention have been described above. However, the dimensions and shapes used in the embodiments are merely examples, and the present invention is not limited to these and is described in the claims. Various modifications are possible within the scope of the present invention.
[0093]
【The invention's effect】
In the method of manufacturing a semiconductor device according to claim 1, in the dicing step, one or a plurality of front-side grooves are formed in a region near a semiconductor chip region in a scribe line region on a front surface side of the semiconductor wafer, and a back surface of the semiconductor wafer is formed. Chipping and crack preventing groove forming step of forming one or a plurality of backside grooves in a region of the scribe line region near the semiconductor chip region, and forming a cutting groove in the center of the scribe line region Since the steps are included, propagation of chipping on the front and back sides to the semiconductor chip region can be prevented, and damage to the semiconductor device can be prevented.
[0094]
In the method of manufacturing a semiconductor device according to the second aspect, in the step of forming a groove for preventing chipping and cracking, at least one of the front-side groove and one of the rear-side groove are not connected to each other, and are different from each other in the scribe line region. In the cutting groove forming step, even if a crack occurs at the center side of the scribe line area, the crack propagates to the semiconductor chip area. Can be prevented, and damage to the semiconductor device can be prevented.
[0095]
In the method of manufacturing a semiconductor device according to claim 3, a resin layer is formed on the surface of the semiconductor wafer so as to cover the front side groove after the front side groove is formed and before the cutting groove forming step. Since the step is included, the resin layer is also formed in the front surface side groove, so that the adhesion between the resin layer and the semiconductor wafer can be improved, and peeling of the resin layer can be prevented.
[0096]
In the method of manufacturing a semiconductor device according to the fourth aspect, when the step of forming the resin layer is included, the surface side groove is formed in a wavy shape as viewed from the upper surface side, so that the contact area between the semiconductor wafer and the resin layer is increased. And the adhesion between the semiconductor wafer and the resin layer can be further improved.
[0097]
In the method of manufacturing a semiconductor device according to the fifth aspect, in the method of manufacturing a semiconductor device according to the first aspect, the step of forming a groove for preventing chipping and cracking includes at least one of a front side groove and a back side groove. Are not connected to each other, and are formed in the same area in the scribe line area, and the cutting groove forming step is performed on the center side of the scribe line area of the front side groove and the back side groove formed in alignment. Since the cutting grooves are formed so as to overlap the side surfaces, the propagation of chipping on the front surface side and the back surface side to the semiconductor chip region can be prevented, and damage to the semiconductor device can be prevented. Further, the edge portion of the semiconductor device can be beautifully finished, and chipping of the edge portion in a later step can be prevented. Furthermore, in the COB mounting in which two or more semiconductor devices are mounted on top of each other, the overlay accuracy of the semiconductor devices can be improved, the contact area between the upper and lower semiconductor devices is maintained, and the unstable bonding is prevented. can do.
[0098]
In the method of manufacturing a semiconductor device according to a sixth aspect, in the method of manufacturing a semiconductor device according to the fifth aspect, at least one of the front-side groove and the back-side groove formed in alignment with each other, the intersection of the scribe line region. The portion corresponding to the corner portion of the semiconductor chip region forming region shape near the portion is formed so as to be round when viewed from the top side, so that the corner portion of the divided semiconductor device can be rounded. It is possible to prevent chipping of a corner portion in a later step.
[0099]
In the semiconductor device according to the present invention, a semiconductor chip region is formed on a surface of a semiconductor substrate, and a resin layer is further formed on the semiconductor chip region. Since the resin layer is formed also in the surface side groove, the adhesion between the resin layer and the semiconductor substrate can be improved, and the peeling of the resin layer can be prevented.
[0100]
In the semiconductor device according to the eighth aspect, in the semiconductor device according to the seventh aspect, the front side groove is formed in a waveform shape when viewed from the upper surface side, so that the contact area between the semiconductor wafer and the resin layer is formed. Can be increased, and the adhesion between the semiconductor wafer and the resin layer can be further improved.
[0101]
In the semiconductor device according to the ninth aspect, in the semiconductor device in which the semiconductor chip region is formed on the surface of the semiconductor substrate, the groove is formed on the front surface, the back surface, or the outer peripheral portion of both surfaces of the semiconductor substrate. Further, when two or more semiconductor devices are stacked and mounted, it is possible to prevent the adhesive filled between the semiconductor devices from protruding.
[0102]
In the semiconductor device according to the tenth aspect, in the semiconductor device according to the ninth aspect, the groove is formed in a tapered shape, so that when mounting two or more semiconductor devices in an overlapping manner, An excess amount of adhesive filled between the semiconductor devices can be easily introduced into the groove, and the effect of preventing the adhesive from protruding can be improved.
[Brief description of the drawings]
FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a semiconductor device.
FIGS. 2A and 2B are plan views showing the vicinity of an intersection of a scribe line region in the embodiment, where FIG. 2A corresponds to the step of FIG. 1A and FIG. Corresponding.
FIG. 3 is a plan view showing another shape of the front side trench and the back side trench in the embodiment.
FIG. 4 is a process sectional view showing another embodiment of the method for manufacturing a semiconductor device.
FIG. 5 is a plan view showing the vicinity of an intersection of a scribe line area in the example, and corresponds to the step of FIG. 4 (B).
FIG. 6 is a plan view showing another shape of the front side trench and the back side trench in the embodiment.
FIG. 7 is a plan view showing still another formation shape of the front surface side trench and the back surface side trench in the embodiment.
FIG. 8 is a process sectional view showing still another embodiment of the method for manufacturing a semiconductor device.
FIG. 9 is a plan view showing the vicinity of the intersection of the scribe line areas in the same example, and corresponds to the step of FIG.
FIG. 10 is a top view for explaining still another embodiment of a method for manufacturing a semiconductor device.
FIG. 11 is a process sectional view illustrating still another embodiment of the method for manufacturing a semiconductor device.
FIG. 12 is a plan view showing the vicinity of the intersection of a scribe line area in the example, and corresponds to the step of FIG.
FIG. 13 is a process sectional view illustrating still another embodiment of a method for manufacturing a semiconductor device.
FIG. 14 is a plan view showing the vicinity of an intersection of a scribe line region in the example, and corresponds to the step of FIG.
FIG. 15 is a plan view showing another formed shape of the front side trench and the back side trench in the same embodiment.
FIG. 16 is a cross-sectional view showing a state in which the semiconductor chip manufactured according to the embodiment of FIGS. 13 and 14 is applied to COB mounting, and two semiconductor chips are stacked and mounted.
FIG. 17 is a cross-sectional view showing another formation shape of the front side trench and the back side trench in the embodiment of FIGS. 13 and 14.
FIG. 18 is a process sectional view illustrating still another embodiment of a method for manufacturing a semiconductor device.
FIG. 19 is a plan view showing the vicinity of the intersection of the scribe line areas in the example, and corresponds to the step of FIG.
FIG. 20 is a cross-sectional view showing a defect in a conventional dicing process.
FIG. 21 is a cross-sectional view showing a defect of a conventional COB mounting in which two semiconductor chips are mounted in an overlapping manner.
[Explanation of symbols]
1 wafer
3 Semiconductor chip area
5 scribe line area
7a Front side trench (front side groove)
7b Backside trench (backside groove)
9 Groove for cutting
10 Dicing blade

Claims (10)

表面に複数の半導体チップ領域が形成され、半導体チップ領域間にスクライブライン領域が設けられた半導体ウエハを個々の半導体装置に分割するためのダイシング工程を含む半導体装置の製造方法において、
ダイシング工程は、半導体ウエハの表面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の表面側溝を形成し、半導体ウエハの裏面側の、スクライブライン領域の半導体チップ領域近傍の領域に１又は複数の裏面側溝を形成するチッピング及びクラック防止用溝形成工程、及び
スクライブライン領域の中央側に切断用溝を形成する切断用溝形成工程を含むことを特徴とする半導体装置の製造方法。A plurality of semiconductor chip regions are formed on the surface, a method for manufacturing a semiconductor device including a dicing step for dividing a semiconductor wafer provided with a scribe line region between the semiconductor chip regions into individual semiconductor devices,
In the dicing step, one or a plurality of front-side grooves are formed in a region near the semiconductor chip region in the scribe line region on the front surface side of the semiconductor wafer, and in a region near the semiconductor chip region in the scribe line region on the back surface side of the semiconductor wafer. A method for manufacturing a semiconductor device, comprising: forming a groove for preventing chipping and cracking for forming one or a plurality of backside grooves; and forming a cutting groove for forming a cutting groove in the center of a scribe line region. 前記チッピング及びクラック防止用溝形成工程は、少なくとも前記表面側溝の１つ及び前記裏面側溝の１つを、互いに連結させず、スクライブライン領域内の互いに異なる領域に、かつ半導体ウエハの厚み方向で重複するように形成する請求項１に記載の半導体装置の製造方法。In the chipping and crack preventing groove forming step, at least one of the front surface side groove and the one of the back surface side groove are not connected to each other, and overlap with different regions in the scribe line region and in the thickness direction of the semiconductor wafer. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed. 前記表面側溝を形成した後、前記切断用溝形成工程の前に、前記表面側溝を覆うように半導体ウエハの表面上に樹脂層を形成する樹脂層形成工程を含む請求項１又は２に記載の半導体装置の製造方法。3. The method according to claim 1, further comprising: forming a resin layer on a surface of the semiconductor wafer so as to cover the front-side groove after forming the front-side groove and before the cutting-groove forming step. 4. A method for manufacturing a semiconductor device. 前記表面側溝を上面側から見て波形形状に形成する請求項３に記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the front surface side groove is formed in a waveform shape when viewed from above. 前記チッピング及びクラック防止用溝形成工程は、少なくとも前記表面側溝の１つ及び前記裏面側溝の１つを、互いに連結させず、かつスクライブライン領域内の同じ領域に位置を合わせて形成し、
前記切断用溝形成工程は、位置合わせして形成された前記表面側溝及び前記裏面側溝のスクライブライン領域の中央側の側面に重複するように前記切断用溝を形成する請求項１に記載の半導体装置の製造方法。The chipping and crack prevention groove forming step is to form at least one of the front-side groove and one of the back-side groove without connecting them to each other, and aligning them in the same area in a scribe line area,
2. The semiconductor according to claim 1, wherein in the cutting groove forming step, the cutting groove is formed so as to overlap a central side surface of a scribe line region of the front side groove and the back side groove formed in alignment. 3. Device manufacturing method. 位置合わせして形成された前記表面側溝及び前記裏面側溝の少なくとも一方について、スクライブライン領域の交差部近傍の、半導体チップ領域の形成領域形状の角部分に対応する部分を上面側から見て丸みをもつように形成する請求項５に記載の半導体装置の製造方法。With respect to at least one of the front-side groove and the back-side groove formed in alignment, a portion corresponding to a corner of the semiconductor chip region forming region near the intersection of the scribe line region is rounded when viewed from the upper surface side. 6. The method for manufacturing a semiconductor device according to claim 5, wherein the semiconductor device is formed so as to hold. 半導体基板の表面に半導体チップ領域が形成され、さらにその上に樹脂層が形成されている半導体装置において、
半導体基板の表面の外周部に表面側溝が形成されており、前記表面側溝内にも前記樹脂層が形成されていることを特徴とする半導体装置。In a semiconductor device in which a semiconductor chip region is formed on a surface of a semiconductor substrate and a resin layer is further formed thereon,
A semiconductor device, wherein a surface-side groove is formed in an outer peripheral portion of a surface of a semiconductor substrate, and the resin layer is also formed in the surface-side groove. 前記表面側溝は上面側から見て波形形状に形成されている請求項８に記載の半導体装置。The semiconductor device according to claim 8, wherein the front-side groove is formed in a waveform when viewed from an upper surface side. 半導体基板の表面に半導体チップ領域が形成されている半導体装置において、半導体基板の表面もしくは裏面又は両面の外周部に溝が形成されていることを特徴とする半導体装置。A semiconductor device in which a semiconductor chip region is formed on a surface of a semiconductor substrate, wherein a groove is formed on an outer peripheral portion of a front surface, a back surface, or both surfaces of the semiconductor substrate. 前記溝はテーパー形状に形成されている請求項９に記載の半導体装置。The semiconductor device according to claim 9, wherein the groove is formed in a tapered shape.
JP2002211735A 2002-07-19 2002-07-19 Semiconductor device and its fabricating process Pending JP2004055852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002211735A JP2004055852A (en) 2002-07-19 2002-07-19 Semiconductor device and its fabricating process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002211735A JP2004055852A (en) 2002-07-19 2002-07-19 Semiconductor device and its fabricating process

Publications (1)

Publication Number Publication Date
JP2004055852A true JP2004055852A (en) 2004-02-19

Family

ID=31934873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002211735A Pending JP2004055852A (en) 2002-07-19 2002-07-19 Semiconductor device and its fabricating process

Country Status (1)

Country Link
JP (1) JP2004055852A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190779A (en) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd Method of dividing wafer
JP2006196641A (en) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd Laser machining method of wafer
JP2007114126A (en) * 2005-10-21 2007-05-10 Fujitsu Ltd Semiconductor device and method of manufacturing same
JP2008147412A (en) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd Semiconductor wafer, semiconductor device and manufacturing method of the semiconductor wafer, and manufacturing method of semiconductor device
JP2009272492A (en) * 2008-05-08 2009-11-19 Furukawa Electric Co Ltd:The Semiconductor device, wafer structure and method for manufacturing semiconductor device
JP2010258109A (en) * 2009-04-22 2010-11-11 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2012195431A (en) * 2011-03-16 2012-10-11 Ricoh Co Ltd Plane emission laser element, plane emission laser array, and manufacturing method, optical scanner and image formation apparatus using the same, and optical transceiver module, optical communication device, and electrical apparatus
JP2013511155A (en) * 2009-11-17 2013-03-28 クリー インコーポレイテッド Device with crackstop
JP2013131652A (en) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method, semiconductor wafer processing method, and semiconductor wafer
WO2014054451A1 (en) * 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same
CN104299898A (en) * 2013-07-18 2015-01-21 瑞萨Sp驱动器公司 Semiconductor wafer, semiconductor IC chip and manufacturing method of the same
DE102008038342B4 (en) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Semiconductor device with edge region in which a zone of porous material is formed and method for its production and semiconductor wafer
JP2019165112A (en) * 2018-03-20 2019-09-26 富士通株式会社 Wiring board and manufacturing method thereof
JP2020004881A (en) * 2018-06-29 2020-01-09 三菱電機株式会社 Method of manufacturing semiconductor device
JP2020013882A (en) * 2018-07-18 2020-01-23 サンケン電気株式会社 Semiconductor device
US10950621B2 (en) 2018-08-17 2021-03-16 Toshiba Memory Corporation Semiconductor substrate and semiconductor device
CN114161591A (en) * 2021-12-03 2022-03-11 江西省纳米技术研究院 Nondestructive cleavage method for semiconductor chip

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694845B2 (en) * 2005-01-05 2011-06-08 株式会社ディスコ Wafer division method
DE102006000719B4 (en) * 2005-01-05 2016-10-13 Disco Corp. Wafer dividing method
JP2006190779A (en) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd Method of dividing wafer
JP2006196641A (en) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd Laser machining method of wafer
JP2007114126A (en) * 2005-10-21 2007-05-10 Fujitsu Ltd Semiconductor device and method of manufacturing same
JP2008147412A (en) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd Semiconductor wafer, semiconductor device and manufacturing method of the semiconductor wafer, and manufacturing method of semiconductor device
JP2009272492A (en) * 2008-05-08 2009-11-19 Furukawa Electric Co Ltd:The Semiconductor device, wafer structure and method for manufacturing semiconductor device
DE102008038342B4 (en) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Semiconductor device with edge region in which a zone of porous material is formed and method for its production and semiconductor wafer
JP2010258109A (en) * 2009-04-22 2010-11-11 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2013511155A (en) * 2009-11-17 2013-03-28 クリー インコーポレイテッド Device with crackstop
US8877611B2 (en) 2009-11-17 2014-11-04 Cree, Inc. Devices with crack stops
JP2012195431A (en) * 2011-03-16 2012-10-11 Ricoh Co Ltd Plane emission laser element, plane emission laser array, and manufacturing method, optical scanner and image formation apparatus using the same, and optical transceiver module, optical communication device, and electrical apparatus
JP2013131652A (en) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method, semiconductor wafer processing method, and semiconductor wafer
WO2014054451A1 (en) * 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same
CN104299898A (en) * 2013-07-18 2015-01-21 瑞萨Sp驱动器公司 Semiconductor wafer, semiconductor IC chip and manufacturing method of the same
JP2015023121A (en) * 2013-07-18 2015-02-02 シナプティクス・ディスプレイ・デバイス株式会社 Semiconductor wafer, semiconductor ic chip and manufacturing method of the same
JP2019165112A (en) * 2018-03-20 2019-09-26 富士通株式会社 Wiring board and manufacturing method thereof
JP7002971B2 (en) 2018-03-20 2022-01-20 富士通インターコネクトテクノロジーズ株式会社 Wiring board and manufacturing method of wiring board
JP2020004881A (en) * 2018-06-29 2020-01-09 三菱電機株式会社 Method of manufacturing semiconductor device
JP2020013882A (en) * 2018-07-18 2020-01-23 サンケン電気株式会社 Semiconductor device
JP7131155B2 (en) 2018-07-18 2022-09-06 サンケン電気株式会社 semiconductor equipment
US10950621B2 (en) 2018-08-17 2021-03-16 Toshiba Memory Corporation Semiconductor substrate and semiconductor device
US11800709B2 (en) 2018-08-17 2023-10-24 Kioxia Corporation Semiconductor substrate and semiconductor device
CN114161591A (en) * 2021-12-03 2022-03-11 江西省纳米技术研究院 Nondestructive cleavage method for semiconductor chip

Similar Documents

Publication Publication Date Title
JP2004055852A (en) Semiconductor device and its fabricating process
JP4856328B2 (en) Manufacturing method of semiconductor device
TWI479553B (en) Semiconductor die separation method and an array of blocks or rows of semiconductor die
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
JP5028988B2 (en) Manufacturing method of semiconductor device
JP5862819B1 (en) Semiconductor piece manufacturing method and etching condition design method
JPH03204954A (en) Semiconductor device and manufacture thereof
CN103021962B (en) Semiconductor chip and processing method thereof
JP4342832B2 (en) Semiconductor device and manufacturing method thereof
US11908699B2 (en) Semiconductor packages with die including cavities
JP4198966B2 (en) Manufacturing method of semiconductor device
JP2002025948A (en) Dividing method of wafer, semiconductor device and manufacturing method thereof
JP2010232471A (en) Method for producing semiconductor device, and semiconductor device
TWI567894B (en) Chip package
TWI377629B (en) Package method for flip chip
JP2008120947A (en) Transcription tape and method for producing semiconductor device using the transcription tape
JP2012186309A (en) Manufacturing method of wafer level package, and wafer level package
TWI719006B (en) Semiconductor device
JPS6226839A (en) Semiconductor substrate
JP2001085453A (en) Method of manufacturing semiconductor device
CN109920765B (en) Fan-out type packaging device
JP4046645B2 (en) Semiconductor device and manufacturing method thereof
JP2005302985A (en) Semiconductor wafer and semiconductor chip
JP2008034875A (en) Semiconductor device and manufacturing method therefor
US7705432B2 (en) Three dimensional six surface conformal die coating

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050204

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A02 Decision of refusal

Effective date: 20080701

Free format text: JAPANESE INTERMEDIATE CODE: A02