JP4313412B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネル（ＰＤＰと略称する）及びディスプレイ装置の技術に関し、特に、第１，第２，第３電極（それぞれ記号Ｘ，Ｙ，Ｚで表すとする）とそれらに交差するアドレス電極となる第４電極（記号Ａで表すとする）とを有する四電極構造のＰＤＰ、ＰＤＰの駆動や制御の方法、及びＰＤＰに駆動回路（ドライバ）等を備えて構成されるＰＤＰモジュールやシャーシ等を備えて構成されるプラズマディスプレイ装置などの技術に関する。

高い発光効率を実現するＰＤＰとして、四電極構造のＰＤＰが提案されている。四電極構造のＰＤＰにおいては、第１の基板における略平行なＸ，Ｙ電極に加え、その間にＺ電極が設けられた構造であり、これらを利用して維持（サステイン）放電が行われる。Ｚ電極の駆動方法及び方式としては、固定電位を与える方法（第１の方法及び固定電位方式と称する）と、狭い幅のパルス（狭パルスと略称する）を与える方法（第２の方法及び狭パルス方式と称する）とがある。これら二つの方式自体は公知技術である。

ドライバ側からＰＤＰのＺ電極に対し、前記狭パルス方式として、適したタイミング条件のパルスを与えることにより、前記固定電位方式の場合より低い維持放電電圧（Ｖｓ）で、すなわち電子温度が低いように、多段階的な維持放電を発生させることができる。前記Ｖｓは、Ｘ，Ｙ，Ｚに対する維持放電駆動で使用する電圧である。よって、セルのＸＹ間の同じ長ギャップ放電でも、狭パルス方式の方が、励起エネルギーのロスの少ない、より高い発光効率の放電を実現することができる。

四電極構造のＰＤＰの技術については例えば特許文献１に記載されている。
特開２００２−１１００４７号公報

前記四電極構造のＰＤＰにおけるＺ電極に対する維持放電の駆動方法として、前記固定電位方式に比べて前記狭パルス方式の場合、すなわちＺ電極に狭パルスを加えて維持放電を発生させる場合、放電エネルギー効率すなわち輝度やパネル発光効率は向上する。しかしながら、Ｚ電極に印加するパルス（Ｚ駆動パルス等と称する）の数に応じて、無効電力が増加する。その結果、ＰＤＰ画面（フィールド）表示における表示負荷率が小さく、維持放電駆動用パルス数（サステイン数と略称する）が多くなってくると、維持放電系の消費電力の大半を無効電力が占めるようになる。前記サステイン数が多くなってくる場合とは、電力制御動作（後述する）によるものである。前記無効電力は、維持放電系における、放電電力（すなわち放電自体に使用する電力）以外の、回路自体が消費する電力である。

表示負荷率の低い映像では、前記維持放電系の消費電力の中で、無効電力の割合が多くなるので、前記狭パルス方式のような１サイクルあたりの無効電力が増加する駆動方法及び方式では、サステイン数を制限せざるを得なくなる。よって、輝度の向上を得ることができない。図９（ｃ）に上記二つの方式の特徴をまとめている。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、上記のような問題を解決し、四電極構造のＰＤＰの駆動において、特に維持放電駆動におけるＺ電極に対する駆動に関して工夫することにより、総合的にＰＤＰの輝度の向上及び消費電力削減の効果を得ることができる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、第１の方向で略平行に配置される第１及び第２電極（Ｘ，Ｙ）、このＸＹ間に配置される第３電極（Ｚ）、及び、第２の方向で前記Ｘ，Ｙ，Ｚと交差して配置されアドレス電極となる第４電極（Ａ）を有する四電極構造のＰＤＰと、ＰＤＰの電極群を駆動する駆動回路（ドライバ）及び駆動回路を制御する制御回路（コントローラ）などの回路とを含んで構成されるプラズマディスプレイ装置の技術であって、以下に示す技術的手段を備えることを特徴とする。

本装置は、回路からＰＤＰに対する駆動制御に際して、表示負荷率に応じて、複数種類の特性の異なる維持放電駆動波形を切り替えて使用する手段を有する。本装置では、コントローラ及びドライバからのＰＤＰの電極群に対する駆動における、特に維持放電駆動の制御に際して、Ｚ電極に対し適したタイミングで狭パルスを印加する駆動方法（前記第２の方法）による維持放電と、Ｚ電極に対し固定電位を与える駆動方法（前記第１の方法）による維持放電とを組み合わせて、これらをＰＤＰ画面の表示負荷率に応じて切り替えや選択して使用する手段を備える。本手段は、主に、コントローラ及びドライバでの表示負荷率の判断に基づくＰＤＰの電極群に対する維持放電駆動制御及びこれに対応したハードウェア実装構成によって実現される。

本装置では、輝度を高める、すなわちサステイン数を多くするために、コントローラやドライバでのＰＤＰ画面の表示負荷率の判断に基づき、Ｚ電極に対する狭パルス方式を選択的に使用して表示駆動する。また本装置では、消費電力を削減するために、前記表示負荷率に基づき、Ｚ電極に対する固定電位方式を選択的に使用して表示駆動する。

表示負荷率に応じて発光効率や電力などの点で特徴の違いがあり、また輝度向上と消費電力削減は一般的にトレードオフの関係である。本装置では、表示駆動制御において、表示負荷率の領域（範囲）に応じて、前記輝度と消費電力についての総合的なバランスをとるように、前記二つの方式を組み合わせる。

本装置では、維持放電電圧（Ｖｓ）の最小値が、表示負荷率が小さいほど低くなることを利用して、表示駆動制御において、前記第１と第２の方法を、下記（１），（２）のように切り替えや選択して使用する。本装置では、本切り替えや選択の制御のために、表示負荷率の領域（範囲）が、少なくとも二つ設定される。

（１）本制御では、表示負荷率が大きい（高い）領域では、前記第２の方法である狭パルス方式を使用する。この方式の使用時では、固定電位方式と比較して、低いＶｓで維持放電可能であり、放電の発光効率が高いので、高輝度を得られる。

（２）本制御では、表示負荷率が小さい（低い）領域では、前記第１の方法である固定電位方式を使用する。本領域では表示負荷率が小さいため低いＶｓで維持放電が可能である。この方式の使用時では、狭パルス方式と比較して、無効電力が少ない駆動が可能なので、サステイン数を多数（例えば６０ｋＨｚなど）投入でき、高輝度を得られる。

本装置は、前記駆動における方式の切り替えや選択の制御に対応するように、表示負荷率の全体（０〜１００％）において複数に区分された領域（範囲）が設定される。例えば、前記方式ごとの特性に応じて、低負荷領域（例えば０〜２０％）と高負荷領域（例えば２０〜１００％）との二つがあらかじめ設定される。例えば、入力映像データをもとに、コントローラやドライバで表示負荷率を検出や計算し、それと前記表示負荷率の領域の設定との比較判断に応じて、コントローラやドライバで前記二つの方式を切り替えや選択する。そして、それに従い、ドライバからＰＤＰのＺ電極を含む電極群に対して、前記切り替えや選択された方式に応じた駆動を実行する。

また、他の制御として、前記表示負荷率が、高負荷領域側にある場合は、Ｚ電極に対する狭パルス方式での維持放電を、低負荷領域側にある場合は、Ｘ−Ｚ同相方式での維持放電を使用する。

また他の制御として、前記低／高の二つの表示負荷率領域設定に応じた前記二つの方式の組み合わせの制御以外にも、より細かい表示負荷率領域設定やレベルに応じて、Ｚ電極に対し与えるパルスの、印加回数を徐々に間引く、振幅電圧を徐々に低下させる、といった方法を使用することも有効である。例えば、表示負荷率が低くなるに従い、サステイン期間でのＺ駆動パルス数を段階的に減少させる。

また他の制御として、Ｚ電極の駆動回路にＬＣ共振回路を接続している構成で、前記表示負荷率が小さくなるに従って、前記ＬＣ共振回路における共振パルスの印加後の電圧のクランプのスイッチタイミングを遅くする。

また、本装置は、前記回路で表示映像における特にサブフィールドの表示負荷率を検出や計算し、前記サブフィールドの表示負荷率に応じて前記サブフィールドごとにＺ電極の維持放電駆動波形を切り替える。例えばコントローラなどで前記表示負荷率を検出や計算し、それに応じてドライバに対し前記方式の切り替えや選択を含む制御信号を与え、ドライバからＰＤＰの電極群に対し前記方式に応じたパルスを与える。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。本発明によれば、四電極構造のＰＤＰに対し、総合的に輝度の向上及び消費電力削減の効果を実現できる。特に、ＰＤＰの表示負荷率の全体領域において、セルにおける高発光効率な長ギャップ放電を十分な回数発生させることができ輝度の向上が得られる。

（ａ），（ｂ）は、四電極構造と三電極構造のＰＤＰを比較するための説明図であり、（ａ）は、本発明の実施の形態及び前提技術の四電極構造のＰＤＰのセル構造を示し、（ｂ）は、前提技術の三電極構造のＰＤＰのセル構造を示す。 本発明の実施の形態及び前提技術のＰＤＰモジュールでの、四電極構造のＰＤＰのセル単位の一部構造を示す分解斜視図である。 本発明の実施の形態におけるＰＤＰモジュールの構成を示す図である。 本発明の実施の形態のＰＤＰモジュールでの、サブフィールド分割構成を示す説明図である。 本発明の実施の形態のＰＤＰモジュールでの、１サブフィールドの駆動波形を、特に狭パルス方式使用時の場合について示す図である。 本発明の実施の形態のＰＤＰモジュールでの、表示負荷率領域設定及び駆動方式切り替えの制御を示す説明図である。 （ａ），（ｂ）は、本実施の形態及び前提技術の四電極構造のＰＤＰモジュールにおける、各駆動方式の特性の予測（シミュレーション）を表すグラフとこれに対応した表示負荷率領域設定とを示す図であり、（ａ）は、各方式での表示負荷率に対するサステイン数及び輝度の特性を示し、（ｂ）は、各方式での表示負荷率に対する維持放電系の消費電力の特性を示す。 本発明の実施の形態のＰＤＰモジュールでの、他の表示負荷率領域設定及び制御を示す説明図である。 （ａ），（ｂ），（ｃ）は、本発明の実施の形態及び前提技術での四電極構造のＰＤＰにおける維持放電駆動における固定電位方式と狭パルス方式とについて示す説明図であり、（ａ）は、固定電位方式の場合を示し、（ｂ）は、狭パルス方式の場合を示し、（ｃ）は、上記二つの方式の特徴についてまとめた表である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図１〜図９は、本実施の形態を説明するための図である。

＜前提技術＞
まず、本実施の形態との比較のために、前提技術構成である、三電極構造及び四電極構造の各ＰＤＰについて以下説明する。図１（ａ），（ｂ）は、ＰＤＰにおける四電極構造と三電極構造とを比較するものである。基板面でセル単位に対応した一部領域を示している。図１（ａ）は、四電極構造のＰＤＰの一例を示す。本実施の形態のＰＤＰもこのような構造である。図１（ｂ）は、三電極構造のＰＤＰの一例を示す。

図１（ｂ）に示す従来の三電極構造のＰＤＰでは、前面基板に、維持放電のためのＸ，Ｙ電極を平行に有し、背面基板に、交差するようにアドレス電極４を有する。図１（ａ）に示すように、高発光効率を実現するための四電極構造のＰＤＰの一例としては、図１（ｂ）に示す三電極構造のＰＤＰでのＸ，Ｙ電極間に、更にＺ電極を設けた構造が挙げられる。

また図２は、四電極構造のＰＤＰのセル単位の一部を示す分解斜視図である。この構造はＺ電極以外では三電極構造のＰＤＰでも同様である。本実施の形態におけるＰＤＰもこの構造である。

＜三電極型ＰＤＰ＞
図１（ｂ）において、ＰＤＰの前面基板において、横方向で、複数のＸ電極及びＹ電極が、略平行に配置されている。また、ＰＤＰの背面基板において、縦方向で、複数のアドレス電極４が、Ｘ，Ｙ電極と交差するように配置されている。また、第１及び第２の基板の間において、横方向でセルを区分するような縦方向ストライプ状に、複数のリブ５が設けられている。なお、同様に縦方向でセルを区分するようにリブを設けた格子状の形態も可能である。リブ５で区分された各領域には、蛍光体層が塗布され、Ｒ，Ｇ，Ｂの各色のセルがサブピクセルとして構成され、それらサブピクセルのセットによりピクセルが構成される。

Ｘ電極は、Ｘ金属電極（バス電極ともいう）１ａとそれに重なるように接続されるＸ透明電極（放電電極ともいう）１ｂとから成る。また、Ｙ電極は、Ｘ電極と同様に、Ｙ金属電極２ａとＹ透明電極２ｂとから成る。Ｙ電極は走査電極として機能する。アドレス動作として、アドレス電極４とＹ電極の間の対向放電により表示画面におけるデータメモリが行われる。そしてサステイン動作として、ＸＹ間での面放電により、表示画面における点灯対象セルでの放電による発光が行われる。

Ｘ金属電極１ａやＹ金属電極２ａは、銅などで構成される。Ｘ透明電極１ｂやＹ透明電極２ｂは、ＩＴＯ（酸化インジウムスズ）層膜などで構成される。各透明電極（１ｂ，２ｂ）は、一例として、図示したようなＴ型（あるいはＩ型）の形状を採る。ＸＹ間において、各透明電極（１ｂ，２ｂ）は、その他電極と対向するエッジが、各金属電極（１ａ，２ａ）のラインからセル内方向に突出するような形状である。

なお、このような透明電極（１ｂ，２ｂ）を、Ｘ_ｉ−Ｙ_ｉ電極間（正スリット）のみに設けた形態（通常方式）だけでなく、Ｙ_ｉ−Ｘ_ｉ＋１間（逆スリット）にも同様に設けた所謂ＡＬＩＳ方式に対応した形態も可能である。

ｇ０は、ＸＹ間の放電のための間隔（ギャップ）であり、Ｘ，Ｙの各透明電極１ｂ，２ｂのエッジ間の距離である。一般に、ＸＹ間ギャップｇ０が短いほど維持放電電圧（Ｖｓ）が低く電力効率が良くなるがセル発光効率が悪くなり、逆にｇ０が長いほどセル発光効率が良くなるがＶｓが高く電力効率が悪くなる。

＜四電極型ＰＤＰ＞
図１（ａ）において、ＰＤＰの前面基板において、横方向で、複数のＸ及びＹ電極が、略平行に配置されている。更に、各Ｘ及びＹ電極の間（Ｘ_ｉ−Ｙ_ｉ）に、Ｚ電極（Ｚ_ｉ）を有する。また、ＰＤＰの背面基板において、縦方向で、複数のアドレス電極４が、前記各電極（Ｘ，Ｙ，Ｚ）と交差するように配置されている。また、第１と第２の基板の間において、図１（ｂ）と同様に、複数のリブ５が設けられており、リブ５で区分された各領域には、図２のように蛍光体層６が塗布され、Ｒ，Ｇ，Ｂの各色のセルがサブピクセルとして構成され、これらサブピクセルのセットによりピクセルが構成される。

Ｘ電極は、Ｘ金属電極１ａとそれに接続されるＸ透明電極１ｂとから成る。また、Ｙ電極は、Ｘ電極と同様に、Ｙ金属電極２ａとＹ透明電極２ｂとから成る。更に、ＸＹ間に配置されるＺ電極は、Ｚ金属電極３ａと、それに接続されるＺ透明電極３ｂとから成る。Ｚ透明電極３ｂは、Ｘ，Ｙの透明電極１ｂ，２ｂと同様に、隣接電極への突出部分を有する。Ｚ透明電極３ｂのエッジと、Ｘ透明電極１ａ及びＹ透明電極２ａのエッジとが、平行に対向している。セルにおけるＺ透明電極３ｂの突出部分は、例えば矩形状である。

三電極構造のＰＤＰと同様に、アドレス動作が行われる。また、サステイン動作も基本的に同様に行われるが、四電極構造の場合、ＸＹ間の維持放電において、まず、ＸＺ間またはＹＺ間の狭ギャップで、トリガとなる放電が行われ、次いでＸＹ間の長ギャップで主放電へ移行する仕組みである。セルの発光効率を良くするためにＸＹ間ギャップｇ１が広く確保されると共に、Ｚ電極を設けて前記トリガ放電により電力効率を良くしている。

Ｚ金属電極３ａは、銅などで構成される。Ｚ透明電極３ｂは、ＩＴＯ層膜などで構成される。Ｘ，Ｙの各透明電極（１ｂ，２ｂ）は、一例としてＴ型の形状を採り、Ｚ透明電極３ｂは、一例として、図示したような矩形状を採る。ＸＹ間において、Ｘ，Ｙの各透明電極（１ｂ，２ｂ）は、そのエッジが、セル内側のＺ透明電極３ｂに向けて突出するような構造である。Ｚ透明電極３ｂは、そのエッジが、Ｚ金属電極３ａのラインからセル外側方向すなわちＸ，Ｙ電極に向けて突出するような構造である。Ｘ，Ｙ，Ｚの各透明電極の対向するエッジは平行である。

なお、Ｙ_ｉ−Ｘ_ｉ＋１間（逆スリット）に、同様に透明電極（１ｂ，２ｂ）を設け、更にＺ電極を設けた、所謂ＡＬＩＳ方式に対応した形態も可能である。

ｇ１は、ＸＹ間の長ギャップであり、Ｘ，Ｙの各透明電極（１ｂ，２ｂ）のエッジ間の距離である。また、ｇ２は、ＸＺ間の狭ギャップであり、Ｘ，Ｚの各透明電極（１ｂ，３ｂ）のエッジ間の距離である。また、ｇ３は、ＹＺ間の狭ギャップであり、Ｙ，Ｚの各透明電極（２ｂ，３ｂ）のエッジ間の距離である。

＜ＰＤＰ＞
図２の構成は、本実施の形態におけるＰＤＰ１０の前面基板側と背面基板側の貼り合わせ前の構成を示し、図１（ａ）の構成と対応している。

前面基板１１上において、前記Ｘ，Ｚ，Ｙ電極及びそれら電極を覆う誘電体層１３及び保護層１４が形成される。表示電極として、前面基板１１上に、Ｘ電極を構成するＸ透明電極１ｂとＸ金属電極１ａ、Ｙ電極を構成するＹ透明電極２ｂとＹ金属電極２ａ、及び、Ｚ電極を構成するＺ透明電極３ｂとＺ金属電極３ａが同一層に立体的に形成される。

なお、第１の基板でＺ電極が実装される層については例えばＸ，Ｙ電極と同一層とする以外にも他の層とする形態も可能である。

背面基板１２上において、複数のアドレス電極４及びそれを覆う誘電体層１５が実装される。更に、背面基板１２上部で、前面基板１１と背面基板１２の間において、ＰＤＰ１０のパネル面横方向をセルに対応して区分する複数のリブ５が形成される。各リブ５で区分された空間に、例えばＲ，Ｇ，Ｂの各色のサブピクセルに対応した各色の蛍光体層６ａ，６ｂ，６ｃが塗布される。上記前面基板１１と背面基板１２とが対向するように貼り合わせられ、その空間において排気及び放電ガスが封入され封止されることにより、ＰＤＰ１０が構成される。

更に、上記ＰＤＰ１０と、制御回路、駆動回路となるＩＣチップを実装したフレキシブル配線基板を含むドライバモジュール、シャーシ等が接続されることにより、プラズマディスプレイ装置が構成される。

上記四電極構造のＰＤＰの形態において維持放電の仕組みは以下である。維持放電におけるトリガ放電として、Ｚ電極とＸ電極（またはＹ電極）の間に電圧を印加し、ガス電離プロセスを発生させ、あらかじめセル空間内の電荷密度を増加させる。この電離プロセスにより、次に続く、ＸＹ間の長ギャップ放電を、低電圧（Ｖｓ）で安定に発生させることができる。

前記ＸＹ間の長ギャップ放電を低電圧（すなわち電子温度が低い）で発生させることができれば、陽光柱領域の発光を利用することができ、励起エネルギーのロスが少なく、発光効率が向上する。このように、四電極構造のＰＤＰによる高発光効率化のポイントは、上記長ギャップ放電を低電圧で発生させることにある。

前記四電極構造のＰＤＰにおけるＺ電極に対する維持放電駆動方法として、以下に示すような二つが挙げられる。図９は、前提技術としてその二つの方式について示し、図９（ａ）は狭パルス方式、図９（ｂ)は固定電位方式を示す。本実施の形態のＰＤＰモジュールはこれら方式を使用する。各方式について以下説明する。図９（ａ），（ｂ）では、維持放電駆動の一周期分の駆動波形及び放電発光を示している。また図９（ｃ）では、それら二つの方式の特徴をまとめている。

＜固定電位方式（第１の方法）＞
図９（ａ）に示す固定電位方式は、Ｚ電極の電位を固定したまま、Ｘ，Ｙ電極にサステインパルス（すなわち維持放電駆動用の交互パルス）を与える。これにより、まずＸＺ間（またはＹＺ間）の狭ギャップでトリガとなる放電が起こり始め、ＸＹ間の長ギャップ放電に発展する。そのため、Ｚ電極を持たない長ギャップ三電極構造のＰＤＰの場合よりも、低い電圧（Ｖｓ）で長ギャップ放電を発生させることができる。

サステイン期間において、アドレス電極（Ａ）４では、アドレス期間で駆動されるため固定電位である。ＸとＹ電極では、互いに逆相となるサステインパルスが印加される。Ｚ電極は固定電位である。各電極への駆動により、Ｐで示す放電発光が起こる。

＜狭パルス方式（第２の方法）＞
図９（ｂ）に示す狭パルス方式は、Ｚ電極に対し、適したタイミングで、狭パルス、すなわちＨｉ電圧時の時間幅が短いパルスを与えることにより、低い電圧（Ｖｓ）で長ギャップ放電を発生させることができる。更に、この狭パルス方式での放電では、Ｚ電極に印加されるパルスの立ち上がり／立ち下がり、ＸＹ間のサステインパルスの立ち上がりの電圧変化を受けて、多段的な放電プロセスを経る。Ｐで示すように、長ギャップ放電を含み、低いＶｓかつ低瞬時放電電流で多段的に放電が持続するため、同じ長ギャップ放電でも、固定電位方式よりも狭パルス方式の方が、よりエネルギー利用効率の高い放電を実現することができる。ただし、狭パルス方式では、Ｚ電極にパルスを印加するため、その分、固定電位方式よりも、駆動のための無効電力が増加することになる。

狭パルス方式は、ＰＤＰ画面の表示映像における表示負荷率が大きく、ＡＰＣ（自動電力制御）等の電力制御の動作によりサステイン数が少なくなる場合、つまり維持放電系の消費電力の大半をガス放電電力が占めているような場合に、輝度向上の効果が大きい。前記維持放電系の消費電力は、概ね、ガス放電電力と無効電力とから成る。すなわち、＜維持放電系の消費電力（Ｐｓ）＞＝＜表示電極でのガス放電電力＞＋＜無効電力＞と考える。前記ガス放電電力は、表示負荷率に依存する。前記無効電力は、回路がパルス印加などで使用する電力であり、サステイン数に比例する。

なお、前記サステイン数は、フィールドやサブフィールドのサステイン期間におけるサステインパルスの印加回数（サイクル数）または駆動周波数である。

サブフィールドごとに駆動方式を切り替える場合は、サブフィールドごとのサステイン数を調整して、階調制御する必要がある。

前記ＡＰＣについて簡単に説明する。基本的に表示負荷率が高くなるにつれて電力が増加するが、高い表示負荷率によって電力が高くなりすぎると問題である。そのため、ＡＰＣでは、使用電力のリミットを設定して、あるリミットとなる表示負荷率までの領域では電力が増加するが、それ以上の領域では電力が一定に制限されるように、回路での電力を制御している。

図９（ｃ）に示すように、前記各方式の特徴を相対的に比較すると、固定電位方式では、無効電力は小、放電電力はやや大、といった特徴を有する。狭パルス方式では、無効電力はやや大、放電電力は小、といった特徴を有する。

＜特性＞
図７（ｂ）は、前記二つの方式における、表示負荷率に応じた電力（維持放電系の点灯電力）の特性の予測を示す。例として、サステイン数の上限値を１５００サイクル、サステイン系電力（Ｐｓ）の上限値を２４０Ｗと設定した。実線は固定電位方式、破線は狭パルス方式の場合である。狭パルス方式の場合は、全表示負荷率領域にわたって、電力が略一定である。固定電位方式の場合において、表示負荷率が約１０％までの領域（ｒ１）では、維持放電系の電力（Ｐｓ）[Ｗ]が比例的に増加するが、それ以上の領域（ｒ２）では、電力（Ｐｓ）が、リミットとなる略一定の約２４０Ｗ以下となるように、ＡＰＣによる電力制御を行っていることを示している。

図７（ａ）は、前記二つの方式における、表示負荷率に応じたサステイン数や輝度の特性の予測を示す。実線は固定電位方式の場合を示し、破線は狭パルス方式の場合を示す。また固定電位方式において細い実線の方はサステイン数（[サイクル]）を、太い実線の方は輝度（[ｃｄ/ｍ^２]）を示す。狭パルス方式においては、サステイン１サイクルあたり、輝度１ｃｄ/ｍ^２と仮定し、グラフ中に１つの破線でサステイン数と輝度を示した。

固定電位方式において、表示負荷率がある程度（例えば１０％）までの領域（前記ｒ１）では、サステイン数は一定である。ある程度（例えば１０％）以上の領域（前記ｒ２）では、サステイン数及び輝度が減少する。また狭パルス方式において、表示負荷率に従って、サステイン数及び輝度が減少する。

表示負荷率の領域全体（０〜１００％）において、大きく二つの領域に区分できる（後述する図６も対応している）。特性として、一方の表示負荷率が比較的低い領域（Ｒ１）では、無効電力が大きく、放電電力（維持放電系の電力）が小さいと言える。逆に、他方の表示負荷率が比較的高い領域（Ｒ２）では、無効電力が小さく、放電電力が大きいと言える。

図７（ａ）では、表示負荷率が約２０％のところで、固定電位方式と狭パルス方式における各輝度の大きさが逆転している。すなわち、この約２０％以下の領域（Ｒ１）と以上の領域（Ｒ２）とでは、輝度（発光効率）の点で有効な方式が異なっていることがわかる。よって本実施の形態では、この表示負荷率（２０％）を基準にして、表示負荷率領域を区分して設定する。

（実施の形態１）
以上を踏まえて実施の形態１の構成を説明する。実施の形態１では、コントローラで、表示負荷率と、表示負荷率領域の設定とに従って、前記二つの方式を切り替えや選択してドライバを制御する。ドライバからＰＤＰの電極群に対して、前記方式に応じたパルスを印加する。

＜ＰＤＰモジュール＞
図３は、本実施の形態における四電極構造のＰＤＰモジュールの構成として、特にＰＤＰ１０の電極とドライバ及びコントローラの構成を示した図である。本ＰＤＰモジュールは、ＰＤＰ１０、各電極の駆動回路（１７，１８，１９，２１）、コントローラ２０等を含むロジック回路１００を有する構成である。

ＰＤＰ１０の詳細構成は、前記図２に示されている。前面基板１１に、電極｛Ｘ１〜Ｘｍ｝，電極｛Ｙ１〜Ｙｍ｝を有する。背面基板１２にアドレス電極（Ａ）４を有する。電極数ｍは、例えば１０２４である。Ｘ，Ｙ電極間に、正スリット側においてＺｏ電極｛Ｚ１〜Ｚｍ｝を有する。逆スリット側にも同様にＺｅ電極を設ける形態が可能である。

各駆動回路は、ＰＤＰ１０におけるＸ電極，Ｙ電極，アドレス電極４をそれぞれ駆動する、Ｘ駆動回路１７、Ｙ駆動回路１８、アドレス駆動回路１９を有し、加えて、Ｚ電極を駆動するためのＺ駆動回路２１を有する。

ロジック回路１００では、表示全体を制御するコントローラ２０を中心に、これらの駆動回路（１７，１８，１９，２１）に対し制御信号を送って駆動制御している。ロジック回路１００は、コントローラ２０、データ変換回路７２、表示率検出回路７３を有する。コントローラ２０は、例えば、Ｘ，Ｙ，Ｚ電極を駆動制御するためのＩＣ、及びアドレス電極４を駆動制御するためのＩＣで構成される。データ変換回路７２は、外部から入力される映像データ（Ｄ）をもとに必要なデータ変換処理を施して表示用データを作成する。

ロジック回路１００の内部では、表示率検出回路７３により、外部から入力される映像データまたはデータ変換回路７２からの表示用データをもとに表示負荷率を検出や計算する。またコントローラ２０では、表示負荷率領域があらかじめ設定される。

本実施の形態では、表示率検出回路７３で検出した表示負荷率の値（ｓ１）をもとに、コントローラ２０でその表示負荷率の領域を判断し、サステイン数及びＺ駆動パルス幅などを計算して、これによって、各駆動回路（１７，１８，１９，２１）に対し制御信号などを送ってＰＤＰ１０に対する表示駆動を制御する。特に、コントローラ２０からＺ駆動回路２１に対して、表示負荷率に応じた方式の切り替え制御信号（ｓ２）を送る。これに従ってＺ駆動回路２１からＰＤＰ１０のＺ電極に対する駆動の方式を、固定電位方式と狭パルス方式とで切り替えて駆動する。

Ｘ駆動回路１８から、電極Ｘ_ｎ（例えばｎ＝１〜１０２４）に対して駆動可能である。Ｙ駆動回路１９から、電極Ｙ_ｎ（例えばｎ＝１〜１０２４）に対して駆動可能である。またアドレス駆動回路１９から、アドレス電極Ａ_ｍ（例えばｍ＝１〜１０２４×３）に対して駆動可能である。

Ｚ駆動回路２１は、ＰＤＰ１０のＺ電極に対して前記二つの方式のいずれでの駆動も可能な回路構成である。Ｚ駆動回路２１から、Ｚｏ（奇数電極）で示すラインにより、Ｘ_ｉ−Ｙ_ｉ間（正スリット側）の電極Ｚ_ｉ（例えばｎ＝１〜１０２４）に対して駆動可能である。Ｚｏ側において、｛Ｘ１，Ｚ１，Ｙ１，Ａ１｝からなるセルＣ１１と同様に、複数のセルが構成される。

なお、Ｚ駆動回路２１から、Ｚｅ（偶数電極）で示すラインにより、Ｙ_ｉ−Ｘ_ｉ＋１間（逆スリット）のＺ電極に対しても駆動可能とした形態も可能である。Ｚｅ側でＺｏ側と同様に複数のセルが構成可能である。これにより、奇数ラインと偶数ラインで時間的に分割して表示を行う、いわゆるインタレース走査が可能である。以下、本実施の形態でのＰＤＰ１０は、Ｚｏ側のみを実装した形態として説明するが、本実施の形態で示す駆動制御方法は、Ｚｏ，Ｚｅの両方を実装した形態でも同様に適用可能である。

Ｙ電極は、走査電極として機能する。アドレス動作時には、Ｙ駆動回路１８からＹ電極に対し走査パルスが順次印加され、それに同期して、アドレス駆動回路１９からアドレス電極（Ａ）４に対しデータ信号が印加される。

＜駆動波形＞
図４，図５に、本実施の形態のＰＤＰモジュールにおけるＰＤＰ１０に対する駆動波形の一例を示す。図４は、サブフィールド分割構成を示す。図５は、１サブフィールドの駆動波形の例（狭パルス方式の場合）を示す。なお、ＰＤＰ１０の表示画面全体１フレーム＝１フィールドである。

図４で、前記図１（ｂ）に示す一般的な三電極構造のＰＤＰと同様に、四電極構造のＰＤＰ１０において、１フィールド（ＦＤ）は、複数のサブフィールド（ＳＦ１〜ＳＦｎ）に分割される。例えばＳＦ数ｎ＝１０である。各ＳＦの点灯／非点灯によって階調制御が行われる。各ＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ、サステイン期間Ｔｓから成る。アドレス期間Ｔａでは、ＳＦ全体に、データメモリのための荷電が行われる。すなわち表示対象セルがアクティブ状態にされる。サステイン期間Ｔｓでは、Ｘ，Ｙ，Ｚ電極へのサステインパルス印加により維持放電が行われ、アクティブ状態のセルで発光が行われる。リセット期間Ｔｒでは、所定パルスによりＳＦ全体の表示がリセットされる。階調制御に応じて、各ＳＦでのサステイン期間Ｔｓが異なる。

図５に示した駆動波形は、前述した狭パルス方式の使用時の表示駆動の一例である。本ＰＤＰモジュールにおいて、Ｘ，Ｙ電極及びアドレス電極（Ａ）４に関しては、従来の三電極構造のＰＤＰに準じた駆動波形を適用し、Ｚ電極に関しては、リセット期間Ｔｒ及びアドレス期間Ｔａについては、Ｘ電極と同様（同相）の駆動波形を印加し、サステイン期間Ｔｓにおいては、狭パルスを印加するという構成で駆動することが可能である。本制御により、前記固定電位方式を使用する場合には、Ｚ電極駆動波形のサステイン期間Ｔｓにおいて固定電位に変更する。

＜表示負荷率＞
本実施の形態のＰＤＰモジュールでは、ロジック回路１００の表示率検出回路７３において、フィールドにおける各サブフィールドの表示負荷率（ｓ１）を検出する。そして、コントローラ２０で、検出された表示負荷率（ｓ１）の領域の区分（Ｒ１，Ｒ２）を判断して、その該当領域（Ｒ１，Ｒ２）に対応して二つの方式を切り替える。二つの方式のいずれかで維持放電駆動するために、コントローラ２０からＺ駆動回路２１に対して、選択される方式に応じた切り替え制御信号(ｓ２)を与える。そして、Ｚ駆動回路２１から、ＰＤＰ１０のＺ電極に対する維持放電駆動において、切り替え制御信号（ｓ２）に応じたパルスを切り替えて駆動する。すなわち、コントローラ２０から、固定電位方式が指示された場合は、Ｚ駆動回路２１からＺ電極に固定電位を与え、狭パルス方式が指示された場合は、Ｚ駆動回路２１からＺ電極に図５のような狭パルスを適したタイミングで印加する。

前述したように、固定電位方式と狭パルス方式では、表示負荷率に対する、輝度や消費電力の特性が異なっている。そのため、前記図７に示す例では、表示負荷率が２０％未満の領域（Ｒ１）では、Ｚ電極−固定電位方式の維持放電駆動の方が、高輝度が得られ、２０％以上の領域（Ｒ２）では、Ｚ電極−狭パルス方式の維持放電駆動の方が、高輝度が得られる。従って、領域（Ｒ１，Ｒ２）に応じて前記二つの方式を切り替えるように制御すれば、表示負荷率領域全体において総合的に高輝度が得られ、消費電力も削減される。

また、本ＰＤＰモジュールでの制御に用いる表示負荷率として、例えば、サブフィールド単位の表示負荷率と、フィールド単位の表示負荷率との二つを考えることができる。

まず、サブフィールド単位の表示負荷率は、１サブフィールド内での点灯セルの率である。サブフィールドＳＦｘの表示負荷率をαｘとする。１フィールドのサブフィールド数はｎである。

次に、フィールド単位の表示負荷率（ＡＰＬ）は、サブフィールドごとのサステイン期間Ｔｓの違いを反映したものであり、以下のように計算される。サブフィールドＳＦｘごとに、そのサステイン数をｓｘ、輝度重みをｗｘ、サブフィールド単位の表示負荷率を前記αｘとする。ただし、ｘは、１〜ｎをとる。輝度重みｗについては、ｗ１＋……＋ｗｎ＝１である。ここで、サブフィールドＳＦｘの輝度重みｗｘについては下記（式１）で計算される。

ｗｘ＝ｓｘ／（ｓ１＋……＋ｓｎ） ・・・（式１）
そして、フィールド単位の表示負荷率（ＡＰＬ）は、下記（式２）で計算される。

ＡＰＬ＝α１・ｗ１＋α２・ｗ２＋……＋αｎ・ｗｎ ・・・（式２）
フィールド単位の表示負荷率に応じて、フィールドごとにサステイン方式を切り替えるやり方よりも、サブフィールド単位の表示負荷率に応じて、サブフィールドごとにサステイン方式を切り替える方が、より、輝度を向上できる。ただし、階調表示のために、サステイン数のＳＦ配分を調整する必要がある。

図６は、本実施の形態のＰＤＰモジュールでの方式切り替え制御及び表示負荷率領域設定について示す。前記図７を考慮して、前記領域Ｒ１，Ｒ２の二つの表示負荷率の領域が設定される。本制御では、ロジック回路１００内で入力映像データをもとに表示負荷率が領域Ｒ１内にあると判断した場合は、固定電位方式を選択し、領域Ｒ２内にあると判断した場合は、狭パルス方式を選択する。各方式の使用時の特性は前記図７で示される。

図８は、前記図６の制御及び設定とは異なる設定及び制御の仕方を示す。前記図６は、単純に低負荷領域（Ｒ１）と高負荷領域（Ｒ２）の二つに区分した場合である。これに限らず、複数の領域を設定して段階的に制御するようにしてもよい。図８では、二つの領域（Ｒ１，Ｒ２）で重複するような中間的な負荷の領域（Ｒ３）を設けた場合である。あるいは重複しない中間的な領域を同様に設けてもよい。この場合、表示負荷率領域全体で三種類の領域が設定されることになる。

前記維持放電駆動制御において、例えば、領域（Ｒ３）では、前記二つの方式のいずれを使用してもよいこととする。例として、表示負荷率が０〜５０％の領域（Ｒ１）と、表示負荷率が５０〜１００％の領域（Ｒ２）と、表示負荷率が２０〜５０％の領域（Ｒ３）とが設定されている。制御例は以下である。領域Ｒ２において前記狭パルス方式を使用しており、時間的な表示に従い次第に、表示負荷率が５０％から２０％へと下がる傾向を見せたものとする。この段階では、領域Ｒ３で前記狭パルス方式を使用し続ける。そして、表示負荷率が２０％以下の領域Ｒ１へと下がると、前記固定電位方式に切り替える。更に、表示負荷率が２０％から５０％へと上がる傾向を見せると、ここではまだ領域Ｒ３で前記固定電位方式を使用し続ける。そして、表示負荷率が５０％以上の領域Ｒ２へと上がると、前記狭パルス方式に切り替える。

（実施の形態２）
次に、本発明の他の実施の形態として、実施の形態２を説明する。前述の狭パルス方式は、放電毎回に、Ｚ電極に対する狭パルスを適用するものであったが、実施の形態２では、Ｚ電極に対する狭パルス方式の使用時でのＺ電極駆動パルス（以下、Ｚパルス）の印加の際に、表示負荷率の程度に応じてＺパルスを段階的に間引くようにサステイン数を決定して駆動する。

例として、Ｚ駆動回路２１から、放電一回おきにＺパルスを印加、二回おきにＺパルスを印加、といったように、表示負荷率の減少に応じて、Ｚパルスを段階的に間引くようにサステイン数を決定して駆動する。これによって、表示負荷率領域全体における前記二つの領域（Ｒ１，Ｒ２）の中間領域（図８に示すＲ３のような領域）を最適化し、輝度を改善する効果を見込める。

（実施の形態３）
次に、本発明の実施の形態３を説明する。前記実施の形態２では、表示負荷率の減少に対してＺパルスを段階的に間引いてサステイン数を投入する例を示したが、実施の形態３では、実施の形態２と同様に表示負荷率の程度に応じて、Ｚパルスの印加回数ではなく振幅電圧を段階的に変化させる。

例として、Ｚ駆動回路２１から、表示負荷率の減少に対して、Ｚパルスの振幅電圧を段階的に低下させるように駆動波形を決定して駆動する。これにより、回路における無効電力を低減して、サステイン数を投入、すなわちより多くのサステインパルスを印加することができる。

（実施の形態４）
次に、本発明の実施の形態４を説明する。前記Ｚ電極に対する狭パルス方式において、高い発光効率を得るためには、印加パルスの細幅化が必須となる。従来技術として、Ｚ駆動回路２１のような駆動回路に関して、ＬＣ共振回路（ＬＣ共振電力回収回路）を設ける構成がある。

Ｚパルスの無効電力が大きい理由として、Ｌｏ電圧クランプがある。クランプとは、強制的立ち下げのことである。１つのパルスの時間幅（周期）において、狭い幅ほど発光効率が良い。そのために、従来、１つのパルスの途中で強制的にＬｏ電圧へと立ち下げるクランプ動作を実行している。しかし、このＬｏ電圧へのクランプの実行のために、消費電力が増加する。

ＬＣ共振回路を用いてＺ電極に対する狭パルスを発生させる場合、ＬＣ共振回路でのＬＣ共振でパルス立ち上げ後、そのままＬＣ共振でパルスが立ち下がるのを待って、Ｌｏ電圧にクランプすると、電力回収効率が良く、無効電力の増加を抑えることができる。しかしながら、Ｚパルスの幅が太るため、発光効率は低下する。高い発光効率を得るためには、細いパルス（半値幅で３００ｎｓ程度）が必要となるが、そのためには上記Ｚパルスの電力回収効率を犠牲にして、すなわち無効電力を犠牲にして、早めにＬｏ電圧にクランプする必要がある。

上記を考慮して、実施の形態４では、Ｚ電極に対する狭パルス方式使用時の制御において、表示負荷率の減少に応じて、Ｌｏ電圧へのクランプのタイミングを徐々に遅らせるように制御する。これにより、無効電力を低減することで、サステイン数を投入し、低負荷時の輝度を改善できる効果が見込める。

（実施の形態５）
次に、本発明の実施の形態５を説明する。四電極構造のＰＤＰの維持放電駆動の方法としては、Ｚ電極に対しＸ電極（あるいはＹ電極）と同じサステインパルスを印加する方法（Ｘ−Ｚ同相方式と称する）もある。

このＸ−Ｚ同相方式の場合だと、維持放電の挙動としては、Ｚ電極とＸ電極とで電位が一体となって動くように見え、すなわちＺ電極とＹ電極の間（ＹＺ間ギャップｇ３）で維持放電が行われる。これは、高効率な長ギャップ放電（ＸＹ間ギャップｇ１での放電）にはならないが、狭ギャップなので、前記固定電位方式よりは低いＶｓで放電を発生させることができる。また、Ｚ電極とＸ電極の間の電極間容量は見えてこないため、前記狭パルス方式のように無効電力が増加することはない。

よって、実施の形態５では、前記図６に示すような低負荷領域(Ｒ１)でＸ−Ｚ同相方式の維持放電を使用し、高負荷領域(Ｒ２)でＺ電極に対する狭パルス方式を使用するように、切り替え制御する。前記Ｘ−Ｚ同相方式と、Ｚ電極に対する狭パルス方式は、固定電位方式よりも低いＶｓで駆動できる。よって、実施の形態５での方式の組み合わせによると、実施の形態１よりも低いＶｓに設定することができ、Ｚ電極に対する狭パルス方式の発光効率を更に向上させることができる。

以上説明したように、本発明の各実施の形態によれば、ＰＤＰモジュールにおけるＰＤＰ１０の電極群に対する駆動、特にＺ電極に対する維持放電駆動の方法の切り替えの制御によって、表示負荷率領域全体における輝度及び消費電力のバランスをとることで、総合的なＰＤＰの輝度向上や消費電力削減の効果を得られる。特に、四電極構造のＰＤＰ１０における前述した制御の適用において、表示負荷率領域全体において、高発光効率の長ギャップ放電を十分な回数発生させることができ輝度を向上できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、四電極構造のパネルを有するディスプレイ装置などに利用可能である。

Claims (7)

1. 対向する第１と第２の基板を有し、それらの間が隔壁で区切られ蛍光体層を有し、放電ガスが封入された放電空間が形成されるプラズマディスプレイパネルと、前記プラズマディスプレイパネルに形成されている電極群を駆動する回路とを備えるプラズマディスプレイ装置であって、
   前記第１の基板には、第１の方向に略平行に交互に配置される複数の第１及び第２電極と、前記第１と第２電極の間に配置される第３電極とを有し、
   前記第２の基板には、第２の方向に前記第１、第２及び第３電極に交差するように配置される第４電極を有し、
   前記回路から前記プラズマディスプレイパネルの前記第３電極に対する維持放電駆動パルスの印加において、
   表示負荷率が低い場合は、固定電位を与える第１の方法を選択し、前記表示負荷率が高い場合は、狭パルスを与える第２の方法を選択するように切り替えることを特徴とするプラズマディスプレイ装置。
2. 請求項１記載のプラズマディスプレイ装置において、
   前記表示負荷率の領域全体が、低負荷の第１領域と高負荷の第２領域との少なくとも二つの領域に区分して設定され、
   前記回路は、前記表示負荷率が、前記第１領域にある場合は、前記第１の方法を選択し、前記第２領域にある場合は、前記第２の方法を選択することを特徴とするプラズマディスプレイ装置。
3. 請求項２記載のプラズマディスプレイ装置において、
   前記表示負荷率の領域全体において、前記第１領域と、前記第２領域と、それら領域の間にある第３領域とが区分して設定され、
   前記回路は、前記表示負荷率が、前記第３領域にある場合は、前記第１または第２の方法のいずれかを当該表示負荷率の傾向に応じて選択して使用することを特徴とするプラズマディスプレイ装置。
4. 請求項１記載のプラズマディスプレイ装置において、
   前記回路は、前記維持放電駆動パルスを印加するサステイン期間で、前記第１及び第２電極間の維持放電駆動パルスの印加回数に対する前記第３電極への狭パルスの印加回数の割合を、前記表示負荷率が低くなるに従って段階的に減少させることを特徴とするプラズマディスプレイ装置。
5. 請求項１記載のプラズマディスプレイ装置において、
   前記回路は、前記維持放電駆動パルスを印加するサステイン期間で、前記第３電極の駆動パルスの振幅電圧を、前記表示負荷率が低くなるに従って段階的に低くすることを特徴とするプラズマディスプレイ装置。
6. 請求項１記載のプラズマディスプレイ装置において、
   前記回路は、前記第３電極に対するＬＣ共振回路を有し、前記表示負荷率が低くなるに従って、前記ＬＣ共振回路における共振パルスの印加後の電圧のクランプのスイッチタイミングを遅くすることを特徴とするプラズマディスプレイ装置。
7. 請求項１記載のプラズマディスプレイ装置において、
   前記回路は、表示映像のサブフィールドの表示負荷率を検出または計算し、
   前記サブフィールドの表示負荷率に応じて、前記サブフィールドごとに前記維持放電駆動パルスを切り替えて使用することを特徴とするプラズマディスプレイ装置。

Images