JP2000122604A - プラズマ表示装置及びその駆動方法 - Google Patents
プラズマ表示装置及びその駆動方法Info
- Publication number
- JP2000122604A JP2000122604A JP10299846A JP29984698A JP2000122604A JP 2000122604 A JP2000122604 A JP 2000122604A JP 10299846 A JP10299846 A JP 10299846A JP 29984698 A JP29984698 A JP 29984698A JP 2000122604 A JP2000122604 A JP 2000122604A
- Authority
- JP
- Japan
- Prior art keywords
- plasma display
- panel
- reset
- period
- sustain discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ＰＤＰパネルを複数配列した表示装置におい
て、複数パネルが同時に全面放電を起こさないようにし
て大電流を回避し、安定した動作を得る。 【解決手段】 駆動回路およびパネルから成る複数のパ
ネル部と表示データ制御部、スキャンドライバ制御部、
ＸＹドライバ制御部およびパネルのリセット期間と維持
放電期間の全面放電が複数パネル間で重ならないように
するリセット・維持放電制御部を備えた制御回路とを接
続して構成する。
て、複数パネルが同時に全面放電を起こさないようにし
て大電流を回避し、安定した動作を得る。 【解決手段】 駆動回路およびパネルから成る複数のパ
ネル部と表示データ制御部、スキャンドライバ制御部、
ＸＹドライバ制御部およびパネルのリセット期間と維持
放電期間の全面放電が複数パネル間で重ならないように
するリセット・維持放電制御部を備えた制御回路とを接
続して構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルを用いた表示装置およびその駆動方法に関す
る。
レイパネルを用いた表示装置およびその駆動方法に関す
る。
【０００２】
【従来の技術】特開平９−２４４５７８号公報には、プ
ラズマディスプレイパネル（以下ＰＤＰと略す）の２つ
の例の記載がある。図８は同公報に示された第１のＰＤ
Ｐの概略ブロック図である。図において、１０はパネル
２０と駆動回路３０で構成されたパネル部であり、上記
パネル２０は複数のＸ電極２１と、複数のスキャン用の
Ｙ電極２２と、上記Ｙ電極２２に交叉して設けられた複
数のアドレス電極２３を有する。
ラズマディスプレイパネル（以下ＰＤＰと略す）の２つ
の例の記載がある。図８は同公報に示された第１のＰＤ
Ｐの概略ブロック図である。図において、１０はパネル
２０と駆動回路３０で構成されたパネル部であり、上記
パネル２０は複数のＸ電極２１と、複数のスキャン用の
Ｙ電極２２と、上記Ｙ電極２２に交叉して設けられた複
数のアドレス電極２３を有する。
【０００３】上記駆動回路３０は、上記パネル２０のア
ドレス電極２３に接続されたアドレスドライバ３１と、
上記パネル２０のスキャン用のＹ電極２２に接続された
スキャンドライバ３２と、上記パネル２０のＸ電極２１
に接続されたＸドライバ３３と、上記スキャンドライバ
３２に接続されたＹドライバ３４を有する。
ドレス電極２３に接続されたアドレスドライバ３１と、
上記パネル２０のスキャン用のＹ電極２２に接続された
スキャンドライバ３２と、上記パネル２０のＸ電極２１
に接続されたＸドライバ３３と、上記スキャンドライバ
３２に接続されたＹドライバ３４を有する。
【０００４】４０は外部よりクロック信号、表示データ
信号、同期信号の各信号を入力して、上記パネル２０を
駆動する制御回路で、４１は上記アドレスドライバ３１
に接続された表示データ制御部、４２は上記スキャンド
ライバ３２に接続されたスキャンドライバ制御部、４３
は上記Ｘドライバ３３、Ｙドライバ３４に接続されたＸ
Ｙドライバ制御部である。
信号、同期信号の各信号を入力して、上記パネル２０を
駆動する制御回路で、４１は上記アドレスドライバ３１
に接続された表示データ制御部、４２は上記スキャンド
ライバ３２に接続されたスキャンドライバ制御部、４３
は上記Ｘドライバ３３、Ｙドライバ３４に接続されたＸ
Ｙドライバ制御部である。
【０００５】以上の様な構成の従来のＰＤＰは、図９の
駆動波形により表示を行う。すなわち、ＰＤＰの全セル
を同じ状態にするリセット期間と、それに続き点灯すべ
きセルを選択するアドレス期間と、アドレス期間中に選
択されたセルの放電を維持させる維持放電期間を組み合
わせて駆動される。リセット期間は、パネル２０のＸ電
極２１に全面書き込みパルスを一斉に印加し、全てのセ
ルを放電させて壁電荷の無い状態にリセットする。アド
レス期間は、パネル２０のＹ電極２２のスキャンに同期
して、点灯させるべきセルに対応するアドレス電極２３
に対しアドレスパルスを印加し、上記Ｙ電極２２とアド
レス電極２３との間の選択的な放電により壁電荷を蓄積
する。このアドレスは、パネル２０の全Ｙ電極２２を順
次スキャンして行う。維持放電期間は、パネル２０の全
てのＸ電極２１とＹ電極２２との間に維持パルスを交互
に印加し、上記アドレス期間中に壁電荷が蓄積されたセ
ルのみが維持放電を行う。この維持放電期間の長さによ
って輝度が変化するので、ＰＤＰの階調は維持放電期間
を調節して制御される。
駆動波形により表示を行う。すなわち、ＰＤＰの全セル
を同じ状態にするリセット期間と、それに続き点灯すべ
きセルを選択するアドレス期間と、アドレス期間中に選
択されたセルの放電を維持させる維持放電期間を組み合
わせて駆動される。リセット期間は、パネル２０のＸ電
極２１に全面書き込みパルスを一斉に印加し、全てのセ
ルを放電させて壁電荷の無い状態にリセットする。アド
レス期間は、パネル２０のＹ電極２２のスキャンに同期
して、点灯させるべきセルに対応するアドレス電極２３
に対しアドレスパルスを印加し、上記Ｙ電極２２とアド
レス電極２３との間の選択的な放電により壁電荷を蓄積
する。このアドレスは、パネル２０の全Ｙ電極２２を順
次スキャンして行う。維持放電期間は、パネル２０の全
てのＸ電極２１とＹ電極２２との間に維持パルスを交互
に印加し、上記アドレス期間中に壁電荷が蓄積されたセ
ルのみが維持放電を行う。この維持放電期間の長さによ
って輝度が変化するので、ＰＤＰの階調は維持放電期間
を調節して制御される。
【０００６】図１０は従来のＰＤＰの１フレーム分（１
６．６ｍｓｅｃ）のタイムチャート図であり、１フレー
ムをＮ＝６個のサブフィールドに分割した場合を示す。
各サブフィールドは、それぞれが同じ長さのリセット期
間とアドレス期間、及びそれぞれが異なる長さの維持放
電期間で構成される。維持放電期間の長さは、各サブフ
ィールドに対し１、２、４、・・・・、２N-1 の比率で割り
当てるので、１フレームを６個のサブフィールドに分割
した図１２の場合には６４階調の表示を行う。
６．６ｍｓｅｃ）のタイムチャート図であり、１フレー
ムをＮ＝６個のサブフィールドに分割した場合を示す。
各サブフィールドは、それぞれが同じ長さのリセット期
間とアドレス期間、及びそれぞれが異なる長さの維持放
電期間で構成される。維持放電期間の長さは、各サブフ
ィールドに対し１、２、４、・・・・、２N-1 の比率で割り
当てるので、１フレームを６個のサブフィールドに分割
した図１２の場合には６４階調の表示を行う。
【０００７】同特開平９−２４４５７８号公報記載の第
２のＰＤＰは、１個のパネルを２つの部分に分け、一方
がアドレス期間の時、他方を維持放電期間とし、一方が
維持放電期間の時には、他方をアドレス期間とするよう
に駆動するものである。
２のＰＤＰは、１個のパネルを２つの部分に分け、一方
がアドレス期間の時、他方を維持放電期間とし、一方が
維持放電期間の時には、他方をアドレス期間とするよう
に駆動するものである。
【０００８】
【発明が解決しようとする課題】かかる従来の第１のＰ
ＤＰは、リセット期間と維持放電期間にはパネル全面が
同時に放電するので、短時間に大きな電流が流れる。こ
のようなＰＤＰのパネルを複数配列して表示装置を構成
した場合、複数のパネルが同時にリセットの放電や維持
放電を行うので、非常に大きな電流で電圧が低下して動
作が不安定になったり、ＥＭＩが大きくなるといった問
題点があった。
ＤＰは、リセット期間と維持放電期間にはパネル全面が
同時に放電するので、短時間に大きな電流が流れる。こ
のようなＰＤＰのパネルを複数配列して表示装置を構成
した場合、複数のパネルが同時にリセットの放電や維持
放電を行うので、非常に大きな電流で電圧が低下して動
作が不安定になったり、ＥＭＩが大きくなるといった問
題点があった。
【０００９】また、従来の第２のＰＤＰにおいても、１
個のパネルでは、それを２つの部分に分けて交互にアド
レスと維持を行うので電流は分散するが、複数のパネル
を同時に駆動すると、パネル数に応じた大電流が流れ、
従来の第１のＰＤＰと同様に電圧が低下して動作が不安
定になったり、ＥＭＩが大きくなるといった問題点があ
った。
個のパネルでは、それを２つの部分に分けて交互にアド
レスと維持を行うので電流は分散するが、複数のパネル
を同時に駆動すると、パネル数に応じた大電流が流れ、
従来の第１のＰＤＰと同様に電圧が低下して動作が不安
定になったり、ＥＭＩが大きくなるといった問題点があ
った。
【００１０】本発明は、上述のような問題点を解決する
ためになされたものであり、ＰＤＰのパネルを複数配列
した表示装置において、各パネルの放電時間が異なるよ
うにして大電流を回避し、安定して動作するプラズマ表
示装置およびその駆動方法を提供することを目的とす
る。
ためになされたものであり、ＰＤＰのパネルを複数配列
した表示装置において、各パネルの放電時間が異なるよ
うにして大電流を回避し、安定して動作するプラズマ表
示装置およびその駆動方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明の第１の構成に係
るプラズマ表示装置は、画像を表示するプラズマディス
プレイパネル、パネルに駆動パルスを供給する駆動回
路、駆動回路のパルスシーケンスを制御する制御回路を
備え、パネル全面の画素を同時に放電させるリセット期
間と、表示画素を選択するアドレス期間と、選択画素を
点灯して画像表示を行う維持放電期間とで駆動されるプ
ラズマディスプレイパネルを複数配列したプラズマ表示
装置において、上記複数のプラズマディスプレイパネル
の各々に対して、上記リセット期間中の異なる時間にリ
セットの全面放電を行わせ、上記維持放電期間中の異な
る時間に維持放電を行わせるリセット・維持放電制御部
を設けたものである。
るプラズマ表示装置は、画像を表示するプラズマディス
プレイパネル、パネルに駆動パルスを供給する駆動回
路、駆動回路のパルスシーケンスを制御する制御回路を
備え、パネル全面の画素を同時に放電させるリセット期
間と、表示画素を選択するアドレス期間と、選択画素を
点灯して画像表示を行う維持放電期間とで駆動されるプ
ラズマディスプレイパネルを複数配列したプラズマ表示
装置において、上記複数のプラズマディスプレイパネル
の各々に対して、上記リセット期間中の異なる時間にリ
セットの全面放電を行わせ、上記維持放電期間中の異な
る時間に維持放電を行わせるリセット・維持放電制御部
を設けたものである。
【００１２】また、本発明の第２の構成に係るプラズマ
表示装置は、上記リセット・維持放電制御部は、上記複
数のプラズマディスプレイパネルの各々のリセットの全
面放電を順次行い、上記複数のプラズマディスプレイパ
ネルの各々の維持放電を順次行うものである。
表示装置は、上記リセット・維持放電制御部は、上記複
数のプラズマディスプレイパネルの各々のリセットの全
面放電を順次行い、上記複数のプラズマディスプレイパ
ネルの各々の維持放電を順次行うものである。
【００１３】また、本発明の第３の構成に係るプラズマ
表示装置は、上記リセット・維持放電制御部は、上記複
数のプラズマディスプレイパネルの各々のリセットの全
面放電を順次行い、上記複数のプラズマディスプレイパ
ネルの各々の維持パルスの位相を異なるようにするもの
である。
表示装置は、上記リセット・維持放電制御部は、上記複
数のプラズマディスプレイパネルの各々のリセットの全
面放電を順次行い、上記複数のプラズマディスプレイパ
ネルの各々の維持パルスの位相を異なるようにするもの
である。
【００１４】また、本発明の第４の構成に係るプラズマ
表示装置は、上記複数のプラズマディスプレイパネルの
表示面が同一方向であるようにしたものである。
表示装置は、上記複数のプラズマディスプレイパネルの
表示面が同一方向であるようにしたものである。
【００１５】また、本発明の第５の構成に係るプラズマ
表示装置は、上記複数のプラズマディスプレイパネルを
２つ以上のブロックに分割した各々のブロックの表示面
を、異なる方向とするものである。
表示装置は、上記複数のプラズマディスプレイパネルを
２つ以上のブロックに分割した各々のブロックの表示面
を、異なる方向とするものである。
【００１６】また、本発明の第６の構成に係るプラズマ
表示装置の駆動方法は、画像を表示するプラズマディス
プレイパネル、パネルに駆動パルスを供給する駆動回
路、駆動回路のパルスシーケンスを制御する制御回路を
備え、パルス全面の画素同時に放電させるリセット期間
と、表示画素を選択するアドレス期間と、選択画素を点
灯して画像表示を行う維持放電期間とで駆動するプラズ
マディスプレイパネルを複数配列したプラズマ表示装置
において、上記複数のプラズマディスプレイ装置の各々
に対して、上記リセット期間中の異なる時間にリセット
の全面放電を行わせ、上記維持放電期間中の異なる時間
に維持放電を行わせるものである。
表示装置の駆動方法は、画像を表示するプラズマディス
プレイパネル、パネルに駆動パルスを供給する駆動回
路、駆動回路のパルスシーケンスを制御する制御回路を
備え、パルス全面の画素同時に放電させるリセット期間
と、表示画素を選択するアドレス期間と、選択画素を点
灯して画像表示を行う維持放電期間とで駆動するプラズ
マディスプレイパネルを複数配列したプラズマ表示装置
において、上記複数のプラズマディスプレイ装置の各々
に対して、上記リセット期間中の異なる時間にリセット
の全面放電を行わせ、上記維持放電期間中の異なる時間
に維持放電を行わせるものである。
【００１７】
【発明の実施の形態】実施の形態１．以下、図面に従っ
て本発明の実施の形態について説明する。図１は本発明
のＰＤＰの概略ブロック図である。図において、１０
１、１０２、１０３及び１１０は、それぞれパネル１、
２、・・、Ｎｐと駆動回路で構成されたパネル部で、図
８のパネル部１０に相当する部分である。
て本発明の実施の形態について説明する。図１は本発明
のＰＤＰの概略ブロック図である。図において、１０
１、１０２、１０３及び１１０は、それぞれパネル１、
２、・・、Ｎｐと駆動回路で構成されたパネル部で、図
８のパネル部１０に相当する部分である。
【００１８】４００は制御回路で表示データ制御部４０
１、スキャンドライバ制御部４０２、ＸＹドライバ制御
部４０３及びリセット・維持放電制御部４０４で構成さ
れるる。このリセット・維持放電制御部４０４は、各パ
ネル部１０１〜１１０のリセットの全面放電が重なら
ず、かつ、維持放電が重ならないように各パネルのリセ
ット及び維持放電のタイミングを制御する機能を有す
る。
１、スキャンドライバ制御部４０２、ＸＹドライバ制御
部４０３及びリセット・維持放電制御部４０４で構成さ
れるる。このリセット・維持放電制御部４０４は、各パ
ネル部１０１〜１１０のリセットの全面放電が重なら
ず、かつ、維持放電が重ならないように各パネルのリセ
ット及び維持放電のタイミングを制御する機能を有す
る。
【００１９】図２は図１のように構成したＰＤＰを駆動
する場合の１フレーム分のタイムチャート図である。各
パネル部１０１〜１１０のパネル１〜Ｎｐはリセット期
間、アドレス期間、維持放電期間から成るサブフィール
ド１、２、・・、６の順で駆動される。各サブフィール
ドでは、リセット期間は上記リセット・維持放電制御部
４０４の制御に従いパネル１、２、・・、Ｎｐの順で全
面書き込みパルスが印加され、全てのセルが放電して壁
電荷の無い状態に順次リセットが行われる。
する場合の１フレーム分のタイムチャート図である。各
パネル部１０１〜１１０のパネル１〜Ｎｐはリセット期
間、アドレス期間、維持放電期間から成るサブフィール
ド１、２、・・、６の順で駆動される。各サブフィール
ドでは、リセット期間は上記リセット・維持放電制御部
４０４の制御に従いパネル１、２、・・、Ｎｐの順で全
面書き込みパルスが印加され、全てのセルが放電して壁
電荷の無い状態に順次リセットが行われる。
【００２０】続くアドレス期間はパネル毎にＹ電極のス
キャンに同期して、点灯させるべきセルに対応するアド
レス電極に対しアドレスパルスを印加し、Ｙ電極とアド
レス電極との間の選択的な放電により壁電荷が蓄積され
る。このアドレスは、パネル１、２、・・、Ｎｐにおい
て同時に行われる。
キャンに同期して、点灯させるべきセルに対応するアド
レス電極に対しアドレスパルスを印加し、Ｙ電極とアド
レス電極との間の選択的な放電により壁電荷が蓄積され
る。このアドレスは、パネル１、２、・・、Ｎｐにおい
て同時に行われる。
【００２１】維持放電期間はパネルの全てのＸ電極とＹ
電極との間に維持パルスを交互に印加し、上記アドレス
期間中に壁電荷が蓄積されたセルのみが維持放電を行
う。この維持放電は上記リセット・維持放電制御部４０
４の制御に従いパネル１、２、・・、Ｎｐの順で行われ
る。
電極との間に維持パルスを交互に印加し、上記アドレス
期間中に壁電荷が蓄積されたセルのみが維持放電を行
う。この維持放電は上記リセット・維持放電制御部４０
４の制御に従いパネル１、２、・・、Ｎｐの順で行われ
る。
【００２２】図３は本発明のＰＰＤの駆動波形図（１）
であり、１例としてサブフィールド１について示したも
のである。リセット期間において上記リセット・維持放
電制御部４０４の制御で全面書き込みパルスがパネル
１、パネル２、・・、パネルＮｐの順で印加される。こ
のため全てのセルが放電して壁電荷の無い状態となるリ
セットがパネル毎に順次行われる。
であり、１例としてサブフィールド１について示したも
のである。リセット期間において上記リセット・維持放
電制御部４０４の制御で全面書き込みパルスがパネル
１、パネル２、・・、パネルＮｐの順で印加される。こ
のため全てのセルが放電して壁電荷の無い状態となるリ
セットがパネル毎に順次行われる。
【００２３】続くアドレス期間は各パネルのアドレス電
極に各パネルの表示データに応じたアドレスパルスが印
加され、Ｙ電極にはスキャンパルスが印加される。この
アドレスは全パネルにおいて同時に行われる。
極に各パネルの表示データに応じたアドレスパルスが印
加され、Ｙ電極にはスキャンパルスが印加される。この
アドレスは全パネルにおいて同時に行われる。
【００２４】続く維持放電期間は上記リセット・維持放
電制御部４０４の制御で、まずパネル１に対し維持パル
スがサブフィールド毎の所定の時間だけ印加され、パネ
ル１の維持放電が行われる。パネル１の維持放電が終了
すると次いでパネル２に維持放電パルスが印加されてパ
ネル２の維持放電が行われる。このようにして各パネル
は、それぞれの維持放電期間が重ならないようにして維
持放電を行う。
電制御部４０４の制御で、まずパネル１に対し維持パル
スがサブフィールド毎の所定の時間だけ印加され、パネ
ル１の維持放電が行われる。パネル１の維持放電が終了
すると次いでパネル２に維持放電パルスが印加されてパ
ネル２の維持放電が行われる。このようにして各パネル
は、それぞれの維持放電期間が重ならないようにして維
持放電を行う。
【００２５】実施の形態２．図４は本発明のＰＤＰの駆
動波形図（２）である。リセット期間及びアドレス期間
は上記説明の図３と同様にして行われる。アドレス期間
に続く維持放電期間は次のようにしてパルスが印加され
る。まず上記リセット・維持放電制御部４０４の制御に
よりパネル１のＹ電極に一方の極性の維持パルスが印加
され、パネル１が放電する。次いでパネル２のＹ電極に
上記パネル１と同じ極性の維持パルスが印加され、パネ
ル２が放電する。このようにして同じ極性の維持パルス
が順次各パネルに印加され、パネルはそれぞれ異なるタ
イミングで放電を行う。
動波形図（２）である。リセット期間及びアドレス期間
は上記説明の図３と同様にして行われる。アドレス期間
に続く維持放電期間は次のようにしてパルスが印加され
る。まず上記リセット・維持放電制御部４０４の制御に
よりパネル１のＹ電極に一方の極性の維持パルスが印加
され、パネル１が放電する。次いでパネル２のＹ電極に
上記パネル１と同じ極性の維持パルスが印加され、パネ
ル２が放電する。このようにして同じ極性の維持パルス
が順次各パネルに印加され、パネルはそれぞれ異なるタ
イミングで放電を行う。
【００２６】パネルＮｐの放電後、上記とは逆極性の維
持パルスがパネル１から順次印加され、各パネルは上記
説明と同じようにそれぞれ異なるタイミングで放電を行
う。かかるパネル毎に位相をずらした維持パルスの印加
は、サブフィールド毎の所定の時間、詳しくは各サブフ
ィールドの所定の維持期間にパネル数Ｎｐを乗じた時間
継続する。このようにして各パネルは、それぞれの放電
が重ならないようにして維持放電を行う。
持パルスがパネル１から順次印加され、各パネルは上記
説明と同じようにそれぞれ異なるタイミングで放電を行
う。かかるパネル毎に位相をずらした維持パルスの印加
は、サブフィールド毎の所定の時間、詳しくは各サブフ
ィールドの所定の維持期間にパネル数Ｎｐを乗じた時間
継続する。このようにして各パネルは、それぞれの放電
が重ならないようにして維持放電を行う。
【００２７】図５は本発明のＰＤＰのタイムチャート図
（２）である。リセット期間及びアドレス期間は前述の
図２と同様である。すなわち、リセット期間はパネル毎
に順次全面放電のリセットが行われ、アドレス期間は全
パネル同時に各パネルの表示データに応じたアドレスが
行われる。
（２）である。リセット期間及びアドレス期間は前述の
図２と同様である。すなわち、リセット期間はパネル毎
に順次全面放電のリセットが行われ、アドレス期間は全
パネル同時に各パネルの表示データに応じたアドレスが
行われる。
【００２８】維持放電期間は、リセット・維持放電制御
部４０４の制御によりパネル毎に位相をずらした維持パ
ルスが印加され、各パネルはそれぞれの放電が重ならな
いようにして維持放電を行う。
部４０４の制御によりパネル毎に位相をずらした維持パ
ルスが印加され、各パネルはそれぞれの放電が重ならな
いようにして維持放電を行う。
【００２９】実施の形態３．図６は本発明の複数のＰＤ
Ｐを配列した複合画面プラズマ表示装置の斜視図（１）
であり、図において、１００はパネル及び駆動回路から
成るパネル部で、複数のパネルの表示面は同じ方向であ
る。
Ｐを配列した複合画面プラズマ表示装置の斜視図（１）
であり、図において、１００はパネル及び駆動回路から
成るパネル部で、複数のパネルの表示面は同じ方向であ
る。
【００３０】実施の形態４．図７は本発明の複合画面プ
ラズマ表示装置の斜視図（２）であり、図において、１
００はパネル及び駆動回路から成るパネル部である。複
数パネルを複数のブロックに分け、ブロック毎のパネル
の表示面を異なる方向としたものである。例えば２つの
ブロックに分け、各ブロックのパネル表示面を互いに反
対方向となるように１８０度の角度としたものが図７の
２方向型である。
ラズマ表示装置の斜視図（２）であり、図において、１
００はパネル及び駆動回路から成るパネル部である。複
数パネルを複数のブロックに分け、ブロック毎のパネル
の表示面を異なる方向としたものである。例えば２つの
ブロックに分け、各ブロックのパネル表示面を互いに反
対方向となるように１８０度の角度としたものが図７の
２方向型である。
【００３１】同様に、４つのブロックに分け、各ブロッ
クのパネルの表示面を９０度ずつ異なる角度としたもの
が図７の４方向型である。
クのパネルの表示面を９０度ずつ異なる角度としたもの
が図７の４方向型である。
【００３２】かかる図７の複合画面プラズマ表示装置は
複合画面全体あるいは各ブロック毎に前述した駆動がな
される。
複合画面全体あるいは各ブロック毎に前述した駆動がな
される。
【００３３】以上、説明したように本発明のＰＤＰは、
パネルに全面書き込みパルスを印加して全面放電により
各セルの壁電荷を無くすリセット期間に、リセット・維
持放電制御部の制御により各パネルへの全面書き込みパ
ルスの印加時期を異なるようにしたので、パネル毎に全
面放電の時期が異なり複数パネルの全面放電電流が重な
らず、ほぼパネル１個に相当する程度の電流に抑えるこ
とが出来る。
パネルに全面書き込みパルスを印加して全面放電により
各セルの壁電荷を無くすリセット期間に、リセット・維
持放電制御部の制御により各パネルへの全面書き込みパ
ルスの印加時期を異なるようにしたので、パネル毎に全
面放電の時期が異なり複数パネルの全面放電電流が重な
らず、ほぼパネル１個に相当する程度の電流に抑えるこ
とが出来る。
【００３４】また、維持放電期間ではリセット・維持放
電制御部の制御によりパネル毎に維持パルスの印加期間
を異なるようにしたり、パネル毎に位相をずらした維持
パルスを印加するようにしたので、パネル毎の維持放電
の時期やタイミングが異なり複数パネルの維持放電電流
が重ならず、ほぼパネル１個に相当する程度の電流に抑
えることが出来る。
電制御部の制御によりパネル毎に維持パルスの印加期間
を異なるようにしたり、パネル毎に位相をずらした維持
パルスを印加するようにしたので、パネル毎の維持放電
の時期やタイミングが異なり複数パネルの維持放電電流
が重ならず、ほぼパネル１個に相当する程度の電流に抑
えることが出来る。
【００３５】
【発明の効果】以上説明した通り本発明によれば、複数
のＰＤＰを配列し、パネルのリセット期間にパネル毎に
異なる時期に全面書き込みパルスを印加して複数のパネ
ルの全面放電が同時に起こらないようにし、維持放電期
間にはパネル毎に維持パルスの印加期間を異なるように
したり、パネル毎に位相をずらした維持パルスを印加す
るようにしてパネル毎の維持放電の時期やタイミングが
異なるようにしたので、複数パネルの全面書き込み放電
や維持放電の電流が重ならず、ほぼパネル１個に相当す
る程度の電流に抑えることが出来るので、複数のパネル
を同時にリセットの全面放電や維持放電を行う場合に比
べ、瞬間的な大電流による電圧降下が小さく、安定した
表示がなされ、ＥＭＩを低く抑える効果がある。また、
電源の容量を小さく出来る効果もある。
のＰＤＰを配列し、パネルのリセット期間にパネル毎に
異なる時期に全面書き込みパルスを印加して複数のパネ
ルの全面放電が同時に起こらないようにし、維持放電期
間にはパネル毎に維持パルスの印加期間を異なるように
したり、パネル毎に位相をずらした維持パルスを印加す
るようにしてパネル毎の維持放電の時期やタイミングが
異なるようにしたので、複数パネルの全面書き込み放電
や維持放電の電流が重ならず、ほぼパネル１個に相当す
る程度の電流に抑えることが出来るので、複数のパネル
を同時にリセットの全面放電や維持放電を行う場合に比
べ、瞬間的な大電流による電圧降下が小さく、安定した
表示がなされ、ＥＭＩを低く抑える効果がある。また、
電源の容量を小さく出来る効果もある。
【図１】 本発明のＰＤＰの概略ブロック図である。
【図２】 本発明のＰＤＰのタイムチャート図（１）で
ある。
ある。
【図３】 本発明のＰＤＰの駆動波形図（１）である。
【図４】 本発明のＰＤＰの駆動波形図（２）である。
【図５】 本発明のＰＤＰのタイムチャート図（２）で
ある。
ある。
【図６】 本発明の複合画面プラズマ表示装置の斜視図
（１）である。
（１）である。
【図７】 本発明の複合画面プラズマ表示装置の斜視図
（２）である。
（２）である。
【図８】 従来のＰＤＰの概略ブロック図である。
【図９】 従来のＰＤＰの駆動波形図である。
【図１０】 従来のＰＤＰのタイムチャート図である。
１０，１００，１０１，１０２，１０３，１１０ パネ
ル部、２０ パネル、２１ Ｘ電極、２２ Ｙ電極、２
３ アドレス電極、３０ 駆動回路、３１ アドレスド
ライバ、３２ スキャンドライバ、３３ Ｘドライバ、
３４ Ｙドライバ、４０，４００ 制御回路、４１，４
０１ 表示データ制御部、４２，４０２スキャンドライ
バ制御部、４３，４０３ ＸＹドライバ制御部、４０４
リセット・維持放電制御部。
ル部、２０ パネル、２１ Ｘ電極、２２ Ｙ電極、２
３ アドレス電極、３０ 駆動回路、３１ アドレスド
ライバ、３２ スキャンドライバ、３３ Ｘドライバ、
３４ Ｙドライバ、４０，４００ 制御回路、４１，４
０１ 表示データ制御部、４２，４０２スキャンドライ
バ制御部、４３，４０３ ＸＹドライバ制御部、４０４
リセット・維持放電制御部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森川 和敏 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 河野 修 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 大矢 富保 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 香林 さやか 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5C058 AA11 BA03 BA04 BA33 BB01 5C080 AA05 BB07 CC07 DD12 DD24 DD30 EE29 FF12 GG02 GG12 HH02 HH04 JJ01 JJ02 JJ04 JJ06
Claims (6)
- 【請求項１】 画像を表示するプラズマディスプレイパ
ネル、パネルに駆動パルスを供給する駆動回路、駆動回
路のパルスシーケンスを制御する制御回路を備え、パネ
ル全面の画素を同時に放電させるリセット期間と、表示
画素を選択するアドレス期間と、選択画素を点灯して画
像表示を行う維持放電期間とで駆動されるプラズマディ
スプレイパネルを複数配列したプラズマ表示装置におい
て、上記複数のプラズマディスプレイパネルの各々に対
して、上記リセット期間中の異なる時間にリセットの全
面放電を行わせ、上記維持放電期間中の異なる時間に維
持放電を行わせるリセット・維持放電制御部を設けたこ
とを特徴とするプラズマ表示装置。 - 【請求項２】 上記リセット・維持放電制御部は、上記
複数のプラズマディスプレイパネルの各々のリセットの
全面放電を順次行い、上記複数のプラズマディスプレイ
パネルの各々の維持放電を順次行うことを特徴とする請
求項１記載のプラズマ表示装置。 - 【請求項３】 上記リセット・維持放電制御部は、上記
複数のプラズマディスプレイパネルの各々のリセットの
全面放電を順次行い、上記複数のプラズマディスプレイ
パネルの各々の維持パルスの位相を異なるようにするこ
とを特徴とする請求項１記載のプラズマ表示装置。 - 【請求項４】 上記複数のプラズマディスプレイパネル
の表示面が同一方向であることを特徴とする請求項１〜
請求項３のいずれかに記載のプラズマ表示装置。 - 【請求項５】 上記複数のプラズマディスプレイパネル
を２つ以上のブロックに分割した各々のブロックの表示
面を、異なる方向とすることを特徴とする請求項１〜請
求項３のいずれかに記載のプラズマ表示装置。 - 【請求項６】 画像を表示するプラズマディスプレイパ
ネル、パネルに駆動パルスを供給する駆動回路、駆動回
路のパルスシーケンスを制御する制御回路を備え、パネ
ル全面の画素を同時に放電させるリセット期間と、表示
画素を選択するアドレス期間と、選択画素を点灯して画
像表示を行う維持放電期間とで駆動するプラズマディス
プレイパネルを複数配列したプラズマ表示装置におい
て、上記複数のプラズマディスプレイ装置の各々に対し
て、上記リセット期間中の異なる時間にリセットの全面
放電を行わせ、上記維持放電期間中の異なる時間に維持
放電を行わせるプラズマ表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984698A JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984698A JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122604A true JP2000122604A (ja) | 2000-04-28 |
| JP4186273B2 JP4186273B2 (ja) | 2008-11-26 |
Family
ID=17877651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29984698A Expired - Fee Related JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4186273B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
| JP2003015585A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
| KR100381267B1 (ko) * | 2001-04-06 | 2003-04-26 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법 |
-
1998
- 1998-10-21 JP JP29984698A patent/JP4186273B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
| KR100381267B1 (ko) * | 2001-04-06 | 2003-04-26 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법 |
| JP2003015585A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4186273B2 (ja) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492776B2 (en) | Method for driving a plasma display panel | |
| JP3633761B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100917372B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP4162434B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003345292A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000020021A (ja) | プラズマディスプレイパネル駆動方法 | |
| JP2004191530A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4158875B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| JP4647220B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
| JPH11149274A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP3628195B2 (ja) | プラズマディスプレイパネル装置 | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| US7639212B2 (en) | Ac-type gas-discharge display device | |
| JP2000122604A (ja) | プラズマ表示装置及びその駆動方法 | |
| JPH11190984A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| JP2004093888A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001013915A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4012529B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| CN100458885C (zh) | 用于维持周期的显示板驱动方法和使用该方法的显示板 | |
| JP2003122295A (ja) | プラズマディスプレイ装置 | |
| JPH1091116A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2007017964A (ja) | プラズマ表示装置及びその駆動方法 | |
| JP2003345290A (ja) | プラズマディスプレイの駆動方法 | |
| JP4507709B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20010026191A (ko) | 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |