WO2007013139A1

WO2007013139A1 - プラズマディスプレイ装置

Info

Publication number: WO2007013139A1
Application number: PCT/JP2005/013624
Authority: WO
Inventors: Naoki Itokawa; Tetsuya Sakamoto; Takayuki Kobayashi; Tomokatsu Kishi; Yasunobu Hashimoto
Original assignee: Fujitsu Hitachi Plasma Display Limited
Priority date: 2005-07-26
Filing date: 2005-07-26
Publication date: 2007-02-01
Also published as: US20090096717A1; JP4313412B2; JPWO2007013139A1; CN101180670A; US7990341B2

Abstract

　四電極構造のＰＤＰにおける維持放電駆動において、特にＺ電極に対する駆動方法を工夫することにより、輝度の向上や消費電力削減の効果を得ることができる技術である。本プラズマディスプレイ装置では、コントローラ及びドライバからのＰＤＰに対する維持放電駆動に際して、表示負荷率の領域の判断に応じて、Ｚ電極に対し狭パルスを印加する方法による維持放電と、Ｚ電極に対し固定電位を与える方法による維持放電とを切り替えて使用する。

Description

明細書

プラズマディスプレイ装置

技術分野

[0001] 本発明は、プラズマディスプレイパネル（PDPと略称する）及びディスプレイ装置の技術に関し、特に、第 1,第 2,第 3電極 (それぞれ記号 X, Υ, Zで表すとする）とそれらに交差するアドレス電極となる第 4電極 (記号 Aで表すとする）とを有する四電極構造の PDP、 PDPの駆動や制御の方法、及び PDPに駆動回路（ドライバ）等を備えて構成される PDPモジュールやシャーシ等を備えて構成されるプラズマディスプレイ装置などの技術に関する。

背景技術

[0002] 高い発光効率を実現する PDPとして、四電極構造の PDPが提案されている。四電極構造の PDPにおいては、第 1の基板における略平行な X, Y電極に加え、その間に Z電極が設けられた構造であり、これらを利用して維持 (サスティン)放電が行われる。 Z電極の駆動方法及び方式としては、固定電位を与える方法 (第 1の方法及び固定電位方式と称する）と、狭、幅のパルス (狭パルスと略称する）を与える方法 (第 2の方法及び狭パルス方式と称する）とがある。これら二つの方式自体は公知技術である

[0003] ドライバ側力も PDPの Z電極に対し、前記狭パルス方式として、適したタイミング条件のパルスを与えることにより、前記固定電位方式の場合より低い維持放電電圧 (Vs )で、すなわち電子温度が低いように、多段階的な維持放電を発生させることができる。前記 Vsは、 X, Υ, Zに対する維持放電駆動で使用する電圧である。よって、セルの XY間の同じ長ギャップ放電でも、狭パルス方式の方力励起エネルギーのロスの少ない、より高い発光効率の放電を実現することができる。

[0004] 四電極構造の PDPの技術にっ、ては例えば特許文献 1に記載されて、る。

特許文献 1：特開 2002— 110047号公報

発明の開示

発明が解決しょうとする課題 [0005] 前記四電極構造の PDPにおける Z電極に対する維持放電の駆動方法として、前記固定電位方式に比べて前記狭パルス方式の場合、すなわち Z電極に狭パルスを加えて維持放電を発生させる場合、放電エネルギー効率すなわち輝度やパネル発光効率は向上する。し力しながら、 Z電極に印加するパルス (Z駆動パルス等と称する）の数に応じて、無効電力が増加する。その結果、 PDP画面 (フィールド)表示における表示負荷率が小さぐ維持放電駆動用パルス数 (サスティン数と略称する）が多くなつてくると、維持放電系の消費電力の大半を無効電力が占めるようになる。前記サスティン数が多くなつてくる場合とは、電力制御動作 (後述する）によるものである。前記無効電力は、維持放電系における、放電電力（すなわち放電自体に使用する電力）以外の、回路自体が消費する電力である。

[0006] 表示負荷率の低い映像では、前記維持放電系の消費電力の中で、無効電力の割合が多くなるので、前記狭パルス方式のような 1サイクルあたりの無効電力が増加する駆動方法及び方式では、サスティン数を制限せざるを得なくなる。よって、輝度の向上を得ることができない。図 9 (c)に上記二つの方式の特徴をまとめている。

[0007] 本発明は以上のような問題に鑑みてなされたものであり、その目的は、上記のような問題を解決し、四電極構造の PDPの駆動において、特に維持放電駆動における Z 電極に対する駆動に関して工夫することにより、総合的に PDPの輝度の向上及び消費電力削減の効果を得ることができる技術を提供することにある。

課題を解決するための手段

[0008] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、第 1の方向で略平行に配置される第 1及び第 2電極 (X, Y)、この XY間に配置される第 3電極 (Z)、及び、第 2 の方向で前記 X, Υ, Zと交差して配置されアドレス電極となる第 4電極 (A)を有する四電極構造の PDPと、 PDPの電極群を駆動する駆動回路 (ドライバ)及び駆動回路を制御する制御回路 (コントローラ)などの回路とを含んで構成されるプラズマデイスプレイ装置の技術であって、以下に示す技術的手段を備えることを特徴とする。

[0009] 本装置は、回路力 PDPに対する駆動制御に際して、表示負荷率に応じて、複数種類の特性の異なる維持放電駆動波形を切り替えて使用する手段を有する。本装置では、コントローラ及びドライバからの PDPの電極群に対する駆動における、特に維持放電駆動の制御に際して、 Z電極に対し適したタイミングで狭パルスを印加する駆動方法 (前記第 2の方法）による維持放電と、 Z電極に対し固定電位を与える駆動方法 (前記第 1の方法）による維持放電とを組み合わせて、これらを PDP画面の表示負荷率に応じて切り替えや選択して使用する手段を備える。本手段は、主に、コントローラ及びドライバでの表示負荷率の判断に基づく PDPの電極群に対する維持放電駆動制御及びこれに対応したノ、一ドウア実装構成によって実現される。

[0010] 本装置では、輝度を高める、すなわちサスティン数を多くするために、コントローラやドライバでの PDP画面の表示負荷率の判断に基づき、 Z電極に対する狭パルス方式を選択的に使用して表示駆動する。また本装置では、消費電力を削減するために、前記表示負荷率に基づき、 Z電極に対する固定電位方式を選択的に使用して表示駆動する。

[0011] 表示負荷率に応じて発光効率や電力などの点で特徴の違いがあり、また輝度向上と消費電力削減は一般的にトレードオフの関係である。本装置では、表示駆動制御において、表示負荷率の領域 (範囲）に応じて、前記輝度と消費電力についての総合的なバランスをとるように、前記二つの方式を組み合わせる。

[0012] 本装置では、維持放電電圧 (Vs)の最小値が、表示負荷率が小さ!/、ほど低くなることを利用して、表示駆動制御において、前記第 1と第 2の方法を、下記（1) , (2)のように切り替えや選択して使用する。本装置では、本切り替えや選択の制御のために、表示負荷率の領域 (範囲）が、少なくとも二つ設定される。

[0013] (1)本制御では、表示負荷率が大きい（高い)領域では、前記第 2の方法である狭パルス方式を使用する。この方式の使用時では、固定電位方式と比較して、低い Vs で維持放電可能であり、放電の発光効率が高いので、高輝度を得られる。

[0014] (2)本制御では、表示負荷率が小さい (低い)領域では、前記第 1の方法である固定電位方式を使用する。本領域では表示負荷率が小さ!ヽため低！ヽ Vsで維持放電が可能である。この方式の使用時では、狭パルス方式と比較して、無効電力が少ない駆動が可能なので、サスティン数を多数 (例えば 60kHzなど)投入でき、高輝度を得られる。 [0015] 本装置は、前記駆動における方式の切り替えや選択の制御に対応するように、表示負荷率の全体 (0〜100%)において複数に区分された領域 (範囲）が設定される。例えば、前記方式ごとの特性に応じて、低負荷領域 (例えば 0〜20%)と高負荷領域 (例えば 20〜100%)との二つがあら力じめ設定される。例えば、入力映像データをもとに、コントローラやドライバで表示負荷率を検出や計算し、それと前記表示負荷率の領域の設定との比較判断に応じて、コントローラやドライバで前記二つの方式を切り替えや選択する。そして、それに従い、ドライバから PDPの Z電極を含む電極群に対して、前記切り替えや選択された方式に応じた駆動を実行する。

[0016] また、他の制御として、前記表示負荷率が、高負荷領域側にある場合は、 Z電極に対する狭パルス方式での維持放電を、低負荷領域側にある場合は、 X— Z同相方式での維持放電を使用する。

[0017] また他の制御として、前記低 Z高の二つの表示負荷率領域設定に応じた前記二つの方式の組み合わせの制御以外にも、より細かい表示負荷率領域設定やレベルに応じて、 Z電極に対し与えるパルスの、印加回数を徐々に間引ぐ振幅電圧を徐々に低下させる、といった方法を使用することも有効である。例えば、表示負荷率が低くなるに従、、サスティン期間での z駆動ノルス数を段階的に減少させる。

[0018] また他の制御として、 Z電極の駆動回路に LC共振回路を接続している構成で、前記表示負荷率が小さくなるに従って、前記 LC共振回路における共振パルスの印加後の電圧のクランプのスィッチタイミングを遅くする。

[0019] また、本装置は、前記回路で表示映像における特にサブフィールドの表示負荷率を検出や計算し、前記サブフィールドの表示負荷率に応じて前記サブフィールドごとに Z電極の維持放電駆動波形を切り替える。例えばコントローラなどで前記表示負荷率を検出や計算し、それに応じてドライバに対し前記方式の切り替えや選択を含む制御信号を与え、ドライバから PDPの電極群に対し前記方式に応じたパルスを与える。

発明の効果

[0020] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。本発明によれば、四電極構造の PDPに対し、総合的に輝度の向上及び消費電力削減の効果を実現できる。特に、 PDPの表示負荷率の全体領域にお、て、セルにおける高発光効率な長ギャップ放電を十分な回数発生させることができ輝度の向上が得られる。

図面の簡単な説明

[図 l] (a) , (b)は、四電極構造と三電極構造の PDPを比較するための説明図であり、（a)は、本発明の実施の形態及び前提技術の四電極構造の PDPのセル構造を示し、（b)は、前提技術の三電極構造の PDPのセル構造を示す。

[図 2]本発明の実施の形態及び前提技術の PDPモジュールでの、四電極構造の PD Pのセル単位の一部構造を示す分解斜視図である。

[図 3]本発明の実施の形態における PDPモジュールの構成を示す図である。

[図 4]本発明の実施の形態の PDPモジュールでの、サブフィールド分割構成を示す説明図である。

[図 5]本発明の実施の形態の PDPモジュールでの、 1サブフィールドの駆動波形を、特に狭パルス方式使用時の場合につ!ヽて示す図である。

[図 6]本発明の実施の形態の PDPモジュールでの、表示負荷率領域設定及び駆動方式切り替えの制御を示す説明図である。

[図 7] (a) , (b)は、本実施の形態及び前提技術の四電極構造の PDPモジュールにおける、各駆動方式の特性の予測 (シミュレーション)を表すグラフとこれに対応した表示負荷率領域設定とを示す図であり、（a)は、各方式での表示負荷率に対するサスティン数及び輝度の特性を示し、 (b)は、各方式での表示負荷率に対する維持放電系の消費電力の特性を示す。

[図 8]本発明の実施の形態の PDPモジュールでの、他の表示負荷率領域設定及び制御を示す説明図である。

[図 9] (a) , (b) , (c)は、本発明の実施の形態及び前提技術での四電極構造の PDP における維持放電駆動における固定電位方式と狭パルス方式とについて示す説明図であり、（a)は、固定電位方式の場合を示し、（b)は、狭パルス方式の場合を示し、 (c)は、上記二つの方式の特徴についてまとめた表である。

発明を実施するための最良の形態 [0022] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図 1〜図 9は、本実施の形態を説明するための図である。

[0023] <前提技術 >

まず、本実施の形態との比較のために、前提技術構成である、三電極構造及び四電極構造の各 PDPについて以下説明する。図 1 (a) , (b)は、 PDPにおける四電極構造と三電極構造とを比較するものである。基板面でセル単位に対応した一部領域を示している。図 1 (a)は、四電極構造の PDPの一例を示す。本実施の形態の PDP もこのような構造である。図 1 (b)は、三電極構造の PDPの一例を示す。

[0024] 図 1 (b)に示す従来の三電極構造の PDPでは、前面基板に、維持放電のための X , Y電極を平行に有し、背面基板に、交差するようにアドレス電極 4を有する。図 1 (a) に示すように、高発光効率を実現するための四電極構造の PDPの一例としては、図 1 (b)に示す三電極構造の PDPでの X, Y電極間に、更に Z電極を設けた構造が挙げられる。

[0025] また図 2は、四電極構造の PDPのセル単位の一部を示す分解斜視図である。この構造は Z電極以外では三電極構造の PDPでも同様である。本実施の形態における P DPもこの構造である。

[0026] <三電極型 PDP >

図 1 (b)において、 PDPの前面基板において、横方向で、複数の X電極及び Y電極力略平行に配置されている。また、 PDPの背面基板において、縦方向で、複数のアドレス電極 4が、 X, Y電極と交差するように配置されている。また、第 1及び第 2 の基板の間において、横方向でセルを区分するような縦方向ストライプ状に、複数のリブ 5が設けられている。なお、同様に縦方向でセルを区分するようにリブを設けた格子状の形態も可能である。リブ 5で区分された各領域には、蛍光体層が塗布され、 R , G, Bの各色のセルがサブピクセルとして構成され、それらサブピクセルのセットによりピクセルが構成される。

[0027] X電極は、 X金属電極 (バス電極ともヽぅ） laとそれに重なるように接続される X透明電極 (放電電極ともいう） lbとカゝら成る。また、 Y電極は、 X電極と同様に、 Y金属電極 2aと Y透明電極 2bとから成る。 Y電極は走査電極として機能する。アドレス動作として、アドレス電極 4と Y電極の間の対向放電により表示画面におけるデータメモリが行われる。そしてサスティン動作として、 XY間での面放電により、表示画面における点灯対象セルでの放電による発光が行われる。

[0028] X金属電極 laや Y金属電極 2aは、銅などで構成される。 X透明電極 lbや Y透明電極 2bは、 ITO (酸化インジウムスズ)層膜などで構成される。各透明電極（lb, 2b)は、一例として、図示したような T型 (あるいは I型）の形状を採る。 XY間において、各透明電極（lb, 2b)は、その他電極と対向するエッジ力各金属電極（la, 2a)のライン力もセル内方向に突出するような形状である。

[0029] なお、このような透明電極（lb, 2b)を、 X— Y電極間（正スリット）のみに設けた形態 (通常方式)だけでなぐ Y -X 間 (逆スリット）にも同様に設けた所謂 ALIS方式

i i+ 1

に対応した形態も可能である。

[0030] gOは、 XY間の放電のための間隔（ギャップ）であり、 X, Yの各透明電極 lb, 2bのエッジ間の距離である。一般に、 XY間ギャップ gOが短いほど維持放電電圧が低く電力効率が良くなるがセル発光効率が悪くなり、逆に gOが長いほどセル発光効率が良くなるが Vsが高く電力効率が悪くなる。

[0031] <四電極型 PDP>

図 1 (a)において、 PDPの前面基板において、横方向で、複数の X及び Y電極が、略平行に配置されている。更に、各 X及び Y電極の間（X— Y)に、 Z電極 (Z )を有する。また、 PDPの背面基板において、縦方向で、複数のアドレス電極 4力前記各電極 (X, Υ, Z)と交差するように配置されている。また、第 1と第 2の基板の間において、図 1 (b)と同様に、複数のリブ 5が設けられており、リブ 5で区分された各領域には、図 2のように蛍光体層 6が塗布され、 R, G, Bの各色のセルがサブピクセルとして構成され、これらサブピクセルのセットによりピクセルが構成される。

[0032] X電極は、 X金属電極 laとそれに接続される X透明電極 lbと力成る。また、 Y電極は、 X電極と同様に、 Y金属電極 2aと Y透明電極 2bとカゝら成る。更に、 XY間に配置される Z電極は、 Z金属電極 3aと、それに接続される Z透明電極 3bとカゝら成る。 Z透明電極 3bは、 X, Yの透明電極 lb, 2bと同様〖こ、隣接電極への突出部分を有する。 Z 透明電極 3bのエッジと、 X¾明電極 la及び Y透明電極 2aのエッジと力平行に対向している。セルにおける Z透明電極 3bの突出部分は、例えば矩形状である。

[0033] 三電極構造の PDPと同様に、アドレス動作が行われる。また、サスティン動作も基本的に同様に行われる力四電極構造の場合、 XY間の維持放電において、まず、 XZ間または YZ間の狭ギャップで、トリガとなる放電が行われ、次いで XY間の長ギヤップで主放電へ移行する仕組みである。セルの発光効率を良くするために XY間ギヤップ glが広く確保されると共に、 Z電極を設けて前記トリガ放電により電力効率を良くしている。

[0034] Z金属電極 3aは、銅などで構成される。 Z透明電極 3bは、 ITO層膜などで構成される。 X, Yの各透明電極（lb, 2b)は、一例として T型の形状を採り、 Z透明電極 3bは、一例として、図示したような矩形状を採る。 XY間において、 X, Yの各透明電極（lb, 2b)は、そのエッジが、セル内側の Z透明電極 3bに向けて突出するような構造である。 Z透明電極 3bは、そのエッジが、 Z金属電極 3aのラインからセル外側方向すなわち X, Y電極に向けて突出するような構造である。 X, Y, Zの各透明電極の対向するェッジは平行である。

[0035] なお、 Y—X 間（逆スリット）に、同様に透明電極（lb, 2b)を設け、更に Z電極を

i i+ 1

設けた、所謂 ALIS方式に対応した形態も可能である。

[0036] glは、 XY間の長ギャップであり、 X, Yの各透明電極（lb, 2b)のエッジ間の距離である。また、 g2は、 XZ間の狭ギャップであり、 X, Zの各透明電極（lb, 3b)のエッジ間の距離である。また、 g3は、 YZ間の狭ギャップであり、 Υ, Zの各透明電極（2b, 3b

)のエッジ間の距離である。

[0037] < PDP>

図 2の構成は、本実施の形態における PDP10の前面基板側と背面基板側の貼り合わせ前の構成を示し、図 1 (a)の構成と対応している。

[0038] 前面基板 11上において、前記 X, Z, Y電極及びそれら電極を覆う誘電体層 13及び保護層 14が形成される。表示電極として、前面基板 11上に、 X電極を構成する X 透明電極 lbと X金属電極 la、 Y電極を構成する Y透明電極 2bと Y金属電極 2a、及び、 Z電極を構成する Z透明電極 3bと Z金属電極 3aが同一層に立体的に形成される [0039] なお、第 1の基板で Z電極が実装される層については例えば X, Y電極と同一層とする以外にも他の層とする形態も可能である。

[0040] 背面基板 12上において、複数のアドレス電極 4及びそれを覆う誘電体層 15が実装される。更に、背面基板 12上部で、前面基板 11と背面基板 12の間において、 PDP 10のパネル面横方向をセルに対応して区分する複数のリブ 5が形成される。各リブ 5 で区分された空間に、例えば R, G, Bの各色のサブピクセルに対応した各色の蛍光体層 6a, 6b, 6cが塗布される。上記前面基板 11と背面基板 12とが対向するように貼り合わせられ、その空間において排気及び放電ガスが封入され封止されることにより、 PDP10が構成される。

[0041] 更に、上記 PDP10と、制御回路、駆動回路となる ICチップを実装したフレキシブル配線基板を含むドライバモジュール、シャーシ等が接続されることにより、プラズマデイスプレイ装置が構成される。

[0042] 上記四電極構造の PDPの形態において維持放電の仕組みは以下である。維持放電におけるトリガ放電として、 Z電極と X電極 (または Y電極）の間に電圧を印加し、ガス電離プロセスを発生させ、あら力じめセル空間内の電荷密度を増加させる。この電離プロセスにより、次に続ぐ XY間の長ギャップ放電を、低電圧 (Vs)で安定に発生させることがでさる。

[0043] 前記 XY間の長ギャップ放電を低電圧 (すなわち電子温度が低ヽ)で発生させることができれば、陽光柱領域の発光を利用することができ、励起エネルギーのロスが少なぐ発光効率が向上する。このように、四電極構造の PDPによる高発光効率ィ匕のボイントは、上記長ギャップ放電を低電圧で発生させることにある。

[0044] 前記四電極構造の PDPにおける Z電極に対する維持放電駆動方法として、以下に示すような二つが挙げられる。図 9は、前提技術としてその二つの方式について示し、図 9 (a)は狭パルス方式、図 9 (b)は固定電位方式を示す。本実施の形態の PDPモジュールはこれら方式を使用する。各方式について以下説明する。図 9 (a) , (b)では、維持放電駆動の一周期分の駆動波形及び放電発光を示している。また図 9 (c) では、それら二つの方式の特徴をまとめている。 [0045] <固定電位方式 (第 1の方法） >

図 9 (a)に示す固定電位方式は、 Z電極の電位を固定したまま、 X, Y電極にサステインパルス (すなわち維持放電駆動用の交互パルス）を与える。これにより、まず XZ 間（または YZ間）の狭ギャップでトリガとなる放電が起こり始め、 XY間の長ギャップ放電に発展する。そのため、 Z電極を持たない長ギャップ三電極構造の PDPの場合よりも、低、電圧 (Vs)で長ギャップ放電を発生させることができる。

[0046] サスティン期間において、アドレス電極 (A) 4では、アドレス期間で駆動されるため固定電位である。 Xと Y電極では、互いに逆相となるサスティンパルスが印加される。 Z電極は固定電位である。各電極への駆動により、 Pで示す放電発光が起こる。

[0047] <狭パルス方式 (第 2の方法） >

図 9 (b)に示す狭パルス方式は、 Z電極に対し、適したタイミングで、狭パルス、すなわち Hi電圧時の時間幅が短!、パルスを与えることにより、低、電圧 (Vs)で長ギヤップ放電を発生させることができる。更に、この狭パルス方式での放電では、 Z電極に印加されるパルスの立ち上がり Z立ち下がり、 XY間のサスティンパルスの立ち上がりの電圧変化を受けて、多段的な放電プロセスを経る。 Pで示すように、長ギャップ放電を含み、低い Vsかつ低瞬時放電電流で多段的に放電が持続するため、同じ長ギヤップ放電でも、固定電位方式よりも狭パルス方式の方が、よりエネルギー利用効率の高い放電を実現することができる。ただし、狭パルス方式では、 Z電極にノルスを印加するため、その分、固定電位方式よりも、駆動のための無効電力が増加することになる。

[0048] 狭パルス方式は、 PDP画面の表示映像における表示負荷率が大きぐ APC (自動電力制御)等の電力制御の動作によりサスティン数が少なくなる場合、つまり維持放電系の消費電力の大半をガス放電電力が占めているような場合に、輝度向上の効果が大きい。前記維持放電系の消費電力は、概ね、ガス放電電力と無効電力とから成る。すなわち、 <維持放電系の消費電力（Ps) > = <表示電極でのガス放電電力 > + <無効電力 >と考える。前記ガス放電電力は、表示負荷率に依存する。前記無効電力は、回路がノルス印加などで使用する電力であり、サスティン数に比例する。

[0049] なお、前記サスティン数は、フィールドやサブフィールドのサスティン期間におけるサスティンパルスの印加回数 (サイクル数)または駆動周波数である。

[0050] サブフィールドごとに駆動方式を切り替える場合は、サブフィールドごとのサスティン数を調整して、階調制御する必要がある。

[0051] 前記 APCについて簡単に説明する。基本的に表示負荷率が高くなるにつれて電力が増加するが、高い表示負荷率によって電力が高くなりすぎると問題である。そのため、 APCでは、使用電力のリミットを設定して、あるリミットとなる表示負荷率までの領域では電力が増加する力それ以上の領域では電力が一定に制限されるように、回路での電力を制御している。

[0052] 図 9 (c)に示すように、前記各方式の特徴を相対的に比較すると、固定電位方式では、無効電力は小、放電電力はやゃ大、といった特徴を有する。狭パルス方式では、無効電力はやゃ大、放電電力は小、といった特徴を有する。

[0053] く特性〉

図 7 (b)は、前記二つの方式における、表示負荷率に応じた電力（維持放電系の点灯電力）の特性の予測を示す。例として、サスティン数の上限値を 1500サイクル、サスティン系電力（Ps)の上限値を 240Wと設定した。実線は固定電位方式、破線は狭パルス方式の場合である。狭パルス方式の場合は、全表示負荷率領域にわたって、電力が略一定である。固定電位方式の場合において、表示負荷率が約 10%までの領域 (rl)では、維持放電系の電力（Ps) [W]が比例的に増加するが、それ以上の領域 (r2)では、電力（Ps)力リミットとなる略一定の約 240W以下となるように、 APCによる電力制御を行って、ることを示して、る。

[0054] 図 7 (a)は、前記二つの方式における、表示負荷率に応じたサスティン数や輝度の特性の予測を示す。実線は固定電位方式の場合を示し、破線は狭パルス方式の場合を示す。また固定電位方式にお！ヽて細！、実線の方はサスティン数 ([サイクル])を、太い実線の方は輝度（[cd/m²])を示す。狭パルス方式においては、サスティン 1サイクルあたり、輝度 1 cd/m²と仮定し、グラフ中に 1つの破線でサスティン数と輝度を示した。

[0055] 固定電位方式にお!、て、表示負荷率がある程度 (例えば 10%)までの領域 (前記 r 1)では、サスティン数は一定である。ある程度 (例えば 10%)以上の領域 (前記 r2) では、サスティン数及び輝度が減少する。また狭パルス方式において、表示負荷率に従って、サスティン数及び輝度が減少する。

[0056] 表示負荷率の領域全体 (0〜 100%)において、大きく二つの領域に区分できる（後述する図 6も対応している)。特性として、一方の表示負荷率が比較的低い領域 (R1 )では、無効電力が大きぐ放電電力（維持放電系の電力）が小さいと言える。逆に、他方の表示負荷率が比較的高い領域 (R2)では、無効電力が小さぐ放電電力が大きいと言える。

[0057] 図 7 (a)では、表示負荷率が約 20%のところで、固定電位方式と狭パルス方式における各輝度の大きさが逆転している。すなわち、この約 20%以下の領域 (R1)と以上の領域 (R2)とでは、輝度 (発光効率)の点で有効な方式が異なって、ることがわかる。よって本実施の形態では、この表示負荷率 (20%)を基準にして、表示負荷率領域を区分して設定する。

[0058] (実施の形態 1)

以上を踏まえて実施の形態 1の構成を説明する。実施の形態 1では、コントローラで、表示負荷率と、表示負荷率領域の設定とに従って、前記二つの方式を切り替えや選択してドライバを制御する。ドライノから PDPの電極群に対して、前記方式に応じたパルスを印加する。

[0059] く PDPモジュール >

図 3は、本実施の形態における四電極構造の PDPモジュールの構成として、特に P DP10の電極とドライバ及びコントローラの構成を示した図である。本 PDPモジュールは、 PDP10、各電極の駆動回路（17, 18, 19, 21)、コントローラ 20等を含むロジック回路 100を有する構成である。

[0060] PDP10の詳細構成は、前記図 2に示されている。前面基板 11に、電極 {Xl〜Xm },電極 {Yl〜Ym}を有する。背面基板 12にアドレス電極 (A) 4を有する。電極数 m は、例えば 1024である。 X, Y電極間に、正スリット側において Zo電極 {Zl〜Zm}を有する。逆スリット側にも同様に Ze電極を設ける形態が可能である。

[0061] 各駆動回路は、 PDP10における X電極， Y電極，アドレス電極 4をそれぞれ駆動する、 X駆動回路 17、 Y駆動回路 18、アドレス駆動回路 19を有し、力！]えて、 Z電極を駆動するための Z駆動回路 21を有する。

[0062] ロジック回路 100では、表示全体を制御するコントローラ 20を中心に、これらの駆動回路（17, 18, 19, 21)に対し制御信号を送って駆動制御している。ロジック回路 10 0は、コントローラ 20、データ変換回路 72、表示率検出回路 73を有する。コントローラ 20は、例えば、 X, Υ, Z電極を駆動制御するための IC、及びアドレス電極 4を駆動制御するための ICで構成される。データ変換回路 72は、外部から入力される映像データ（D)をもとに必要なデータ変換処理を施して表示用データを作成する。

[0063] ロジック回路 100の内部では、表示率検出回路 73により、外部から入力される映像データまたはデータ変換回路 72からの表示用データをもとに表示負荷率を検出や計算する。またコントローラ 20では、表示負荷率領域があらかじめ設定される。

[0064] 本実施の形態では、表示率検出回路 73で検出した表示負荷率の値 (si)をもとに、コントローラ 20でその表示負荷率の領域を判断し、サスティン数及び Z駆動パルス幅などを計算して、これによつて、各駆動回路（17, 18, 19, 21)に対し制御信号などを送って PDP10に対する表示駆動を制御する。特に、コントローラ 20から Z駆動回路 21に対して、表示負荷率に応じた方式の切り替え制御信号 (s2)を送る。これに従つて Z駆動回路 21から PDP10の Z電極に対する駆動の方式を、固定電位方式と狭パルス方式とで切り替えて駆動する。

[0065] X駆動回路 18から、電極 X (例えば n= 1〜1024)に対して駆動可能である。 Y駆動回路 19から、電極 Y (例えば n= l〜1024)に対して駆動可能である。またアドレス駆動回路 19から、アドレス電極 A (例ぇば111= 1〜1024 3)に対して駆動可能である。

[0066] Z駆動回路 21は、 PDP10の Z電極に対して前記二つの方式のいずれでの駆動も可能な回路構成である。 Z駆動回路 21から、 Zo (奇数電極)で示すラインにより、 X — Y間（正スリット側）の電極 Z (例えば n= 1〜1024)に対して駆動可能である。 Zo 側において、 {XI, Zl, Yl, A1 }からなるセル C11と同様に、複数のセルが構成される。

[0067] なお、 Z駆動回路 21から、 Ze (偶数電極)で示すラインにより、 Y—X 間（逆スリツ

i i+ 1

ト）の Z電極に対しても駆動可能とした形態も可能である。 Ze側で Zo側と同様に複数のセルが構成可能である。これにより、奇数ラインと偶数ラインで時間的に分割して表示を行う、いわゆるインタレース走査が可能である。以下、本実施の形態での PDP1 0は、 Zo側のみを実装した形態として説明するが、本実施の形態で示す駆動制御方法は、 Zo, Zeの両方を実装した形態でも同様に適用可能である。

[0068] Y電極は、走査電極として機能する。アドレス動作時には、 Y駆動回路 18から Y電極に対し走査パルスが順次印加され、それに同期して、アドレス駆動回路 19からアドレス電極 (A) 4に対しデータ信号が印加される。

[0069] <駆動波形 >

図 4,図 5に、本実施の形態の PDPモジュールにおける PDP10に対する駆動波形の一例を示す。図 4は、サブフィールド分割構成を示す。図 5は、 1サブフィールドの駆動波形の例（狭パルス方式の場合）を示す。なお、 PDP10の表示画面全体 1フレーム = 1フィールドである。

[0070] 図 4で、前記図 1 (b)に示す一般的な三電極構造の PDPと同様に、四電極構造の PDP10において、 1フィールド（FD)は、複数のサブフィールド（SFl〜SFn)に分割される。例えば SF数 n= 10である。各 SFの点灯 Z非点灯によって階調制御が行われる。各 SFは、リセット期間 Tr、アドレス期間 Ta、サスティン期間 Tsから成る。ァドレス期間 Taでは、 SF全体に、データメモリのための荷電が行われる。すなわち表示対象セルがアクティブ状態にされる。サスティン期間 Tsでは、 X, Υ, Z電極へのサステインパルス印加により維持放電が行われ、アクティブ状態のセルで発光が行われる。リセット期間 Trでは、所定パルスにより SF全体の表示がリセットされる。階調制御に応じて、各 SFでのサスティン期間 Tsが異なる。

[0071] 図 5に示した駆動波形は、前述した狭パルス方式の使用時の表示駆動の一例である。本 PDPモジュールにおいて、 X, Y電極及びアドレス電極 (A) 4に関しては、従来の三電極構造の PDPに準じた駆動波形を適用し、 Z電極に関しては、リセット期間 Tr 及びアドレス期間 Taについては、 X電極と同様（同相）の駆動波形を印加し、サステイン期間 Tsにおいては、狭パルスを印加するという構成で駆動することが可能である。本制御により、前記固定電位方式を使用する場合には、 Z電極駆動波形のサステイン期間 Tsにおいて固定電位に変更する。 [0072] <表示負荷率 >

本実施の形態の PDPモジュールでは、ロジック回路 100の表示率検出回路 73において、フィールドにおける各サブフィールドの表示負荷率 (si)を検出する。そして、コントローラ 20で、検出された表示負荷率 (si)の領域の区分 (Rl, R2)を判断して、その該当領域 (Rl, R2)に対応して二つの方式を切り替える。二つの方式のいずれかで維持放電駆動するために、コントローラ 20から Z駆動回路 21に対して、選択される方式に応じた切り替え制御信号 (s2)を与える。そして、 Z駆動回路 21から、 PDP 10の Z電極に対する維持放電駆動において、切り替え制御信号 (s2)に応じたパルスを切り替えて駆動する。すなわち、コントローラ 20から、固定電位方式が指示された場合は、 Z駆動回路 21から Z電極に固定電位を与え、狭パルス方式が指示された場合は、 Z駆動回路 21から Z電極に図 5のような狭パルスを適したタイミングで印加する。

[0073] 前述したように、固定電位方式と狭パルス方式では、表示負荷率に対する、輝度や消費電力の特性が異なっている。そのため、前記図 7に示す例では、表示負荷率が 20%未満の領域 (R1)では、 Z電極固定電位方式の維持放電駆動の方が、高輝度が得られ、 20%以上の領域 (R2)では、 Z電極狭パルス方式の維持放電駆動の方力高輝度が得られる。従って、領域 (Rl, R2)に応じて前記二つの方式を切り替えるように制御すれば、表示負荷率領域全体において総合的に高輝度が得られ、消費電力も削減される。

[0074] また、本 PDPモジュールでの制御に用いる表示負荷率として、例えば、サブフィールド単位の表示負荷率と、フィールド単位の表示負荷率との二つを考えることができる。

[0075] まず、サブフィールド単位の表示負荷率は、 1サブフィールド内での点灯セルの率である。サブフィールド SFxの表示負荷率を α Xとする。 1フィールドのサブフィールド数は ηである。

[0076] 次に、フィールド単位の表示負荷率 (APL)は、サブフィールドごとのサスティン期間 Tsの違いを反映したものであり、以下のように計算される。サブフィールド SFxごとに、そのサスティン数を sx、輝度重みを wx、サブフィールド単位の表示負荷率を前記 α χとする。ただし、 χは、 1〜ηをとる。輝度重み wについては、 wl +…… +wn= 1である。ここで、サブフィールド SFxの輝度重み wxについては下記（式 1)で計算される。

[0077] wx=sx/ (sl +…… + sn) · · · (式 1)

そして、フィールド単位の表示負荷率 (APL)は、下記 (式 2)で計算される。

[0078] APL= a l -wl + « 2-w2 +…… + α η-wn · · · (式 2)

フィールド単位の表示負荷率に応じて、フィールドごとにサスティン方式を切り替えるやり方よりも、サブフィールド単位の表示負荷率に応じて、サブフィールドごとにサスティン方式を切り替える方が、より、輝度を向上できる。ただし、階調表示のために、サスティン数の SF配分を調整する必要がある。

[0079] 図 6は、本実施の形態の PDPモジュールでの方式切り替え制御及び表示負荷率領域設定について示す。前記図 7を考慮して、前記領域 Rl, R2の二つの表示負荷率の領域が設定される。本制御では、ロジック回路 100内で入力映像データをもとに表示負荷率が領域 R1内にあると判断した場合は、固定電位方式を選択し、領域 R2 内にあると判断した場合は、狭パルス方式を選択する。各方式の使用時の特性は前記図 7で示される。

[0080] 図 8は、前記図 6の制御及び設定とは異なる設定及び制御の仕方を示す。前記図 6 は、単純に低負荷領域 (R1)と高負荷領域 (R2)の二つに区分した場合である。これに限らず、複数の領域を設定して段階的に制御するようにしてもよい。図 8では、二つの領域 (Rl, R2)で重複するような中間的な負荷の領域 (R3)を設けた場合である。あるいは重複しない中間的な領域を同様に設けてもよい。この場合、表示負荷率領域全体で三種類の領域が設定されることになる。

[0081] 前記維持放電駆動制御にお!、て、例えば、領域 (R3)では、前記二つの方式の!/、ずれを使用してもよいこととする。例として、表示負荷率が 0〜50%の領域 (R1)と、表示負荷率が 50〜100%の領域 (R2)と、表示負荷率が 20〜50%の領域 (R3)とが設定されている。制御例は以下である。領域 R2において前記狭パルス方式を使用しており、時間的な表示に従い次第に、表示負荷率が 50%から 20%へと下がる傾向を見せたものとする。この段階では、領域 R3で前記狭パルス方式を使用し続ける。そして、表示負荷率が 20%以下の領域 R1へと下がると、前記固定電位方式に切り替える。更に、表示負荷率が 20%から 50%へと上がる傾向を見せると、ここではまだ領域 R3で前記固定電位方式を使用し続ける。そして、表示負荷率が 50%以上の領域 R2へと上がると、前記狭パルス方式に切り替える。

[0082] (実施の形態 2)

次に、本発明の他の実施の形態として、実施の形態 2を説明する。前述の狭パルス方式は、放電毎回に、 Z電極に対する狭パルスを適用するものであつたが、実施の形態 2では、 Z電極に対する狭パルス方式の使用時での Z電極駆動パルス（以下、 Zパルス）の印加の際に、表示負荷率の程度に応じて Zパルスを段階的に間引くようにサスティン数を決定して駆動する。

[0083] 例として、 Z駆動回路 21から、放電一回おきに Zパルスを印カロ、二回おきに Zパルスを印加、といったように、表示負荷率の減少に応じて、 Zパルスを段階的に間引くようにサスティン数を決定して駆動する。これによつて、表示負荷率領域全体における前記二つの領域 (Rl, R2)の中間領域（図 8に示す R3のような領域)を最適化し、輝度を改善する効果を見込める。

[0084] (実施の形態 3)

次に、本発明の実施の形態 3を説明する。前記実施の形態 2では、表示負荷率の減少に対して Zパルスを段階的に間引いてサスティン数を投入する例を示したが、実施の形態 3では、実施の形態 2と同様に表示負荷率の程度に応じて、 Zパルスの印加回数ではなく振幅電圧を段階的に変化させる。

[0085] 例として、 Z駆動回路 21から、表示負荷率の減少に対して、 Zパルスの振幅電圧を段階的に低下させるように駆動波形を決定して駆動する。これにより、回路における無効電力を低減して、サスティン数を投入、すなわちより多くのサスティンパルスを印カロすることがでさる。

[0086] (実施の形態 4)

次に、本発明の実施の形態 4を説明する。前記 Z電極に対する狭パルス方式において、高い発光効率を得るためには、印カロパルスの細幅化が必須となる。従来技術として、 Z駆動回路 21のような駆動回路に関して、 LC共振回路 (LC共振電力回収回路)を設ける構成がある。

[0087] Zパルスの無効電力が大きい理由として、 Lo電圧クランプがある。クランプとは、強制的立ち下げのことである。 1つのパルスの時間幅 (周期）において、狭い幅ほど発光効率が良い。そのために、従来、 1つのパルスの途中で強制的に Lo電圧へと立ち下げるクランプ動作を実行している。しかし、この Lo電圧へのクランプの実行のために、消費電力が増加する。

[0088] LC共振回路を用いて Z電極に対する狭パルスを発生させる場合、 LC共振回路での LC共振でパルス立ち上げ後、そのまま LC共振でパルスが立ち下がるのを待って、 Lo電圧にクランプすると、電力回収効率が良ぐ無効電力の増加を抑えることができる。し力しながら、 Zパルスの幅が太るため、発光効率は低下する。高い発光効率を得るためには、細いパルス（半値幅で 300ns程度）が必要となるが、そのためには上記 Zパルスの電力回収効率を犠牲にして、すなわち無効電力を犠牲にして、早めに Lo電圧にクランプする必要がある。

[0089] 上記を考慮して、実施の形態 4では、 Z電極に対する狭パルス方式使用時の制御において、表示負荷率の減少に応じて、 Lo電圧へのクランプのタイミングを徐々に遅らせるように制御する。これにより、無効電力を低減することで、サスティン数を投入し、低負荷時の輝度を改善できる効果が見込める。

[0090] (実施の形態 5)

次に、本発明の実施の形態 5を説明する。四電極構造の PDPの維持放電駆動の方法としては、 Z電極に対し X電極 (あるいは Y電極）と同じサスティンパルスを印加する方法 (X— Z同相方式と称する)もある。

[0091] この X— Z同相方式の場合だと、維持放電の挙動としては、 Z電極と X電極とで電位がー体となって動くように見え、すなわち Z電極と Y電極の間（YZ間ギャップ g3)で維持放電が行われる。これは、高効率な長ギャップ放電 (XY間ギャップ glでの放電）にはならないが、狭ギャップなので、前記固定電位方式よりは低い Vsで放電を発生させることができる。また、 Z電極と X電極の間の電極間容量は見えてこないため、前記狭パルス方式のように無効電力が増加することはな!/、。

[0092] よって、実施の形態 5では、前記図 6に示すような低負荷領域 (R1)で X— Z同相方式の維持放電を使用し、高負荷領域 (R2)で Z電極に対する狭パルス方式を使用するように、切り替え制御する。前記 X— Z同相方式と、 Z電極に対する狭パルス方式は、固定電位方式よりも低い Vsで駆動できる。よって、実施の形態 5での方式の組み合わせによると、実施の形態 1よりも低い Vsに設定することができ、 Z電極に対する狭パルス方式の発光効率を更に向上させることができる。

[0093] 以上説明したように、本発明の各実施の形態によれば、 PDPモジュールにおける P DP10の電極群に対する駆動、特に Z電極に対する維持放電駆動の方法の切り替えの制御によって、表示負荷率領域全体における輝度及び消費電力のバランスをとることで、総合的な PDPの輝度向上や消費電力削減の効果を得られる。特に、四電極構造の PDP10における前述した制御の適用において、表示負荷率領域全体において、高発光効率の長ギャップ放電を十分な回数発生させることができ輝度を向上できる。

[0094] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲で種々変更可能であることは言うまでもな、。

産業上の利用可能性

[0095] 本発明は、四電極構造のパネルを有するディスプレイ装置などに利用可能である。

Claims

請求の範囲

[1] 対向する第 1と第 2の基板を有し、それらの間が隔壁で区切られ蛍光体層を有し、放電ガスが封入された放電空間が形成されるプラズマディスプレイパネルと、前記プラズマディスプレイパネルに形成されている電極群を駆動する回路とを備えるプラズマディスプレイ装置であって、

前記第 1の基板には、第 1の方向に略平行に交互に配置される複数の第 1及び第 2 電極と、前記第 1と第 2電極の間に配置される第 3電極とを有し、

前記第 2の基板には、第 2の方向に前記第 1、第 2及び第 3電極に交差するように配置される第 4電極を有し、

前記回路力ゝらの前記プラズマディスプレイパネルの電極群に対する維持放電駆動の制御において、表示負荷率に応じて、複数種類の特性の異なる維持放電駆動パルスを切り替えて使用することを特徴とするプラズマディスプレイ装置。

[2] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路カゝら前記プラズマディスプレイパネルの前記第 3電極に対する維持放電駆動パルスの印加において、

前記表示負荷率の判断に応じて、前記表示負荷率が低い場合は、固定電位を与える第 1の方法を選択し、前記表示負荷率が高い場合は、狭パルスを与える第 2の方法を選択するように切り替えることを特徴とするプラズマディスプレイ装置。

[3] 請求項 2記載のプラズマディスプレイ装置にぉ、て、

前記表示負荷率の領域全体が、低負荷の第 1領域と高負荷の第 2領域との少なくとも二つの領域に区分して設定され、

前記回路は、前記表示負荷率が、前記第 1領域にある場合は、前記第 1の方法を選択し、前記第 2領域にある場合は、前記第 2の方法を選択することを特徴とするプラズマディスプレイ装置。

[4] 請求項 3記載のプラズマディスプレイ装置にぉ、て、

前記表示負荷率の領域全体において、前記第 1領域と、前記第 2領域と、それら領域の間または重複する領域にある第 3領域とが区分して設定され、

前記回路は、前記表示負荷率が、前記第 3領域にある場合は、前記第 1または第 2 の方法のいずれかを使用することを特徴とするプラズマディスプレイ装置。

[5] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路は、前記表示負荷率が、前記第 1領域にある場合は、前記第 1の方法を選択し、前記第 2領域にある場合は、前記第 1及び第 3電極で同相とする方法を選択することを特徴とするプラズマディスプレイ装置。

[6] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路は、サスティン期間で、前記第 1及び第 2電極間の維持放電駆動パルスの印加回数に対する第 3電極の駆動パルスの印加回数の割合を、前記表示負荷率が低くなるに従って段階的に減少させることを特徴とするプラズマディスプレイ装置。

[7] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路は、サスティン期間で、前記第 3電極の駆動パルスの振幅電圧を、前記表示負荷率が低くなるに従って段階的に低くすることを特徴とするプラズマディスプレイ装置。

[8] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路は、前記第 3電極に対する LC共振回路を有し、前記表示負荷率が低くなるに従って、前記 LC共振回路における共振パルスの印加後の電圧のクランプのスィツチタイミングを遅くすることを特徴とするプラズマディスプレイ装置。

[9] 請求項 1記載のプラズマディスプレイ装置にぉ、て、

前記回路は、表示映像のサブフィールドの表示負荷率を検出または計算し、前記サブフィールドの表示負荷率に応じて、前記サブフィールドごとに前記維持放電駆動パルスを切り替えて使用することを特徴とするプラズマディスプレイ装置。