JP4311293B2 - テープ貼りリードフレーム - Google Patents

テープ貼りリードフレーム Download PDF

Info

Publication number
JP4311293B2
JP4311293B2 JP2004211199A JP2004211199A JP4311293B2 JP 4311293 B2 JP4311293 B2 JP 4311293B2 JP 2004211199 A JP2004211199 A JP 2004211199A JP 2004211199 A JP2004211199 A JP 2004211199A JP 4311293 B2 JP4311293 B2 JP 4311293B2
Authority
JP
Japan
Prior art keywords
tape
lead
lead frame
inner lead
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004211199A
Other languages
English (en)
Other versions
JP2006032756A (ja
Inventor
秀二 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004211199A priority Critical patent/JP4311293B2/ja
Publication of JP2006032756A publication Critical patent/JP2006032756A/ja
Application granted granted Critical
Publication of JP4311293B2 publication Critical patent/JP4311293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体集積回路を搭載するリードフレームに関し、特に、マイグレーション耐性に優れたテープ貼りリードフレームに関する。
近年の半導体装置は小型化、薄型化及び高密度化がより一層要求されるのに伴い、これらの半導体装置に用いられるパッケージ形態はQFP(クワッド・フラット・パッケージ)型やTCP(テープ・キャリア・パッケージ)からバンプ電極をエリアアレイ状に配置したBGA(ボール・グリッド・アレイ)及びLGA(ランド・グリッド・アレイ)を使ったCSP(チップ・サイズ・パッケージ)として大きく市場に展開されようとしている。
これらのパッケージに用いられるリードフレームも多ピン化、狭ピッチ化が進んでおり、リードピン数が300ピン以上、リード間のピッチが200μm以下のリードフレームも実用化されている。また、半導体素子の高速化に伴い、高い電気伝導度を有する銅合金系の金属材料の使用も年々増加している。
従来のリードフレームのインナーリードは、図8に示すように、ダイパッド53の中心を基準として放射線状に広がるようにしてアウターリード52へと延びていくように設計されている。リードフレームを用いた半導体装置は、ICチップがダイパッド53に固定され、ICチップの電極パッドとインナーリード先端部のボンディングパッド部55とが金線を用いたワイヤボンディング等により電気的に接続される。
ICチップが多機能化するにつれ電極パッドの数が増え、また、ICチップの小型化によって、電極パッド間の間隔も狭いものになってきている。
それに伴い、電極パッドとの接続が行われるリードフレームのリード部位も多ピン化し、各リードの本数が増え、リード間ピッチ、リード幅も微少なものとなっている。
かかるリード間ピッチ、リード幅が狭くなったリードは強度が弱く、わずかな外力によってもリードの変形を生じる。
このことから、インナーリード51同士及び、ダイパッド53を支える吊りリード54とインナーリード51との接触、電気的短絡やインナーリード等の変形を防止するために、テープ貼りリードフレームが各種提案されている(例えば、特許文献1参照。)。
特開平5−13658号公報
一般にリードフレームの材質は導電性を有するもので、導電性の良い銅材が主流となっている。
隣接するリードに電圧差が生じた場合、電位差により微少な電気がリード間に流れる。その際、電気とともに銅イオンも流動する、いわゆる銅のマイグレーション現象が発生する。
マイグレーション現象が煩雑におこると、テープ貼り領域のリード間のテープ上にも銅が析出し、析出した銅は、リード間を短絡させる事態に発展する。最近の多ピン化リードフレームではリード間ピッチが狭くなっており、銅のマイグレーション現象によるリード間の短絡が発生し易くなっている。
テープ貼り領域のリード間で発生する銅のマイグレーション現象は、リード間距離に反比例して大きくなる。また、リードフレームに貼るテープ61は、得意先の組立ツール及び組立条件の制約もあり、金線等を接続するためのボンディングパッド部55と同一面側のインナーリード上に貼られることになる。
ボンディングパッド部55のパッド幅はワイヤボンディング適性を考慮するとできるだけ広く確保する必要がある。図9に、図8のテープ貼り領域をC−C’線で切断した模式構成断面図を示す。ボンディングパッド55のパッド幅を広く確保する条件でリードフレームを作製すると、テープ貼り領域のテープ接着面のインナーリード間隔LSはテープ接着面と反対面のインナーリード間隔OLSよりも狭くなり、テープ貼り領域での銅のマイグレーション現象によるリード間の短絡が発生し易くなり、問題となっている。
本発明は上記問題点に鑑み考案されたもので、テープ貼りリードフレームのテープ貼り領域での銅のマイグレーション現象を防止し、テープ貼り領域でのインナーリード間の短絡不良を防止できるリードフレームを提供することを目的とする。
本発明は、上記課題を達成するために、少なくとも先端の片面にボンディングパッド部を有するインナーリード、アウターリード、ダイパッド及び吊りリードからなるリードフレームにテープをインナーリードの前記ボンディングパッド部と同一面側のテープ貼り領域のテープ接着面に貼りつけたテープ貼りリードフレームであって、テープ貼り領域以外のインナーリードの部分では、前記ボンディングパッド部領域を含むテープ接着面側のインナーリード幅が、前記テープ接着面と反対面側のインナーリード幅よりも大きく、テープ貼り領域のインナーリードの部分では、前記テープ接着面のインナーリード間隔をLS前記テープ接着面と反対面のインナーリード間隔をOLSとしたとき、LS>OLSなる関係が満たされていることを特徴とするテープ貼りリードフレームとしたものである。
本発明に係わるテープ貼りリードフレームでは、テープ貼り領域のテープ接着面のインナーリード間隔を、テープ接着面と反対面のインナーリード間隔よりも広く設定することにより、テープ貼り領域での銅のマイグレーション現象によるインナーリード間の短絡不良を防止でき、高信頼性の多ピン化リードフレームを得ることができる。
以下、本発明の実施の形態につき説明する。
図1は、本発明のテープ貼りリードフレームの一実施例を示すテープ貼りリードフレーム100の模式平面図である。
リードフレーム100は、図1に示すように、インナーリード11、アウターリード12、ダイパッド13及び吊りリード14からなるリードフレームに絶縁性の型抜きされたテープ21を貼りつけたもので、テープ貼り領域のテープ21接着面のインナーリード11の間隔をLS、テープ接着面と反対面のインナーリード11の間隔をOLSとしたとき、LS>OLSなる関係が満たされるようにして(図2参照)、テープ貼り領域での銅のマイグレーション現象によるインナーリード間の短絡不良を防止している。
具体的には、テープ貼り領域のテープ21接着面のインナーリード11の間隔LSは、256ピンのリードフレームでは130〜140μm程度、テープ接着面と反対面のインナーリード11の間隔OLSは110〜120μm程度となる。
これに対し、インナーリード11先端のボンディングパッド部15領域のパッド幅BPWはワイヤボンディング適性、安定性を維持するために、反対側のリード幅OLWよりも大きくなるようにしてある(図3参照)。
上記ボンディングパッド15のパッド幅BPWとテープ貼り領域のテープ21接着面のインナーリード11のリード幅LWとのバランスを確保するためのリードフレームの作製方法の一例について説明する。
図4は、テープ貼り領域でのテープ21を接着する面側のインナーリード11の形状を示
す部分拡大平面図を示す。図5は、図4の反対面、すなはちテープ貼り領域でのテープ21を接着する面とは反対面側のインナーリード11の形状を示す部分拡大平面図を示す。図4に示すように、インナーリード11先端部のボンディングパッド部15のパッド幅BPWを確保している。また、LS>OLSを得るため、テープ貼り領域のテープ21接着面側のリード幅をリードの辺から各々Δwだけ細くしている。また、リード幅を細くする領域はテープ貼り時のテープ貼付位置のバラツキを考慮してテープの幅より、幅方向に各々ΔLだけ広げている。これは、リードフレームを作製するときのリードパターンの部分的な補正だけで、エッチング条件等は従来と同じ条件が適用できる。ΔLはテープ貼り付け機の精度により適宜設定される。また、Δwは、リードフレームの材質、リード間に生ずる電圧差等により適宜設定される。
テープ貼り領域のテープ21接着面の反対面のインナーリード11のリード幅は特に変更する必要はない。
すなわち、テープ21を接着する領域だけ、LS>OLSとすれば良く、他のリード領域は従来のリードフレームと同様の形状(リード幅、リード間隔)として構わない。例えば、テープ21を接着する領域以外のリード部ではLS <OL S として構わない。
これにより、ボンディング性を確保しつつ、リードの強度も確保できる。
以下テープ貼りリードフレームの実施例について説明する。
まず、0.125mm厚の銅材からなる金属基材の両面にドライフィルムをラミネーターにて貼着し、15μm厚の感光層を形成した。
次に、図6に示すような、テープ貼り領域のテープ接着面のリード幅のパターンを補正した露光マスクと、図7に示すような、リード幅のパターンを補正しない露光マスクとを用いて両面からパターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成した。
次に、レジストパターンをマスクにして塩化第2鉄液にて金属基材を両面エッチングして、レジストパターンを専用の剥離液で剥離処理して、インナーリード11、アウターリード12、ダイパッド13及び吊りリード14が形成されたリードフレームを作製した。次に、マスクめっきにてインナーリード11の先端部に金皮膜を形成し、ボンディングパッド15を形成した。
最後に、幅1.5mmで所定形状に型抜きされた70μm厚のポリイミドテープをリードフレームの所定位置に貼り付け、図1に示す、テープ貼りリードフレーム100を得た。
ここで、テープ貼り領域のテープ接着面のインナーリードのリード幅は90μm、インナーリード間隔LSは130μm、テープ接着面と反対面のインナーリード幅は110μm、インナーリード間隔OLSは110μmとなり、本発明のLS>OLSなる関係が満たされていることを確認した。
本発明のテープ貼りリードフレームの一実施例を示す模式平面図である。 本発明のテープ貼りリードフレームのテープ貼り領域のインナーリードの構成を示す模式構成断面図である。 本発明のテープ貼りリードフレームのボンディングパッド領域の構成を示す模式構成断面図である。 本発明のテープ貼りリードフレームのテープ貼り領域のテープ接着面のインナーリードの形状を示す模式部分平面図である。 本発明のテープ貼りリードフレームのテープ貼り領域のテープ接着面と反対面のインナーリードの形状を示す模式部分平面図である。 本発明のテープ貼りリードフレームのレジストパターンを作製するための露光マスクに用いるテープ貼り領域の表パターンの一例を示す模式部分平面図である。 本発明のテープ貼りリードフレームのレジストパターンを作製するための露光マスクに用いるテープ貼り領域の裏パターンの一例を示す模式部分平面図である。 従来のテープ貼りリードフレームの一例を示す模式平面図である。 従来のテープ貼りリードフレームのテープ貼り領域のインナーリードの構成を示す模式構成断面図である。
符号の説明
11、51……インナーリード
12、52……アウターリード
13、53……ダイパッド
14、54……吊りリード
15、55……ボンディングパッド部
21……テープ
100……テープ貼りリードフレーム
W……テープ貼り領域のテープ接着面のインナーリードのリード幅
OLW……テープ貼り領域のテープ接着面と反対面のインナーリードのリード幅
S……テープ貼り領域のテープ接着面のインナーリード間隔
OLS……テープ貼り領域のテープ接着面と反対面のインナーリード間隔
BPW……インナーリード先端のボンディングパッド領域のパッド幅
OLW……インナーリード先端の反対面のボンディングパッド領域のリード幅
BPS……インナーリード先端のボンディングパッド領域のパッド間隔
BPS……インナーリード先端の反対面のボンディングパッド領域のリード間隔

Claims (1)

  1. 少なくとも先端の片面にボンディングパッド部を有するインナーリード、アウターリード、ダイパッド及び吊りリードからなるリードフレームにテープをインナーリードの前記ボンディングパッド部と同一面側のテープ貼り領域のテープ接着面に貼りつけたテープ貼りリードフレームであって、テープ貼り領域以外のインナーリードの部分では、前記ボンディングパッド部領域を含むテープ接着面側のインナーリード幅が、前記テープ接着面と反対面側のインナーリード幅よりも大きく、テープ貼り領域のインナーリードの部分では、前記テープ接着面のインナーリード間隔をLS前記テープ接着面と反対面のインナーリード間隔をOLSとしたとき、LS>OLSなる関係が満たされていることを特徴とするテープ貼りリードフレーム。
JP2004211199A 2004-07-20 2004-07-20 テープ貼りリードフレーム Expired - Fee Related JP4311293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211199A JP4311293B2 (ja) 2004-07-20 2004-07-20 テープ貼りリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211199A JP4311293B2 (ja) 2004-07-20 2004-07-20 テープ貼りリードフレーム

Publications (2)

Publication Number Publication Date
JP2006032756A JP2006032756A (ja) 2006-02-02
JP4311293B2 true JP4311293B2 (ja) 2009-08-12

Family

ID=35898716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211199A Expired - Fee Related JP4311293B2 (ja) 2004-07-20 2004-07-20 テープ貼りリードフレーム

Country Status (1)

Country Link
JP (1) JP4311293B2 (ja)

Also Published As

Publication number Publication date
JP2006032756A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP4091050B2 (ja) 半導体装置の製造方法
US7851928B2 (en) Semiconductor device having substrate with differentially plated copper and selective solder
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP4819335B2 (ja) 半導体チップパッケージ
JP6636846B2 (ja) 半導体装置および半導体装置の製造方法
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP4311293B2 (ja) テープ貼りリードフレーム
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000286378A (ja) 樹脂封止型半導体装置
JP2013084858A (ja) リードフレームおよびその製造方法
JP2007150372A (ja) 半導体装置の製造方法及び半導体装置
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JPH04119653A (ja) 集積回路素子
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3116940B2 (ja) リードフレームの製造方法
KR101168414B1 (ko) 리드 프레임 및 그 제조 방법
JP2006032709A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2005353853A (ja) テープ基板,半導体装置およびテープ基板の製造方法
JPH0778930A (ja) 半導体装置およびその外部リード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees