JP4309400B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4309400B2
JP4309400B2 JP2006022240A JP2006022240A JP4309400B2 JP 4309400 B2 JP4309400 B2 JP 4309400B2 JP 2006022240 A JP2006022240 A JP 2006022240A JP 2006022240 A JP2006022240 A JP 2006022240A JP 4309400 B2 JP4309400 B2 JP 4309400B2
Authority
JP
Japan
Prior art keywords
circuit
diode
capacitor
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006022240A
Other languages
English (en)
Other versions
JP2007208403A (ja
Inventor
靖 信高
浩 神谷
邦夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC System Technologies Ltd
Original Assignee
NEC System Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC System Technologies Ltd filed Critical NEC System Technologies Ltd
Priority to JP2006022240A priority Critical patent/JP4309400B2/ja
Priority to US11/699,358 priority patent/US7514956B2/en
Priority to TW096103301A priority patent/TWI360281B/zh
Publication of JP2007208403A publication Critical patent/JP2007208403A/ja
Application granted granted Critical
Publication of JP4309400B2 publication Critical patent/JP4309400B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、信号送受信時に発生する反射のエネルギーを保存し、保存したエネルギーを電源電圧に回生することにより電力の有効利用を行う半導体装置に関する。
近時のデジタル技術の発展に伴い、半導体装置が扱う信号の周波数は年々高くなり、100MHzを超える周波数のインターフェイスを用いて半導体装置間のデータ転送を行う半導体装置が実用化されている。インターフェイス信号の周波数が高くなると、その信号を駆動するときの立ち上り、及び立下りの高速化が求められる。しかしながら、信号の立ち上り時間、及び立下り時間が短くなると、伝送路の特性インピーダンスのアンマッチによって信号波形が一時的に規定レベルを超えるオーバーシュート、及び信号波形が一時的に規定レベルを下回るアンダーシュート、が発生しやすくなる。オーバーシュート及びアンダーシュートは比較的大きな電流を伴うが、信号伝送において全く不要なものであり、消費電力を増大させるだけである。
パワーデバイスのスイッチング動作に伴う過渡電圧エネルギーを電源側に効率的に回生することができる技術として、特許文献1に開示された技術がある。図6は、特許文献1に記載の電圧型インバータの構成を示す回路図である。
図6に示すように、GTO(ゲートターンオフサイリスタ)102a、102bには、夫々還流ダイオード103a、103bとスナバ回路104a、104bとが並列に接続されている。スナバ回路104aはダイオード114aとコンデンサ115aとからなり、スナバ回路104bはダイオード114bとコンデンサ115bとからなる。そして、コンデンサ115a、115bには、夫々ダイオード106a、106bを介して、コンデンサ(エネルギー回生コンデンサ)105が並列に接続されている。また、GTO102a、102bは、夫々リアクトル107a、107bを通じて直流電源110に接続されている。
スナバ回路104a、104bによりGTO102a、102bのオフ時の急峻な電圧上昇は抑制され、また、リアクトル107a、107bによりGTO102a、102bのオン時の急峻な電流変化は抑制される。また、スナバ回路104a、104b内の夫々コンデンサ115a、115bに充電された吸収エネルギーは、その充電電圧の上昇に伴いGTO102a、102bのスイッチング動作に応じてダイオード106a、106bを通じてコンデンサ105に充電される。また、リアクトル107a、107bの吸収エネルギーは、GTO102a、102bのオフ時にダイオード106a、106bを通じてコンデンサ105に充電される。
更に、電圧型インバータ100には、コンデンサ105の充電電圧を検出するための電圧比較回路108と、コンデンサ105と直流電源110との間の接続をオン/オフするスイッチング素子であるGTO111a、111bと、このスイッチング動作を制御する点弧回路109a、109bとが設けられており、コンデンサ105の充電電圧が電源電圧を超えたときに、スイッチング素子をオン動作させることによりコンデンサ105と直流電源110とを接続し、リアクトル112a、112b、及びダイオード113を介して、コンデンサ105の充電エネルギーを電源側に回生させる。なお、図6では、電圧比較回路108による比較電圧としては電源電圧を用いているが、同文献には、所定の基準電圧と比較できる実施例が記載されている。
特開平8−149831号公報
しかしながら、上述の従来技術には以下に示すような問題点がある。
従来の電子回路のドライバー及びレシーバーを介した信号伝達においては、周波数が高くなることによりLSI(Large Scale Integration :大規模集積回路)に供給する電流が多くなり、消費電力と発熱が増大するという問題がある。また、発熱が増大することにより、冷却システムの高性能化が必要となり、ヒートシンクの大型化及び冷却ファンの高速化が必要となり、環境に悪影響を与えるという問題がある。これらは、環境問題が取りざたされる昨今の動きに逆行している。
上述のように、半導体装置間のデータ転送時においては、信号を駆動するときの立ち上がり時間、及び立下り時間が短くなると、伝送路の特性インピーダンスのアンマッチによってノイズ成分であるオーバーシュート、及びアンダーシュートが発生し、消費電力を増大させる。従って、オーバーシュート、及びアンダーシュートによる電力を再利用するフィードバック手段を設けることができれば、電力の有効利用につながると共に、反射によるノイズ成分を低減できる。
従来、特許文献1に記載されているように、スナバ回路を用いたエネルギー回生回路が知られている。しかしながら、これらの技術は、半導体装置間の高周波信号伝送時に発生するオーバーシュート、及びアンダーシュートを抑制するとともに反射のエネルギーを再利用して電力消費を抑えるものに対応するものではない。
本発明はかかる問題点に鑑みてなされたものであって、半導体装置間のデータ転送時において、信号伝達の際に発生する信号の反射のエネルギーを保存し、保存したエネルギーを信号のドライブ時に使用することにより、反射により発生するノイズを低減すると共に、電力の有効利用を行う半導体装置を提供することを目的とする。
本発明に係る半導体装置は、出力端子と、前記出力端子を介して信号を出力する出力バッファと、前記出力バッファを含む電子回路に電圧を供給して動作させる電源と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1又は第2の回路に接続され第1又は第2の回路により充電された電荷を集積する充電回路と、前記第1及び第2の回路と前記充電回路との接続を切り替えるスイッチと、前記充電回路に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有することを特徴とする。
本発明に係る半導体装置は、入力端子と、前記入力端子を介して信号を入力する入力バッファと、前記入力バッファを含む電子回路に電圧を供給して動作させる電源と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1又は第2の回路に接続され第1又は第2の回路により充電された電荷を集積する充電回路と、前記第1及び第2の回路と前記充電回路との接続を切り替えるスイッチと、前記充電回路に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有することを特徴とする。
スイッチは、電界効果型トランジスタから構成してもよい。
第1の回路は、カソード側が入力又は出力バッファに接続されアノード側が電源に接続された第1のダイオードと、この第1のダイオードと入力又は出力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、この第2のダイオードに接続された第1のコンデンサと、この第1のコンデンサを電源と第1のダイオードとの接続点又は接地点に切り替える第1のスイッチと、を有し、第2のダイオードと第1のコンデンサとの接続点はスイッチを介して充電回路に接続され、第2の回路は、アノード側が入力又は出力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、この第4のダイオードに接続された第2のコンデンサと、この第2のコンデンサを入力又は出力バッファと第3のダイオードとの接続点又は接地点に切り替える第2のスイッチと、を有し、第4のダイオードと第2のコンデンサとの接続点はスイッチを介して充電回路に接続されるようにして構成することができる。
第1及び第2のスイッチは、電界効果型トランジスタから構成してもよい。
また、本発明に係る半導体装置は、出力端子と、前記出力端子を介して信号を出力する出力バッファと、前記出力バッファを含む電子回路に電圧を供給して動作させる電源と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1及び第2の回路に夫々個別に接続され第1及び第2の回路により充電された電荷を集積する充電回路と、前記充電回路に夫々個別に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに夫々個別に接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有し、
前記第1の回路は、カソード側が前記出力バッファに接続されアノード側が前記電源に接続された第1のダイオードと、この第1のダイオードと前記出力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、一端がこの第2のダイオードに接続され他端が接地された第1のコンデンサと、を有し、前記第2のダイオードと前記第1のコンデンサとの接続点が該第1の回路に接続される前記充電回路に接続され、前記第2の回路は、アノード側が前記出力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと前記接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、一端がこの第4のダイオードに接続され他端が接地された第2のコンデンサと、を有し、前記第4のダイオードと前記第2のコンデンサとの接続点が該第2の回路に接続される前記充電回路に接続されること、を特徴とする
また、本発明に係る半導体装置は、入力端子と、前記入力端子を介して信号を入力する入力バッファと、前記入力バッファを含む電子回路に電圧を供給して動作させる電源と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1及び第2の回路に夫々個別に接続され第1及び第2の回路により充電された電荷を集積する充電回路と、前記充電回路に夫々個別に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに夫々個別に接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有し、
前記第1の回路は、カソード側が前記入力バッファに接続されアノード側が前記電源に接続された第1のダイオードと、この第1のダイオードと前記入力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、一端がこの第2のダイオードに接続され他端が接地された第1のコンデンサと、を有し、前記第2のダイオードと前記第1のコンデンサとの接続点が該第1の回路に接続される前記充電回路に接続され、前記第2の回路は、アノード側が前記入力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと前記接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、一端がこの第4のダイオードに接続され他端が接地された第2のコンデンサと、を有し、前記第4のダイオードと前記第2のコンデンサとの接続点が該第2の回路に接続される前記充電回路に接続されること、を特徴とする。
本発明によれば、電子回路で信号線に電気信号を伝達する場合において、発生する信号の反射のエネルギーを保存し、保存したエネルギーをドライバーが信号線をドライブするときに使用することにより、反射により発生するノイズの低減を行うとともに、エネルギーの有効利用を行うことが可能となり電力消費量を抑制することができる。
本発明の実施形態について添付の図面を参照して具体的に説明する。まず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る半導体装置の構成を示す回路図である。また、図2は、本実施形態に係る半導体装置の外観を示す斜視図である。
図1に示すように、本実施形態の半導体装置は、出力バッファの最終段であるバッファ1を備えて構成されており、バッファ1は入力された入力信号5に対して出力信号6を出力し、入力レベルがHigh(ハイ)レベルからLow(ロー)レベルに変化すると出力レベルはLowレベルからHighレベルに変化し、逆に、入力レベルがLowレベルからHighレベルに変化すると出力レベルはHighレベルからLowレベルに変化するという性質を有する。
バッファ1は、ダイオード21、ダイオード22、コンデンサ23、及びスイッチ24からなる充電回路2に接続されている。バッファ1はダイオード21を介してIO電源に接続されており、ダイオード21のアノード側がIO電源側となっている。また、ダイオード21とバッファ1との接続点はダイオード22に接続され、次にダイオード22はコンデンサ23に接続され、更に、コンデンサ23はスイッチ24に接続されている。また、ダイオード22のカソード側がコンデンサ23側となっている。そして、スイッチ24の接続を切り替えることにより、コンデンサ23はIO電源とダイオード21との接続点に接続されるか、又は、接地される。
また、バッファ1は、ダイオード31、ダイオード32、コンデンサ33、及びスイッチ34からなる充電回路3に接続されている。バッファ1はダイオード31を介して接地されており、ダイオード31のカソード側が接地側となっている。また、ダイオード31と接地点との接続点はダイオード32に接続され、次にダイオード32はコンデンサ33に接続され、更に、コンデンサ33はスイッチ34に接続されている。また、ダイオード32のカソード側がコンデンサ33側となっている。そして、スイッチ34の接続を切り替えることにより、コンデンサ33はバッファ1とダイオード31との接続点に接続されるか、又は、接地される。
ダイオード22とコンデンサ23との接続点、及びダイオード32とコンデンサ33との接続点は、スイッチ7による切り替えを介して、共に充電回路41に接続されている。そして、充電回路41はコンデンサ23又は33に一時的に蓄えられた電荷を集積する。更に、充電回路41はコンデンサ42に接続され、充電回路41に集積された電荷はコンデンサ42に蓄積される。更にまた、コンデンサ42に蓄えられた電荷を内部電源の電源レベルに変換するために、コンデンサ42は安定回路43に接続されている。スイッチ24、34、7は、例えばFET(Field Effect Transistor:電界効果型トランジスタ)で構成され、出力レベル又は入力レベルによって切り替えられる。
次に、本実施形態の動作について説明する。はじめに、図1に示すように、スイッチ24はIO電源とダイオード21のアノード側に接続され、スイッチ34はGND(Ground:グランド)側に接続され、スイッチ7は充電回路3側に接続されている。そして、入力信号5がHighレベルからLowレベルに変化すると、バッファ1は入力レベルと反対の動きをするので、出力レベルはLowレベルからHighレベルに変化する。バッファ1の出力側は一般的にレシーバーに接続されており、特性インピーダンスのアンマッチによって反射波が戻ってくるが、反射波はバッファ1の電源電圧を超えることがある。本発明では、反射によって出力信号6の電圧がバッファ1の電源電圧を超えた場合に、これを回収する。即ち、出力に現れる信号の電圧が電源電圧を超えると、ダイオード22を通して電流が流れ、コンデンサ23に電荷が蓄積される。
次に、入力信号5がLowレベルからHighレベルに変化すると、バッファ1は入力レベルと反対の動きをするので、出力レベルはHighレベルからLowレベルに変化する。このとき、スイッチ24をGND側に接続し、スイッチ34をバッファ1とダイオード31のアノード側に接続し、スイッチ7を充電回路2側に接続する。出力レベルがHighレベルからLowレベルに変化すると、反射によって出力レベルにGNDレベル以下の電圧が発生する場合がある。出力に現れる信号の電圧がGNDレベル以下になると、ダイオード32を通して電流が流れ、コンデンサ33に電荷が蓄積される。一方、コンデンサ23に蓄えられた電荷は、スイッチ7を介して充電回路41に移動する。
更に、入力信号5の入力電圧が、再びHighレベルからLowレベルに変化すると、出力信号6のレベルはLowレベルからHighレベルに変化する。このとき、スイッチ24を電源とダイオード21のアノード側に接続し、スイッチ34をGND側に接続し、また、スイッチ7を充電回路3側に接続する。これにより、コンデンサ33に蓄えられた電荷は、スイッチ7を介して充電回路41に移動する。
このように、反射によって発生する電荷をコンデンサ23、33に集めることにより、再びバッファ1で反射することがない。
充電回路41に集められた電荷は、コンデンサ42に充電される。そして、コンデンサ42に蓄積された電荷は安定回路43によって電圧を内部電源の電源電圧まで変換された後に、内部電源として供給される。
次に、図2を用いて、本実施形態の外観について説明する。図2においては、半導体を収めるインターポーザ50上にはコンデンサ51が設けられており、その上にはヒートシンク52が設けられている。インターポーザ50には、装置内部で発生した熱が伝わり、更に、コンデンサ51を介してヒートシンク52に伝わり、大気中に放熱されるようになっている。コンデンサ51は、図1におけるコンデンサ42を含んでおり、充電回路41で集めた電荷を蓄え、安定回路43に電力を供給する。
次に、本実施形態の効果について説明する。
第1の効果は、信号伝達時に反射により発生するオーバーシュート、及びアンダーシュート等のノイズ成分による電力を再利用可能にすることにより、本発明の半導体装置を使用したシステムの消費電力を少なくすることができることである。
第2の効果は、オーバーシュート及びアンダーシュートの電力を吸収することにより、反射によって発生するノイズを低減させることができることである。
第3の効果は、ノイズを低減させることで信号レベルの安定化を図ることが可能となり、より一層高い信号周波数を利用できる可能性が高まることである。またこれは、該周波数における動作をより安定化できることを意味する。
第4の効果は、オーバーシュート、及びアンダーシュートによる電流が、電源に戻ることをなくすことで、電源ラインからの電磁界放射レベルを下げることができることである。
次に、本発明の第2の実施形態について説明する。図3は、本発明の第2の実施形態に係る半導体装置の構成を示す回路図である。
図3においては、図1の構成において、充電回路44、コンデンサ45、及び安定回路46が設けられており、一方、スイッチ24、34、及び7は設けられておらず、コンデンサ23及び33はGNDに接地され、また、充電回路2及び3は夫々充電回路44及び41に接続されている。その他の構成は図1と同じである。そのため、図1と同様の構成物には同一の符号を付してその詳細な説明は省略する。
次に、本実施形態の動作について説明する。バッファ1は入力信号5のレベルに従って出力信号6をドライブする。入力信号5がHighレベルからLowレベルに変化すると、バッファ1は入力レベルと反対の動きをするので、出力レベルはLowレベルからHighレベルに変化する。バッファ1から出力された出力信号6は一般的にレシーバーに接続されており、特性インピーダンスのアンマッチによって反射波が戻ってくる。そして、反射波はバッファ1の電源電圧を超えることがある。本発明では、反射によって出力信号6の電圧がバッファ1の電源電圧を超えた場合に、これを電荷として回収する。即ち、出力に現れる信号の電圧が、電源電圧を超えると、ダイオード22を通して電流が流れ、コンデンサ23に充電される。コンデンサ23に集めた電荷は充電回路44によってコンデンサ45に蓄積される。コンデンサ45に蓄積された電荷は、安定回路46によって電圧を内部電源の電源電圧まで変換され、内部電源として供給される
次に、入力信号5がLowレベルからHighレベルに変化すると、出力信号6はHighレベルからLowレベルに変化する。出力信号6がHighレベルからLowレベルに変化すると、反射によって出力ピンにGNDレベル以下の電圧が発生する。出力がGNDレベル以下になると、ダイオード32を通して電流が流れ、コンデンサ33に充電されることになる。コンデンサ33に充電された電荷は、充電回路41によってコンデンサ42に充電される。コンデンサ42に充電された電荷は、安定回路43によって電圧を内部電源の電源電圧まで変換され、内部電源として供給される。
このように、反射によって発生する電荷は、コンデンサ23及び33に集めることにより、再びバッファ1で反射することがない。
また、本実施形態の効果も第1の実施形態と同様の効果を奏する。
次に、本発明の第3の実施形態について説明する。図4は、第3の実施形態に係る半導体装置の構成を示す回路図である。図4においては、図3におけるドライバーであるバッファ1がレシーバー8に置き換えられており、レシーバー8には入力信号9が入力され、その他の構成は図3と同様である。そのため、図3と同様の構成物には同一の符号を付してその詳細な説明は省略する。
次に、本実施形態の動作について説明する。本実施形態の動作は第2の実施形態の動作と同様であり、オーバーシュート及びアンダーシュートによる電源電圧を超える電圧による電流及びGNDレベル以下の電圧による電流を集積し、内部電源として取り出すようになっている。
即ち、レシーバー8に入力される信号の電圧が、電源電圧を超えると、ダイオード22を通して電流が流れ、コンデンサ23に蓄積される。コンデンサ23に集められた電荷は、充電回路44によってコンデンサ45に蓄積される。更に、コンデンサ45に蓄積された電荷は、安定回路46によって電圧を内部電源の電源電圧まで変換され、内部電源として供給される。一方、入力信号9の電圧がGNDレベル以下になると、ダイオード32を通して電流が流れ、コンデンサ33に蓄積されることになる。コンデンサ33に集められた電荷は、充電回路41によってコンデンサ42に蓄積される。更に、コンデンサ42に蓄積された電荷は、安定回路43によって電圧を内部電源の電源電圧まで変換され、内部電源として供給される。
このように、オーバーシュート及びアンダーシュートにより発生する電荷をコンデンサ23及び33に集めることにより、反射が少なくなる。また、本実施形態の効果も第1の実施形態と同様の効果を奏する。
次に、本発明の第4の実施形態について説明する。図5は、第4の実施形態に係る半導体装置の構成を示す回路図である。図5においては、図1におけるドライバーであるバッファ1がレシーバー8に置き換えられており、レシーバー8には入力信号9が入力され、その他の構成は図1と同じである。そのため、図1と同様の構成物には同一の符号を付してその詳細な説明は省略する。本実施形態の動作も第1の実施形態の動作と同様であり、また、本実施形態の効果も第1の実施形態と同様の効果を奏する。
本発明は、多くの信号線を持ち信号を高速に伝送することが必要な情報機器、通信機器、及び映像機器等に組み込まれる半導体装置に好適に利用することができる。
本発明の第1の実施形態に係る半導体装置の構成を示す回路図である。 第1の実施形態に係る半導体装置の外観を示す斜視図である。 本発明の第2の実施形態に係る半導体装置の構成を示す回路図である。 本発明の第3の実施形態に係る半導体装置の構成を示す回路図である。 本発明の第4の実施形態に係る半導体装置の構成を示す回路図である。 特許文献1に記載の電圧型インバータの構成を示す回路図である。
符号の説明
1;バッファ
5、9;入力信号
2、3、41、44;充電回路
6;出力信号
7、24、34;スイッチ
8;レシーバー
21、22、31、32;ダイオード
23、33、42、45、51;コンデンサ
43、46;安定回路
50;インターポーザ
52;ヒートシンク
100;電圧型インバータ
102a、102b、111a、111b;GTO
103a、103b;還流ダイオード
104a、104b;スナバ回路
113、114a、114b;ダイオード
105、115a、115b;コンデンサ
107a、107b、112a、112b;リアクトル
108;電圧比較回路
109a、109b;点弧回路
110;直流電源


Claims (7)

  1. 出力端子と、前記出力端子を介して信号を出力する出力バッファと、前記出力バッファを含む電子回路に電圧を供給して動作させる電源と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1又は第2の回路に接続され第1又は第2の回路により充電された電荷を集積する充電回路と、前記第1及び第2の回路と前記充電回路との接続を切り替えるスイッチと、前記充電回路に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有することを特徴とする半導体装置。
  2. 入力端子と、前記入力端子を介して信号を入力する入力バッファと、前記入力バッファを含む電子回路に電圧を供給して動作させる電源と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1又は第2の回路に接続され第1又は第2の回路により充電された電荷を集積する充電回路と、前記第1及び第2の回路と前記充電回路との接続を切り替えるスイッチと、前記充電回路に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有することを特徴とする半導体装置。
  3. 前記スイッチは、電界効果型トランジスタからなることを特徴とする請求項又はに記載の半導体装置。
  4. 前記第1の回路は、カソード側が前記入力又は出力バッファに接続されアノード側が前記電源に接続された第1のダイオードと、この第1のダイオードと前記入力又は出力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、この第2のダイオードに接続された第1のコンデンサと、この第1のコンデンサを前記電源と前記第1のダイオードとの接続点又は接地点に切り替える第1のスイッチと、を有し、前記第2のダイオードと前記第1のコンデンサとの接続点は前記スイッチを介して前記充電回路に接続され、前記第2の回路は、アノード側が前記入力又は出力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと前記接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、この第4のダイオードに接続された第2のコンデンサと、この第2のコンデンサを前記入力又は出力バッファと前記第3のダイオードとの接続点又は接地点に切り替える第2のスイッチと、を有し、前記第4のダイオードと前記第2のコンデンサとの接続点は前記スイッチを介して前記充電回路に接続されること、を特徴とする請求項乃至のいずれか1項に記載の半導体装置。
  5. 前記第1及び第2のスイッチは、電界効果型トランジスタからなることを特徴とする請求項に記載の半導体装置。
  6. 出力端子と、前記出力端子を介して信号を出力する出力バッファと、前記出力バッファを含む電子回路に電圧を供給して動作させる電源と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記出力バッファに接続され出力信号レベルの遷移時に出力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1及び第2の回路に夫々個別に接続され第1及び第2の回路により充電された電荷を集積する充電回路と、前記充電回路に夫々個別に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに夫々個別に接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有し、
    前記第1の回路は、カソード側が前記出力バッファに接続されアノード側が前記電源に接続された第1のダイオードと、この第1のダイオードと前記出力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、一端がこの第2のダイオードに接続され他端が接地された第1のコンデンサと、を有し、前記第2のダイオードと前記第1のコンデンサとの接続点が該第1の回路に接続される前記充電回路に接続され、前記第2の回路は、アノード側が前記出力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと前記接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、一端がこの第4のダイオードに接続され他端が接地された第2のコンデンサと、を有し、前記第4のダイオードと前記第2のコンデンサとの接続点が該第2の回路に接続される前記充電回路に接続されること、を特徴とする半導体装置。
  7. 入力端子と、前記入力端子を介して信号を入力する入力バッファと、前記入力バッファを含む電子回路に電圧を供給して動作させる電源と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧が電源電圧を超えるオーバーシュートをエネルギーとして回収して充電する第1の回路と、前記入力バッファに接続され入力信号レベルの遷移時に入力電圧がグランド電圧より低下するアンダーシュートをエネルギーとして回収して充電する第2の回路と、前記第1及び第2の回路に夫々個別に接続され第1及び第2の回路により充電された電荷を集積する充電回路と、前記充電回路に夫々個別に接続され充電回路により集積された電荷を蓄えるコンデンサと、前記コンデンサに夫々個別に接続されコンデンサに蓄えられた電荷を内部電源の電源電圧に変換して内部電源として供給する回路と、を有し、
    前記第1の回路は、カソード側が前記入力バッファに接続されアノード側が前記電源に接続された第1のダイオードと、この第1のダイオードと前記入力バッファとの接続点に接続されアノード側がこの接続点に接続された第2のダイオードと、一端がこの第2のダイオードに接続され他端が接地された第1のコンデンサと、を有し、前記第2のダイオードと前記第1のコンデンサとの接続点が該第1の回路に接続される前記充電回路に接続され、前記第2の回路は、アノード側が前記入力バッファに接続されカソード側が接地点に接続された第3のダイオードと、この第3のダイオードと前記接地点との接続点に接続されアノード側がこの接続点に接続された第4のダイオードと、一端がこの第4のダイオードに接続され他端が接地された第2のコンデンサと、を有し、前記第4のダイオードと前記第2のコンデンサとの接続点が該第2の回路に接続される前記充電回路に接続されること、を特徴とする半導体装置。
JP2006022240A 2006-01-31 2006-01-31 半導体装置 Expired - Fee Related JP4309400B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006022240A JP4309400B2 (ja) 2006-01-31 2006-01-31 半導体装置
US11/699,358 US7514956B2 (en) 2006-01-31 2007-01-30 Semiconductor device
TW096103301A TWI360281B (en) 2006-01-31 2007-01-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022240A JP4309400B2 (ja) 2006-01-31 2006-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2007208403A JP2007208403A (ja) 2007-08-16
JP4309400B2 true JP4309400B2 (ja) 2009-08-05

Family

ID=38429775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022240A Expired - Fee Related JP4309400B2 (ja) 2006-01-31 2006-01-31 半導体装置

Country Status (3)

Country Link
US (1) US7514956B2 (ja)
JP (1) JP4309400B2 (ja)
TW (1) TWI360281B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0433520A (ja) 1990-05-30 1992-02-04 Meidensha Corp 電力用半導体素子のスナバ回路
US5260594A (en) 1990-11-21 1993-11-09 Nippon Steel Corporation Semiconductor device reducing internal noises and integrated circuit employing the same
JPH05243938A (ja) 1992-02-27 1993-09-21 Toyota Autom Loom Works Ltd 半導体スイッチの保護回路
JPH0795766A (ja) 1992-06-03 1995-04-07 Sawafuji Electric Co Ltd 電源装置
JPH08149831A (ja) 1994-09-22 1996-06-07 Shinko Electric Co Ltd 電圧型インバータ
JPH09275336A (ja) 1996-04-05 1997-10-21 Nec Corp バスドライバ
JPH10145207A (ja) 1996-11-13 1998-05-29 Meidensha Corp パルス電源用ロスレススナバ回路
US6175484B1 (en) * 1999-03-01 2001-01-16 Caterpillar Inc. Energy recovery circuit configuration for solenoid injector driver circuits
JP2000252807A (ja) 1999-03-03 2000-09-14 Honda Motor Co Ltd スイッチング回路及びそのスイッチング方法
US6195273B1 (en) * 1999-12-23 2001-02-27 Switch Power, Inc. Converter with continuous current flowing through secondary windings
JP4100078B2 (ja) * 2002-07-16 2008-06-11 オムロン株式会社 電力回生回路および電力変換装置
US7239172B2 (en) * 2005-03-11 2007-07-03 Infineon Technologies Ag Impedance matching

Also Published As

Publication number Publication date
JP2007208403A (ja) 2007-08-16
US20070198821A1 (en) 2007-08-23
TWI360281B (en) 2012-03-11
TW200803122A (en) 2008-01-01
US7514956B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
US7936209B2 (en) I/O buffer with low voltage semiconductor devices
CN100466435C (zh) 开关模式电源的有源阻尼控制
US6570366B1 (en) Active power factor correction circuit
CN100380809C (zh) 半导体开关的高频控制
CN101083430A (zh) 浮动驱动电路
US6798672B2 (en) Power converter module with an active snubber circuit
US8441770B2 (en) Voltage spikes control for power converters
CN114884502A (zh) 一种适用于GaN驱动芯片的高压电平移位电路
JP4841957B2 (ja) スイッチング素子の駆動装置
CN101764557A (zh) 直流电机控制驱动模块
CN105811773A (zh) 减小与同步整流mosfet相关联的开关损耗
US20030147264A1 (en) Circuit configuration combining synchronous rectifier circuit for converter with LC snubber circuit
JP4309400B2 (ja) 半導体装置
JP2009543533A (ja) 多段電力変換及び配電装置
JP2006324525A (ja) 信号伝達方法
US7414460B1 (en) System and method for integrated circuit charge recycling
JP5307370B2 (ja) 電力変換回路
CN1535496A (zh) 具有衰减网络的开关式电源
JP2006325031A (ja) 信号伝達装置および信号伝達方法
CN114629367A (zh) 驱动装置、半导体装置及驱动方法
JP5400968B2 (ja) 半導体スイッチング素子のゲート駆動回路
Youssef et al. Electromagnetic compatibility results for an LCC resonant inverter for the tranportation systems
Rittner et al. Half-bridge Concepts for High Blocking Voltage GaN HEMTs (EU Public Funded Project ‘InRel-NPower ‘
CN112423420B (zh) Led驱动电路及光电耦合器
CN221174784U (zh) 一种功率板采样的电路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees