JP4292833B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP4292833B2 JP4292833B2 JP2003065783A JP2003065783A JP4292833B2 JP 4292833 B2 JP4292833 B2 JP 4292833B2 JP 2003065783 A JP2003065783 A JP 2003065783A JP 2003065783 A JP2003065783 A JP 2003065783A JP 4292833 B2 JP4292833 B2 JP 4292833B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- region
- stacked body
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は半導体発光素子に関し、特にニア・フィールド・パターン(NFP;近視野像)の均一性を向上させた半導体発光素子に関する。
【0002】
【従来の技術】
今日、半導体発光素子の1つである半導体レーザは、CD(コンパクトディスク)やDVD(デジタル多用途ディスク)などの光ディスク装置における再生あるいは記録用の光源としての用途の他、ディスプレイ用途や印刷機器などのその他の電子機器などにおいて、様々な分野に広く用いられている。
【0003】
端面放射型の半導体レーザは、半導体レーザを構成する半導体積層体の側面が半透過性の鏡面となって、レーザ光を発振させる共振器を構成する。
また、半導体積層体の一方の表面に電流注入ストライプとなる電極が形成され、他方の表面にも電極が形成され、発光領域がストライプ状となる構造のものが多い。
【0004】
図4(a)は、上記のブロードエリア型の半導体レーザにおいて、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図4(b)は共振器方向と直交する面における半導体レーザの断面図である。
例えば、n型クラッド層10、多重量子井戸構造を有する活性層11およびp型クラッド層12などがこの順で積層した半導体積層体が形成されており、さらに電流狭絞構造となる一対の絶縁化領域13が設けられている。
半導体積層体は、上記の各層の他、例えば基板、n型バッファ層、n型ガイド層、p型ガイド層、p型バッファ層およびp型コンタクト層などの不図示の層を有している。
【0005】
上記の半導体積層体の各層は、例えば、AlGaInP/GaAs系、InGaAsP/InP系、AlGaAs/GaAs系、InGaAs/GaAs系およびAlGaN/InGaN系材料などから構成することができる。その場合には、活性層やクラッド層などの上記の各層は各材料系から選択されて用いられる。
【0006】
上記の半導体積層体のp型クラッド層12に接続する側の表面において、一対の絶縁化領域13で挟まれた領域を被覆するように、金属からなるp電極15が形成されている。
一方、n型クラッド層10に接続する側の表面にも、金属からなるn電極16が全面に形成されている。
【0007】
上記の構成において、半導体積層体のp電極15側の表面の一対の絶縁化領域13で挟まれた領域が電流注入ストライプ領域となり、p電極15およびn電極16に所定の電圧を印加すると、p電極15からn電極16に向かって半導体積層体に電流が流れ、レーザの共振器を構成する半導体積層体の対向する一対の端面における活性層11部分からレーザ光が出射される。
ここで、上記の電流注入ストライプ領域はレーザの共振器方向に延伸して形成されており、電流注入ストライプ領域の幅(共振器方向と直交する方向の距離)は、いわゆるブロードエリア型の場合10μm以上である。
【0008】
上記のような半導体レーザに関して、例えば特許文献1には、半導体レーザをダイボンドした部分に発生する応力を緩和するように、ダイボンドする側の電極を共振器方向などに分断する技術に関する技術が記載されている。
【0009】
【特許文献1】
特開2002−57402号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記の半導体レーザにおいて電流を注入して発光させるとき、理想的には、p電極からn電極に向かって電流注入ストライプ領域全体で均一な電流が流れ、均一な強度分布で発光するはずであるが、実際には下記の理由により、図5の模式図に示すような電流が均一に流れない現象が起こるという問題がある。
(1)通常金属からなるp電極15の方が、その下層のp型クラッド層12やp型コンタクト層などの半導体積層体よりも電気伝導度が高いので、電流の一部はp型電極15内を接合面に対して平行に流れてから半導体積層体の方向へ流れる場合がある。
(2)p型クラッド層12と絶縁化領域13の境界付近は電流が流れにくく、電流が一対の絶縁化領域の中央寄りに向かって流れるような現象が生じる場合がある。
(3)結晶構造の微妙な不均一性などにより電流の流れが均一にならず、電流がよく流れる部分と流れにくい部分が発生することがある。
【0011】
上記のような理由から、図5の模式図に示すように、電流注入ストライプの内部に流れる電流やキャリアの不均一が発生し、ある部分に電流Iが集中してしまう。
この結果、半導体積層体の端面からの発光強度の分布、いわゆるニア・フィールド・パターン(NFP)が不均一になってしまう。NFPの不均一は、例えばディスプレイに用いた場合においては明るさの不均一となり、印刷機器用途に用いた場合には印字の不均一として現れてしまう。
【0012】
さらに、上記のようにNFPに不均一が発生し、ある特定部分への電流やキャリアの集中が促進されてしまう場合、通電をそのまま続けていると電流が集中している領域近傍が著しく速く劣化してしまう、いわゆるフィラメンテーションを引き起こし、最終的には半導体レーザの破壊に至る。
このように、電流注入ストライプの内部に流れる電流やキャリアの不均一は、NFPの乱れのみならず、デバイスとしての信頼性にも深刻な影響を及ぼす。
【0013】
特許文献1に記載の構成の半導体レーザは、本来ダイボンドした部分の応力を緩和するための構造であるが、ダイボンドする側の電極を分断することで注入電流の均一化を図れる方向である。しかし、電極を共振器方向に分断するとレーザ発振の横モードの生成に影響を及ぼすことがあり、かえって注入電流の不均一化を招く場合もあるので、さらなる改良が必要である。
【0014】
上記の問題は、特にブロードエリア型の半導体レーザにおいて顕著であり、電流注入ストライプ領域が広いことに起因してストライプ内部に流れる電流やキャリアの不均一が発生し、NFPが不均一になりやすい構造となっている。
【0015】
従って、本発明の目的は、ブロードエリア型などの半導体発光素子において、電流が集中するのを抑制し、NFPを均一化し、フィラメンテーションを抑制して信頼性を向上させた半導体発光素子を提供することである。
【0016】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体発光素子は、レーザ光を出射する半導体発光素子であって、少なくとも第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層の積層体を含む半導体積層体と、前記半導体積層体に電流を注入する電流注入ストライプ領域において、前記第1クラッド層に接続するように、前記半導体積層体中に形成される共振器方向と異なる方向に領域を分断して前記半導体積層体の表面と接するように形成された第1電極と、前記第2クラッド層に接続するように前記半導体積層体の表面に形成された第2電極とを有する。
【0017】
上記の本発明の半導体発光素子は、少なくとも第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層の積層体を含む半導体積層体の電流注入ストライプ領域において、第1クラッドに接続するように第1電極が形成されている。また、第2クラッド層に接続するように半導体積層体の表面に第2電極が形成されている。
ここで、第1電極は、半導体積層体中に形成される共振器方向と異なる方向に領域を分断して半導体積層体の表面と接するように形成されている。
【0018】
上記の半導体発光素子は、好適には、前記第1電極と前記半導体積層体の接する領域を除く前記電流注入ストライプ領域において、前記第1電極と前記半導体積層体の間に前記第1電極と前記半導体積層体が接するのを妨げる絶縁膜が形成されている。
第1電極と半導体積層体の接する領域を除く電流注入ストライプ領域において、第1電極と半導体積層体の間に形成されている絶縁膜により、第1電極と半導体積層体が接するのを妨げられている。
【0019】
上記の半導体発光素子は、好適には、前記第1電極と前記半導体積層体の接する領域が前記共振器方向に対して斜めの縞状に分断されている。あるいは好適には、前記第1電極と前記半導体積層体の接する領域が格子状に分断されて前記共振器方向と異なる方向にも分断されている。
第1電極と半導体積層体の接する領域が共振器方向に対して斜めの縞状に分断され、あるいは格子状に分断されて共振器方向と異なる方向にも分断され、共振器方向と異なる方向に領域を分断して第1電極と半導体積層体が接する構成である。
【0020】
上記の半導体発光素子は、好適には、前記共振器方向に対して直交する方向の前記電流注入ストライプ領域の幅が10μm以上である。
電流注入ストライプ領域の幅が10μm以上のいわゆるブロードエリア型の半導体レーザに好ましく適用可能である。
【0021】
【発明の実施の形態】
以下、本発明に係るの半導体発光素子の実施の形態について図面を参照して説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【0022】
第1実施形態
本実施形態に係る半導体発光素子(半導体レーザ)を図面を参照して説明する。
図1(a)は、本実実施形態に係るブロードエリア型の半導体レーザにおける、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図1(b)は共振器方向と直交する面における半導体レーザの断面図である。
例えば、n型クラッド層(第2クラッド層)10、多重量子井戸構造を有する活性層11およびp型クラッド層(第1クラッド層)12などがこの順で積層した半導体積層体が形成されており、さらに電流狭絞構造となる一対の絶縁化領域13が設けられている。
半導体積層体は、上記の各層の他、例えば基板、n型バッファ層、n型ガイド層、p型ガイド層、p型バッファ層およびp型コンタクト層などの不図示の層を有している。
【0023】
上記の半導体積層体の各層は、例えば、AlGaInP/GaAs系、InGaAsP/InP系、AlGaAs/GaAs系、InGaAs/GaAs系およびAlGaN/InGaN系材料などから構成することができる。その場合には、活性層やクラッド層などの上記の各層は各材料系から選択されて用いられる。
【0024】
上記の半導体積層体のp型クラッド層12に接続する側の表面に、酸化シリコンなどの絶縁膜14が図1(a)中のパターン14pに沿って半導体積層体の共振器方向Dに対して斜めの縞状に形成されている。
上記の縞状の絶縁膜14の間隙を埋め込み、図1(a)中のパターン15pに沿って半導体積層体に接するように、一対の絶縁化領域13で挟まれた領域を被覆して、金属からなるp電極(第1電極)15が形成されている。
このように、絶縁膜14が形成された領域においてはp電極と半導体積層体が接することが妨げられており、p電極15と半導体積層体の接する領域は、半導体積層体中に形成される共振器方向Dと異なる方向に、例えば共振器方向Dに対して斜めの縞状に分断されている。
一方、n型クラッド層10に接続する側の表面には、金属からなるn電極(第2電極)16が全面に形成されている。
【0025】
上記の構成において、半導体積層体のp電極15側の表面の一対の絶縁化領域13で挟まれた領域が電流注入ストライプ領域となり、電流注入ストライプ領域はレーザの共振器方向に延伸して形成され、電流注入ストライプ領域の幅(共振器方向と直交する方向の距離)は、例えば10μm以上である。
【0026】
p電極15およびn電極16に所定の電圧を印加すると半導体積層体に電流が注入され、レーザの共振器を構成する半導体積層体の対向する一対の端面における活性層11部分からレーザ光が出射される。
このとき、p電極15と半導体積層体の接する領域が共振器方向Dに対して斜めの縞状に分断されていることにより、電流を注入する領域が限定されるため、電流がpn接合面に対して平行な方向(図面上左右方向)に流れる現象を抑制あるいは低減することができ、このため特定領域へ電流が集中するのを防ぐことができる。この結果、電流注入ストライプの内部に流れる電流やキャリアが均一化され、NFPが均一化される。さらに、フィラメンテーションが抑制され、デバイスとしての信頼性が向上する。
特に、本実施形態のようなブドードエリア型の半導体レーザでは、上述のような電流注入ストライプの内部に流れる電流やキャリアの不均一化が発生しやすいが、上記のような構成とすることで均一化を図ることができる。
【0027】
p電極と半導体積層体の接する領域が共振器方向に対して斜めの縞状に分断されていることによる効果をp電極自体を分断して得ようとすると、分断したp電極全てに対して個々に電圧を印加する必要があり、各電極に対する電気的接続に不具合があるとかえって注入電流の不均一化を招くことになるが、本実施形態のように電極自体は分断しておらず、p電極と半導体積層体の間に絶縁膜をパターン形成してp電極と半導体積層体の接する領域を分断する構成では、p電極に対して一か所電気的に接続することで電流注入ストライプにおいて均一に電流を注入することができる。
【0028】
第2実施形態
本実施形態に係る半導体発光素子を図面を参照して説明する。
図2(a)は、本実実施形態に係るブロードエリア型の半導体レーザにおける、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図2(b)は共振器方向と直交する面における半導体レーザの断面図である。
基本的に第1実施形態の半導体レーザと同様であるが、以下の点で異なっている。
半導体積層体のp型クラッド層12に接続する側の表面に、酸化シリコンなどの絶縁膜14が図2(a)中のパターン14pに沿って格子状に分断されて、共振器方向Dと異なる方向にも分断されている。
上記の格子状の絶縁膜14の間隙を埋め込み、図2(a)中のパターン15pに沿って半導体積層体に接するように、一対の絶縁化領域13で挟まれた領域を被覆して、金属からなるp電極(第1電極)15が形成されている。
絶縁膜14が形成された領域においてはp電極と半導体積層体が接することが妨げられており、p電極15と半導体積層体の接する領域は、例えば格子状に分断されている。即ち、共振器方向Dへの分断と共振器方向Dに直交する方向への分断を組み合わせた構成である。
このように、p電極15は、半導体積層体中に形成される共振器方向Dと異なる方向にも分断されている。
一方、n型クラッド層10に接続する側の表面には、第1実施形態の半導体レーザと同様に、金属からなるn電極(第2電極)16が全面に形成されている。
【0029】
上記の構成において、半導体積層体のp電極15側の表面の一対の絶縁化領域13で挟まれた領域電流注入ストライプ領域はレーザの共振器方向に延伸して形成され、その幅は、例えば10μm以上である。
【0030】
p電極15およびn電極16に所定の電圧を印加すると半導体積層体に電流が注入され、レーザの共振器を構成する半導体積層体の対向する一対の端面における活性層11部分からレーザ光が出射される。
このとき、p電極15と半導体積層体の接する領域が格子状に分断されて共振器方向Dと異なる方向にも分断されていることにより、電流を注入する領域が限定されるため、電流がpn接合面に対して平行な方向(図面上左右方向)に流れる現象を抑制あるいは低減することができ、このため特定領域へ電流が集中するのを防ぐことができる。この結果、電流注入ストライプの内部に流れる電流やキャリアが均一化され、NFPが均一化される。さらに、フィラメンテーションが抑制され、デバイスとしての信頼性が向上する。
【0031】
p電極と半導体積層体の接する領域が格子状に分断されていることによる効果をp電極自体を分断して得ようとすると、離散的に分断したp電極全てに対して個々に電圧を印加する必要があり、各電極に対する電気的接続に不具合があるとかえって注入電流の不均一化を招くことになるが、本実施形態のように電極自体は分断しておらず、p電極と半導体積層体の間に絶縁膜をパターン形成してp電極と半導体積層体の接する領域を分断する構成では、p電極に対して一か所電気的に接続することで電流注入ストライプにおいて均一に電流を注入することができる。
【0032】
(実施例)
図3(a)は、図4に示す従来例に係るブロードエリア型の半導体レーザにおけるNFPを示す図であり、縦軸は電流あるいは発光強度Iであり、横軸はpn接合面に平行な方向の位置Xである。
このように、従来構造においては、電流あるいは発光強度が大きい領域が必ずしも中央部ではなく、特定の領域に電流が集中して、その領域の発光強度が強くなってしまい、NFPにムラが発生してしまう。
【0033】
一方、図3(b)は、第1実施形態あるいは第2実施形態に係る半導体レーザにおけるNFPを示す図である。
第1実施形態あるいは第2実施形態に係る半導体レーザにおいては、発光領域において均一な電流が流れ、均一な発光強度となり、NFPが均一化される。
【0034】
本実施形態に係るレーザダイオードは、光ディスク装置における再生あるい記録用の光源としての用途の他、ディスプレイ用途や印刷機器などの電子機器用途など、様々な分野に広く用いることが可能である。
【0035】
以上、本発明を実施形態により説明したが、本発明はこれらの実施形態に何ら限定されるものではない。
例えば、本実施形態においては、ブロードエリア型(ブロードストライプ構造)の半導体発光素子について説明しているが、本発明はナローストライプ構造にも適用することができる。
また、p電極(第1電極)と半導体積層体の接する領域を分断するための絶縁膜は、酸化シリコンの他、種々の膜を用いることができる。
本発明の半導体発光素子の発光波長は、特に限定されるものではなく、所望される種々の波長とすることができる。
本発明の半導体発光素子の半導体積層体を構成する元素は特に限定はなく、AlGaInP/GaAs系、InGaAsP/InP系、AlGaAs/GaAs系、InGaAs/GaAs系およびAlGaN/InGaN系材料などから適宜選択して用いることができる。
また、本発明の製造方法を用いて、複数個の発光素子をモノリシックに構成した半導体発光装置を製造することもできる。この場合、例えば、発光波長が異なる発光素子、発光波長が同じで発光強度が異なるなどの素子特性の異なる発光素子、さらに素子特性が同一の発光素子などの複数個の発光素子を有する発光装置に適用することが可能である。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【0036】
【発明の効果】
本発明の半導体発光素子によれば、特定領域へ電流が集中するのを防いで、電流注入ストライプの内部に流れる電流やキャリアを均一化でき、この結果、NFPを均一化でき、フィラメンテーションを抑制し、さらにはデバイスとしての信頼性を向上させることができる。
【図面の簡単な説明】
【図1】図1(a)は、第1実実施形態に係るブロードエリア型の半導体レーザにおける、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図1(b)は共振器方向と直交する面における半導体レーザの断面図である。
【図2】図2(a)は、第2実実施形態に係るブロードエリア型の半導体レーザにおける、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図2(b)は共振器方向と直交する面における半導体レーザの断面図である。
【図3】図3(a)は、従来例に係るブロードエリア型の半導体レーザにおけるNFPを示す図であり、図3(b)は、第1実施形態あるいは第2実施形態に係る半導体レーザにおけるNFPを示す図である。
【図4】図4(a)は、従来例に係るブロードエリア型の半導体レーザにおいて、半導体レーザを構成する半導体積層体と電流注入ストライプを構成する側の電極とが接するパターンを示す平面図であり、図4(b)は共振器方向と直交する面における半導体レーザの断面図である。
【図5】図5は、従来例に係る半導体レーザの問題点を示す模式図である。
【符号の説明】
10…n型クラッド層、11…活性層、12…p型クラッド層、13…絶縁化領域、14…絶縁膜、14p…絶縁膜のパターン、15…p電極、15p…p電極のパターン、16…n電極、D…共振器方向、I…電流。
Claims (3)
- レーザ光を出射する半導体発光素子であって、
少なくとも第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層の積層体を含む半導体積層体と、
前記半導体積層体に電流を注入する電流注入ストライプ領域において、前記第1クラッド層に接続するように、前記半導体積層体中に形成される共振器方向と異なる方向に領域を分断して前記半導体積層体の表面と接するように形成された第1電極と、
前記第2クラッド層に接続するように前記半導体積層体の表面に形成された第2電極と
を有し、
前記第1電極と前記半導体積層体の接する領域が前記共振器方向に対して斜めの縞状に分断されている半導体発光素子。 - 前記第1電極と前記半導体積層体の接する領域を除く前記電流注入ストライプ領域において、前記第1電極と前記半導体積層体の間に前記第1電極と前記半導体積層体が接するのを妨げる絶縁膜が形成されている
請求項1に記載の半導体発光素子。 - 前記共振器方向に対して直交する方向の前記電流注入ストライプ領域の幅が10μm以上である
請求項1に記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003065783A JP4292833B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003065783A JP4292833B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体発光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273955A JP2004273955A (ja) | 2004-09-30 |
JP4292833B2 true JP4292833B2 (ja) | 2009-07-08 |
Family
ID=33126679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003065783A Expired - Fee Related JP4292833B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4292833B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4683972B2 (ja) * | 2005-03-28 | 2011-05-18 | シャープ株式会社 | 半導体レーザ素子およびそれを含む応用システム |
JP2009088425A (ja) | 2007-10-03 | 2009-04-23 | Sony Corp | 半導体レーザおよびその製造方法 |
JP5152483B2 (ja) | 2007-10-05 | 2013-02-27 | ソニー株式会社 | 撮像装置 |
EP3016219B1 (en) | 2014-10-31 | 2018-12-26 | Nichia Corporation | Semiconductor laser element |
-
2003
- 2003-03-11 JP JP2003065783A patent/JP4292833B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004273955A (ja) | 2004-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6653662B2 (en) | Semiconductor light-emitting device, method for fabricating the same, and method for driving the same | |
JP6421928B2 (ja) | 発光装置およびプロジェクター | |
US10985533B2 (en) | Semiconductor laser device, semiconductor laser module, and laser light source system for welding | |
US9341932B2 (en) | Light emitting device, super-luminescent diode, and projector | |
US7119373B2 (en) | Sled | |
JP4656398B2 (ja) | ブロードエリア型半導体レーザ素子 | |
JP4292833B2 (ja) | 半導体発光素子 | |
JPH09260763A (ja) | 半導体レーザ装置 | |
JP4441220B2 (ja) | 半導体発光装置 | |
JP2019129217A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
JP2019129216A (ja) | 窒化物半導体レーザ素子及び半導体レーザ装置 | |
JP2008305957A (ja) | 半導体レーザ素子及びその製造方法 | |
JP4946439B2 (ja) | 偏光変調レーザ装置 | |
JP2006269988A (ja) | 半導体レーザ | |
US20100171137A1 (en) | Light emitting device and layered light emitting device | |
JP2002057401A (ja) | 半導体レーザおよび半導体装置 | |
JP6210186B1 (ja) | 光半導体素子 | |
JP6551678B2 (ja) | 発光装置およびプロジェクター | |
JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP4538921B2 (ja) | 半導体発光装置 | |
JP2019129218A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
JP5835561B2 (ja) | 発光装置、スーパールミネッセントダイオード、およびプロジェクター | |
JP3549514B2 (ja) | 半導体発光装置の駆動方法 | |
JP3734740B2 (ja) | 半導体レーザ素子 | |
JPS61168982A (ja) | 半導体光増幅素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |