JP4286591B2 - パルス幅変調形インバータ装置 - Google Patents
パルス幅変調形インバータ装置 Download PDFInfo
- Publication number
- JP4286591B2 JP4286591B2 JP2003161680A JP2003161680A JP4286591B2 JP 4286591 B2 JP4286591 B2 JP 4286591B2 JP 2003161680 A JP2003161680 A JP 2003161680A JP 2003161680 A JP2003161680 A JP 2003161680A JP 4286591 B2 JP4286591 B2 JP 4286591B2
- Authority
- JP
- Japan
- Prior art keywords
- arm
- control signal
- dead time
- switching element
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003079 width control Methods 0.000 claims description 50
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 28
- 238000001514 detection method Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 9
- 230000007935 neutral effect Effects 0.000 description 6
- 230000002265 prevention Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調形インバータ装置に係り、特に、インバータ部のスイッチング素子の短絡防止（デッドタイム処理）の制御技術に関するものである。
【０００２】
【従来の技術】
図１０は、従来技術のパルス幅変調形インバータ装置の電気接続図であり、図１１は、例えばＵ相、Ｖ相、Ｗ相の三相インバータ回路のＵ相に関する波形図である。上記動作を図１１に示す波形図を用いて説明する。図１１（Ａ）の各波形は、第１の出力電圧指令信号Ｖｒ１、出力電流検出信号Ｃｔ及びキャリア三角波信号Ｃｒの波形を示す。図１１（Ｂ）の波形は、アーム上側用デッドタイム未処理信号Ｕｐ０の波形を示し、図１１（Ｃ）の波形は、アーム下側用デッドタイム未処理信号Ｕｎ０の波形を示し、図１１（Ｄ）の波形は、デッドタイム処理後の第１のアーム上側用制御信号Ｕｐ１を示し、図１１（Ｅ）の波形は、デッドタイム処理後の第１のアーム下側用制御信号Ｕｎ１を示し、図１１（Ｆ）の波形は、三相インバータ回路のＵ相の出力電圧Ｖを示す。
【０００３】
パルス幅制御回路ＰＷＭは、第１の出力電圧指令信号Ｖｒ１とキャリア三角波信号Ｃｒと比較し、上記第１の出力電圧指令信号Ｖｒ１が上記キャリア三角波信号Ｃｒの波形電圧より大きい期間はオン、上記第１の出力電圧指令信号Ｖｒ１が上記キャリア三角波信号Ｃｒの波形電圧より小さい期間はオフとして、図１１（Ｂ）に示す、第１アームの第１のスイッチング素子ＴＲ１の短絡防止処理前のアーム上側用デッドタイム未処理信号Ｕｐ０として求められる。また、図１１（Ｃ）に示す、第１アームの第２のスイッチング素子ＴＲ２の短絡防止処理前のアーム下側用デッドタイム未処理信号Ｕｎ０は、上記アーム上側用デッドタイム未処理信号Ｕｐ０の反転信号として求められる。
【０００４】
実際には第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２の短絡を防止するために、オンするタイミングを短絡防止するデッドタイム期間Ｔｄだけ遅らせる短絡防止処理された図１１（Ｄ）及び図１１（Ｅ）に示す第１のアーム上側用制御信号Ｕｐ１、第１のアーム下側用制御信号Ｕｎ１が処理回路ＴＣ１によってデッドタイム処理されて生成され、各スイッチング素子は駆動される。なお、Ｖ相、Ｗ相についても上記と同様の動作が行われるために説明は省略する。
【０００５】
しかし、デッドタイム期間Ｔｄによる影響が発生することになる。影響は出力電流の極性により異なり、出力電流が正の極性の場合にはデッドタイム期間Ｔｄ内では出力電圧は出力電圧指令信号より低めに出力され、出力電流が負の極性の場合にはデッドタイム期間Ｔｄ内では出力電圧は出力電圧指令信号より高めに出力される。
【０００６】
すなわち、デッドタイム期間Ｔｄ分だけ出力電圧指令信号に対して誤差を生じる。この誤差は出力電圧歪み、出力電圧の低下、トルクリップルの増大等を招くことになる。（特許文献１参照）
【０００７】
【特許文献１】
特開平３−７４１７７号公報
【０００８】
【発明が解決しようとする課題】
従来技術のパルス幅変調形インバータ装置では、インバータ部の直列接続されたアームの各スイッチング素子が同時短絡を防止するために予め定めたデッドタイム期間を設けていた。しかし、短絡防止のデッドタイム期間を設けることにより、出力電流が正極性の場合にはデッドタイム期間の影響を受けてインバータ出力電圧は出力電圧指令信号の値よりも低めに出力され、出力電流が負極性の場合には出力電圧は出力電圧指令信号の値よりも高めに出力される。上述よりデッドタイム期間分だけ上記出力電圧指令信号の値に対して誤差を生じ、この誤差により出力電圧歪み、出力電圧の低下等を招いてしまう。
【０００９】
【課題を解決するための手段】
請求項１の発明は、直流電源ＤＣＶのプラス側出力に接続される第１のスイッチング素子ＴＲ１と上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記直流電源ＤＣＶのプラス側出力に接続される第３のスイッチング素子ＴＲ３と上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームとを二相ブリッジ接続してなる単相インバータ回路ＩＶと、予め定めた商用周波数の正弦波からなる第１の出力電圧指令信号Ｖｒ１と上記第１の出力電圧指令信号Ｖｒ１に対して１８０°位相シフトした第２の出力電圧指令信号Ｖｒ２とを出力する出力電圧指令回路ＶＲと、予め定めた高周波数のキャリア三角波信号Ｃｒを出力するキャリア三角波発生回路ＣＧと、上記第１の出力電圧指令信号Ｖｒ１と上記キャリア三角波信号Ｃｒとの比較に基づいて第１のパルス幅制御信号ＰＷｍ１を生成し上記第２の出力電圧指令信号Ｖｒ２に基づいて上記第１のパルス幅制御信号ＰＷｍ１に対して１８０°位相シフトした第２のパルス幅制御信号ＰＷｍ２を生成するパルス幅制御回路ＰＷＭと、上記第１アームの第１のスイッチング素子ＴＲ１と第２のスイッチング素子ＴＲ２との同時短絡の防止と上記第２アームの第３のスイッチング素子ＴＲ３と第４のスイッチング素子ＴＲ４との同時短絡を防止するための予め定めたデッドタイム期間Ｔｄを設けて上記第１のパルス幅制御信号ＰＷｍ１のターンオンを上記デッドタイム期間Ｔｄ遅らせて上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のターンオンを上記デッドタイム期間Ｔｄ遅らせて上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成するデッドタイム処理を行う第１のデッドタイム生成回路と、上記第２のパルス幅制御信号ＰＷｍ２を上記デッドタイム処理と同一処理を行って上記第２アームの第３のスイッチング素子ＴＲ３を導通させる第２のアーム上側用制御信号Ｕｐ２を生成すると共に上記第２アームの第４のスイッチング素子ＴＲ４を導通させる第２のアーム下側用制御信号Ｕｎ２を生成する第２のデッドタイム生成回路と、上記第１のデッドタイム生成回路及び第２のデッドタイム生成回路から出力される上記各制御信号に応じて上記第１アーム及び第２アームの各スイッチング素子を駆動させる駆動回路ＤＲとを備えたパルス幅変調形インバータ装置において、上記第１のデッドタイム生成回路が、上記第１アームから負荷Ｍに供給される出力電流の極性が正極性のときに上記第１のパルス幅制御信号ＰＷｍ１のオン期間を上記デッドタイム期間Ｔｄだけ位相シフトして上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のターンオンを上記デッドタイム期間Ｔｄ２つ分遅らせて上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成し、他方上記第１アームから負荷Ｍに供給される出力電流の極性が負極性のときに上記第１のパルス幅制御信号ＰＷｍ１のターンオンを上記デッドタイム期間Ｔｄ２つ分遅らせて上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のオン期間を上記デッドタイム期間Ｔｄだけ位相シフトして上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成するデッドタイム処理を行う第１のデッドタイム生成回路であり、上記第２のデッドタイム生成回路が、上記第１のパルス幅制御信号ＰＷｍ１に対して１８０°位相シフトした上記第２のパルス幅制御信号ＰＷｍ２を上記デッドタイム処理と同一処理を行って上記第２アームの第３のスイッチング素子ＴＲ３を導通させる第２のアーム上側用制御信号Uｐ２と上記第２アームの第４のスイッチング素子ＴＲ４を導通させる第２のアーム下側用制御信号Ｕｎ２とを生成する第２のデッドタイム生成回路であることを特徴とするパルス幅変調形インバータ装置である。
【００１０】
請求項２の発明は、上記単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して単相系統電源と同一周波数の基本波成分のみを抽出する単相フィルタ回路ＬＣと、上記単相フィルタ回路ＬＣの交流出力電圧を上記単相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する変圧器ＴＲＮとを備えたことを特徴とする請求項１記載のパルス幅変調形インバータ装置である。
【００１３】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。図１は、本発明のパルス幅変調形インバータ装置の電気接続図である。
【００１４】
図１において、ＤＣＶは直流電源である。第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４はオン・オフする可制御素子であり、帰還ダイオードＤ１乃至帰還ダイオードＤ４は上記第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４に逆並列接続されて電流を帰還する。また、上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームとをニ相ブリッジ接続して単相インバータ回路ＩＶが形成されている。また、ＡＣＭは負荷の電動機であり、上記単相インバータ回路ＩＶによって駆動される。
【００１５】
出力電流検出回路ＣＴは、単相インバータ回路の第１アーム及び第２アームからの各出力電流を検出して第１の出力電流検出信号Ｃｔ１及び第２の出力電流検出信号Ｃｔ２を出力する。
【００１６】
出力電圧指令回路ＶＲは、単相インバータ回路ＩＶの出力周波数及び出力電圧の基準値となる予め定めた商用周波数の正弦波からなる第１の出力電圧指令信号Ｖｒ１と上記第１の出力電圧指令信号Ｖｒ１に対して１８０°位相シフトした第２の出力電圧指令信号Ｖｒ２を出力する。キャリア三角波発生回路ＣＧは、三角波形で予め定めた高周波数のキャリア三角波信号Ｃｒを出力する。
【００１７】
パルス幅制御回路ＰＷＭは、第１の出力電圧指令信号Ｖｒ１とキャリア三角波信号Ｃｒとを比較してその結果に基づいて第１のパルス幅制御信号ＰＷｍ１を出力すると共に第２の出力電圧指令信号Ｖｒ２とキャリア三角波信号Ｃｒとを比較してその結果に基づいて第２のパルス幅制御信号ＰＷｍ２も出力する。
【００１８】
図２に示す第１のデッドタイム生成回路は、第１の極性切換回路ＤＳＷ、負極性対応デッドタイム回路ＤＭ（−）、正極性対応デッドタイム回路ＤＭ（＋）、第２の極性切換回路ＰＳＷ及びデッドタイム処理回路ＤＴによって形成されている。また、第２のデッドタイム生成回路は上記第１のデッドタイム生成回路と同一であるために説明は省略して上記第１のデッドタイム生成回路についてのみ説明を行う。
【００１９】
第１の極性切換回路ＤＳＷは、下記に示す第１の出力電流検出信号Ｃｔ１が負極性のときにａ側に、正極性のときにはｂ側に切り換えて接続する。
【００２０】
負極性対応デッドタイム回路ＤＭ（−）は、図２に示すアンド回路ＡＮＤ１、抵抗器Ｒ１、ダイオードＤ７及びコンデンサＣ１によって形成され、下記に示す入力信号の第１のパルス幅制御信号ＰＷｍ１のターンオンを予め定めたデッドタイム期間Ｔｄ遅らせて負極性対応デッドタイム信号Ｄｍ−として出力する。
【００２１】
正極性対応デッドタイム回路ＤＭ（＋）は、反転回路ＩＮ１、反転回路ＩＮ２、アンド回路ＡＮＤ２、抵抗器Ｒ２、ダイオードＤ８及びコンデンサＣ２によって形成され、下記に示す入力信号の第１のパルス幅制御信号ＰＷｍ１のターンオフをデッドタイム期間Ｔｄ遅らせて正極性対応デッドタイム信号Ｄｍ＋として出力する。
【００２２】
第２の極性切換回路ＰＳＷは、下記に示す第１の出力電流検出信号Ｃｔ１が負極性のときにはａ側に接続して負極性対応デッドタイム信号Ｄｍ−を選択し、正極性のときにはｂ側に接続して正極性対応デッドタイム信号Ｄｍ＋を選択する。
【００２３】
デッドタイム処理回路ＤＴは、アンド回路ＡＮＤ３、抵抗器Ｒ３、ダイオードＤ９及びコンデンサＣ３並びに反転回路ＩＮ３、アンド回路ＡＮＤ４、抵抗器Ｒ４、ダイオードＤ１０及びコンデンサＣ４によって形成され、アーム上側用デッドタイム未処理信号Ｕｐ０及びアーム下側用デッドタイム未処理信号Ｕｎ０を下記に示すデッドタイム処理を行って、第１のアーム上側用制御信号Ｕｐ１及び第１のアーム下側用制御信号Ｕｎ１として出力する。
【００２４】
駆動回路ＤＲは、第１のアーム上側用制御信号Ｕｐ１及び第１のアーム下側用制御信号Ｕｎ１を増幅して単相インバータ回路ＩＶの第１アームの第１のスイッチング素子ＴＲ１及び第２のスイッチング素子ＴＲ２をオン・オフ制御する駆動信号Ｔｒ１、Ｔｒ２を生成して出力する。
【００２５】
次に、図３を用いて本発明の概要について説明する。図３は、単相インバータ回路ＩＶの第１アームについて示したものであり、図３（ａ）は第１の出力電流検出信号Ｃｔ１が正極性の場合を示し、図３（ｂ）は第１の出力電流検出信号Ｃｔ１が負極性の場合を示す。また、第２アームは第１アームに対して１８０°位相シフトして動作を行い、その他は全て上記第１アームと同一動作を行うので説明は省略する。
【００２６】
図３（ａ）は、第１のスイッチング素子ＴＲ１がオン状態にあり、出力電流は正極性で流れると共に第２のスイッチング素子ＴＲ２がオフ状態にある。このとき、出力端子Ｕの電位Ｖは、第１のスイッチング素子ＴＲ１のオンにより直流母線Ｐに接続されているために、中性点Ｍに対してＶｄｃ／２となる。
【００２７】
第１のスイッチング素子ＴＲ１がオフ状態になると、出力電流は同一方向に流れ続けようとして帰還ダイオードＤ２を経由して電流が流れる。このとき、出力端子Ｕの電位Ｖは、帰還ダイオードＤ２の導通により直流母線Ｎに接続されているために、中性点Ｍに対して−Ｖｄｃ／２となる。
【００２８】
デッドタイム期間Ｔｄが経過すると、第２のスイッチング素子ＴＲ２がオン状態になるが出力電流は帰還ダイオードＤ２を経由して電流が流れ続けるので出力端子Ｕの電位Ｖは、中性点Ｍに対して−Ｖｄｃ／２のままであり、上記第２のスイッチング素子ＴＲ２がオフ状態になっても電位Ｖは変化しない。
【００２９】
デッドタイム期間Ｔｄが経過すると、第１のスイッチング素子ＴＲ１がオン状態になると出力電流は上記第１のスイッチング素子ＴＲ１を流れるために出力端子Ｕの電位Ｖは、中性点Ｍに対してＶｄｃ／２に転ずる。
【００３０】
図３（ｂ）は、第２のスイッチング素子ＴＲ２がオン状態にあり、出力電流は負極性で流れると共に第１のスイッチング素子ＴＲ１がオフ状態にある。このとき、出力端子Ｕの電位Ｖは、第２のスイッチング素子ＴＲ２のオンにより直流母線Ｎに接続されているために、中性点Ｍに対して−Ｖｄｃ／２となる。
【００３１】
第２のスイッチング素子ＴＲ２がオフ状態になると、出力電流は同一方向に流れ続けようとして帰還ダイオードＤ１を経由して電流が流れる。このとき、出力端子Ｕの電位Ｖは、帰還ダイオードＤ１の導通により直流母線Ｐに接続されているために、中性点Ｍに対してＶｄｃ／２となる。
【００３２】
デッドタイム期間Ｔｄが経過すると、第１のスイッチング素子ＴＲ１がオン状態になるが出力電流は帰還ダイオードＤ１を経由して電流が流れ続けるので出力端子Ｕの電位Ｖは、中性点Ｍに対してＶｄｃ／２のままであり、上記第１のスイッチング素子ＴＲ１がオフ状態になっても電位Ｖは変化しない
【００３３】
デッドタイム期間Ｔｄが経過すると、第２のスイッチング素子ＴＲ２がオン状態になると出力電流は、上記第２のスイッチング素子ＴＲ２を流れるために出力端子Ｕの電位Ｖは、中性点Ｍに対して−Ｖｄｃ／２に転ずる。
【００３４】
上述より、図３の示す出力端子Ｕの電位Ｖは出力電流が正極性の期間中は、第１のスイッチング素子ＴＲ１のタイミングにより支配され、出力電流が負極性の期間中は、第２のスイッチング素子ＴＲ２のタイミングにより支配される。
【００３５】
図４は、図１に示すパルス幅変調形インバータ装置の第１アームの動作を説明する波形図であり、第２アームは第１アームに対して１８０°位相シフトした状態で動作を行いその他は上記第１アームと同一動作を行うので第１アームの動作のみを説明して第２アームの説明は省略する。
【００３６】
図４（Ａ）の各波形は、第１の出力電圧指令信号Ｖｒ１、第１の出力電流検出信号Ｃｔ１及びキャリア三角波信号Ｃｒの波形を示す。図４（Ｂ）の波形は、第１のパルス幅制御信号ＰＷｍ１の波形を示し、図４（Ｃ）の波形は、負極性対応デッドタイム信号Ｄｍ−の波形を示し、図４（Ｄ）の波形は、正極性対応デッドタイム信号Ｄｍ＋の波形を示し、図４（Ｅ）の波形は、アーム上側用デッドタイム未処理信号Ｕｐ０の波形を示し、図４（Ｆ）の波形は、アーム下側用デッドタイム未処理信号Ｕｎ０の波形を示し、図４（Ｇ）の波形は、デッドタイム処理後の第１のアーム上側用制御信号Ｕｐ１を示し、図４（Ｈ）の波形は、デッドタイム処理後の第１のアーム下側用制御信号Ｕｎ１を示し、図４（Ｉ）の波形は、単相インバータ回路の第１アームの出力電圧Ｖを示す。
【００３７】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が正極性のときに、図２に示す第１の極性切換回路ＤＳＷは、接点をｂ側に切り換えて図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を正極性の期間中、正極性対応デッドタイム回路ＤＭ（＋）に入力する。
【００３８】
正極性対応デッドタイム回路ＤＭ（＋）は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオフを予め定めたデッドタイム期間Ｔｄ遅らせて、ターンオフする図４（Ｄ）に示す正極性対応デッドタイム信号Ｄｍ＋を生成して出力する。
【００３９】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が正極性のときに、図２に示す第２の極性切換回路ＰＳＷは、接点をｂ側に切り換えて図４（Ｄ）に示す正極性対応デッドタイム信号Ｄｍ＋をデッドタイム処理回路ＤＴに入力する。
【００４０】
デッドタイム処理回路ＤＴは、正極性対応デッドタイム信号Ｄｍ＋を図４（Ｅ）に示すアーム上側用デッドタイム未処理信号Ｕｐ０と図４（Ｆ）に示すアーム下側用デッドタイム未処理信号Ｕｎ０との２つの信号に生成する。
【００４１】
また、デッドタイム処理回路ＤＴは、アーム上側用デッドタイム未処理信号Ｕｐ０のターンオフと同一タイミングでターンオフし、ターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンして図４（Ｇ）に示す、デットタイム処理を施した第１のアーム上側用制御信号Ｕｐ１を出力する。
【００４２】
更に、アーム下側用デッドタイム未処理信号Ｕｎ０のターンオンを予め定めたデッドタイム期間Ｔｄ遅らせてターンオンし、ターンオフは同一タイミングでターンオフして図４（Ｈ）に示す、デットタイム処理を施した第１のアーム下側用制御信号Ｕｎ１を出力する。
【００４３】
上述のデットタイム処理を施すことにより、第１のアーム上側用制御信号Ｕｐ１は第１のパルス幅制御信号ＰＷｍ１に対してデッドタイム期間Ｔｄ位相シフトするものの、上記第１のパルス幅制御信号ＰＷｍ１のそのままパルス幅変調した信号を生成でき、且つ、第１のアーム下側用制御信号Ｕｎ１は、第１のアーム上側用制御信号Ｕｐ１に対してデッドタイム期間Ｔｄが確保される。よって、デッドタイム期間Ｔｄの影響を受けて出力電圧が第１の出力電圧指令信号Ｖｒ１の値よりも低めに出力されことは無くなる。
【００４４】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が負極性のときに、図２に示す第１の極性切換回路ＤＳＷは、接点をａ側に切り換えて図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を負極性対応デッドタイム回路ＤＭ（−）に入力する。
【００４５】
負極性対応デッドタイム回路ＤＭ（−）は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオンに応じて、デッドタイム期間Ｔｄ遅らせてターンオンする図４（Ｃ）に示す負極性対応デッドタイム信号Ｄｍ−を生成して出力する。
【００４６】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が負極性のときに、図２に示す第２の極性切換回路ＰＳＷは、接点をａ側に切り換えて図４（Ｃ）に示す負極性対応デッドタイム信号Ｄｍ−をデッドタイム処理回路ＤＴに入力する。
【００４７】
デッドタイム処理回路ＤＴは、負極性対応デッドタイム信号Ｄｍ−を図４（Ｅ）に示すアーム上側用デッドタイム未処理信号Ｕｐ０と図４（Ｆ）に示すアーム下側用デッドタイム未処理信号Ｕｎ０との２つの信号に生成する。
【００４８】
また、デッドタイム処理回路ＤＴは、アーム上側用デッドタイム未処理信号Ｕｐ０のターンオフと同一タイミングでターンオフし、ターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンする図４（Ｇ）に示す、デットタイム処理を施した第１のアーム上側用制御信号Ｕｐ１を出力する。
【００４９】
更に、アーム下側用デッドタイム未処理信号Ｕｎ０のターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンし、ターンオフは同一タイミングでターンオフする図４（Ｈ）に示すデットタイム処理を施した第１のアーム下側用制御信号Ｕｎ１を出力する。
【００５０】
上述のデットタイム処理を施すことにより、第１のアーム下側用制御信号Ｕｎ１は第１パルス幅制御信号ＰＷｍ１の反転した反転信号に対してデッドタイム期間Ｔｄ遅れるものの、上記反転した信号をそのままパルス幅変調した信号を生成でき、且つ、第１のアーム上側用制御信号Ｕｐ１は、第１のアーム下側用制御信号Ｕｎ１に対してデッドタイム期間Ｔｄが確保される。よって、デッドタイム期間Ｔｄの影響を受けて出力電圧が第１の出力電圧指令信号Ｖｒ１の値よりも高めに出力されことは無くなる。
【００５１】
［実施例２］
図５は、実施例２のパルス幅変調形インバータ装置の電気接続図である。同図において、図１に示す本発明のパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００５２】
図５において、ＤＣＶは直流電源である。第１のスイッチング素子ＴＲ１乃至第６のスイッチング素子ＴＲ６はオン・オフする可制御素子であり、帰還ダイオードＤ１乃至帰還ダイオードＤ６は上記第１のスイッチング素子ＴＲ１乃至第６のスイッチング素子ＴＲ６に逆並列接続して電流を帰還する。また、上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームと、上記第５のスイッチング素子ＴＲ５に直列に接続された第６のスイッチング素子ＴＲ６からなる第３アームとを三相ブリッジ接続して三相インバータ回路ＩＮＶが形成されている。また、ＡＣＭは負荷の電動機であり、上記三相インバータ回路ＩＮＶによって駆動される。
【００５３】
出力電流検出回路ＣＴは、三相インバータ回路ＩＮＶの第１アーム（Ｕ相）、第２アーム（Ｖ相）及び第３アーム（Ｗ相）の各出力電流を検出して第１の出力電流検出信号Ｃｔ１、第２の出力電流検出信号Ｃｔ２及び第３の出力電流検出信号Ｃｔ３を出力する。
【００５４】
図４の波形図は、図１と同様に図５に示す三相インバータ回路ＩＮＶの第１アーム（Ｕ相）、第２アーム（Ｖ相）及び第３アーム（Ｗ相）のうち、第１アーム（Ｕ相）と同一波形になる。上記図４の波形図を用いて動作について説明する。
【００５５】
図２に示す第１のデッドタイム生成回路は、第１の極性切換回路ＤＳＷ、負極性対応デッドタイム回路ＤＭ（−）、正極性対応デッドタイム回路ＤＭ（＋）、第２の極性切換回路ＰＳＷ及びデッドタイム処理回路ＤＴによって形成されている。また、第２のデッドタイム生成回路及び第３のデッドタイム生成回路は上記第１のデッドタイム生成回路と同一構成である。
【００５６】
第１のデッドタイム生成回路は、図４（Ａ）に示す第１の出力電流検出信号Ｃｔ１の極性が正極性のときに、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のオン期間を予め定めたデッドタイム期間Ｔｄだけ位相シフトして、図４（Ｇ）に示す第１アームの第１のスイッチング素子ＴＲ１を導通する第１のアーム上側用制御信号Ｕｐ１を生成すると共に、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を反転し、上記反転信号のターンオンをデッドタイム期間Ｔｄの２つ分遅らせて、図４（Ｈ）に示す第１アームの第２のスイッチング素子ＴＲ２を導通する第１のアーム下側用制御信号Ｕｎ１を生成する。
【００５７】
また、第１のデッドタイム生成回路は、図４（Ａ）に示す第１の出力電流検出信号Ｃｔ１の極性が負極性のときに、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオンをデッドタイム期間２つ分遅らせて、図４（Ｇ）に示す第１アームの第１のスイッチング素子ＴＲ１を導通する第１のアーム上側用制御信号Ｕｐ１を生成すると共に、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を反転し、上記反転信号のオン期間をデッドタイム期間Ｔｄだけ位相シフトして、図４（Ｈ）に示す第１アームの第２のスイッチング素子ＴＲ２を導通する第１のアーム下側用制御信号Ｕｎ１を生成する。
【００５８】
第２のデッドタイム生成回路は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１に対して１２０°位相シフトした第２のパルス幅制御信号ＰＷｍ２を入力して上述の第１のデッドタイム生成回路と同一処理を行って第２アームの第３のスイッチング素子ＴＲ３を導通する第２のアーム上側用制御信号Ｕｐ２を生成すると共に第２アームの第４のスイッチング素子ＴＲ４を導通する第２のアーム下側用制御信号Ｕｎ２を生成する。
【００５９】
第３のデッドタイム生成回路は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１に対して２４０°位相シフトした第３のパルス幅制御信号ＰＷｍ３を入力して上述の第１のデッドタイム生成回路と同一処理を行って第３アームの第５のスイッチング素子ＴＲ５を導通する第３のアーム上側用制御信号Ｕｐ３を生成すると共に第３アームの第６のスイッチング素子ＴＲ６を導通する第３のアーム下側用制御信号Ｕｎ３を生成する。
【００６０】
駆動回路ＤＲは、第１のアーム上側用制御信号Ｕｐ１、第２のアーム上側用制御信号Ｕｐ２及び第３のアーム上側用制御信号Ｕｐ３並びに第１のアーム下側用制御信号Ｕｎ１、第２のアーム下側用制御信号Ｕｎ２及び第３のアーム下側用制御信号Ｕｎ３を増幅して三相インバータ回路ＩＮＶの第１アームを駆動する駆動信号Ｔｒ１、Ｔｒ２、第２アームを駆動する駆動信号Ｔｒ３、Ｔｒ４及び第３アームを駆動する駆動信号Ｔｒ５、Ｔｒ６を生成して出力する。
【００６１】
［実施例３］
図６は、実施例３のパルス幅変調形インバータ装置の電気接続図である。同図において、図１に示す本発明のパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６２】
図６に示す、単相フィルタ回路ＬＣは、リアクトルＡＬとコンデンサＡＣとで形成され、上記単相フィルタ回路ＬＣは、単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（単相系統電源の電圧と同一周波数、例えば５０Ｈｚ又は６０Ｈｚ）のみを抽出する。
【００６３】
変圧器ＴＲＮは、直流電源の電圧で決まる単相インバータ回路ＩＶの交流出力電圧を、単相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００６４】
［実施例４］
図７は、実施例４のパルス幅変調形インバータ装置の電気接続図である。同図において、図１又は図５に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６５】
図７に示す、三相フィルタ回路ＡＬＣは、３つのリアクトルＡＬと３つのコンデンサＡＣとで形成され、上記三相フィルタ回路ＡＬＣは、三相インバータ回路ＩＮＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（三相系統電源の電圧と同一周波数、例えば５０Ｈｚ又は６０Ｈｚ）のみを抽出する。
【００６６】
変圧器ＴＲＮは、直流電源の電圧で決まる三相インバータ回路ＩＮＶの交流出力電圧を、三相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００６７】
［実施例５］
図８は、実施例５のパルス幅変調形インバータ装置の電気接続図である。同図において、図６に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６８】
図８に示す、単相フィルタ回路ＬＣは、リアクトルＡＬとコンデンサＡＣとで形成され、上記単相フィルタ回路ＬＣは、単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（無停電電源装置ＵＰＳが要求する入力電圧の周波数と同一周波数）のみを抽出する。
【００６９】
変圧器ＴＲＮは、直流電源の電圧で決まる単相インバータ回路ＩＶの交流出力電圧を、無停電電源装置ＵＰＳの基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００７０】
［実施例６］
図９は、実施例６のパルス幅変調形インバータ装置の電気接続図である。同図において、図７に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００７１】
図９に示す、三相フィルタ回路ＡＬＣは、３つのリアクトルＡＬと三つのコンデンサＡＣとで形成され、上記三相フィルタ回路ＡＬＣは、三相インバータ回路ＩＮＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（無停電電源装置ＵＰＳが要求する入力電圧の周波数と同一周波数）のみを抽出する。
【００７２】
変圧器ＴＲＮは、直流電源の電圧で決まる三相インバータ回路ＩＮＶの交流出力電圧を、無停電電源装置ＵＰＳの基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００７３】
【発明の効果】
本発明のパルス幅変調形インバータ装置では、インバータ部の直列接続されたアームのスイッチング素子間の短絡防止処理期間（デッドタイム期間）の影響を抑制することができるので、出力電圧歪み、出力電圧低下、トルクリップリル又は回転むら等が発生しない安定性の高いパルス幅変調形インバータ装置が実現できる。
【図面の簡単な説明】
【図１】 本発明のパルス幅変調形インバータ装置の電気接続図である。
【図２】図１に示すデッドタイム生成回路の詳細図である。
【図３】図１に示す単相インバータ回路の第１アームの動作を説明する詳細図である。
【図４】図１に示すパルス幅変調形インバータ装置の動作を説明する波形図である。
【図５】実施例２のパルス幅変調形インバータ装置の電気接続図である。
【図６】実施例３のパルス幅変調形インバータ装置の電気接続図である。
【図７】実施例４のパルス幅変調形インバータ装置の電気接続図である。
【図８】実施例５のパルス幅変調形インバータ装置の電気接続図である。
【図９】実施例６のパルス幅変調形インバータ装置の電気接続図である。
【図１０】従来技術のパルス幅変調形インバータ装置の電気接続図である。
【図１１】図１０に示すパルス幅変調形インバータ装置の動作を説明する波形図である。
【符号の説明】
ＡＣ コンデンサ
ＡＬ リアクトル
ＡＬＣ 三相フィルタ回路
ＣＧ キャリア三角波発生回路
ＣＴ 出力電流検出回路
ＤＲ 駆動回路
ＤＣＶ 直流電源
ＤＳＷ 第１の極性切換回路
ＤＭ（＋） 正極性対応デッドタイム回路
ＤＭ（−） 負極性対応デッドタイム回路
ＤＴ デッドタイム処理回路
Ｄ１ 帰還ダイオード
Ｄ２ 帰還ダイオード
Ｄ３ 帰還ダイオード
Ｄ４ 帰還ダイオード
Ｄ５ 帰還ダイオード
Ｄ６ 帰還ダイオード
ＩＶ 単相インバータ回路
ＩＮＶ 三相インバータ回路
ＬＣ 単相フィルタ回路
ＰＳＷ 第２の極性切換回路
ＰＷＭ パルス幅制御回路
ＶＲ 出力電圧指令回路
ＴＲ１ 第１のスイッチング素子
ＴＲ２ 第２のスイッチング素子
ＴＲ３ 第３のスイッチング素子
ＴＲ４ 第４のスイッチング素子
ＴＲ５ 第５のスイッチング素子
ＴＲ６ 第６のスイッチング素子
ＴＲＮ 変圧器
Ｃｒ キャリア三角波信号
Ｃｔ１ 第１の出力電流検出信号
Ｃｔ２ 第２の出力電流検出信号
Ｃｔ３ 第３の出力電流検出信号
Ｄｍ− 負極性対応デッドタイム信号
Ｄｍ＋ 正極性対応デッドタイム信号
ＰＷｍ１ 第１のパルス幅制御信号
ＰＷｍ２ 第２のパルス幅制御信号
ＰＷｍ３ 第３のパルス幅制御信号
Ｔｄ デッドタイム期間
Ｖｒ１ 第１の出力電圧指令信号
Ｖｒ２ 第２の出力電圧指令信号
Ｖｒ３ 第３の出力電圧指令信号
Ｕｎ１ 第１のアーム下側用制御信号
Ｕｎ２ 第２のアーム下側用制御信号
Ｕｎ３ 第３のアーム下側用制御信号
Ｕｐ１ 第１のアーム上側用制御信号
Ｕｐ２ 第２のアーム上側用制御信号
Ｕｐ３ 第３のアーム上側用制御信号
Ｕｎ０ デッドタイム未処理信号（アーム下側用）
Ｕｐ０ デッドタイム未処理信号（アーム上側用）
【発明の属する技術分野】
本発明は、パルス幅変調形インバータ装置に係り、特に、インバータ部のスイッチング素子の短絡防止（デッドタイム処理）の制御技術に関するものである。
【０００２】
【従来の技術】
図１０は、従来技術のパルス幅変調形インバータ装置の電気接続図であり、図１１は、例えばＵ相、Ｖ相、Ｗ相の三相インバータ回路のＵ相に関する波形図である。上記動作を図１１に示す波形図を用いて説明する。図１１（Ａ）の各波形は、第１の出力電圧指令信号Ｖｒ１、出力電流検出信号Ｃｔ及びキャリア三角波信号Ｃｒの波形を示す。図１１（Ｂ）の波形は、アーム上側用デッドタイム未処理信号Ｕｐ０の波形を示し、図１１（Ｃ）の波形は、アーム下側用デッドタイム未処理信号Ｕｎ０の波形を示し、図１１（Ｄ）の波形は、デッドタイム処理後の第１のアーム上側用制御信号Ｕｐ１を示し、図１１（Ｅ）の波形は、デッドタイム処理後の第１のアーム下側用制御信号Ｕｎ１を示し、図１１（Ｆ）の波形は、三相インバータ回路のＵ相の出力電圧Ｖを示す。
【０００３】
パルス幅制御回路ＰＷＭは、第１の出力電圧指令信号Ｖｒ１とキャリア三角波信号Ｃｒと比較し、上記第１の出力電圧指令信号Ｖｒ１が上記キャリア三角波信号Ｃｒの波形電圧より大きい期間はオン、上記第１の出力電圧指令信号Ｖｒ１が上記キャリア三角波信号Ｃｒの波形電圧より小さい期間はオフとして、図１１（Ｂ）に示す、第１アームの第１のスイッチング素子ＴＲ１の短絡防止処理前のアーム上側用デッドタイム未処理信号Ｕｐ０として求められる。また、図１１（Ｃ）に示す、第１アームの第２のスイッチング素子ＴＲ２の短絡防止処理前のアーム下側用デッドタイム未処理信号Ｕｎ０は、上記アーム上側用デッドタイム未処理信号Ｕｐ０の反転信号として求められる。
【０００４】
実際には第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２の短絡を防止するために、オンするタイミングを短絡防止するデッドタイム期間Ｔｄだけ遅らせる短絡防止処理された図１１（Ｄ）及び図１１（Ｅ）に示す第１のアーム上側用制御信号Ｕｐ１、第１のアーム下側用制御信号Ｕｎ１が処理回路ＴＣ１によってデッドタイム処理されて生成され、各スイッチング素子は駆動される。なお、Ｖ相、Ｗ相についても上記と同様の動作が行われるために説明は省略する。
【０００５】
しかし、デッドタイム期間Ｔｄによる影響が発生することになる。影響は出力電流の極性により異なり、出力電流が正の極性の場合にはデッドタイム期間Ｔｄ内では出力電圧は出力電圧指令信号より低めに出力され、出力電流が負の極性の場合にはデッドタイム期間Ｔｄ内では出力電圧は出力電圧指令信号より高めに出力される。
【０００６】
すなわち、デッドタイム期間Ｔｄ分だけ出力電圧指令信号に対して誤差を生じる。この誤差は出力電圧歪み、出力電圧の低下、トルクリップルの増大等を招くことになる。（特許文献１参照）
【０００７】
【特許文献１】
特開平３−７４１７７号公報
【０００８】
【発明が解決しようとする課題】
従来技術のパルス幅変調形インバータ装置では、インバータ部の直列接続されたアームの各スイッチング素子が同時短絡を防止するために予め定めたデッドタイム期間を設けていた。しかし、短絡防止のデッドタイム期間を設けることにより、出力電流が正極性の場合にはデッドタイム期間の影響を受けてインバータ出力電圧は出力電圧指令信号の値よりも低めに出力され、出力電流が負極性の場合には出力電圧は出力電圧指令信号の値よりも高めに出力される。上述よりデッドタイム期間分だけ上記出力電圧指令信号の値に対して誤差を生じ、この誤差により出力電圧歪み、出力電圧の低下等を招いてしまう。
【０００９】
【課題を解決するための手段】
請求項１の発明は、直流電源ＤＣＶのプラス側出力に接続される第１のスイッチング素子ＴＲ１と上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記直流電源ＤＣＶのプラス側出力に接続される第３のスイッチング素子ＴＲ３と上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームとを二相ブリッジ接続してなる単相インバータ回路ＩＶと、予め定めた商用周波数の正弦波からなる第１の出力電圧指令信号Ｖｒ１と上記第１の出力電圧指令信号Ｖｒ１に対して１８０°位相シフトした第２の出力電圧指令信号Ｖｒ２とを出力する出力電圧指令回路ＶＲと、予め定めた高周波数のキャリア三角波信号Ｃｒを出力するキャリア三角波発生回路ＣＧと、上記第１の出力電圧指令信号Ｖｒ１と上記キャリア三角波信号Ｃｒとの比較に基づいて第１のパルス幅制御信号ＰＷｍ１を生成し上記第２の出力電圧指令信号Ｖｒ２に基づいて上記第１のパルス幅制御信号ＰＷｍ１に対して１８０°位相シフトした第２のパルス幅制御信号ＰＷｍ２を生成するパルス幅制御回路ＰＷＭと、上記第１アームの第１のスイッチング素子ＴＲ１と第２のスイッチング素子ＴＲ２との同時短絡の防止と上記第２アームの第３のスイッチング素子ＴＲ３と第４のスイッチング素子ＴＲ４との同時短絡を防止するための予め定めたデッドタイム期間Ｔｄを設けて上記第１のパルス幅制御信号ＰＷｍ１のターンオンを上記デッドタイム期間Ｔｄ遅らせて上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のターンオンを上記デッドタイム期間Ｔｄ遅らせて上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成するデッドタイム処理を行う第１のデッドタイム生成回路と、上記第２のパルス幅制御信号ＰＷｍ２を上記デッドタイム処理と同一処理を行って上記第２アームの第３のスイッチング素子ＴＲ３を導通させる第２のアーム上側用制御信号Ｕｐ２を生成すると共に上記第２アームの第４のスイッチング素子ＴＲ４を導通させる第２のアーム下側用制御信号Ｕｎ２を生成する第２のデッドタイム生成回路と、上記第１のデッドタイム生成回路及び第２のデッドタイム生成回路から出力される上記各制御信号に応じて上記第１アーム及び第２アームの各スイッチング素子を駆動させる駆動回路ＤＲとを備えたパルス幅変調形インバータ装置において、上記第１のデッドタイム生成回路が、上記第１アームから負荷Ｍに供給される出力電流の極性が正極性のときに上記第１のパルス幅制御信号ＰＷｍ１のオン期間を上記デッドタイム期間Ｔｄだけ位相シフトして上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のターンオンを上記デッドタイム期間Ｔｄ２つ分遅らせて上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成し、他方上記第１アームから負荷Ｍに供給される出力電流の極性が負極性のときに上記第１のパルス幅制御信号ＰＷｍ１のターンオンを上記デッドタイム期間Ｔｄ２つ分遅らせて上記第１アームの第１のスイッチング素子ＴＲ１を導通させる第１のアーム上側用制御信号Ｕｐ１を生成すると共に上記第１のパルス幅制御信号ＰＷｍ１を反転し上記反転した信号のオン期間を上記デッドタイム期間Ｔｄだけ位相シフトして上記第１アームの第２のスイッチング素子ＴＲ２を導通させる第１のアーム下側用制御信号Ｕｎ１を生成するデッドタイム処理を行う第１のデッドタイム生成回路であり、上記第２のデッドタイム生成回路が、上記第１のパルス幅制御信号ＰＷｍ１に対して１８０°位相シフトした上記第２のパルス幅制御信号ＰＷｍ２を上記デッドタイム処理と同一処理を行って上記第２アームの第３のスイッチング素子ＴＲ３を導通させる第２のアーム上側用制御信号Uｐ２と上記第２アームの第４のスイッチング素子ＴＲ４を導通させる第２のアーム下側用制御信号Ｕｎ２とを生成する第２のデッドタイム生成回路であることを特徴とするパルス幅変調形インバータ装置である。
【００１０】
請求項２の発明は、上記単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して単相系統電源と同一周波数の基本波成分のみを抽出する単相フィルタ回路ＬＣと、上記単相フィルタ回路ＬＣの交流出力電圧を上記単相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する変圧器ＴＲＮとを備えたことを特徴とする請求項１記載のパルス幅変調形インバータ装置である。
【００１３】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。図１は、本発明のパルス幅変調形インバータ装置の電気接続図である。
【００１４】
図１において、ＤＣＶは直流電源である。第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４はオン・オフする可制御素子であり、帰還ダイオードＤ１乃至帰還ダイオードＤ４は上記第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４に逆並列接続されて電流を帰還する。また、上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームとをニ相ブリッジ接続して単相インバータ回路ＩＶが形成されている。また、ＡＣＭは負荷の電動機であり、上記単相インバータ回路ＩＶによって駆動される。
【００１５】
出力電流検出回路ＣＴは、単相インバータ回路の第１アーム及び第２アームからの各出力電流を検出して第１の出力電流検出信号Ｃｔ１及び第２の出力電流検出信号Ｃｔ２を出力する。
【００１６】
出力電圧指令回路ＶＲは、単相インバータ回路ＩＶの出力周波数及び出力電圧の基準値となる予め定めた商用周波数の正弦波からなる第１の出力電圧指令信号Ｖｒ１と上記第１の出力電圧指令信号Ｖｒ１に対して１８０°位相シフトした第２の出力電圧指令信号Ｖｒ２を出力する。キャリア三角波発生回路ＣＧは、三角波形で予め定めた高周波数のキャリア三角波信号Ｃｒを出力する。
【００１７】
パルス幅制御回路ＰＷＭは、第１の出力電圧指令信号Ｖｒ１とキャリア三角波信号Ｃｒとを比較してその結果に基づいて第１のパルス幅制御信号ＰＷｍ１を出力すると共に第２の出力電圧指令信号Ｖｒ２とキャリア三角波信号Ｃｒとを比較してその結果に基づいて第２のパルス幅制御信号ＰＷｍ２も出力する。
【００１８】
図２に示す第１のデッドタイム生成回路は、第１の極性切換回路ＤＳＷ、負極性対応デッドタイム回路ＤＭ（−）、正極性対応デッドタイム回路ＤＭ（＋）、第２の極性切換回路ＰＳＷ及びデッドタイム処理回路ＤＴによって形成されている。また、第２のデッドタイム生成回路は上記第１のデッドタイム生成回路と同一であるために説明は省略して上記第１のデッドタイム生成回路についてのみ説明を行う。
【００１９】
第１の極性切換回路ＤＳＷは、下記に示す第１の出力電流検出信号Ｃｔ１が負極性のときにａ側に、正極性のときにはｂ側に切り換えて接続する。
【００２０】
負極性対応デッドタイム回路ＤＭ（−）は、図２に示すアンド回路ＡＮＤ１、抵抗器Ｒ１、ダイオードＤ７及びコンデンサＣ１によって形成され、下記に示す入力信号の第１のパルス幅制御信号ＰＷｍ１のターンオンを予め定めたデッドタイム期間Ｔｄ遅らせて負極性対応デッドタイム信号Ｄｍ−として出力する。
【００２１】
正極性対応デッドタイム回路ＤＭ（＋）は、反転回路ＩＮ１、反転回路ＩＮ２、アンド回路ＡＮＤ２、抵抗器Ｒ２、ダイオードＤ８及びコンデンサＣ２によって形成され、下記に示す入力信号の第１のパルス幅制御信号ＰＷｍ１のターンオフをデッドタイム期間Ｔｄ遅らせて正極性対応デッドタイム信号Ｄｍ＋として出力する。
【００２２】
第２の極性切換回路ＰＳＷは、下記に示す第１の出力電流検出信号Ｃｔ１が負極性のときにはａ側に接続して負極性対応デッドタイム信号Ｄｍ−を選択し、正極性のときにはｂ側に接続して正極性対応デッドタイム信号Ｄｍ＋を選択する。
【００２３】
デッドタイム処理回路ＤＴは、アンド回路ＡＮＤ３、抵抗器Ｒ３、ダイオードＤ９及びコンデンサＣ３並びに反転回路ＩＮ３、アンド回路ＡＮＤ４、抵抗器Ｒ４、ダイオードＤ１０及びコンデンサＣ４によって形成され、アーム上側用デッドタイム未処理信号Ｕｐ０及びアーム下側用デッドタイム未処理信号Ｕｎ０を下記に示すデッドタイム処理を行って、第１のアーム上側用制御信号Ｕｐ１及び第１のアーム下側用制御信号Ｕｎ１として出力する。
【００２４】
駆動回路ＤＲは、第１のアーム上側用制御信号Ｕｐ１及び第１のアーム下側用制御信号Ｕｎ１を増幅して単相インバータ回路ＩＶの第１アームの第１のスイッチング素子ＴＲ１及び第２のスイッチング素子ＴＲ２をオン・オフ制御する駆動信号Ｔｒ１、Ｔｒ２を生成して出力する。
【００２５】
次に、図３を用いて本発明の概要について説明する。図３は、単相インバータ回路ＩＶの第１アームについて示したものであり、図３（ａ）は第１の出力電流検出信号Ｃｔ１が正極性の場合を示し、図３（ｂ）は第１の出力電流検出信号Ｃｔ１が負極性の場合を示す。また、第２アームは第１アームに対して１８０°位相シフトして動作を行い、その他は全て上記第１アームと同一動作を行うので説明は省略する。
【００２６】
図３（ａ）は、第１のスイッチング素子ＴＲ１がオン状態にあり、出力電流は正極性で流れると共に第２のスイッチング素子ＴＲ２がオフ状態にある。このとき、出力端子Ｕの電位Ｖは、第１のスイッチング素子ＴＲ１のオンにより直流母線Ｐに接続されているために、中性点Ｍに対してＶｄｃ／２となる。
【００２７】
第１のスイッチング素子ＴＲ１がオフ状態になると、出力電流は同一方向に流れ続けようとして帰還ダイオードＤ２を経由して電流が流れる。このとき、出力端子Ｕの電位Ｖは、帰還ダイオードＤ２の導通により直流母線Ｎに接続されているために、中性点Ｍに対して−Ｖｄｃ／２となる。
【００２８】
デッドタイム期間Ｔｄが経過すると、第２のスイッチング素子ＴＲ２がオン状態になるが出力電流は帰還ダイオードＤ２を経由して電流が流れ続けるので出力端子Ｕの電位Ｖは、中性点Ｍに対して−Ｖｄｃ／２のままであり、上記第２のスイッチング素子ＴＲ２がオフ状態になっても電位Ｖは変化しない。
【００２９】
デッドタイム期間Ｔｄが経過すると、第１のスイッチング素子ＴＲ１がオン状態になると出力電流は上記第１のスイッチング素子ＴＲ１を流れるために出力端子Ｕの電位Ｖは、中性点Ｍに対してＶｄｃ／２に転ずる。
【００３０】
図３（ｂ）は、第２のスイッチング素子ＴＲ２がオン状態にあり、出力電流は負極性で流れると共に第１のスイッチング素子ＴＲ１がオフ状態にある。このとき、出力端子Ｕの電位Ｖは、第２のスイッチング素子ＴＲ２のオンにより直流母線Ｎに接続されているために、中性点Ｍに対して−Ｖｄｃ／２となる。
【００３１】
第２のスイッチング素子ＴＲ２がオフ状態になると、出力電流は同一方向に流れ続けようとして帰還ダイオードＤ１を経由して電流が流れる。このとき、出力端子Ｕの電位Ｖは、帰還ダイオードＤ１の導通により直流母線Ｐに接続されているために、中性点Ｍに対してＶｄｃ／２となる。
【００３２】
デッドタイム期間Ｔｄが経過すると、第１のスイッチング素子ＴＲ１がオン状態になるが出力電流は帰還ダイオードＤ１を経由して電流が流れ続けるので出力端子Ｕの電位Ｖは、中性点Ｍに対してＶｄｃ／２のままであり、上記第１のスイッチング素子ＴＲ１がオフ状態になっても電位Ｖは変化しない
【００３３】
デッドタイム期間Ｔｄが経過すると、第２のスイッチング素子ＴＲ２がオン状態になると出力電流は、上記第２のスイッチング素子ＴＲ２を流れるために出力端子Ｕの電位Ｖは、中性点Ｍに対して−Ｖｄｃ／２に転ずる。
【００３４】
上述より、図３の示す出力端子Ｕの電位Ｖは出力電流が正極性の期間中は、第１のスイッチング素子ＴＲ１のタイミングにより支配され、出力電流が負極性の期間中は、第２のスイッチング素子ＴＲ２のタイミングにより支配される。
【００３５】
図４は、図１に示すパルス幅変調形インバータ装置の第１アームの動作を説明する波形図であり、第２アームは第１アームに対して１８０°位相シフトした状態で動作を行いその他は上記第１アームと同一動作を行うので第１アームの動作のみを説明して第２アームの説明は省略する。
【００３６】
図４（Ａ）の各波形は、第１の出力電圧指令信号Ｖｒ１、第１の出力電流検出信号Ｃｔ１及びキャリア三角波信号Ｃｒの波形を示す。図４（Ｂ）の波形は、第１のパルス幅制御信号ＰＷｍ１の波形を示し、図４（Ｃ）の波形は、負極性対応デッドタイム信号Ｄｍ−の波形を示し、図４（Ｄ）の波形は、正極性対応デッドタイム信号Ｄｍ＋の波形を示し、図４（Ｅ）の波形は、アーム上側用デッドタイム未処理信号Ｕｐ０の波形を示し、図４（Ｆ）の波形は、アーム下側用デッドタイム未処理信号Ｕｎ０の波形を示し、図４（Ｇ）の波形は、デッドタイム処理後の第１のアーム上側用制御信号Ｕｐ１を示し、図４（Ｈ）の波形は、デッドタイム処理後の第１のアーム下側用制御信号Ｕｎ１を示し、図４（Ｉ）の波形は、単相インバータ回路の第１アームの出力電圧Ｖを示す。
【００３７】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が正極性のときに、図２に示す第１の極性切換回路ＤＳＷは、接点をｂ側に切り換えて図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を正極性の期間中、正極性対応デッドタイム回路ＤＭ（＋）に入力する。
【００３８】
正極性対応デッドタイム回路ＤＭ（＋）は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオフを予め定めたデッドタイム期間Ｔｄ遅らせて、ターンオフする図４（Ｄ）に示す正極性対応デッドタイム信号Ｄｍ＋を生成して出力する。
【００３９】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が正極性のときに、図２に示す第２の極性切換回路ＰＳＷは、接点をｂ側に切り換えて図４（Ｄ）に示す正極性対応デッドタイム信号Ｄｍ＋をデッドタイム処理回路ＤＴに入力する。
【００４０】
デッドタイム処理回路ＤＴは、正極性対応デッドタイム信号Ｄｍ＋を図４（Ｅ）に示すアーム上側用デッドタイム未処理信号Ｕｐ０と図４（Ｆ）に示すアーム下側用デッドタイム未処理信号Ｕｎ０との２つの信号に生成する。
【００４１】
また、デッドタイム処理回路ＤＴは、アーム上側用デッドタイム未処理信号Ｕｐ０のターンオフと同一タイミングでターンオフし、ターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンして図４（Ｇ）に示す、デットタイム処理を施した第１のアーム上側用制御信号Ｕｐ１を出力する。
【００４２】
更に、アーム下側用デッドタイム未処理信号Ｕｎ０のターンオンを予め定めたデッドタイム期間Ｔｄ遅らせてターンオンし、ターンオフは同一タイミングでターンオフして図４（Ｈ）に示す、デットタイム処理を施した第１のアーム下側用制御信号Ｕｎ１を出力する。
【００４３】
上述のデットタイム処理を施すことにより、第１のアーム上側用制御信号Ｕｐ１は第１のパルス幅制御信号ＰＷｍ１に対してデッドタイム期間Ｔｄ位相シフトするものの、上記第１のパルス幅制御信号ＰＷｍ１のそのままパルス幅変調した信号を生成でき、且つ、第１のアーム下側用制御信号Ｕｎ１は、第１のアーム上側用制御信号Ｕｐ１に対してデッドタイム期間Ｔｄが確保される。よって、デッドタイム期間Ｔｄの影響を受けて出力電圧が第１の出力電圧指令信号Ｖｒ１の値よりも低めに出力されことは無くなる。
【００４４】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が負極性のときに、図２に示す第１の極性切換回路ＤＳＷは、接点をａ側に切り換えて図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を負極性対応デッドタイム回路ＤＭ（−）に入力する。
【００４５】
負極性対応デッドタイム回路ＤＭ（−）は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオンに応じて、デッドタイム期間Ｔｄ遅らせてターンオンする図４（Ｃ）に示す負極性対応デッドタイム信号Ｄｍ−を生成して出力する。
【００４６】
図４（Ａ）に示す、第１の出力電流検出信号Ｃｔ１が負極性のときに、図２に示す第２の極性切換回路ＰＳＷは、接点をａ側に切り換えて図４（Ｃ）に示す負極性対応デッドタイム信号Ｄｍ−をデッドタイム処理回路ＤＴに入力する。
【００４７】
デッドタイム処理回路ＤＴは、負極性対応デッドタイム信号Ｄｍ−を図４（Ｅ）に示すアーム上側用デッドタイム未処理信号Ｕｐ０と図４（Ｆ）に示すアーム下側用デッドタイム未処理信号Ｕｎ０との２つの信号に生成する。
【００４８】
また、デッドタイム処理回路ＤＴは、アーム上側用デッドタイム未処理信号Ｕｐ０のターンオフと同一タイミングでターンオフし、ターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンする図４（Ｇ）に示す、デットタイム処理を施した第１のアーム上側用制御信号Ｕｐ１を出力する。
【００４９】
更に、アーム下側用デッドタイム未処理信号Ｕｎ０のターンオンは予め定めたデッドタイム期間Ｔｄ遅らせてターンオンし、ターンオフは同一タイミングでターンオフする図４（Ｈ）に示すデットタイム処理を施した第１のアーム下側用制御信号Ｕｎ１を出力する。
【００５０】
上述のデットタイム処理を施すことにより、第１のアーム下側用制御信号Ｕｎ１は第１パルス幅制御信号ＰＷｍ１の反転した反転信号に対してデッドタイム期間Ｔｄ遅れるものの、上記反転した信号をそのままパルス幅変調した信号を生成でき、且つ、第１のアーム上側用制御信号Ｕｐ１は、第１のアーム下側用制御信号Ｕｎ１に対してデッドタイム期間Ｔｄが確保される。よって、デッドタイム期間Ｔｄの影響を受けて出力電圧が第１の出力電圧指令信号Ｖｒ１の値よりも高めに出力されことは無くなる。
【００５１】
［実施例２］
図５は、実施例２のパルス幅変調形インバータ装置の電気接続図である。同図において、図１に示す本発明のパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００５２】
図５において、ＤＣＶは直流電源である。第１のスイッチング素子ＴＲ１乃至第６のスイッチング素子ＴＲ６はオン・オフする可制御素子であり、帰還ダイオードＤ１乃至帰還ダイオードＤ６は上記第１のスイッチング素子ＴＲ１乃至第６のスイッチング素子ＴＲ６に逆並列接続して電流を帰還する。また、上記第１のスイッチング素子ＴＲ１に直列に接続された第２のスイッチング素子ＴＲ２からなる第１アームと上記第３のスイッチング素子ＴＲ３に直列に接続された第４のスイッチング素子ＴＲ４からなる第２アームと、上記第５のスイッチング素子ＴＲ５に直列に接続された第６のスイッチング素子ＴＲ６からなる第３アームとを三相ブリッジ接続して三相インバータ回路ＩＮＶが形成されている。また、ＡＣＭは負荷の電動機であり、上記三相インバータ回路ＩＮＶによって駆動される。
【００５３】
出力電流検出回路ＣＴは、三相インバータ回路ＩＮＶの第１アーム（Ｕ相）、第２アーム（Ｖ相）及び第３アーム（Ｗ相）の各出力電流を検出して第１の出力電流検出信号Ｃｔ１、第２の出力電流検出信号Ｃｔ２及び第３の出力電流検出信号Ｃｔ３を出力する。
【００５４】
図４の波形図は、図１と同様に図５に示す三相インバータ回路ＩＮＶの第１アーム（Ｕ相）、第２アーム（Ｖ相）及び第３アーム（Ｗ相）のうち、第１アーム（Ｕ相）と同一波形になる。上記図４の波形図を用いて動作について説明する。
【００５５】
図２に示す第１のデッドタイム生成回路は、第１の極性切換回路ＤＳＷ、負極性対応デッドタイム回路ＤＭ（−）、正極性対応デッドタイム回路ＤＭ（＋）、第２の極性切換回路ＰＳＷ及びデッドタイム処理回路ＤＴによって形成されている。また、第２のデッドタイム生成回路及び第３のデッドタイム生成回路は上記第１のデッドタイム生成回路と同一構成である。
【００５６】
第１のデッドタイム生成回路は、図４（Ａ）に示す第１の出力電流検出信号Ｃｔ１の極性が正極性のときに、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のオン期間を予め定めたデッドタイム期間Ｔｄだけ位相シフトして、図４（Ｇ）に示す第１アームの第１のスイッチング素子ＴＲ１を導通する第１のアーム上側用制御信号Ｕｐ１を生成すると共に、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を反転し、上記反転信号のターンオンをデッドタイム期間Ｔｄの２つ分遅らせて、図４（Ｈ）に示す第１アームの第２のスイッチング素子ＴＲ２を導通する第１のアーム下側用制御信号Ｕｎ１を生成する。
【００５７】
また、第１のデッドタイム生成回路は、図４（Ａ）に示す第１の出力電流検出信号Ｃｔ１の極性が負極性のときに、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１のターンオンをデッドタイム期間２つ分遅らせて、図４（Ｇ）に示す第１アームの第１のスイッチング素子ＴＲ１を導通する第１のアーム上側用制御信号Ｕｐ１を生成すると共に、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１を反転し、上記反転信号のオン期間をデッドタイム期間Ｔｄだけ位相シフトして、図４（Ｈ）に示す第１アームの第２のスイッチング素子ＴＲ２を導通する第１のアーム下側用制御信号Ｕｎ１を生成する。
【００５８】
第２のデッドタイム生成回路は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１に対して１２０°位相シフトした第２のパルス幅制御信号ＰＷｍ２を入力して上述の第１のデッドタイム生成回路と同一処理を行って第２アームの第３のスイッチング素子ＴＲ３を導通する第２のアーム上側用制御信号Ｕｐ２を生成すると共に第２アームの第４のスイッチング素子ＴＲ４を導通する第２のアーム下側用制御信号Ｕｎ２を生成する。
【００５９】
第３のデッドタイム生成回路は、図４（Ｂ）に示す第１のパルス幅制御信号ＰＷｍ１に対して２４０°位相シフトした第３のパルス幅制御信号ＰＷｍ３を入力して上述の第１のデッドタイム生成回路と同一処理を行って第３アームの第５のスイッチング素子ＴＲ５を導通する第３のアーム上側用制御信号Ｕｐ３を生成すると共に第３アームの第６のスイッチング素子ＴＲ６を導通する第３のアーム下側用制御信号Ｕｎ３を生成する。
【００６０】
駆動回路ＤＲは、第１のアーム上側用制御信号Ｕｐ１、第２のアーム上側用制御信号Ｕｐ２及び第３のアーム上側用制御信号Ｕｐ３並びに第１のアーム下側用制御信号Ｕｎ１、第２のアーム下側用制御信号Ｕｎ２及び第３のアーム下側用制御信号Ｕｎ３を増幅して三相インバータ回路ＩＮＶの第１アームを駆動する駆動信号Ｔｒ１、Ｔｒ２、第２アームを駆動する駆動信号Ｔｒ３、Ｔｒ４及び第３アームを駆動する駆動信号Ｔｒ５、Ｔｒ６を生成して出力する。
【００６１】
［実施例３］
図６は、実施例３のパルス幅変調形インバータ装置の電気接続図である。同図において、図１に示す本発明のパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６２】
図６に示す、単相フィルタ回路ＬＣは、リアクトルＡＬとコンデンサＡＣとで形成され、上記単相フィルタ回路ＬＣは、単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（単相系統電源の電圧と同一周波数、例えば５０Ｈｚ又は６０Ｈｚ）のみを抽出する。
【００６３】
変圧器ＴＲＮは、直流電源の電圧で決まる単相インバータ回路ＩＶの交流出力電圧を、単相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００６４】
［実施例４］
図７は、実施例４のパルス幅変調形インバータ装置の電気接続図である。同図において、図１又は図５に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６５】
図７に示す、三相フィルタ回路ＡＬＣは、３つのリアクトルＡＬと３つのコンデンサＡＣとで形成され、上記三相フィルタ回路ＡＬＣは、三相インバータ回路ＩＮＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（三相系統電源の電圧と同一周波数、例えば５０Ｈｚ又は６０Ｈｚ）のみを抽出する。
【００６６】
変圧器ＴＲＮは、直流電源の電圧で決まる三相インバータ回路ＩＮＶの交流出力電圧を、三相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００６７】
［実施例５］
図８は、実施例５のパルス幅変調形インバータ装置の電気接続図である。同図において、図６に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００６８】
図８に示す、単相フィルタ回路ＬＣは、リアクトルＡＬとコンデンサＡＣとで形成され、上記単相フィルタ回路ＬＣは、単相インバータ回路ＩＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（無停電電源装置ＵＰＳが要求する入力電圧の周波数と同一周波数）のみを抽出する。
【００６９】
変圧器ＴＲＮは、直流電源の電圧で決まる単相インバータ回路ＩＶの交流出力電圧を、無停電電源装置ＵＰＳの基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００７０】
［実施例６］
図９は、実施例６のパルス幅変調形インバータ装置の電気接続図である。同図において、図７に示すパルス幅変調形インバータ装置の電気接続図と同一符号は、同一動作を行うので相違する点について説明する。
【００７１】
図９に示す、三相フィルタ回路ＡＬＣは、３つのリアクトルＡＬと三つのコンデンサＡＣとで形成され、上記三相フィルタ回路ＡＬＣは、三相インバータ回路ＩＮＶから出力される高周波パルス電圧の高周波成分を除去して基本波成分（無停電電源装置ＵＰＳが要求する入力電圧の周波数と同一周波数）のみを抽出する。
【００７２】
変圧器ＴＲＮは、直流電源の電圧で決まる三相インバータ回路ＩＮＶの交流出力電圧を、無停電電源装置ＵＰＳの基準電圧とほぼ同等電圧に昇圧又は降圧する。
【００７３】
【発明の効果】
本発明のパルス幅変調形インバータ装置では、インバータ部の直列接続されたアームのスイッチング素子間の短絡防止処理期間（デッドタイム期間）の影響を抑制することができるので、出力電圧歪み、出力電圧低下、トルクリップリル又は回転むら等が発生しない安定性の高いパルス幅変調形インバータ装置が実現できる。
【図面の簡単な説明】
【図１】 本発明のパルス幅変調形インバータ装置の電気接続図である。
【図２】図１に示すデッドタイム生成回路の詳細図である。
【図３】図１に示す単相インバータ回路の第１アームの動作を説明する詳細図である。
【図４】図１に示すパルス幅変調形インバータ装置の動作を説明する波形図である。
【図５】実施例２のパルス幅変調形インバータ装置の電気接続図である。
【図６】実施例３のパルス幅変調形インバータ装置の電気接続図である。
【図７】実施例４のパルス幅変調形インバータ装置の電気接続図である。
【図８】実施例５のパルス幅変調形インバータ装置の電気接続図である。
【図９】実施例６のパルス幅変調形インバータ装置の電気接続図である。
【図１０】従来技術のパルス幅変調形インバータ装置の電気接続図である。
【図１１】図１０に示すパルス幅変調形インバータ装置の動作を説明する波形図である。
【符号の説明】
ＡＣ コンデンサ
ＡＬ リアクトル
ＡＬＣ 三相フィルタ回路
ＣＧ キャリア三角波発生回路
ＣＴ 出力電流検出回路
ＤＲ 駆動回路
ＤＣＶ 直流電源
ＤＳＷ 第１の極性切換回路
ＤＭ（＋） 正極性対応デッドタイム回路
ＤＭ（−） 負極性対応デッドタイム回路
ＤＴ デッドタイム処理回路
Ｄ１ 帰還ダイオード
Ｄ２ 帰還ダイオード
Ｄ３ 帰還ダイオード
Ｄ４ 帰還ダイオード
Ｄ５ 帰還ダイオード
Ｄ６ 帰還ダイオード
ＩＶ 単相インバータ回路
ＩＮＶ 三相インバータ回路
ＬＣ 単相フィルタ回路
ＰＳＷ 第２の極性切換回路
ＰＷＭ パルス幅制御回路
ＶＲ 出力電圧指令回路
ＴＲ１ 第１のスイッチング素子
ＴＲ２ 第２のスイッチング素子
ＴＲ３ 第３のスイッチング素子
ＴＲ４ 第４のスイッチング素子
ＴＲ５ 第５のスイッチング素子
ＴＲ６ 第６のスイッチング素子
ＴＲＮ 変圧器
Ｃｒ キャリア三角波信号
Ｃｔ１ 第１の出力電流検出信号
Ｃｔ２ 第２の出力電流検出信号
Ｃｔ３ 第３の出力電流検出信号
Ｄｍ− 負極性対応デッドタイム信号
Ｄｍ＋ 正極性対応デッドタイム信号
ＰＷｍ１ 第１のパルス幅制御信号
ＰＷｍ２ 第２のパルス幅制御信号
ＰＷｍ３ 第３のパルス幅制御信号
Ｔｄ デッドタイム期間
Ｖｒ１ 第１の出力電圧指令信号
Ｖｒ２ 第２の出力電圧指令信号
Ｖｒ３ 第３の出力電圧指令信号
Ｕｎ１ 第１のアーム下側用制御信号
Ｕｎ２ 第２のアーム下側用制御信号
Ｕｎ３ 第３のアーム下側用制御信号
Ｕｐ１ 第１のアーム上側用制御信号
Ｕｐ２ 第２のアーム上側用制御信号
Ｕｐ３ 第３のアーム上側用制御信号
Ｕｎ０ デッドタイム未処理信号（アーム下側用）
Ｕｐ０ デッドタイム未処理信号（アーム上側用）
Claims (2)
- 直流電源のプラス側出力に接続される第１のスイッチング素子と前記第１のスイッチング素子に直列に接続された第２のスイッチング素子からなる第１アームと前記直流電源のプラス側出力に接続される第３のスイッチング素子と前記第３のスイッチング素子に直列に接続された第４のスイッチング素子からなる第２アームとを二相ブリッジ接続してなる単相インバータ回路と、予め定めた商用周波数の正弦波からなる第１の出力電圧指令信号と前記第１の出力電圧指令信号に対して１８０°位相シフトした第２の出力電圧指令信号とを出力する出力電圧指令回路と、予め定めた高周波数のキャリア三角波信号を出力するキャリア三角波発生回路と、前記第１の出力電圧指令信号と前記キャリア三角波信号との比較に基づいて第１のパルス幅制御信号を生成し前記第２の出力電圧指令信号に基づいて前記第１のパルス幅制御信号に対して１８０°位相シフトした第２のパルス幅制御信号を生成するパルス幅制御回路と、前記第１アームの第１のスイッチング素子と第２のスイッチング素子との同時短絡の防止と前記第２アームの第３のスイッチング素子と第４のスイッチング素子との同時短絡を防止するための予め定めたデッドタイム期間を設けて前記第１のパルス幅制御信号のターンオンを前記デッドタイム期間遅らせて前記第１アームの第１のスイッチング素子を導通させる第１のアーム上側用制御信号を生成すると共に前記第１のパルス幅制御信号を反転し前記反転した信号のターンオンを前記デッドタイム期間遅らせて前記第１アームの第２のスイッチング素子を導通させる第１のアーム下側用制御信号を生成するデッドタイム処理を行う第１のデッドタイム生成回路と、前記第２のパルス幅制御信号を前記デッドタイム処理と同一処理を行って前記第２アームの第３のスイッチング素子を導通させる第２のアーム上側用制御信号を生成すると共に前記第２アームの第４のスイッチング素子を導通させる第２のアーム下側用制御信号を生成する第２のデッドタイム生成回路と、前記第１のデッドタイム生成回路及び第２のデッドタイム生成回路から出力される前記各制御信号に応じて前記第１アーム及び第２アームの各スイッチング素子を駆動させる駆動回路とを備えたパルス幅変調形インバータ装置において、前記第１のデッドタイム生成回路が、前記第１アームから負荷に供給される出力電流の極性が正極性のときに前記第１のパルス幅制御信号のオン期間を前記デッドタイム期間だけ位相シフトして前記第１アームの第１のスイッチング素子を導通させる第１のアーム上側用制御信号を生成すると共に前記第１のパルス幅制御信号を反転し前記反転した信号のターンオンを前記デッドタイム期間２つ分遅らせて前記第１アームの第２のスイッチング素子を導通させる第１のアーム下側用制御信号を生成し、他方前記第１アームから負荷に供給される出力電流の極性が負極性のときに前記第１のパルス幅制御信号のターンオンを前記デッドタイム期間２つ分遅らせて前記第１アームの第１のスイッチング素子を導通させる第１のアーム上側用制御信号を生成すると共に前記第１のパルス幅制御信号を反転し前記反転した信号のオン期間を前記デッドタイム期間だけ位相シフトして前記第１アームの第２のスイッチング素子を導通させる第１のアーム下側用制御信号を生成するデッドタイム処理を行う第１のデッドタイム生成回路であり、前記第２のデッドタイム生成回路が、前記第１のパルス幅制御信号に対して１８０°位相シフトした前記第２のパルス幅制御信号を前記デッドタイム処理と同一処理を行って前記第２アームの第３のスイッチング素子を導通させる第２のアーム上側用制御信号と前記第２アームの第４のスイッチング素子を導通させる第２のアーム下側用制御信号とを生成する第２のデッドタイム生成回路であることを特徴とするパルス幅変調形インバータ装置。
- 前記単相インバータ回路から出力される高周波パルス電圧の高周波成分を除去して単相系統電源と同一周波数の基本波成分のみを抽出する単相フィルタ回路と、前記単相フィルタ回路の交流出力電圧を前記単相系統電源の基準電圧とほぼ同等電圧に昇圧又は降圧する変圧器とを備えたことを特徴とする請求項１記載のパルス幅変調形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161680A JP4286591B2 (ja) | 2003-06-06 | 2003-06-06 | パルス幅変調形インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161680A JP4286591B2 (ja) | 2003-06-06 | 2003-06-06 | パルス幅変調形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004364443A JP2004364443A (ja) | 2004-12-24 |
| JP4286591B2 true JP4286591B2 (ja) | 2009-07-01 |
Family
ID=34054027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161680A Expired - Fee Related JP4286591B2 (ja) | 2003-06-06 | 2003-06-06 | パルス幅変調形インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4286591B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612820B1 (ko) | 2005-07-28 | 2006-08-21 | 한국전기연구원 | 단극 및 양극 겸용의 펄스 발생기 |
| JP4898246B2 (ja) * | 2006-02-24 | 2012-03-14 | 株式会社ダイヘン | インバータ装置のパルス幅変調制御方法。 |
| KR100889790B1 (ko) * | 2007-05-30 | 2009-03-20 | 주식회사 에어텍시스템 | 양극 펄스 발생기 |
| EP2590311A4 (en) * | 2010-09-29 | 2014-04-23 | Panasonic Corp | POWER CONVERTER APPARATUS |
| KR101668335B1 (ko) | 2014-10-08 | 2016-10-24 | 창명제어기술 (주) | 단상 인버터 장치 |
| JP6789197B2 (ja) * | 2017-09-22 | 2020-11-25 | 三菱電機株式会社 | 電力変換装置 |
| CN117578902A (zh) * | 2023-11-23 | 2024-02-20 | 南京航空航天大学 | 一种实现自适应死区时间优化的逆变电路控制方法 |
-
2003
- 2003-06-06 JP JP2003161680A patent/JP4286591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004364443A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | Position sensorless control for four-switch three-phase brushless DC motor drives | |
| JP3902030B2 (ja) | 電力変換装置の制御方法 | |
| JP4286591B2 (ja) | パルス幅変調形インバータ装置 | |
| JP4690151B2 (ja) | 電力変換装置 | |
| EP2485383A1 (en) | Pulse-pattern generating configuration for three-phase current type power converter | |
| JPH05260787A (ja) | 電動機駆動用インバータ装置 | |
| EP2317637B1 (en) | Circuit device for driving an AC electric load | |
| JP4100125B2 (ja) | 系統連系インバータ装置 | |
| JP2004201453A (ja) | 直流３相ブラシレスモータの駆動装置 | |
| JP2005051838A (ja) | インバータ装置及びリップル電流の低減方法 | |
| JP4016819B2 (ja) | インバータ装置、ドライブ制御装置及びドライブ制御方法 | |
| JP3425331B2 (ja) | 電源装置 | |
| JP2000295891A (ja) | スイッチトリラクタンスモータ用インバータ装置およびその制御方法 | |
| WO2021048999A1 (ja) | 電力変換装置 | |
| JP2576145B2 (ja) | 三相交流電動機用トランジスタインバータ | |
| KR100347758B1 (ko) | 브리지형 전력변환기의 데드타임 최소화 스위칭 방법 | |
| JP2004312822A (ja) | 二相変調制御式インバータ装置 | |
| JP4276097B2 (ja) | インバータの駆動方法及びインバータ装置 | |
| JP2003033042A (ja) | 二相変調制御式インバータ装置 | |
| JP4449283B2 (ja) | Ｐｗｍインバータの制御方法 | |
| JP4304487B2 (ja) | 誘導加熱装置 | |
| JP3633564B2 (ja) | 誘導機駆動用インバータ装置 | |
| JP3493399B2 (ja) | Ｐｗｍインバータの電流制御方法およびその装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP3217578B2 (ja) | 中性点電位固定形インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4286591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |