JP4272362B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP4272362B2 JP4272362B2 JP2001064450A JP2001064450A JP4272362B2 JP 4272362 B2 JP4272362 B2 JP 4272362B2 JP 2001064450 A JP2001064450 A JP 2001064450A JP 2001064450 A JP2001064450 A JP 2001064450A JP 4272362 B2 JP4272362 B2 JP 4272362B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turned
- switching transistor
- transformer
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、各種電子機器(携帯電話機、PHS電話機、遊技機、パーソナルコンピュータ等)に利用可能なDC−DCコンバータに関する。
【0002】
【従来の技術】
以下、従来例について説明する。
【0003】
§1:従来例1の説明
従来例1の回路図を図4に示す。従来例1はフォワード型DC−DCコンバータの1例である。この回路は、定電圧回路1と、制御回路2と、トランジスタQ2、Q3からなるドライバと、トランス3と、主スイッチングトランジスタQ1と、コンデンサC1、C2と、ダイオードDr、D1、D2と、コイルL1と、入力端子T1、T2と、出力端子T3、T4等を備えている。
【0004】
なお、前記トランジスタQ1はNチャンネルMOS−FET(MOS型電界効果トランジスタ)、Q2、Q3はバイポーラ型トランジスタである。また、この例では、入力端子T1に直流入力電圧+Vinを印加し、入力端子T2をGNDに接続して運用する。
【0005】
そして、トランス3には1次巻線N1と、2次巻線N2と、リセット巻線Nrを備え、トランス3の1次巻線N1と直列に主スイッチングトランジスタQ1(主スイッチ)が接続されている。また、コンデンサC1は入力端子T1、T2間に接続され、コンデンサC2は出力端子T3、T4間に接続されている。
【0006】
制御回路2は、コンデンサC2の電圧を入力して主スイッチングトランジスタQ1に対するPWM制御(PWM:パルス幅変調)を行う回路である。トランジスタQ2、Q3は、制御回路2から出力されるPWMパルスによりオン/オフ駆動され、主スイッチングトランジスタQ1のゲート電圧を制御するドライバである。定電圧回路1は、シリーズレギュレータ等で構成され、入力電圧+Vin(例えば、DC50V)から直流定電圧Vcc(例えば、DC10V)を発生させ、制御回路2やドライバ(トランジスタQ2、Q3)にローカル電源として供給するものである。
【0007】
トランス3の2次巻線N2に接続されたダイオードD1、D2、コイルL1、コンデンサC2からなる回路は整流平滑回路であり、この整流平滑回路の出力は、出力端子T3、T4から得られるようになっている。この場合、出力端子T3の電圧は+Vout 、出力端子T4の電圧は−Vout とする。
【0008】
そして、制御回路2は、前記整流平滑回路の出力電圧(出力端子T3、T4間の電圧)を入力し、ドライバ(Q2、Q3)を介して主スイッチングトランジスタQ1に対するPWM制御を行うように構成されている。
【0009】
この場合、ドライバでは制御回路2から出力されたPWMパルスがハイレベルの時はトランジスタQ2がオン、Q3がオフとなって主スイッチングトランジスタQ1のゲートにハイレベルの電圧(略+Vcc)を印加し、PWMパルスがローレベルの時はトランジスタQ2がオフ、Q3がオンとなって主スイッチングトランジスタQ1のゲートにローレベルの電圧(略GND電位)を印加する。
【0010】
そして、主スイッチングトランジスタQ1のゲートにハイレベルの電圧が印加すると主スイッチングトランジスタQ1はオンとなり、ローレベルの電圧が印加すると主スイッチングトランジスタQ1はオフとなる。
【0011】
前記回路の動作は次の通りである。入力端子T2をGNDに接続し、入力端子T1に入力電圧+Vinを印加すると、この入力電圧+Vinにより、定電圧回路1から電圧Vccを発生し、制御回路2やトランジスタQ2、Q3に印加する。そして、制御回路2のPWM制御によりトランジスタQ2、Q3がオン/オフ駆動され、それに伴って主スイッチングトランジスタQ1がオン/オフ駆動される。
【0012】
また、主スイッチングトランジスタQ1がオン/オフ駆動されるのに伴い、トランス3の1次巻線が励磁され、2次巻線N2に電圧が誘起する。そのため、2次巻線N2に誘起された電圧でダイオードD1が順方向バイアスされると、2次巻線N2→ダイオードD1→コイルL1→コンデンサC2→2次巻線N2の経路で電流が流れ、コンデンサC2を充電する。
【0013】
その後、2次巻線N2の電圧極性が逆方向になると、ダイオードD1は逆バイアスされるので、該ダイオードD1には電流が流れず、コイルL1に蓄えられた電磁エネルギー(残留磁束)により、コイルL1→コンデンサC2→ダイオードD2→コイルL1の経路で電流が流れ、コンデンサC2を充電する。以降、2次巻線N2の電圧極性が変わる度に前記動作を繰り返す。
【0014】
この時、コンデンサC2の電圧は制御回路2へ入力され、この電圧に応じて制御回路2からPWMパルスを出力し、該PWMパルスによりトランジスタQ2、Q3からなるドライバをオン/オフ駆動することで主スイッチングトランジスタQ1をオン/オフ駆動(オン/オフの間隔を制御しながら駆動)する。
【0015】
前記の動作において、主スイッチングトランジスタQ1がオンになると、入力端子T1→1次巻線N1→主スイッチングトランジスタQ1→入力端子T2(GND)の経路で電流が流れ、1次巻線N1を励磁する。この時、リセット巻線Nrにも誘起電圧が発生する。
【0016】
次に、主スイッチングトランジスタQ1がオフになると、リセット巻線Nrの誘起電圧は逆向きになり、入力端子T2→ダイオードDr→リセット巻線Nr→入力端子T1の経路で電流が流れる。この動作により、トランス3の励磁エネルギー(残留エネルギー)をリセット巻線Nrにより入力端子側へ放出する。
【0017】
§2:従来例2の説明
従来例2の回路図を図5に示す。この例は、従来例1と同様なフォワード型DC−DCコンバータにおいて、トランスの補助巻線を利用してローカル電源を作成する例である。
【0018】
図5に示したように、トランス3には前記従来例1のリセット巻線Nrを設けず、補助巻線N3を設ける。そして、補助巻線N3の両端子間にダイオードD3とコンデンサC3との直列回路を接続し、前記コンデンサC3の端子電圧をローカル電源(電圧:Vcc)として利用し、制御回路2やドライバ(Q2、Q3)に供給する。なお、前記補助巻線N3やローカル電源以外は従来例1と同じなので説明は省略する。
【0019】
§3:従来例2の波形図による動作の説明
従来例2の出力短絡時の各部波形図を図6に示す。図6において、A図は制御回路2の出力波形(PWMパルスの波形)、B図は主スイッチングトランジスタQ1のゲート電圧波形、C図は主スイッチングトランジスタQ1の電圧波形(P点の電圧波形)、D図は主スイッチングトランジスタQ1の電流波形、t0〜t7は各タイミングを示す。
【0020】
図5に示した回路において、出力端子T3、T4が負荷の異常状態等により短絡した場合、各部の波形は図6のようになる。図6において、タイミングt0〜t1、t2〜t3、t4〜t5、t6〜t7の間は、主スイッチングトランジスタQ1がオンで、タイミングt1〜t2、t3〜t4、t5〜t6の間は、主スイッチングトランジスタQ1がオフである。
【0021】
前記出力短絡時には、制御回路2はA図のようなPWMパルスを出力する。そして、トランジスタQ2、Q3からなるドライブ回路により主スイッチングトランジスタQ1のゲート電圧をB図のような電圧波形となるように制御を行う。
【0022】
このため、主スイッチングトランジスタQ1は、前記ゲート電圧によりオン/オフ駆動されて電流が流れる。この場合、主スイッチングトランジスタQ1の電圧波形(ドレイン・ソース間の電圧波形)はC図のようになり、主スイッチングトランジスタQ1に流れる電流は、トランス3の残留エネルギーの影響により次第に大きくなり、その電流波形はD図のようになる。
【0023】
これは、負荷の異常により出力端が短絡された際、主スイッチングトランジスタQ1のオン時間が最大オンデューティまで広がり、トランスの励磁エネルギーが増大し、ローカル電源等で消費しきれなくなり、トランス3に励磁エネルギーが残ってしまう。
【0024】
その状態で、次の主スイッチングトランジスタQ1のオン時間が来ると、更に励磁エネルギーの残留量(残留エネルギー)が増えてしまい、遂にはトランス3が飽和し、主スイッチングトランジスタQ1の電流が急増飽和する(タイミングt6〜t7参照)。この現象は入力電圧が高いと、より顕著となる。
【0025】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【0026】
(1) :従来例1のフォワード型DC−DCコンバータにおいて、定電圧回路1が無い場合、制御回路2や主スイッチングトランジスタQ1のドライブ回路(トランジスタQ2、Q3)に供給する電源は、入力端子に印加された入力電圧を抵抗等で降圧したローカル電源から供給する。
【0027】
この場合、入力電圧が高いと、制御回路2や主スイッチングトランジスタQ1のドライブ回路(トランジスタQ2、Q3)の最大定格電圧を超えてしまうことがあり、別途、低電圧電源を用意する必要がある。その結果、製品のコスト高や、大型化の原因ともなる。
【0028】
(2) :そこで、従来例1のように、前記定電圧電源としてシリーズレギュレータ等で構成した定電圧回路1を設け、この定電圧回路1からPWM制御を行う制御回路2や主スイッチングトランジスタQ1のドライバ(Q2、Q3)に電源を供給するようにしていた。
【0029】
ところが、定電圧回路1のように、入力電圧からシリーズレギュレータで定電圧を作成し、ローカル電源(制御回路2やドライバの電源)とした場合、シリーズレギュレータは抵抗が大きく、損失が大きくなってしまう。例えば、入力端子T1の入力電圧をVin、制御回路2の消費電流をIccとすると、制御回路2での電力損失はIcc×Vinとなり、入力電圧Vinが大きいと電力損失も大きくなってしまう。
【0030】
(3) :前記の欠点を改善するため、従来例2のように、トランス1に補助巻線N3を設け、トランス3の残留エネルギーにより補助巻線N3に誘起する電圧を利用して前記ローカル電源(或いは補助電源)とすることが行われていた。
【0031】
ところが、従来例2で説明したように、負荷の異常により出力端子が短絡された場合、主スイッチングトランジスタQ1のオン時間が最大オンデューティまで広がり、トランス3の励磁エネルギーが増大し、ローカル電源(補助電源)等で消費しきれなくなり、トランス3に励磁エネルギーが残ってしまう。
【0032】
その状態で、次の主スイッチングトランジスタQ1のオン時間が来ると、更に励磁エネルギーの残留量が増えてしまい、遂にはトランス3が飽和し、主スイッチングトランジスタQ1の電流が急増(過大と別)し、主スイッチングトランジスタQ1等の素子を破壊してしまう恐れがある。
【0033】
本発明は、このような従来の課題を解決し、トランスの残留エネルギーを確実に放出しながら主スイッチのPWM制御を行うことで、主スイッチに流れる電流の飽和が起きないようにすることを目的とする。
【0034】
【課題を解決するための手段】
本発明は前記の目的を達成するため、1次巻線、2次巻線、及び補助巻線を有するトランスと、前記1次巻線に直列接続された主スイッチと、前記2次巻線に接続された第1の整流素子及び平滑回路と、前記補助巻線に接続された第2の整流素子及びコンデンサからなる電源供給回路と、前記主スイッチを強制的にオフにする強制駆動回路と、前記主スイッチに対するPWM制御を行う制御回路を備えたDC−DCコンバータであって、前記制御回路は、前記電源供給回路から供給される電源により動作し、前記第1の整流素子は、前記主スイッチがオンしたときにオンし、前記強制駆動回路は、前記第1の整流素子及び前記主スイッチがオフしているときに前記補助巻線に発生する残留エネルギーによる電圧が所定の電圧以上になったときにオンするスイッチング素子を備え、前記スイッチング素子がオンすることにより、前記主スイッチが強制的にオフされ、前記主スイッチに対する前記制御回路によるPWM制御が阻止され、前記スイッチング素子は、前記残留エネルギーが前記制御回路により消費され、前記残留エネルギーによる電圧が前記所定の電圧より低くなることによりオフするように構成した。
【0037】
(作用)
前記DC−DCコンバータの出力短絡時には、制御回路はPWMパルスを出力するが、負荷の異常により出力端子が短絡された際、主スイッチのオン時間が最大オンデューティまで広がり、トランスの励磁エネルギーが増大し、ローカル電源等で消費しきれなくなり、トランスに励磁エネルギーが残ってしまう(残留エネルギーが発生)。
【0038】
従って、補助巻線の電圧は、トランスの残留エネルギーにより電圧の高い状態が続く。このような場合、強制駆動回路では、補助巻線に残留エネルギーによる電圧が発生していることを検出した際、制御回路から主スイッチをオンする信号が出力されても、主スイッチを強制的にオフにするように制御を行う。
【0039】
このため、主スイッチは強制的にオフの状態に駆動され、トランスの1次巻線に電流を流さない。この時、制御回路はトランスの補助巻線の電圧を利用して作成されたローカル電源から電力を供給されて動作を継続し、トランスの残留エネルギーを消費する。
【0040】
前記のようにして、トランスの残留エネルギーが無くなるまで、強制駆動回路が動作し、主スイッチをオフに保つ。そして前記残留エネルギーが無くなり、補助巻線の電圧が略0Vになると強制駆動回路は動作を停止し、制御回路からのPWMパルスで主スイッチをオン/オフ駆動できる状態になる。
【0041】
そして、次に制御回路から出力されるPWMパルスの立ち上がるタイミングで主スイッチがオンとなる。以上のようにすれば、トランスの残留エネルギーを確実に放出しながら主スイッチのPWM制御を行うことができ、トランスの飽和が起らず、主スイッチに流れる電流が過大となることがない。
【0042】
更に、前記励磁エネルギー利用手段は、第2の補助巻線に誘起する電圧で同期整流素子を駆動することによりトランスの励磁エネルギーを消費する。従って、この場合にも、前記と同様にトランスの残留エネルギーを確実に放出するので、主スイッチに流れる電流が過大となることがない。
【0043】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0044】
§1:DC−DCコンバータの構成の説明
DC−DCコンバータの回路図を図1に示す。この例は、従来例2のフォワード型DC−DCコンバータにおいて、トランス3の補助巻線N3に残留エネルギーによる電圧が発生していることを検出した際、制御回路2から主スイッチングトランジスタQ1をオンする信号が出力されても、主スイッチングトランジスタQ1を強制的にオフにする強制駆動回路を設けたDC−DCコンバータの例である。従って、前記強制駆動回路以外の構成は前記従来例2と同じである。具体的には次の通りである。
【0045】
図1に示したように、DC−DCコンバータは、1次巻線N1、2次巻線N2、及び補助巻線N3を有するトランス3と、トランス3の1次巻線N1に直列接続された主スイッチングトランジスタQ1(NチャンネルMOS−FET)と、トランス3の2次巻線N2に接続された整流平滑回路(ダイオードD1、D2、コイルL1、コンデンサC2からなる回路)と、この整流平滑回路の出力電圧(コンデンサC2の電圧)を入力して主スイッチングトランジスタQ1に対するPWM制御を行う制御回路2を備えている。
【0046】
また、トランス3の補助巻線N3には、トランス3の励磁エネルギーを利用してローカル電源を供給するローカル電源供給回路(ダイオードD3、コンデンサC3からなる回路)を接続する。更に、トランス3の補助巻線N3に残留エネルギーによる電圧が発生していることを検出した際、制御回路2から主スイッチングトランジスタQ1をオンする信号が出力されても、主スイッチングトランジスタQ1を強制的にオフにする強制駆動回路を設ける。
【0047】
この場合、前記強制駆動回路は、補助巻線N3の電圧を分圧する抵抗R1、R2と、前記抵抗で分圧した電圧(抵抗R1とR2の接続点の電圧)によりオン/オフ駆動されるトランジスタQ4で構成する。また、前記ローカル電源は、制御回路2と、制御回路2から出力されるPWMパルスにより主スイッチングトランジスタQ1をオン/オフ駆動するドライバ(Q2、Q3)を含む回路の電源である。
【0048】
§2:動作の説明
前記DC−DCコンバータの動作は次の通りである。入力端子T2をGNDに接続し、入力端子T1に直流入力電圧+Vinを印加すると、この入力電圧+Vinにより、DC−DCコンバータが動作を開始し、整流平滑回路(D1、D2、L1、コンデンサC2)から出力電圧が得られる。この場合、出力端子T3の電圧は+Vout 、出力端子T4の電圧は−Vout である。具体的には、このDC−DCコンバータの動作は次の通りである。
【0049】
制御回路2やドライバ(Q2、Q3)に前記ローカル電源(電圧Vcc)が印加すると、制御回路2は、整流平滑回路の出力電圧(コンデンサC2の電圧)を用いてPWM制御を行う。そして、制御回路2から出力されたPWMパルスによりドライバのトランジスタQ2、Q3がオン/オフ駆動され、主スイッチングトランジスタQ1のゲートに駆動信号を印加する。
【0050】
このようにして、主スイッチングトランジスタQ1は制御回路2から出力されるPWMパルスによりドライバを介してオン/オフ駆動される。それに伴い、主スイッチングトランジスタQ1がオンになると、トランス3の1次巻線N1に励磁電流が流れ、主スイッチングトランジスタQ1がオフになると、1次巻線N1に流れる電流が遮断される。以降、このような動作を繰り返す。
【0051】
前記のように、制御回路2のPWM制御により、ドライバ(Q2、Q3)がオン/オフ駆動されるのに伴い、主スイッチングトランジスタQ1がオン/オフ駆動されると、トランス3の巻線が励磁され、2次巻線N2に電圧を誘起する。そして、2次巻線N2に誘起された電圧によりダイオードD1が順方向バイアスされると、2次巻線N2→ダイオードD1→コイルL1→コンデンサC2→2次巻線N2の経路で電流が流れ、コンデンサC2を充電する。
【0052】
その後、2次巻線N2の電圧極性が逆方向になると、ダイオードD1は逆バイアスされるので、該ダイオードD1に電流が流れず、コイルL1に蓄えられた(電磁エネルギーにより、コイルL1→コンデンサC2→ダイオードD2→コイルL1の経路で電流が流れ、コンデンサC2を充電する。以降、2次巻線N2の電圧極性が変わる度に前記動作を繰り返す。
【0053】
このようにして充電されたコンデンサC2の電圧は制御回路2へ入力され、この電圧に応じて制御回路2からPWMパルスを出力し、該PWMパルスによりトランジスタQ2、Q3をオン/オフ駆動することで、主スイッチングトランジスタQ1をオン/オフ駆動(オン/オフの間隔を制御しながら駆動)する。
【0054】
前記の動作において、主スイッチングトランジスタQ1がオンになると、入力端子T1→1次巻線N1→主スイッチングトランジスタQ1→入力端子T2(GND)の経路で電流が流れ1次巻線N1を励磁する。この時、3次巻線N3にも誘起電圧が発生する。
【0055】
次に、主スイッチングトランジスタQ1がオフになると、3次巻線N3の誘起電圧の極性は逆向きになる。そして、3次巻線N3に電圧が誘起すると、ダイオードD3、コンデンサC3からなる半波整流回路により半波整流された電流がコンデンサC3に流れ、該コンデンサC3を充電する。この時発生するコンデンサC3の電圧をローカル電源として使用し、制御回路2やドライバ(Q2、Q3)に供給する。
【0056】
また、3次巻線N3の誘起電圧は抵抗R1、R2からなる分圧抵抗で分圧され、その分圧された電圧(抵抗R1、R2の接続点の電圧)に応じてトランジスタQ4がオン/オフ駆動される。この場合、抵抗R1、R2の接続点の電圧(或いは電位)が、或る値より大きければトランジスタQ4はオンとなり、制御回路2の出力側を強制的に略GND電位(ローレベル電位)にして主スイッチングトランジスタQ1がオンにならないようにする。
【0057】
また、抵抗R1、R2の接続点の電圧が、或る値より小さければトランジスタQ4はオフとなり、制御回路2から出力されるPWMパルスで主スイッチングトランジスタQ1をオン/オフ駆動する(通常運用時の駆動)。
【0058】
§3:波形による動作の説明
図1に示した回路の出力短絡時の各部波形図を図2に示す。図2において、A図は制御回路出力波形(PWMパルス波形)、B図は補助巻線の電圧波形、C図は主スイッチングトランジスタQ1(主スイッチ)のゲート電圧波形、D図は主スイッチングトランジスタQ1(主スイッチ)の電圧波形(ドレイン・ソース間の電圧波形)、E図は主スイッチングトランジスタQ1の電流波形を示す。また、t0〜t7は各タイミングを示す。
【0059】
また、タイミングt0〜t1、t2〜t3、t4〜t5、t6〜t7の間は制御回路2から主スイッチングトランジスタQ1をオンする信号が出力され、タイミングt1〜t2、t3〜t4、t5〜t6の間は主スイッチングトランジスタQ1をオフする信号が出力される。
【0060】
図1に示した回路において、出力端子T3、T4が負荷の異常状態等により短絡した場合、各部の波形は図2のようになる。この出力短絡時には、制御回路2はA図のような波形のPWMパルスを出力する。この場合、入力電圧が高いと、負荷の異常により出力端が短絡された際、主スイッチングトランジスタQ1のオン時間が最大オンデューティまで広がり、トランスの励磁エネルギーが増大し、ローカル電源(補助電源)等で消費しきれなくなり、トランス3に励磁エネルギーが残ってしまう(残留エネルギーの発生)。
【0061】
従って、補助巻線N3の電圧は、トランス3の残留エネルギーによりB図に示したようにタイミングt1から電圧の高い状態が続き、タイミングt1からトランジスタQ4がオンとなり、トランジスタQ2、Q3のベース側を略GND電位に保ち、トランジスタQ2をオフ、トランジスタQ3をオンに駆動して主スイッチングトランジスタQ1のゲートを略GND電位(略0V)に保つ。
【0062】
このため、主スイッチングトランジスタQ1は強制的にオフに駆動され、トランス3の1次巻線N1に電流を流さない。この時、制御回路2はトランス3の3次巻線N3の電圧を利用して作成されたローカル電源から電力を供給されて動作を継続し、前記トランス3の残留エネルギーを消費する。
【0063】
前記のようにして、トランス3の残留エネルギーが無くなるまでトランジスタQ4をオンに駆動し、主スイッチングトランジスタQ1をオフに保つ。そしてタイミングt3を過ぎてから前記残留エネルギーが無くなり始め、補助巻線N3の電圧が略0Vになると、トランジスタQ4はオフとなり、制御回路2からのPWMパルスで主スイッチングトランジスタQ1をオン/オフ駆動できる状態になる。
【0064】
そして、次に制御回路2から出力されるPWMパルスの立ち上がるタイミングt4でトランジスタQ2がオン、トランジスタQ3がオフとなり主スイッチングトランジスタQ1のゲートに、C図のようなハイレベルの電圧が印加し、主スイッチングトランジスタQ1がオンとなる。
【0065】
そのため、タイミングt4から主スイッチングトランジスタQ1にE図のような波形の電流が流れ、主スイッチングトランジスタQ1の電圧波形(ドレイン/ソース間の電圧波形)はD図のように略0Vとなる。以降同様な動作を繰り返す。
【0066】
(他の例の説明)
§1:他の例の構成の説明
他の例のDC−DCコンバータの回路図を図3に示す。この例は、前記トランス3に第2の補助巻線N3を設けると共に、トランス3の2次側の整流平滑回路に同期整流用の同期整流素子を構成するトランジスタQ5、Q6(Nチャンネル型MOS−FET)を含む例である。この場合、励磁エネルギー利用手段として、補助巻線N3を含み、その誘起電圧で前記同期整流素子のトランジスタQ5を駆動するように構成している。具体的には次の通りである。
【0067】
図3に示したように、DC−DCコンバータは1次巻線N1、2次巻線N2、及び補助巻線N3、N4を有するトランス3と、トランス3の1次巻線N1に直列接続された主スイッチングトランジスタQ1(NチャンネルMOS−FET)と、トランス3の2次巻線N2に接続された同期整流回路(トランジスタQ5、Q6、コイルL1、コンデンサC2、C5からなる回路)と、同期整流回路の転流素子を構成するトランジスタQ5をオン/オフ制御するための制御回路(N3、D12、抵抗R12)を備えている。
【0068】
また、トランス3の補助巻線N4にはローカル電源を供給するためのローカル電源供給回路(D13、D14、C3を含む回路)を接続する。更に、トランス3の補助巻線N4に残留エネルギーによる電圧が発生していることを検出した際、制御回路2から主スイッチングトランジスタQ1をオンする信号が出力されても、主スイッチングトランジスタQ1を強制的にオフにする強制駆動回路を設ける。
【0069】
この強制駆動回路は、トランジスタQ11、Q12、Q13、抵抗R5、R6等、コンデンサC6、ダイオードD11等で構成する。また、ローカル電源(コンデンサC3の直流電圧を利用する電源)は、制御回路2と、該制御回路2から出力されるPWMパルスにより主スイッチングトランジスタQ1をオン/オフ駆動するドライバ(Q2、Q3)を含む回路の電源である。
【0070】
前記構成の回路では、主スイッチングトランジスタQ1がオンからオフになった時ダイオードD12がオンとなり、トランス3に蓄えられている励磁エネルギーをトランジスタQ5の入力容量を充電するのに使用しており、この時消費されるエネルギーが、トランス3の残留エネルギー消費となる。
【0071】
§2:他の例の動作の説明
前記図3に示したDC−DCコンバータの動作は次の通りである。なお、基本的な動作は図1のDC−DCコンバータと同じである。
【0072】
入力端子T2をGNDに接続し、入力端子T1に直流入力電圧+Vinを印加すると、この入力電圧+Vinにより、DC−DCコンバータが動作を開始し、整流平滑回路(Q5、Q6、L1、C2、C5)が同期整流動作を行いコンデンサC2から出力電圧が得られる。
【0073】
また、制御回路2やドライバ(Q2、Q3)に電源が印加すると、制御回路2はコンデンサC3の電圧を入力してPWM制御を行う。そして、制御回路2から出力されたPWMパルスによりドライバのトランジスタQ2、Q3がオン/オフ駆動され、主スイッチングトランジスタQ1のゲートに駆動信号を印加する。
【0074】
このようにして、主スイッチングトランジスタQ1は制御回路2から出力されるPWMパルスによりドライバを介してオン/オフ駆動される。それに伴い、主スイッチングトランジスタQ1がオンになると、トランス3の1次巻線N1に励磁電流が流れ、主スイッチングトランジスタQ1がオフになると、1次巻線N1に流れる電流が遮断される。以降、このような動作を繰り返す。
【0075】
前記のように、制御回路2のPWM制御により、ドライバ(Q2、Q3)がオン/オフ駆動されるのに伴い、主スイッチングトランジスタQ1がオン/オフ駆動されると、トランス3の巻線が励磁され、2次巻線N2と補助巻線N3、N4に電圧が誘起する。このため、トランス3の2次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はコイルL1で平滑化されコンデンサC2を充電する。
【0076】
この場合、主スイッチングトランジスタQ1がオンになると、トランジスタQ6がオン、トランジスタQ5がオフとなるから、巻線N2→C2→L1→Q6→N2の経路で電流が流れ、コンデンサC2を充電する。次に、主スイッチングトランジスタQ1がオフになると、巻線N3の電圧が反対極性になり、N3→Q5の浮遊容量→ダイオードD12→N3の経路で電流が流れQ5がオンとなる。また、巻線N2の電圧が反対極性となりQ6がオフとなる。従って、L1に蓄積された電磁エネルギーにより、L1→Q5→C2→L1の経路で電流が流れコンデンサC2を充電する。以降、同様な動作を繰り返す。
【0077】
前記の動作において、主スイッチングトランジスタQ1がオンになると、入力端子T1→1次巻線N1→主スイッチングトランジスタQ1→入力端子T2(GND)の経路で電流が流れ1次巻線N1を励磁する。この時、補助巻線N4にも誘起電圧が発生する。
【0078】
この時補助巻線N4の誘起電圧によりコンデンサC3が充電され、制御回路2やドライバ(Q2、Q3)にローカル電源を供給する。また、補助巻線N4の誘起電圧によりトランジスタQ11、Q12、Q13はオン/オフ駆動され、トランジスタQ13がオンになれば、制御回路2の出力側を強制的に略GND電位(ローレベル電位)にして主スイッチングトランジスタQ1がオンにならないようにする。また、トランジスタQ13がオフになれば、制御回路2から出力されるPWMパルスで主スイッチングトランジスタQ1をオン/オフ駆動する(通常運用時の駆動)。
【0079】
すなわち、トランス3に励磁エネルギーが残っている場合は、補助巻線N4に誘起する電圧でダイオードD11がオンになると、トランジスタQ11がオフ、トランジスタQ12がオフ、トランジスタQ13がオンとなる。そしてトランジスタQ13がオンになると、制御回路2の出力側を強制的に略GND電位(ローレベル電位)にして主スイッチングトランジスタQ1がオンにならないようにする(Q1:オフ)。
【0080】
また、トランス3に励磁エネルギーが残っていない場合、ダイオードD11がオフになり、トランジスタQ11がオン、トランジスタQ12がオン、トランジスタQ13がオフとなる。そしてトランジスタQ13がオフになると、制御回路2から出力されるPWMパルスで主スイッチングトランジスタQ1をオン/オフ駆動する(通常運用時の駆動)。
【0081】
§3:その他の説明
(1) :前記主スイッチングトランジスタQ1は、NチャンネルMOS−FETで構成したが、本発明はこのような例に限らず、バイポーラ型トランジスタ、PチャンルMOS−FET等、任意のスイッチング素子が使用可能である。
【0082】
(2) :強制駆動回路を構成する分圧抵抗は、前記2個の抵抗R1、R2に限らず、3個以上の任意数の抵抗を用いて分圧しても実施可能である。
【0083】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【0084】
従来例2で説明したDC−DCコンバータでは、入力電圧が高いと、負荷の異常により出力端子が短絡された場合、主スイッチのオン時間が最大オンデューティまで広がり、トランス3の励磁エネルギーが増大し、ローカル電源(補助電源)等で消費されなくなり、トランスに励磁エネルギーが残ってしまう。
【0085】
その状態で、次の主スイッチのオン時間が来ると、更に励磁エネルギーの残留量が増えてしまい、最後には主スイッチの電流が飽和し、主スイッチ等の素子を破壊してしまう恐れがある。
【0086】
そこで、本発明は、前記DC−DCコンバータにおいて、補助巻線に残留エネルギーによる電圧が発生していることを検出した際、制御回路から主スイッチをオンする信号が出力されても、主スイッチを強制的にオフにする強制駆動回路を備えている。
【0087】
そして、強制駆動回路の動作で主スイッチを強制的にオフにした期間に、トランスの残留エネルギーをローカル電源で動作する制御回路やドライバで消費させることにより、完全に放出することができる。従って、トランスの飽和が起らず、主スイッチに流れる電流が過大となることがないため、主スイッチが素子破壊に至ることも回避できる。
【0088】
更に、励磁エネルギー利用手段は、第2の補助巻線に誘起する電圧で同期整流素子を駆動することによりトランスの励磁エネルギーを消費する。従って、この場合にも、トランスの残留エネルギーを確実に放出するので、トランスの飽和が起らず、主スイッチに流れる電流が過大となることがないため、主スイッチが素子破壊に至ることも回避できる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるDC−DCコンバータの回路図である。
【図2】図1に示した回路の出力短絡時の各部波形図である。
【図3】本発明の実施の形態における他の例のDC−DCコンバータの回路図である。
【図4】従来例1の回路図である。
【図5】従来例2の回路図である。
【図6】従来例2の出力短絡時の各部波形図である。
【符号の説明】
1 定電圧回路
2 制御回路
3 トランス
Q1 主スイッチングトランジスタ
Q2〜Q6、Q11、Q12、Q13 トランジスタ
R1〜R6、R12 抵抗
C1〜C6 コンデンサ
L1 コイル
D1〜D3、D11、D12、D13、Dr ダイオード
N1 トランスの1次巻線
N2 トランスの2次巻線
N3、N4 トランスの補助巻線
Nr トランスのリセット巻線
T1、T2 入力端子
T3、T4 出力端子
Claims (1)
- 1次巻線、2次巻線、及び補助巻線を有するトランスと、
前記1次巻線に直列接続された主スイッチと、
前記2次巻線に接続された第1の整流素子及び平滑回路と、
前記補助巻線に接続された第2の整流素子及びコンデンサからなる電源供給回路と、
前記主スイッチを強制的にオフにする強制駆動回路と、
前記主スイッチに対するPWM制御を行う制御回路を備えたDC−DCコンバータであって、
前記制御回路は、前記電源供給回路から供給される電源により動作し、
前記第1の整流素子は、前記主スイッチがオンしたときにオンし、
前記強制駆動回路は、前記第1の整流素子及び前記主スイッチがオフしているときに前記補助巻線に発生する残留エネルギーによる電圧が所定の電圧以上になったときにオンするスイッチング素子を備え、
前記スイッチング素子がオンすることにより、前記主スイッチが強制的にオフされ、前記主スイッチに対する前記制御回路によるPWM制御が阻止され、
前記スイッチング素子は、前記残留エネルギーが前記制御回路により消費され、前記残留エネルギーによる電圧が前記所定の電圧より低くなることによりオフすることを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064450A JP4272362B2 (ja) | 2001-03-08 | 2001-03-08 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064450A JP4272362B2 (ja) | 2001-03-08 | 2001-03-08 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002272096A JP2002272096A (ja) | 2002-09-20 |
JP4272362B2 true JP4272362B2 (ja) | 2009-06-03 |
Family
ID=18923266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001064450A Expired - Fee Related JP4272362B2 (ja) | 2001-03-08 | 2001-03-08 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4272362B2 (ja) |
-
2001
- 2001-03-08 JP JP2001064450A patent/JP4272362B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002272096A (ja) | 2002-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101202204B1 (ko) | 전력 mosfet 구동기 및 이를 위한 방법 | |
JP5786281B2 (ja) | 駆動回路 | |
US20050099164A1 (en) | Pfc-pwm controller having interleaved switching | |
JP2001145344A (ja) | Dc−dcコンバータ | |
JP2000184698A (ja) | スイッチング電源 | |
JP4548484B2 (ja) | 同期整流型フォワードコンバータ | |
EP0736959A1 (en) | Low dissipation power controller | |
JP2009095214A (ja) | Dc−dcコンバータ回路 | |
JP4272362B2 (ja) | Dc−dcコンバータ | |
JPH08331839A (ja) | 電源回路 | |
US6104173A (en) | DC-DC converter and power-supply switching circuit | |
JP4465713B2 (ja) | スイッチング電源装置及び同期整流回路 | |
JP4321277B2 (ja) | 電源装置 | |
JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
JP2005143282A (ja) | 降圧型pwmコンバータ | |
JPH1118426A (ja) | スイッチング電源回路 | |
JP2004519190A (ja) | スイッチング電源 | |
JP6129056B2 (ja) | 電源供給装置及び映像表示装置 | |
KR0126331Y1 (ko) | 다출력 스위칭 전원공급장치의 노이즈 방지회로 | |
JP4858815B2 (ja) | フォワードコンバータ | |
JP2007318873A (ja) | Pwmモータ駆動回路 | |
JP3419343B2 (ja) | Dc−dcコンバータ | |
JP2978183B2 (ja) | 自励インバータ | |
JP3373194B2 (ja) | スイッチング電源装置 | |
JP3469128B2 (ja) | スイッチング電源回路および電源デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4272362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |