JP4263671B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4263671B2 JP4263671B2 JP2004217568A JP2004217568A JP4263671B2 JP 4263671 B2 JP4263671 B2 JP 4263671B2 JP 2004217568 A JP2004217568 A JP 2004217568A JP 2004217568 A JP2004217568 A JP 2004217568A JP 4263671 B2 JP4263671 B2 JP 4263671B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- region
- silicon nitride
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
また、上記半導体装置の製造方法においては、シリコン窒化膜上に第2の絶縁膜を堆積する工程(c)後に、熱処理により第2の絶縁膜を平坦化する工程(c´)を含むことが好ましい。
さらに、シリコン窒化膜と第1の誘電体膜が、同一の膜種で構成されていることが好ましい。
さらにまた、第2の絶縁膜上に形成される、容量上部電極のパターンのエッジに対して、第1の誘電体膜のパターンのエッジが、少なくとも1箇所以上は外側に位置することが好ましい。
2 第1の絶縁膜
3a、3b 容量下部電極の多結晶シリコン膜
4 第1のシリコン酸化膜
5 第1のシリコン窒化膜
6 第2の絶縁膜
7 第1のフォトレジスト
8a、8b 容量を形成する開口領域
9 第2のシリコン窒化膜
10a、10b 第2のフォトレジスト
11a 第1の容量領域の第2のシリコン窒化膜
11b 第2の容量領域の第2のシリコン窒化膜
12 第2のシリコン酸化膜
13 第3のフォトレジスト
14a 第1の容量領域
14b 第2の容量領域
15a、15b 容量下部電極取り出しコンタクトホール
16a、16b 容量下部電極取り出し部
17a、17b 容量上部電極
21 半導体基板
22 第1の絶縁膜
23a、23b 容量下部電極の多結晶シリコン膜
24 第1のシリコン酸化膜
25 第1のシリコン窒化膜
26 第2の絶縁膜
27 第1のフォトレジスト
28a、28b 容量を形成する開口領域
29 第2のシリコン窒化膜
30 第2のフォトレジスト
31 第2の容量領域の第2のシリコン窒化膜
32 第2のシリコン酸化膜
33 第3のフォトレジスト
34a 第1の容量領域
34b 第2の容量領域
35a、35b 容量下部電極取り出しコンタクトホール
36a、36b 容量下部電極取り出し部
37a、37b 容量上部電極
38 第1の容量領域のエッジ
39 第2のシリコン酸化膜のカバレッジが低下した領域
40 庇
41 くびれ
Claims (6)
- 半導体基板上に2種類のMIS型容量素子を有する半導体装置の製造方法であって、
前記半導体基板上に第1の絶縁膜を介して第1の導電膜を堆積した後、パターニングして複数の容量下部電極を形成する工程(a)と、
前記容量下部電極を覆うようにシリコン窒化膜を堆積する工程(b)と、
前記シリコン窒化膜上に第2の絶縁膜を堆積する工程(c)と、
前記第2の絶縁膜と前記シリコン窒化膜とを前記容量下部電極まで到達するように開口して第1の容量領域と第2の容量領域とを形成する工程(d)と、
前記第1の容量領域と前記第2の容量領域とを覆うように第1の誘電体膜を堆積する工程(e)と、
前記第1の容量領域と前記第2の容量領域とに前記第1の誘電体膜を残すようにパターニングする工程(f)と、
パターニングされた前記第1の誘電体膜を覆うように前記第1の誘電体膜より比誘電率の小さい第2の誘電体膜を堆積する工程(g)と、
前記第2の容量領域の前記第2の誘電体膜を除去する工程(h)と、
容量下部電極取り出し領域の前記第2の絶縁膜と前記シリコン窒化膜とを前記容量下部電極まで到達するように開口してコンタクトホールを形成する工程(i)と、
前記コンタクトホールと前記第2の絶縁膜上とに第2の導電膜を堆積した後、前記第2の導電膜のみをパターニングして容量上部電極と容量下部電極取り出し部とを形成する工程(j)とを含み、
前記第1の導電膜が多結晶シリコンであり、
かつ、前記第1の誘電体膜が、前記シリコン窒化膜に対してエッチングレートが同等か、もしくは小さい膜で構成され、
かつ、前記第2の容量領域の前記第2の誘電体膜を除去する工程(h)において、前記第2の誘電体膜は前記第2の容量領域のみ除去され、他の領域では除去されないことを特徴とする半導体装置の製造方法。 - 前記工程(e)において、前記第1の誘電体膜に減圧シリコン窒化膜を用いる請求項1に記載の半導体装置の製造方法。
- 前記工程(g)において、前記第2の誘電体膜に減圧TEOS膜を用いる請求項1に記載の半導体装置の製造方法。
- 前記シリコン窒化膜上に第2の絶縁膜を堆積する工程(c)後に、熱処理により前記第2の絶縁膜を平坦化する工程(c´)を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記シリコン窒化膜と前記第1の誘電体膜が、同一の膜種で構成されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第2の絶縁膜上に形成される、前記容量上部電極のパターンのエッジに対して、前記第1の誘電体膜のパターンのエッジが、少なくとも1箇所以上は外側に位置することを特徴とする請求項1、2または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217568A JP4263671B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217568A JP4263671B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041119A JP2006041119A (ja) | 2006-02-09 |
JP4263671B2 true JP4263671B2 (ja) | 2009-05-13 |
Family
ID=35905806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004217568A Expired - Fee Related JP4263671B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4263671B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143699B2 (en) * | 2009-02-25 | 2012-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-dielectric MIM capacitors for system-on-chip applications |
-
2004
- 2004-07-26 JP JP2004217568A patent/JP4263671B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041119A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7122878B2 (en) | Method to fabricate high reliable metal capacitor within copper back-end process | |
US7808077B2 (en) | Semiconductor device and method for fabricating the same | |
KR100809321B1 (ko) | 다중 mim 캐패시터 및 이의 제조 방법 | |
KR100398015B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7202126B2 (en) | Semiconductor device and method of manufacturing same | |
US20060006441A1 (en) | Semiconductor device including a trench-type metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
US20230207448A1 (en) | Three dimensional mim capacitor having a comb structure and methods of making the same | |
CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
TWI622176B (zh) | Mim電容之結構及其製造方法 | |
US20230207614A1 (en) | Metal-insulator-metal (mim) capacitor including an insulator cup and laterally-extending insulator flange | |
JP4263671B2 (ja) | 半導体装置の製造方法 | |
US7510944B1 (en) | Method of forming a MIM capacitor | |
US20050266633A1 (en) | Method for fabricating capacitor | |
KR100741880B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
KR100834238B1 (ko) | 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법 | |
JP4018615B2 (ja) | 半導体装置及びその製造方法 | |
US20230268380A1 (en) | Metal-insulator-metal (mim) capacitor module with dielectric sidewall spacer | |
JP2003282719A (ja) | 半導体装置およびその製造方法 | |
CN111834332B (zh) | 半导体结构及其形成方法 | |
JP2006253268A (ja) | 半導体装置およびその製造方法 | |
KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
JP2008124405A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002141472A (ja) | 半導体装置及びその製造方法 | |
KR100485168B1 (ko) | 박막 커패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |