JP4256698B2 - 多層薄膜製造装置及び製造方法 - Google Patents

多層薄膜製造装置及び製造方法 Download PDF

Info

Publication number
JP4256698B2
JP4256698B2 JP2003063773A JP2003063773A JP4256698B2 JP 4256698 B2 JP4256698 B2 JP 4256698B2 JP 2003063773 A JP2003063773 A JP 2003063773A JP 2003063773 A JP2003063773 A JP 2003063773A JP 4256698 B2 JP4256698 B2 JP 4256698B2
Authority
JP
Japan
Prior art keywords
reaction
gas
thin film
multilayer thin
rotating body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003063773A
Other languages
English (en)
Other versions
JP2004273839A (ja
Inventor
美和 竹田
康文 藤原
陽一 野々垣
淳 小泉
理 辻
利明 立田
英明 嶋
慎一 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samco Inc
Original Assignee
Samco Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samco Inc filed Critical Samco Inc
Priority to JP2003063773A priority Critical patent/JP4256698B2/ja
Publication of JP2004273839A publication Critical patent/JP2004273839A/ja
Application granted granted Critical
Publication of JP4256698B2 publication Critical patent/JP4256698B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、異種の半導体を積層して接合させたヘテロ構造を有するデバイスを作製するための多層薄膜製造装置に関する。
【0002】
【従来の技術】
光電発光デバイスや高速デバイスなどにおいては、ヘテロ構造、すなわち、異種の半導体を積層して接合させた構造を有するデバイスが用いられている。このようなデバイスは、有機金属気相成長法(OMVPE=Organometallic Vapor Phase Epitaxy、あるいは、MOVPE=Metal-organic Vapor Phase Epitaxy)のような精密ヘテロ結晶成長技術を用いて製造することができる。
【0003】
多重量子井戸(MQW)を有する素子(LED、Laser)、高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)、ヘテロ接合バイポーラ・トランジスタ(Heterojunction Bipolar Transistor:HBT)等を用いて作製された受発光素子、高周波素子は、III-V族化合物半導体材料のヘテロ接合により構成されることがよく知られている。ヘテロ接合の例としてはAlGaAs/GaAs、InGaAs/InP等があり、用途に応じてバンドギャップの異なる材料を選択し、積層する。この際、格子定数が整合するように三元系(InGaAs等)ではIII族元素の組成比を、四元系(InGaAsP等)ではIII族元素およびV族元素の組成比を変える。
【0004】
半導体デバイスにおいてその性能を向上させるためには、品質の高い単結晶が得られること、および、p,n制御のための不純物がドーピングできることが必要である。更にヘテロ構造を有する半導体の場合は、ヘテロ接合界面の急峻な組成変化が実現される必要がある。
例えばHEMTにおいては、n+−Al0.3Ga0.7As/n-−GaAs接合の界面に二次元電子ガスを形成させる。このためにはヘテロ界面の組成変化が急峻である必要があり、GaAs→Al0.3Ga0.7Asへ徐々に組成が変わったのでは二次元電子ガスが形成されない。
【0005】
しかし、MOCVD法を用いてヘテロ構造を有するIII-V族化合物半導体を成膜する場合、ヘテロ接合界面において急峻な組成変化を達成することは難しい。例えばMQWを成膜する場合、各層界面での相互拡散、および、反応室からの脱ガスによるコンタミネーションに起因すると考えられる界面での組成比のずれが生じる。これらは界面の急峻性を悪化させ、また、格子不整合(歪超格子を目的とした場合は除く)を招く場合もある。各層界面での相互拡散は、低温成膜、結晶性を高めることで緩和できることがわかっている。しかし、反応室からの脱ガスは、特に蒸気圧の高いV族元素の異なる結晶を多層にする場合に問題になっている。例えばInGaP/GaAs-MQWの場合、GaAs成膜後完全に反応室からAsを除外しないとInGaP成膜中に反応室からAsの脱ガスが発生し、InGaP成膜層に混入する。また、InGaP成膜後Pを反応室から完全に除外しないとGaAs成膜層にPの混入が生じる。反応室からのAs,Pの脱ガスが著しい場合、界面での組成がInGaAsP/GaAsPとなり、目的のInGaP/GaAsの急峻なヘテロ接合が得られない。また、格子不整合が生じる場合もあり、これが界面でのトラップレベルを形成し、デバイス特性を悪化させる。以上においては蒸気圧の高いV族元素に注目したが、その他の場合も、使用するガスによっては蒸気圧の高い熱分解生成物が生じる。この場合も、上記同様、反応室からの脱ガスによるコンタミネーションが生じることとなり、界面での組成比のずれ、格子不整合を招く。
【0006】
このような多層薄膜における、界面での組成比のずれ、および格子不整合を解決するために、異なる反応ガスの流路を別系統にし、ガスの予熱状態に差異が生じるようにすることによって結晶組成の均一性を確保し、かつ、成長層におけるキャリア濃度の均一性を確保する方法が特許文献1に開示されている。
【0007】
その他に、薄膜層の成長中断直後にV族反応ガスとIII族反応ガスを同時に成長室に導入し、成長層表面からのV族元素の離脱および置換を抑えることにより、急峻なヘテロ接合界面を作製する方法が特許文献2に開示されている。
【0008】
また、反応ガスとキャリアガスの流量制御を簡易に行えるようにすると同時に、反応ガスが十分反応管に行き渡るようにして、急峻なヘテロ接合界面を作製する方法が特許文献3に開示されている。
【0009】
【特許文献1】
特開平11-329980号公報
【特許文献2】
特開平9-213641号公報
【特許文献3】
特開平10-223539号公報
【0010】
【発明が解決しようとする課題】
有機金属気相成長法を用いてヘテロ構造を有する薄膜を製造する場合、成長層の種類に応じて異なる反応ガスを使用して、複数の成長層を堆積させる。この際、上述の特許文献1〜3に記載の方法等が使用できる。
【0011】
しかし、特許文献1に記載の方法においては、異なる反応ガスを使用する場合であっても、成長層の堆積を行う反応場が同一であるため、該反応場の内壁への各反応ガスの吸着が避けられない。内壁に吸着した反応ガスが各層の堆積中に脱離し、反応ガスによるクロスコンタミネーションを引き起こす。また、中間パージ領域がない等の理由から、良好な界面急峻性を得るのは困難である。
【0012】
特許文献2に記載の方法による、後工程の反応ガスによる前工程ガスのパージおよびガスの単なる切り替えのみでは、前後のガス組成は指数関数的にしか変化しない。このため良好な界面急峻性を得ることは期待できない。
【0013】
特許文献3に記載の方法は、単にガスの切り替え時に圧力変動を最小限に抑えるように工夫したのみで、異なる反応ガスによるクロスコンタミネーションは避けられない。このため、特許文献3に記載の方法によっても、良好な界面急峻性を得るのは困難である。
【0014】
本発明の目的とするところは、異種の半導体等を積層して接合させたヘテロ構造を有する多層薄膜の製造において、ヘテロ接合界面の組成変化を従来よりも更に急峻にすることを可能にする多層薄膜製造装置を提供することにある。
【0015】
【課題を解決するための手段】
上記課題を解決するために成された本発明に係る多層薄膜製造装置は、a)周壁に囲まれた反応室と、b)反応室の略中央に配置された軸を中心に回転可能な、基板載置部を有する回転体と、c)上記回転体と反応室の周壁とを横断するように設けられた2以上の隔壁と、d)反応室の周壁、回転体及び隔壁により形成される複数の反応部にそれぞれ異なる反応ガスを導入するためのガス導入手段と、e) 各反応部のそれぞれに共通のガスを導入するための共通ガス導入手段とを有し、前記回転体の軸が、前記ガス導入手段により導入されるガスの流れに関して前記基板載置部の上流側よりも下流側の方が小径であるとともに、前記基板載置部よりも下流側の隔壁が開口していることを特徴とする。
【0016】
【発明の実施の形態】
発明者らは、ヘテロ接合界面の急峻な組成変化が反応室壁からの原子汚染により妨げられていると考えた。即ち、例えば第一層形成工程で反応室壁に付着した第一反応ガスが、異なる反応ガス(第二反応ガス)を使用する第二層形成工程中に反応室壁から脱離して反応室中に拡散し、成長中の薄膜に混入することにより、ヘテロ接合界面の急峻な組成変化が妨げられていると考えた。
このため、本発明に係る多層薄膜製造装置においては、反応室内を複数の反応部に分離し、異なる反応ガスはそれぞれ異なる反応部で使用するようにした。
【0017】
反応室内を複数の反応部に分離するために、反応室内において、回転体と反応室周壁とを横断する方向に複数の隔壁を設置する。これにより、反応ガスの種類と反応部が一対一に対応し、異なる反応ガスの使用によって生じる反応室壁からの原子汚染を避けることができる。なお、反応部(隔壁)の数は、想定されるヘテロ構造に応じて適宜設定する。
【0018】
また、各々の反応部にそれぞれ独立したガス導入手段を設け、異なるガスをそれぞれの反応部に独立して導入できるようにする。これにより、異なる反応ガスは同じガス供給路を流れず、異なる種類のガスにより反応部が汚染されることが防止される。
【0019】
また、回転体上に基板載置部を設け、更に、回転体が、反応室中心に設けた軸を中心として回転できるようにする。このようにすると、一の反応部において成膜が終了した後、反応室を開放せずとも、次の反応部に基板を移動させ、次の反応ガスを用いて成膜することが可能となる。なお、回転体は、一の反応部において成膜が行われている間静止させ、次の工程に移る際に、次の反応部に回転させてもよいし(間欠回転)、所定の速度で連続回転させてもよい。
【0020】
回転体においては、基板載置部がガスの流れに対して斜め方向となるように設けられていることが望ましい。このように回転体に傾斜をもたせることにより、基板もガスの流れに対して所定の角度を有することとなり、傾斜がない場合に比べて、基板上に均一な薄膜を形成することが可能となる。
【0021】
反応室内を仕切る隔壁は、各反応部が完全に分離されるように設けてもよいが、ガス導入手段により導入されるガスの流れに関して、上記基板載置部よりも上流側では反応部を分離し、下流側では反応部を連通させるようになっていることが望ましい。これにより、使用された反応ガスが素早く反応室外に排出されることとなる。なお、このように反応室下部で各反応部が連通した構造となっていても、ポンプによる反応部下流側からの吸引により、反応部上流側に各反応部の反応ガスが拡散することはなく、異なる反応ガスにより基板が汚染されることはない。
【0022】
以上のような装置構成とすることにより、反応部が異なる反応ガスで汚染されることが防止され、接合界面の組成変化が急峻なヘテロ構造化合物半導体等の多層薄膜を形成することが可能となる。
【0023】
【発明の効果】
反応室内を隔壁で仕切り、使用反応ガスに対応した複数の反応部を設けることにより、異なる反応ガスで基板が汚染されることがなくなり、ヘテロ接合界面で急峻な組成変化を有するヘテロ構造化合物半導体を作製することができる。これにより、高速電子移動が可能となり、高速性能が要求される次世代の高速光通信デバイスや光電発光デバイスに応用することができる。
また、各反応部に対して独立したガス導入手段を設けることにより容易に多層薄膜を形成させることができるため、高性能デバイス作製の生産性を向上させることが可能である。
【0024】
【実施例】
以下に、本発明の一実施例である多層薄膜製造装置を図1に従って具体的に説明する。
【0025】
図1に、本発明に係る多層薄膜製造装置の概略構成を示す。多層薄膜製造装置10は、反応室20、第1〜4反応部21〜24、各反応部に必要な反応ガスを導入するための第1〜4ガス導入手段31〜34および共通ガス導入手段35、基板載置部80を有するサセプタ(回転体)50、各反応部を分離する4枚の隔壁71〜74、反応室の周壁60を外部から冷却する冷却装置(図示せず)、サセプタ50を所望の温度まで加熱する高周波加熱装置(図示せず)、反応室20内を1×10-6 Torr以下まで真空引き可能なターボ分子ポンプ等の真空装置(図示せず)等を有する。円筒状の壁を有する多層薄膜製造装置は、基板40およびサセプタ50を除く部分は石英で作製し、サセプタ50は黒鉛(グラファイト)で作製した。
なお、成膜中、装置は気密に保たれ、成膜時に導入された反応ガスは底部の排出口(図示せず)より外部に排出される。
【0026】
第1〜4ガス導入手段31〜34および共通ガス導入手段35はそれぞれ独立したガス供給源とガス供給管等(図示せず)を備える。これにより、異なる反応ガスを各反応部21〜24内に個別に供給することが可能となる。なお、共通ガス導入手段35は、各反応部に共通のガスを導入するための手段である。
【0027】
サセプタ50は、基板載置部をガスの流れに対して斜め方向に設けるため、反応部上部を小径とし、反応部下部を大径とする切頭円錐形状とした。これにより、導入した各反応ガスを基板上に均一に分布させる。また、各反応部21〜24に対応させて、円錐側面を切断することにより得られる、上向き放物線で囲まれた面上に基板載置部80を設けた。
【0028】
反応室20の中心にある軸は、ガスの流れに対してサセプタ50よりも下流側にある軸をサセプタ50よりも上流側にある軸に比べ小径とした。これにより、反応部の下流側からの反応ガスの排出が容易になる。
【0029】
図1では、サセプタ50とキャップとの間に間隔を設けているが、キャップの下辺部にサセプタ50の上辺部を直接つなぐようにしてもよい。
【0030】
図1に示した本発明に係る多層薄膜製造装置を用いて、Ga0.47In0.53As/InP多層薄膜を作製した。基板温度、反応ガスの種類およびその流量の経時変化を図2に示す。なお、基板としては(001)面で切断されたFeドープ半絶縁性InP基板を使用した。代わりにSドープn型基板を用いてもよい。
【0031】
第1〜4反応部21〜24には、第1〜4ガス導入手段31〜34および共通ガス導入手段35により以下の反応ガスを供給した。
第1ガス導入手段31:原料ガスであるTBP(tertiarybutylphosphine)と、キャリアガスである水素ガスとの混合ガス。
第2,第4ガス導入手段32,34:キャリアガスである水素ガス。
第3ガス導入手段33:原料ガスであるTBAs(tertiarybutylarsine)と、キャリアガスである水素ガスとの混合ガス。
共通ガス導入手段35:原料ガスであるTEGa(triethylgallium)/TMIn(trimethylindium)と、キャリアガスである水素ガスとの混合ガス。
【0032】
第1反応部21の基板載置部80にInP基板を載置後、真空ポンプにより反応室20内を1×10-6Torrまで減圧した。
Ga0.47In0.53Asの成長の前に、第1ガス導入手段31により、TBPを第1反応部21に供給し、基板温度580℃で30分基板の熱洗浄を行った。その後サセプタ50を180度回転させ、第3反応部23へ基板を移動させた。その間、基板は第2ガス導入手段32により水素が供給される第2反応部22を通過した。これにより、基板に対して1秒間水素が吹き付けられ、第1反応部21で使用されたガスが基板から完全にパージされるようにした。
第3反応部23には第3ガス導入手段33によりTBAsを、共通ガス導入手段35からTEGa+TMInの混合ガスを供給し、1秒間のアニール後、60分間で、Ga0.47In0.53As層を成長させた。それにより、膜厚0.8μm、V族元素/III族元素=10(原子数比)の膜が得られた。
なお、薄膜形成中の反応室20内の圧力は76Torrであった。
【0033】
図1に示した本発明に係る多層薄膜製造装置を用いて、GaAs/Ga0.51In0.49P/GaAs多層薄膜を作製した。基板温度、反応ガスの種類およびその流量の経時変化を図3に示す。なお、使用したGaAs基板は(001)面で切断されたシリコンドーピング基板である。
【0034】
第3反応部23の基板載置部80にGaAs基板を載置後、真空ポンプにより反応室20内を1×10-6Torrまで減圧した。
基板温度を610℃として、共通ガス導入手段35からTEGaを、第3ガス導入手段33からTBAsを第3反応部23に10分間供給した。それにより、150nmのGaAsバッファ層が得られた。その後TBAsを供給しながら、5分間で580℃まで基板温度を降下させた。
その後サセプタ50を回転して基板を第1反応部21に移動させた。その間、基板は第4反応部24を通過し、1秒間水素パージが行われた。
第1反応部21には第1ガス導入手段31によりTBPを供給した。まず、1秒間TBPのみ供給し、その後TEGa+TMInの混合ガスも併せて10分間供給することにより、Ga0.51In0.49Pを成長させ、膜厚100nmのGa0.51In0.49P層を得た。なお、TEGa+TMInの混合ガスは、ガス導入手段35により供給した。また、成長の間、基板温度は580℃に保持した。
続いて、TBPを供給しながら、5分間で540℃まで基板温度を降下させた。
その後、サセプタ50を回転して、基板を第3反応部23に移動させた。その間、基板は第2反応部22を通過し、1秒間水素パージが行われた。第3反応部23にはまず、1秒間TBAsのみ供給し、その後TEGaも併せて10分間供給することにより、150nmのGaAsキャップ層を得た。その後、TBAsを供給しながら基板温度を室温まで降下させた。
なお、薄膜形成中の反応室20内の圧力は76Torrであった。
【0035】
上記のGa0.47In0.53As/InP多層薄膜およびGaAs/Ga0.51In0.49P/GaAs多層薄膜の作製の際、異なるV族元素を含む反応ガスが、互いに隣り合った反応部には供給されないようにした。即ち、TBAsと水素ガスとの混合ガス、およびTBPと水素ガスとの混合ガスは、反応室20の中心にある軸を挟んで互いに対向する位置にある第1反応部21と第3反応部23にそれぞれ供給されるようにした。このように隣り合う反応部で異なるV族元素を含む反応ガスが使用されないようにすることにより、基板への不純物混入が避けられる。
また、これらの反応部の間にある第2反応部22および第4反応部24においては、水素ガスが供給されるようにし、第1反応部21から第3反応部23(又は第3反応部23から第1反応部21)へ基板が移動する際は、必ず第2反応部22(又は第4反応部24)を通過して、基板に対して水素パージが行われるようにした。これは、基板に付着している前の成膜工程で使用された反応ガスを水素パージすることにより、それを行わない場合と比較して、基板40上でより急峻な組成変化を有する多層薄膜を得ることができるようにしたものである。
【0036】
また、上記Ga0.47In0.53As/InP多層薄膜およびGaAs/Ga0.51In0.49P/GaAs多層薄膜ヘテロ構造の成長の際は、基板とエピ層の熱分解を避けるため、300℃よりも基板温度が高い時には、TBPおよびTBAsを供給した。
【0037】
次に、このようにして得られたGa0.47In0.53As/InP多層薄膜、およびGaAs/Ga0.51In0.49P/GaAs多層薄膜の各ヘテロ界面特性を調べるため、2次イオン質量スペクトル(Secondary Ion Mass Spectroscopy、以下「SIMS」という)測定を行った。
本実施例の前半で得られたGa0.47In0.53As/InP多層薄膜ヘテロ構造におけるGa、As、InおよびPのSIMSプロフィールを図4に示す。
一方、図5は、従来の隔壁を用いない単一反応室からなる装置により得られたGa0.47In0.53As/InP多層薄膜のSIMSプロフィールである。
【0038】
図4および図5を比較すると明らかなように、本発明に係る多層薄膜製造装置を用いた場合は、Ga0.47In0.53AsとInPのヘテロ接合界面において、P原子の分布が極めて急峻になっている。
また、本発明に係る多層薄膜製造装置を用いた場合は、Ga0.47In0.53As層におけるPの汚染は無視できる程度でしかない。しかし、従来の単一反応室から成る装置から得られたものにおいては、Pの分布が長いテールを引いており、Pによる汚染を無視することができない。
この結果から、急峻なヘテロ接合界面を得られなかった原因は、膜成長面での原子交換、あるいはヘテロ接合界面を横切る原子相互拡散ではなく、反応部の壁からのP原子残留効果(メモリ効果)によるものが大きいと考えられる。
【0039】
次に、本実施例の後半で得られたGaAs/Ga0.51In0.49P/GaAs多層薄膜ダブルヘテロ構造におけるGa、As、InおよびPのSIMSプロフィールを図6に示す。
なお、図6の横軸スケールは図4および図5と比較して、ほぼ3倍に拡大されている。
【0040】
図6の横軸0.1μm付近、および0.2μm付近のSIMSプロフィールから明らかなように、GaAsとGa0.51In0.49Pとのヘテロ接合界面、およびGa0.51In0.49PとGaAsとのヘテロ接合界面において、それぞれAs分布とP分布が極めて急峻に変化している。
また、GaAs層およびGa0.51In0.49P層において、AsおよびPによる汚染が無視できる程度に抑えられていることがわかる。
【0041】
本実施例のSIMSプロフィールにおける深さ方向の分解能は、Ga0.47In0.53As/InPヘテロ構造に対して10nm、GaAs/Ga0.51In0.49P/GaAsへテロ構造に対しては2.6nmであるのでいずれも非常に急峻に組成変化が起こっていることがよくわかる。
【0042】
なお、本実施例では、第1〜4ガス導入手段31〜34に加えて、各反応部に共通のガスを導入するための共通ガス導入手段35を更に設けている。しかし、各反応部に異なる複数のガスを導入する場合は、第1〜4ガス導入手段31〜34に加えて、各反応部に対して別個独立したガス導入手段を更に設けることも可能である。
【図面の簡単な説明】
【図1】 本発明の1実施例よりなる多層薄膜製造装置の概略構成を示す斜視図。
【図2】 図1の多層薄膜製造装置を用いて作製されたGa0.47In0.53As/InPヘテロ構造基板の基板温度、反応ガスの種類およびその流量の経時変化を示すタイムチャート。
【図3】 図1の多層薄膜製造装置を用いて作製されたGaAs/Ga0.51In0.49P/GaAsヘテロ構造基板の基板温度、反応ガスの種類およびその流量の経時変化を示すタイムチャート。
【図4】図1の多層薄膜製造装置を用いて得られた、Ga0.47In0.53As/InPヘテロ構造基板におけるSIMSプロフィールを示すグラフ。
【図5】 従来の単一反応部からなる装置を使って得られた、Ga0.47In0.53As/InPヘテロ構造基板におけるSIMSプロフィールを示すグラフ。
【図6】 図1の多層薄膜製造装置を用いて得られた、GaAs/Ga0.51In0.49P/GaAsヘテロ構造基板におけるSIMSプロフィールを示すグラフ。
【符号の説明】
10…多層薄膜製造装置
20…反応室
21〜24…第1〜4反応部
31〜34…第1〜4ガス導入手段
35…共通ガス導入手段
40…基板
50…サセプタ
60…反応室周壁
71〜74…隔壁
80…基板載置部

Claims (8)

  1. a)周壁に囲まれた反応室と、
    b)反応室の略中央に配置された軸を中心に回転可能な、基板載置部を有する回転体と、
    c)上記回転体と反応室の周壁とを横断するように設けられた2以上の隔壁と、
    d)反応室の周壁、回転体及び隔壁により形成される複数の反応部にそれぞれ異なる反応ガスを導入するためのガス導入手段と、
    e) 前記複数の反応部にそれぞれ共通のガスを導入するための共通ガス導入手段と
    を有し、
    前記回転体の軸が、前記ガス導入手段により導入されるガスの流れに関して当該回転体の上流側よりも下流側の方が小径であるとともに、前記基板載置部よりも下流側の隔壁が開口していることを特徴とする多層薄膜製造装置。
  2. 上記隔壁が、ガス導入手段により導入されるガスの流れに関して上記基板載置部よりも上流側では反応部を分離し、下流側では反応部を連通させるようになっていることを特徴とする請求項1に記載の多層薄膜製造装置。
  3. 上記基板載置部が、ガスの流れに対して斜め方向となるように設けられていることを特徴とする請求項1又は2に記載の多層薄膜製造装置。
  4. ガス導入手段が、隣接しない反応部に互いに異なる反応ガスを導入するとともに、該反応部の間の反応部にパージガスを導入するように構成されていることを特徴とする請求項1〜3のいずれかに記載の多層薄膜製造装置。
  5. a)周壁に囲まれた反応室の略中央に、基板載置部を有し、軸を中心に回転可能な回転体を配置し、
    b)回転体と反応室の周壁とを横断する2以上の隔壁で隔てることにより複数の反応部を形成し、
    c)前記複数の反応部にそれぞれ異なる反応ガスをガス導入手段により導入し、
    d)前記複数の反応部にそれぞれ共通のガスを共通ガス導入手段により導入し
    e)基板載置部に基板を載置した状態で回転体を回転させることにより、基板上に多層薄膜を形成する方法であって
    前記回転体の軸が、前記ガス導入手段により導入されるガスの流れに関して当該回転体の上流側よりも下流側の方が小径であるとともに、前記基板載置部よりも下流側の隔壁が開口していることを特徴とする多層薄膜製造方法。
  6. 隣接しない反応部に互いに異なる反応ガスを導入するとともに、該反応部の間に位置する反応部にパージガスを導入することを特徴とする請求項5に記載の多層薄膜製造方法。
  7. 上記回転体を連続回転させることを特徴とする請求項5又は6に記載の多層薄膜製造方法。
  8. 上記回転体を間欠回転させることを特徴とする請求項5又は6に記載の多層薄膜製造方法。
JP2003063773A 2003-03-10 2003-03-10 多層薄膜製造装置及び製造方法 Expired - Fee Related JP4256698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003063773A JP4256698B2 (ja) 2003-03-10 2003-03-10 多層薄膜製造装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003063773A JP4256698B2 (ja) 2003-03-10 2003-03-10 多層薄膜製造装置及び製造方法

Publications (2)

Publication Number Publication Date
JP2004273839A JP2004273839A (ja) 2004-09-30
JP4256698B2 true JP4256698B2 (ja) 2009-04-22

Family

ID=33125269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003063773A Expired - Fee Related JP4256698B2 (ja) 2003-03-10 2003-03-10 多層薄膜製造装置及び製造方法

Country Status (1)

Country Link
JP (1) JP4256698B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261409A (ja) * 2005-03-17 2006-09-28 Samco Inc 多層薄膜製造装置
DE102005055468A1 (de) * 2005-11-22 2007-05-24 Aixtron Ag Verfahren zum Abscheiden von Schichten in einem CVD-Reaktor sowie Gaseinlassorgan für einen CVD-Reaktor

Also Published As

Publication number Publication date
JP2004273839A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
Capper et al. Epitaxial crystal growth: methods and materials
US4659401A (en) Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
JP2006074032A (ja) 高性能/高スループット複数チャンバmocvd成長装置
TW201103076A (en) Gallium nitride-based compound semiconductor manufacturing method
JP6322044B2 (ja) Iii−v族デバイスおよびその製造方法
US4773355A (en) Growth of epitaxial films by chemical vapor deposition
JPH05291140A (ja) 化合物半導体薄膜の成長方法
US20210062360A1 (en) Nano-Ridge Engineering
JP4256698B2 (ja) 多層薄膜製造装置及び製造方法
JP3326704B2 (ja) Iii/v系化合物半導体装置の製造方法
JP3137767B2 (ja) 半導体装置の製造方法
Cheng Development of molecular beam epitaxy technology for III–V compound semiconductor heterostructure devices
JP4528413B2 (ja) 気相成長方法
JP2006261409A (ja) 多層薄膜製造装置
EP0525297A2 (en) Method of growing doped crystal
KR101996424B1 (ko) 레이저 다이오드 및 그 제조 방법
JP2587624B2 (ja) 化合物半導体のエピタキシヤル結晶成長方法
JP3109149B2 (ja) 化合物半導体結晶成長方法
JPH0714785A (ja) 半導体エピタキシャル基板およびその製造方法
JPH05226257A (ja) 気相の成長方法及び光励起気相成長装置
US5940723A (en) Heteroepitaxial growth of III-V materials
JPH01290222A (ja) 半導体気相成長方法
JPH0590160A (ja) 結晶成長方法
JPH04333220A (ja) InP基板とInP半導体装置およびInP基板の製造方法
KR100721479B1 (ko) 성장 시간 정지를 이용한 저밀도 화합물 반도체 양자점제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4256698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees