JP4255168B2 - Nitride semiconductor manufacturing method and light emitting device - Google Patents

Nitride semiconductor manufacturing method and light emitting device Download PDF

Info

Publication number
JP4255168B2
JP4255168B2 JP18460299A JP18460299A JP4255168B2 JP 4255168 B2 JP4255168 B2 JP 4255168B2 JP 18460299 A JP18460299 A JP 18460299A JP 18460299 A JP18460299 A JP 18460299A JP 4255168 B2 JP4255168 B2 JP 4255168B2
Authority
JP
Japan
Prior art keywords
mask pattern
nitride semiconductor
mask
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18460299A
Other languages
Japanese (ja)
Other versions
JP2000174343A5 (en
JP2000174343A (en
Inventor
有三 津田
大介 花岡
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18460299A priority Critical patent/JP4255168B2/en
Publication of JP2000174343A publication Critical patent/JP2000174343A/en
Publication of JP2000174343A5 publication Critical patent/JP2000174343A5/ja
Application granted granted Critical
Publication of JP4255168B2 publication Critical patent/JP4255168B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体の製造方法及びその方法で作製した発光素子に関する。
【0002】
【従来の技術】
窒化ガリウム(GaN)系半導体は短波長用発光素子や高温高速動作の電子素子に応用されている。このような半導体素子を実現する上で、素子を作製するための下地となる結晶層または基板の特性は重要である。従来まではサファイアやSiCを代用基板として、その上に形成したGaN層をこれらの素子構造の下地として適用してきた。
【0003】
しかしながら、このようにして形成されたGaN結晶には109〜1010cm-2台の結晶欠陥が生じる。また、GaN層の厚みが10μmを越える場合には、GaN層の結晶割れや格子歪が大きくなる問題もあった。
【0004】
上記問題の内、結晶割れや格子欠陥低減に関する解決策として、図8に第58回応用物理学会学術講演会予稿集2p−Q−14,No.1(1997)p265に報告されている第1の従来例を示す。図8において、500はサファイア基板、501はSiO2マスク、502はSiO2に設けられた開口部、503はMOVPE法(有機金属気相成長法)で成長されたGaN膜である。本実施の形態に於いては、開口部から結晶成長が開始されるようなSiO2パターンによる成長抑制効果(選択成長性)を用いたことにより、SiO2直上のGaN膜504に於いてのみ、欠陥密度105〜106cm-2が得られており、SiO2パターンを用いない結晶よりも4桁程度欠陥密度が低減された。
【0005】
また、図9は、第58回応用物理学会学術講演会講演予稿集2p−Q−15,No.1(1997)p266に報告された第2の従来例である。図9において、600はサファイア基板、601はMOVPE法で成長したGaN膜、602はSiO2マスク、603はSiO2マスク開口部、604はHVPE法(ハイドライド気相成長法)で成長したGaN膜である。本実施の形態においてもHVPE法で成長したGaN膜604の表面付近において、欠陥密度6×107cm-2が得られており、従来得られていた結晶よりも3桁程度欠陥密度が低減された。このような、従来例に示されたGaN単結晶膜をGaN系半導体デバイスの成長用基板として用いることによって、電子デバイスの高性能化が期待された。
【0006】
【発明が解決しようとする課題】
従来のSiO2マスク上への気相成長技術を適用することにより105〜107cm-2程度への結晶欠陥の低減が図れたが、上述の従来例によって得られたGaN単結晶の品質は未だ信頼性の充分高い半導体レーザやLED、さらにはFETのような電子素子を得るためには充分でなかった。すなわち、上記のいずれの従来例においても、SiO2マスク501、602のストライプに垂直な方向の格子歪みは低減されるが、ストライプに平行方向では格子歪みは、SiO2マスクを使用しない場合とほぼ同等の格子歪みが残存する。このような一方向に特定された格子歪みを有するGaN層には異方性を有する格子歪みがGaN層に残存する。
【0007】
さらに、半導体レーザの充分な信頼性を確保するには、GaAs等の他のIII−V族半導体基板と同様の欠陥密度である104cm-2台、さらに望ましくは1×104cm-2以下の結晶欠陥密度が必要となるが、従来技術で作製したGaN厚膜層では高々105cm-2と結晶欠陥が多いことがもう一つの課題であった。
【0008】
このような、格子歪みおよび多くの結晶欠陥を有するGaN層上に作製した発光素子の信頼性は低く、例えば半導体レーザ素子の場合には室温での3mW出力条件下での連続発振で900時間程度の寿命しか確認できなかった。
【0009】
また、GaN層を50μm厚程度に厚く成長させ、その後サファイア基板を裏面より取り去ったGaN基板においても、上記の異方性を有する格子歪みや105cm-2台の結晶欠陥の残存に関しては緩和されるものではなく、上述のGaN層と同様に問題であった。
【0010】
【課題を解決するための手段】
本発明は、基板上方に、成長抑制効果を有する物質からなる第n(ただし、nは1以上の正数)のマスクパターンと第nのマスクパターンを覆うように窒化物半導体膜とを形成する工程を第n工程とし、第n工程によって形成された窒化物半導体膜上に成長抑制効果を有する物質からなる第n+1のマスクパターンと第n+1のマスクパターンを覆うように窒化物半導体膜とを形成する工程を第n+1工程と有し、マスクパターンの各々は互いに平行な複数のストライプ状マスクを含み、第nのマスクパターンと第n+1のマスクパターンが互いにねじれの関係にあることを特徴とする。例えば、第1工程によって作製された第1のマスクパターン上に第1層目の窒化物半導体膜を形成し、さらに第2工程となる第2のマスクパターンと第2層目の窒化物半導体膜を第1工程と同様に形成する。これら一連の工程を第n工程まで順次実施することによって、各工程の窒化物半導体膜中の結晶歪み(基板と窒化物半導体結晶との間の格子定数差、または熱膨張係数差による歪み)が低減され、さらには、基板界面から発生する転位が成長結晶表面に出現しなくなる。本発明ではnは1以上の整数としていることから、上記工程を少なくとも第2工程以上形成することを特徴としている。
【0011】
なお、マスクパターン直上を覆う窒化物半導体膜結晶は選択成長性により該マスクパターン上には直接成長しにくく、該マスクパターンの開口部から該マスクパターンのストライプ方向に対して垂直方向にラテラル成長して形成される。
【0012】
従って、第n+1のマスクパターンのストライプ方向に対して垂直方向に成長した第n+1のマスクパターン上部分の窒化物半導体膜は、第n+1のマスクパターンとの原子間結合が非常に弱いので格子歪みを生じないが、ストライプ方向に平行方向では第n工程以下の下地層からの格子歪みが第n+1のマスクパターン上部分の窒化物半導体膜に引き継がれる。熱歪みに対しても同様である。
【0013】
上記発明は、互いのマスクパターンがねじれの関係位置にある事により、下地層からの歪みの影響を一方向のみではなく、多種の方向で歪みによる影響を解消させることができる。上記歪みの緩和は転位の一つであるエッジディスロケーションの発生を抑制する効果がある。
【0014】
本発明は、第nのマスクパターンの方向と第n+1のマスクパターンのストライプ方向が互いに120度の角度差を持つことに関する。窒化物半導体は主にウルツァイト構造を有することから、等価な方向が3種類ある。これら3種の方向は、互いに120度の角度差を持つ。上記工程によって作製されたマスクパターンの方向を互いに120度の角度で形成することによって、これらのマスクパターンは互いに等価な選択特性を有し、等価な歪み緩和作用で歪みを解消できる。
【0015】
本発明は、第nのマスクパターンのストライプ方向と第n+1のマスクパターンのストライプ方向が互いに90度の角度差を持つことに関する。上記120度の角度差の場合とは対照的にこれらのマスクパターンのストライプ方向は互いに等価ではなく、上記のような等価な選択性や等価な歪み緩和作用を期待できない。しかしながら、マスクパターンのストライプ方向が互いに90度であるために、歪み緩和による効果は大きい。
【0016】
本発明は、第nのマスクパターンのストライプ幅が第n+1のマスクパターンのストライプ幅≧第nのマスクパターンのストライプ幅の関係であることに関する。
【0017】
本発明は、上記工程数が増えるにつれて(nが大きくなるにつれて)マスクパターンのストライプ幅が大きくなることで、各工程によって作製された窒化物半導体膜は結晶積層方向に向けて基板から発生した貫通転位密度を減少させることができる。本発明に係わるマスクパターンはSiO2又はSiNxで形成するため成長抑制効果は十分である。
【0018】
本発明は、マスクパターンのストライプ方向が窒化物半導体結晶の<1−100>または<11−20>方向であることに関する。マスクパターンのストライプ方向を<1−100>に形成した場合、特にMOVPE法によって形成された窒化物半導体膜はこのストライプ方向に対して垂直な<11−20>方向に沿って大きくラテラル成長するため、薄膜積層で該マスクパターンを窒化物半導体膜で埋没させることが可能である。また、成長条件によっては、貫通転位が該マスクパターン上には殆ど現れないという特徴も持っている。これらの特徴から選択成長(ラテラル成長)において<1−100>ストライプ方向は非常に重要な方向である。
【0019】
マスクパターンのストライプ方向が<11−20>の場合、窒化物半導体結晶のラテラル成長は<1−100>方向に沿って成長する。ただし、<1−100>ストライプ方向に比べてラテラル成長速度は遅い。また、マスク開口部から侵入してきた貫通転位はマスク部の方向に折れ曲がり、該マスクの中央部で会合して再び結晶成長方向に向かって伸びていく。これは、マスクパターンのストライプ方向が<1−100>方向の場合と比べて、マスク上部にも多くの貫通転位が発生する。しかしながら、該マスク直上で新たな転位が発生するのではなく、マスク開口部から侵入してきた貫通転位が拡散したためであり、結果的には<1−100>方向と同じ、貫通転位密度の低減効果がある。本発明は、マスクパターンのストライプ方向を<1−100>もしくは<11−20>方向に選ぶことにより、ラテラル成長を促進させて該マスクパターンを効率よく埋め、貫通転位密度の低減と歪み緩和の効果を実現する。
【0020】
本発明は、前記第1のマスクパターン、第2のマスクパターン、第3のマスクパターンのストライプ方向は、窒化物半導体結晶の[1−100]、[10−10]、[01−10]方向の組み合わせからなることに関する。第1工程から第3工程での1つのマスクパターンのストライプ方向を<1−100>とし、他のマスクパターンのストライプ方向を<1−100>方向から120°角度差をもつように形成することで、窒化物半導体において、等価な歪み緩和作用を有するとともに、歪みをラテラル成長を促進させてマスクパターンを効率よく埋めるので、貫通転位密度の低減と歪み緩和の効果を最大限に生じさせることができる。
【0021】
本発明は、第n工程によって積層された窒化物半導体膜結晶がAlxInyGazNで(x+y+z=1;0≦x≦1、0≦y≦1、0≦z≦1)あることからなることに関する。上記結晶は成長速度の異方性(ラテラル成長)から本成長方法に適した材料である。
【0022】
本発明は、第n工程によって積層された窒化物半導体膜、あるいは、窒化物半導体層上に積層する窒化物半導体膜は5μm以上の膜厚であることに関する。基板から発生した貫通転位はマスク部で遮断され、マスクの開口部からはそのまま成長させた窒化物半導体膜に侵入する。しかし、5μm以上の窒化物半導体膜を堆積させることによって、マスクパターンをGaN膜で覆うともに、遮蔽しきれなかった貫通転位を堆積膜厚によって低減することができる。
【0023】
本発明は、上記窒化物物半導体の製造方法を用いて、基板を含む窒化物半導体構造を形成し、前記窒化物半導体構造から少なくとも前記基板を除去することによって、少なくとも窒化物半導体構造の一部を窒化物半導体基板とすることに関する。従来技術ではデバイス生産に適した大きさと表面モフォロジーの良好性を有する窒化物半導体基板供給が困難であったが、上記製造方法により、簡易な手法でデバイス生産の要求を満足する窒化物半導体基板を供給することが可能となる。また、上記工程による結晶成長方法は、貫通転位密度の低減の他に歪みの緩和効果がある。この歪みは基板と窒化物半導体結晶間の格子定数差以外に熱膨張係数差による要因がある。例えば、サファイア基板上に直接、厚膜窒化物半導体を結晶成長した場合、その熱膨張係数差により結晶成長終了による降温工程でクラックが発生してしまい、約20μm程度でクラックが発生することが知られている。しかしながら、本発明による上記結晶成長方法を使用することにより、クラックを発生させずにサファイア基板上に厚膜窒化物半導体膜を形成することが可能である。
【0024】
本発明は、上記結晶成長方法を用いて第n+1工程まで実施したとき、第1のマスクパターンから第n+1のマスクパターンが全体として基板を覆うことに関する。上記の方法を実施することによって、基板もしくは基板上に結晶成長した窒化物半導体膜直上に形成された第1のマスクパターンの開口部より発生した転位は、第n工程によって作製されたn個のマスクパターンの内、何れかのマスクパターンによって遮蔽される。このことにより、第n+1のマスクパターン上の窒化物半導体膜の最終表面に到達する貫通転位密度は極めて減少する。
【0025】
本発明の窒化物半導体の製造方法は、前記第1と第2のマスクパターンのマスク被覆率(マスク幅/ピッチ)が、それぞれ、20%から80%であることを特徴とする。なお、第1のマスクパターンのマスク被覆率は、第2のマスクパターンのマスク被覆率以下であることが好ましい。また、基板としては、サファイア基板、GaN基板、SiC基板、スピネル基板、MgO基板、Si基板、またはGaAs基板が好ましく用いられ得る。
【0026】
本発明は、上記結晶成長方法を用いて作製された第n工程後の窒化物半導体層、あるいは、第n工程後の窒化物半導体層上に積層する窒化物半導体膜上に形成された光を発する活性層を有する発光素子に関する。上記結晶成長方法により格子歪みや結晶欠陥の少ない光を発する活性層を有する発光素子が可能になり、発光効率や信頼性の点で極めて優れたものが形成される。
【0027】
【発明の実施の形態】
〔実施の形態1〕
図1(a)を参照して、本実施の形態1の結晶成長方法を説明する。図1(a)は、形成される窒化物半導体の断面図を示している。
【0028】
先ず、所定の成長炉内に設置された、C面を表面とするサファイア基板100上にトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、GaN層101を2μm厚成長させる。
【0029】
次いで、第1のマスクパターンを形成するため、GaN層101上に成長抑制物質からなる膜としてスパッタ法にて厚さ100nmのSiO2膜を形成した。SiO2膜の形成方法としてスパッタ法に限定されなくて、他の方法例えば、CVD法、EB蒸着法、真空蒸着法でもよい。また、成長抑制物質としては、SiO2以外にAl23、TiO2等の酸化物やSiNxでもよい。次いで、通常のフォトレジスト法によりSiO2膜をストライプ幅(w)7μm、ピッチ(d)10μmの周期的ストライプ状の第1のマスクパターン102とした。図1(b)に形成される窒化物半導体の上面図を示す。図1(b)に示すように、ストライプの方向はGaN結晶の[1−100]方向とした。
【0030】
次に、第1のマスクパターン付き基板を用いて、MOVPE法で第1層目のGaN膜104を成長する。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ5μmの第1層目のGaN膜104を成長させ、第1工程を完了した。第1層目のGaN膜104は第1のマスクパターンの開口部105から成長を始め、基板表面に対して垂直方向より水平方向、特にGaN結晶に対して<11−20>方向に成長速度が早いという異方性により、ほぼサファイア基板全面に渡って平滑に成長した。
【0031】
マスクパターンのストライプ方向に対して垂直方向に成長したマスクパターン上部分の第1層目のGaN膜104はマスクパターンとの間の原子間結合は非常に弱い(マスクからエピタキシャル成長していない)ので格子歪みを生じないが、しかし、ストライプ方向に対して平行方向ではGaN層101がサファイア基板との格子定数差で格子歪みが残存しており、第1層目のGaN膜104にも格子歪みが引き継がれる。このような第1工程のみでは格子歪みや貫通転位密度が十分に緩和されておらず、これらが内在する第1層目のGaN膜104上に半導体レーザを形成したところ、室温連続発振は900時間程度であった。この発振寿命値は、生産デバイスとしての信頼性を満足するものではなかった。
【0032】
また、熱歪み(クラック)に関しても上記と同様に、マスクパターンの直上ではGaN結晶とマスクパターンとが原子間結合が非常に小さく、下地層(サファイア基板)からの熱歪みによる影響を受け難いが、マスクパターンの開口上部のGaN結晶は下地層(サファイア基板)からの熱歪みの影響を強く受けている。
【0033】
第1層目のGaN膜104の貫通転位密度は第1のマスクパターン直上では約104〜105cm-2のオーダーであったが、マスク開口部直上は約107〜108cm-2のオーダーであった。従来例ではこのような場所を避けてレーザ素子を形成していたが、信頼性および歩留まりの点で不十分となった。
【0034】
次いで、第1層目のGaN膜104表面にSiO2からなる第2のマスクパターン106を形成した。この第2のマスクパターン106の形成では、第1のマスクパターン102と同様の方法により形成した100nm厚のSiO2膜に通常のフォトリソグラフィとエッチングを施し、ストライプ幅8μm、ピッチ10μmの周期的なSiO2からなる第2のマスクパターン106とした。また、第2のマスクパターン106のストライプ方向をウェハー上方より観察した状態で、第1のマスクパターンのストライプと120゜の角度をなすようにGaN結晶の[01−10]方向になるようにした。この時の半導体素子の上面図を図2に示す。図2は説明上、透視されたときのマスクパターンを表している。
【0035】
また、第2のマスクパターン106のストライプ幅は、下地となるGaN結晶表面を第1のマスクパターン102より広く覆うように、第1のマスクパターン102のストライプ幅より1μm広く作製した。
【0036】
続いて、この第2のマスクパターン106が表面に形成された第1層目のGaN膜104上にMOCVD法にて第2層目のGaN膜107を基板全面に成長させ、第2工程を終了した。この時の成長条件としては、基板温度1050℃とし、成長用材料としてはTMGとNH3を利用した。第2層目のGaN膜107の層厚は約5μmとした。このようにして、形成された第2層目のGaN膜107は第2のマスクパターン106上方を含めウェハー全面にわたって均一に成長し、その表面はほぼ平坦となった。この状態の第2のマスクパターンと平行な方向のa−a’断面図を図3(a)に、第1のマスクパターンと平行な方向のb−b’断面図を図3(b)に示す。ただし、b−b’断面は第1のマスクパターン102の欠如部の断面であり、図3(b)には第1のマスクパターン102は観測できない。
【0037】
この第2工程において成長された第2層目のGaN膜107において、第1工程の場合と同様に、第2のマスクパターン106のストライプ方向に垂直な方向での格子歪は、第2のマスクパターンが存在しない場合に比べて低減される。一方、第2のマスクパターンのストライプ方向に平行な方向の格子歪は、下地の第1層目のGaN膜104と同様程度となった。ここで、第1層目のGaN膜104は、第1のマスクパターン102の垂直方向への格子歪は第1工程においてすでに低減されているため、第2層目のGaN膜107においては、結果として、第1のマスクパターンのストライプに垂直な方向と、第2のマスクパターンのストライプに垂直な方向の2方向において格子歪が緩和されたこととなった。
【0038】
また、第2工程で作製した第2層目のGaN膜107の貫通転位密度は、第1と第2のマスクパターンの直上部分108では約103cm-2のオーダーに減少し、極めて結晶性が向上した。また、第1のマスクパターンの開口部から成長した第2層目のGaN膜の局部の貫通転位密度は、第2のマスクパターン106によるラテラル成長で約105cm-2のオーダーであった。また、第1のマスクパターン直上のGaN膜の局部110の貫通転位密度は、約104cm-2のオーダーであった。
【0039】
さらに、第3工程として、第2層目のGaN膜107上に第1、第2工程と同様の周期ストライプ状マスクを利用したGaN結晶の成長を実施した。まず、第2層目のGaN膜107表面に第1工程と同様の方法により100nm厚のSiO2膜を形成し、通常のフォトリソグラフィ技術とエッチング技術を利用して、幅8μm、周期10μmの周期ストライプ状に加工し、第3のマスクパターン111とした。この第3のマスクパターン111のストライプ方向は、第1および第2のマスクパターンのストライプ方向のいずれに対しても120°の角度を有するように配置した。すなわち、GaN結晶に対して[−1010]方向である。この時の半導体素子の上面図を図4(a)に示す。図4(a)は説明上、上面から透視されたときのマスクパターンを表している。
【0040】
次に、この第3のマスクパターン111を表面に有する第2層目のGaN膜107上に、第1及び第2工程と同様にして、5μm厚の第3層目のGaN膜112を結晶成長させ第3工程を終了した。この第3層目のGaN膜112も、SiO2からなる第3のマスクパターン111を覆うように、全面均一に成長し、その表面はほぼ平坦な単一膜を呈した。また、この第3工程で形成された第3層目のGaN膜112においては、第3のマスクパターン111のストライプに垂直な方向の格子歪は第2層目のGaN膜107に比べてさらに低減された。a−a’断面の構造図を図4(b)に示す。
【0041】
このように、3回の工程を経て作製された最表面に位置する第3層目のGaN膜112は、120°ずつ互いに角度をなす3種のマスクパターン102、106、111上へのGaN成長により得られたものであり、各工程ごとに、マスクパターンのストライプ方向に垂直な方向の格子歪が緩和された効果が蓄積されることとなった。したがって、最表面の第3層目のGaN膜112では、互いに同じ角度をなす3種のマスクパターンにより等方に歪が低減された結果、ほぼ歪がいずれの面内方向にもない第3層目のGaN膜112が実現された。
【0042】
また、本実施の形態では第1のマスクパターンのストライプ方向を[1−100]、第2のマスクパターンのストライプ方向を[01−10]、第3のマスクパターンのストライプ方向を[10−10]としたが、これに限るものではなく、第1、第2、第3のマスクパターンのストライプ方向が<1−100>方向であり、かつそれぞれのストライプ方向が120°の角度差を有すれば、ほぼ歪がいずれの面内方向にもないという効果を奏することができる。
【0043】
この第3層目のGaN膜112表面の貫通転位密度を調べたところ、第1から第3のマスクパターンにより、サファイア基板100からまっすぐ上方に伸びる貫通転位のほとんどはいずれかのマスクにカバーされて、マスクより上方向に伸びるのを防止できた。このため、第3層目のGaN膜112の表面における貫通転位密度は103cm-2から104cm-2と従来技術によるものより一桁以上低減できた。また、第1のマスクパターンの開口部から成長した第3層目のGaN膜の局部113のように3種のマスクによりカバーできていない領域も一部存在するが、全体の面積に占める割合は10%未満と小さく、特にこの領域で貫通転位が増加することもなかった。これは、サファイア基板100から上方に伸びる貫通転位が、GaN膜をトータル15μm以上形成する工程にて、左右に拡散し、第3工程において形成された第3層目のGaN膜112の表面では、ほぼ均一に貫通転位が分布したものと考えられる。
【0044】
また、本実施の形態1では、第1のマスクパターン、第2のマスクパターンと第3のマスクパターンは、同じ厚み、且つ、同じ成長抑制材料(SiO2)で作製されたが、お互いに異なる膜厚、異なる成長抑制材料から構成されても良くなる。特に、これらマスクパターンの成長抑制材料を同一にすれば、生産性の観点から成長炉を変えずに済み、同一の成長抑制効果が得られることから成長の制御性が良い。窒化物半導体成長方法については上記MOVPE法以外にHVPE法、MBE(分子線エピタキシャル)法を使用しても良い。
【0045】
〔実施の形態2〕
本発明に係る実施の形態2は、実施の形態1での第2工程で形成したGaN膜107をデバイスの下地として用いる場合の、下地としても特性を評価したものである。すなわち、第1実施形態においては、マスク形成とマスク上の結晶成長を3度繰り返したが、ここでは2回で終了した場合の、本発明の効果について説明する。この場合、第1と第2のマスクパターンは互いに120°の角度を有する方向に形成されているため、この2つのマスクパターンのストライプ方向に垂直な2方向の格子歪は低減された。ただし、両方のマスクパターンが120°をなす角を2分する方向(すなわち図2の紙面の左右方向)の格子歪は若干残存する。
【0046】
また、第1のマスクパターンと第2のマスクパターンの直上部に位置する第2層目のGaN膜107の貫通転位密度は103cm-2台に低減できており、また、第1のマスクパターンの開口部から成長した第2層目のGaN膜の局部109における貫通転位密度は105cm-2であった。第2層目のGaN膜107の表面全体で平均した貫通転位密度は3×104cm-2であり、従来例に比べて一桁程度の貫通転位の低減も確認できた。歪みに関しては、実施の形態1で記述したように、本発明の第2工程まで行うことによって従来例(第1工程のみ)よりも緩和効果が得られた。
【0047】
〔実施の形態3〕
本実施の形態3は、実施の形態2の変形例であり、第1工程によって形成された第1マスクパターンのストライプ方向と第2工程によって形成された第2マスクパターンのストライプ方向との角度差が90度であること以外は実施の形態2と同一である。図5(a)には本実施の形態3によって作製されたGaN膜の上面図を示す。ただし、図5(a)は説明上、上面から透視されたときのマスクパターンを表す。図5(a)に示すように上記の第1のマスクパターン202と第2のマスクパターン204のストライプ方向は互いに90度の角度をなし、かつGaN結晶に対してそれぞれ<11−20>方向と<1−100>方向に沿って形成されている。この第1と第2のマスクパターンのストライプ方向は、それぞれ<1−100>方向と<11−20>方向に沿って形成されることが好ましいが、この方向に限られれるものではない。
【0048】
図5(b)は図5(a)のa−a′での断面図を示している。まず、C面のサファイア基板200をMOVPE成長炉に設置し、トリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、GaN層201を2μm厚成長させた。次いで、第1のパターン化したマスクを形成するため、GaN層201上に成長抑制物質としてEB(electron beam)蒸着方法を用いて厚さ100nmのSiO2膜を形成した。次いで、通常のフォトレジスト法により該SiO2膜をストライプ幅3μm、ピッチ7μmの周期的ストライプ状パターンとし、第1のマスクパターン202を形成した。図5(a)に示すように、第1のマスクパターン202のストライプ方向はGaN結晶の<11−20>方向とした。
【0049】
上記第1のマスクパターン付き基板を用いて、MOVPE法で第1層目のGaN膜203を成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ10μmの第1層目のGaN膜203を成長させ、第1工程を完了した。第1層目のGaN膜203は第1のマスクパターンの開口部206から成長を始め、基板表面に対して平行方向にラテラル成長した。実施の形態1または2のマスクパターンのストライプ方向である<1−100>方向に比べて、ラテラル成長速度が遅いものの、厚さ10μmのGaN膜203を積層することによって第1のマスクパターンを覆い、平滑に成長した。
【0050】
第1層目のGaN膜203の貫通転位密度は第1のマスクパターン202直上では約106cm-2のオーダーであったが、第1のマスクパターンの開口部206直上は約107cm-2のオーダーであった。マスクパターンのストライプ方向が<1−100>方向であるのに比べて、マスクパターン直上での貫通転位密度は1桁〜2桁程度大きかった。歪みの緩和が生じる方向は、上記実施の形態1、2と同様に、マスクパターンのストライプ方向に対して垂直である。
【0051】
次に、第1層目のGaN膜203上に第2のマスクパターン204を形成した。第1のマスクパターン202形成と同じEB法で、100nmの厚さのSiO2を形成し、フォトレジスト法でストライプ幅5μm、ピッチ7μmの周期的ストライプ状パターンとした。この時、第2のマスクパターン204のストライプ方向は図5(a)に示すように、<1−100>方向である。また、第2のマスクパターン204のストライプ幅は第1のマスクパターン202のそれより2μm大きくした。
【0052】
次いで、MOVPE成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ5μmの第2層目のGaN膜205を成長させ、第2工程を完了した。このようにして成長させたGaN膜205はウエハー全面に渡って均一に成長した。
【0053】
全体的な第2層目のGaN膜205の貫通転位密度は105cm-2のオーダーであり、従来例のそれと比べて若干減少していた。歪み(熱歪みも含む)緩和に関して、第1のマスクパターン202で生じた歪みの方向は第2のマスクパターン204に関しては歪みの緩和方向である。同様に、第2のマスクパターン204で生じた歪みの方向は第1のマスクパターン202の歪み緩和方向である。従って、本実施の形態3は、実施の形態1、2と比べて歪みを取り除く効果が大きい。 また、上記実施の形態3では、第2工程まで実行したが、上記第1と第2のマスクパターンで遮蔽しきれなかった部分を覆うように第3のマスクパターンを第2層目のGaN膜205上に形成し、続いて第3層目のGaN膜を形成しても良い(第3工程まで実施)。このことにより貫通転位密度を上記約105cm-2のオーダーから104cm-2のオーダーに低減することができる。
【0054】
〔実施の形態4〕
本実施の形態4は、成長抑制効果のあるマスクパターンを含有したGaN膜上に厚膜GaNを形成することを目的とした。従来技術では、窒化物半導体デバイス生産を目的とした適切な大きさ及び良好な表面モフォロジーを有するGaN基板が供給されていないことから、本実施の形態4を実施することによってクラックフリーのGaN基板を提供するものである。
【0055】
図6(a)は本実施の形態4で作製した厚膜GaNを積層した窒化物半導体構造の断面図を示している。符号300は、実施の形態1から3に示すGaN膜の形成方法を用いて第n工程まで繰り返して作製された基板を含む窒化物半導体(例えばGaN膜)を表し、窒化物半導体300の最表面301は第n工程によって作製された第n層目の窒化物半導体膜(例えばGaN膜)を表している。302はHVPE法で作製された厚膜のGaN膜を表している。厚膜GaN302はHVPE法以外にMOVPE法を用いても良い。図6(a)に示されるように、窒化物半導体構造は、基板を含む窒化物半導体300と厚膜GaN302とからなっている。
【0056】
本実施の形態4では、第n工程を有する窒化物半導体300として前記実施の形態1で作製されたGaN膜を例にして説明する。前記実施の形態1で作製されたサファイア基板を含む窒化物半導体300をHVPE装置内にセッティングした。次に、厚膜GaN302を結晶成長させるためにV族ガスとしてNH3ガスとキャリアH2ガスを混合したガスを、III族ガスについてはHVPE装置内に予め約850℃の温度で保持されたGa金属上に、HClガスを供給してGaとHClガスとの反応生成物であるIII族塩化物とキャリアH2ガスとを混合したガスを、それぞれ窒化物半導体300がセッティングされているHVPE成長炉に送り込み、厚膜GaN302を350μm成長させた。厚膜GaN302は平滑に成長し、その表面を光学顕微鏡で観測したところクラックは発生していなかった。このようにして、窒化物半導体構造を形成することができた。
【0057】
本実施の形態4で作製された厚膜GaN302の貫通転位密度は、約103〜104cm-2のオーダーで実施の形態1で作製された窒化物半導体300であるGaN膜のそれと殆ど同じか若干減少していた。歪みに関しては上記実施の形態1と同様である。
【0058】
本実施の形態4では、第n工程によって作製された基板を含む窒化物半導体(例えばGaN膜)300の最表面301が第n工程によって作製された第n層目の窒化物半導体膜(例えばGaN膜)であったが、図6(b)に示すように第nのマスクパターン303直上に直接HVPE法を用いて厚膜GaN302を形成しても良い。例えば、図6(b)に示す窒化物半導体300が実施の形態1の場合は第3のマスクパターン直上に、窒化物半導体300が実施の形態2と3の場合は第2マスクパターン直上に直接厚膜GaNを形成する。結晶性の特性については本実施の形態4と同じである。
【0059】
本実施の形態4で作製したサファイア基板を含む半導体構造を新たな基板として利用することができる。また、サファイア基板を、研磨、エッチングまたは熱歪みを利用して剥離し、完全なGaN基板として利用することもできる。完全なGaN基板として用いるときには、厚膜GaN302を基板としてもよいし、サファイア基板を除去するのみではなく、窒化物半導体構造の一部を研磨、またはエッチングを行ったものを用いてもよい。この場合の例としては、最表面をなす第n層目の窒化物半導体膜を基板として用いることなどが挙げられる。
【0060】
〔実施の形態5〕
図7は、本実施の形態5によって作製されたLD素子構造について示している。図7中のGaN400から412は実施の形態1で述べたもの100から112と全く同じである。
【0061】
この図で413はn−GaN型コンタクト層、414はn−Al0.1Ga0.9N型クラッド層、415はn−GaN光ガイド層、416は5層のIn0.2Ga0.8N量子井戸層と6層のIn0.05Ga0.95N障壁層からなる多重量子井戸構造活性層、417はAl0.2Ga0.8N蒸発防止層、418はp−GaN光ガイド層、419はp−Al0.1Ga0.9N型クラッド層、420はp−GaN型コンタクト層、421はp型電極、422はn型電極、423はSiO2絶縁膜である。
【0062】
本発明において、サファイア基板400の表面はa面、r面、m面等の他の面方位であっても構わない。また、サファイア基板に限らずGaN基板、SiC基板、スピネル基板、MgO基板、Si基板、GaAs基板も用いることが出来る。特に、GaN基板の場合にはサファイア基板に比べて基板に堆積した窒化ガリウム系半導体材料との格子定数差が小さく良好な結晶性の膜が得られ、さらに、劈開しやすいため、劈開によるレーザ共振器の形成が容易であるという利点がある。n型クラッド層414およびp型クラッド層419は、Al0.1Ga0.9N以外のAl組成をもつAlGaN3元混晶でも良い。この場合、Al組成を大きくすると活性層とクラッド層とのエネルギーギャップ差および屈折率差が大きくなり、キャリアや光が活性層に閉じ込められてさらに発振閾値電流の低減および温度特性の向上が図られる。また、キャリアや光の閉じ込めが保持される程度でAl組成を小さくしていくと、クラッド層におけるキャリアの移動度が大きくなるため、半導体レーザ素子の素子抵抗を小さくできる利点がある。さらにこのクラッド層は微量に他の元素を含んだ4元混晶半導体でも良く、n型クラッド層414とp型クラッド層419とで混晶の組成が同一でなくても構わない。
【0063】
光ガイド層415と418は、そのエネルギーギャップが、多重量子井戸構造活性層416を構成する量子井戸層のエネルギーギャップとクラッド層414、419のエネルギーギャップの間の値を持つような材料であればGaNにこだわらず他の材料、例えばInGaN、AlGaN3元混晶等を用いてもよい。また、光ガイド層全体にわたってドナー又はアクセプタをドーピングする必要はなく、多重量子井戸構造活性層416側の一部のみをノンドープとしてもよく、さらには光ガイド層全体をノンドープとしてもよい。この場合、光ガイド層に存在するキャリアが少なくなり、自由キャリアによる光の吸収が低減されて、さらに発振閾値電流が低減できるという利点がある。
【0064】
多重量子井戸構造活性層416を構成するIn0.2Ga0.8N量子井戸層とIn0.05Ga0.95N障壁層は、必要なレーザ発振波長に応じてその組成を設定すればよく、発振波長を長くしたい場合は量子井戸層のIn組成を大きくし、短くしたい場合は量子井戸層のIn組成を小さくする。また量子井戸層と障壁層はInGaN3元混晶に微量の他の元素を含んだ4元以上の混晶半導体でもよい。さらに障壁層は単にGaNを用いてもよい。
【0065】
また、本実施の形態5では、多重量子井戸構造活性層416に接するようにAl0.2Ga0.8N蒸発防止層417を形成しているが、これは多重量子井戸構造活性層416のInが、p−GaN光ガイド層の成長温度に到達する間に蒸発してしまうことを防ぐためである。従って、多重量子井戸構造活性層を保護するものであれば蒸発防止層417として用いることが出来、他のAl組成を有するAlGaN3元混晶やGaNを用いてもよい。また、この蒸発防止層417にMgをドーピングしてもよく、この場合はp−GaN光ガイド層418やp−Al0.1Ga0.9N型クラッド層419から正孔が注入され易くなるという利点がある。さらに、多重量子井戸構造活性層を構成している量子井戸層のIn組成が小さい場合は、蒸発防止層417を形成しなくてもIn蒸発による活性層のIn組成変化が小さいため、特に、蒸発防止層417を積層しなくても、本実施の形態5の窒化ガリウム系半導体レーザ素子の特性は損なわれない。
【0066】
次に、図7を参照して、上記窒化ガリウム系半導体レーザ作製方法を説明する。以下の説明では、MOVPE法を用いた場合を示しているが、GaNをエピタキシャル成長できる成長方法であればよく、MBEやHVPE等の他の結晶成長法を用いることも出来る。
【0067】
先ず所定の成長炉に設置され、実施の形態1で作製した、基板上にトリメチルガリウム(TMG)とアンモニア(NH3)およびシランガス(SiH4)を原料に用いて、成長温度1050℃で厚さ3μmのSiドープn−GaN型コンタクト層413を成長する。さらに、続けてトリメチルアルミニウム(TMA)を原料に加え、成長温度1050℃のままで0.4μmのSiドープn−AI0.1Ga0.9N型クラッド層414を成長する。続けて、TMAを原料から除いて、成長温度1050℃のままで厚さ0.1μmのSiドープn−GaN光ガイド層415を成長する。
【0068】
次に、成長温度を750℃に下げて、TMGとNH3、及びトリメチルインジウム(TMI)を原料に用いて、In0.05Ga0.95N障壁層(厚さ3nm)/In0.2Ga0.8N量子井戸層(厚さ2nm)を5周期成長した後、In0.05Ga0.95N障壁層(厚さ3nm)を成長することにより多重量子井戸構造活性層(トータルの厚さ28nm)416を作製する。さらに続けてTMG、TMAとNH3を原料に用いて、成長温度は750℃のままで厚さ30nmのAl0.2Ga0.8N蒸発防止層417を成長する。
【0069】
次に、再び成長温度を1050℃に上昇して、TMGとNH3、およびビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)を原料に用いて、厚さ0.1μmのMgドープp−GaN光ガイド層418を成長する。さらに続けてTMAを原料に加え、成長温度は1050℃のままで0.4μmのMgドープp−Al0.1Ga0.9N型クラッド層419を成長する。続けて、TMAを原料から除いて、成長温度は1050℃のままで厚さ0.5μmのMgドープp−GaN型コンタクト層420を成長して、窒化ガリウム系LD構造を有するエピキシャルウエハーを完成する。その後、このウエハーを800℃の窒素ガス雰囲気中でアニールして、Mgドープのp型層を低抵抗化する。
【0070】
さらに、通常のフォトリソグラフィーとドライエッチング技術を用いて、200μm幅のストライプ状にp−GaN型コンタクト層420の最表面から、n−GaN型コンタクト層413が露出するまでエッチングを行いメサ構造を作製する。次に、上記と同様のフォトリソグラフィーとドライエッチング技術を用いて、残ったp−GaN型コンタクト層420、p−Al0.1Ga0.9N型クラッド層419をエッチングする。この時、ストライプ状のリッジ構造は、上記200μm幅のメサ構造の両端から3μm以上離しておけばよく、本実施の形態5ではn型電極422を形成する側のメサ構造の端より10μm離れたところにストライプ状のリッジ構造を形成した。このようにn型電極422に近付けるようにストライプ状のリッジ構造を配置すれば、素子の電気抵抗が小さくなり動作電圧が低減される。また、このドライエッチングの際には多重量子井戸構造活性層416に達しないようにエッチングを停止しているので、活性層へのエッチングダメージが抑えられており、信頼性の低下や発振閾値電流の増大が防がれている。
【0071】
続いて、リッジの側面とリッジ以外のp型層表面に厚さ200nmのSiO2絶縁膜423を電流阻止層として形成する。このSiO2絶縁膜423とp型コンタクト層420の表面にニッケルと金からなるp型電極421を形成し、エッチングにより露出したn−GaN型コンタクト層413の表面にチタンとアルミニウムからなるn型電極422を形成して、窒化ガリウム系LDウエハーを完成する。
【0072】
その後、このウエハーをリッジのストライプ方向と垂直な方向に劈開してレーザの共振面を形成し、さらに個々のチップに分割する。そして、各チップをステムにマウントし、ワイヤーボンディングにより各電極とリード端子とを接続して、窒化ガリウム系半導体LD素子を完成する。
【0073】
以上のようにして作製された半導体LD素子は、発振波長410nm、発振閾値50mAという良好なLD特性が得られた。また、結晶欠陥の減少により、900時間(60℃)と極めて信頼性の高いLD素子であった。また、結晶欠陥によって劣化したと思われるLD素子の割合が極めて低下し、素子歩留まり80%以上が得られた。
【0074】
なお、本実施の形態5では、多重量子井戸構造活性層416を構成する量子井戸層と障壁の層厚をそれぞれ2nm、3nmとしたが、量子井戸層と障壁層の各層厚を10nm以下とすれば、本実施の形態5にかかわらず、他の層厚でも同等の効果が得られる。また、多重量子井戸構造416の量子井戸層数は4層や3層でもよく、単一量子井戸構造活性層でも構わない。
【0075】
さらに本実施の形態5では絶縁体であるサファイアを基板として用いたため、エッチングにより露出した、n−GaN型コンタクト層413の表面にn型電極422を形成しているが、n型導電性を有するGaN,SiC,Si,GaAs等を用いれば、この基板の裏面にn型電極を形成してもよい。この場合、200μm幅のストライプ状のメサ構造は半導体レーザ素子チップの両端より3μm以上離しておけばよい。また、p型とn型の構成を逆にしても構わない。
【0076】
更に、本発明の結晶成長方法によるGaNは大電流を扱うパワーデバイスいわゆるハードエレクトロニクス分野のデバイスとしてGaN FETやAlGaN/GaN HEMT素子作製にも適用できる。窒化物半導体をパワーデバイスに適用した場合、大電流による発熱による熱歪みが素子に内在する歪みと重畳して素子の信頼性に大きく悪影響を与えるので、特に、本発明の結晶成長方法は有利である。
【0077】
(実施の形態6)
本発明の実施の形態は、第1と第2のマスクパターンを利用することによって形成された窒化物半導体膜の貫通転位密度の低減効果について説明する。本実施の形態で説明する前記第1と第2のマスクパターンを利用した第2層目の窒化物半導体膜の形成方法は実施の形態2と同様である。
【0078】
表1は、第1のマスクパターンのマスク被覆率と第2のマスクパターンのマスク被覆率による、実施の形態2によって形成された窒化物半導体膜の貫通転位密度との関係を示した表である。ここで、マスク被覆率とは、マスク幅(w)とピッチ(d)を用いて、w/dで表記される。
【0079】
【表1】

Figure 0004255168
表1の実験結果から、貫通転位密度は、第1、第2のマスクパターンによらず、マスク被覆率が増加するに連れて、貫通転位密度が減少する傾向に有る。ただし、マスク被覆率が80%以上になると、逆に貫通転位密度が増加し始める。一般に、マスク直上に成長した窒化物半導体結晶は結晶成長軸方向(基板表面に対して垂直方向)から、マスクストライプ方向と垂直な方向に微傾斜角度を持って成長する。特に、マスク被覆率が大きくなる(マスク幅が大きくなる)と、この微傾斜角度が大きくなる。この事から、前述のマスク被覆率が80%以上になると、前記微傾斜角度が大きくなり、両側のマスク開口部から結晶成長してきた窒化物半導体結晶がマスク直上で会合するときに、空洞部を形成し、その事が新たな貫通転位の発生要因になっているものと考えられる。
【0080】
また、マスク被覆率が、約80%よりも上回ると、ラテラル成長速度が急激に遅くなるために、該マスクを被覆することが困難になり(空洞部の発生要因となる)、完全に該マスクを被覆するためには厚膜を積層しなければならない。さらに、マスク被覆率が90%以上になると、厚膜を積層しても完全にマスクを埋没させることは困難となる。本発明者らの実験結果では、マスク被覆率90%において、窒化物半導体膜を50μmまで積層したが、埋没しなかった。
【0081】
表1で示した90%のマスク被覆率は、第1、第2のマスクパターンによらず、マスクパターンを被覆することができなかった。これらマスクパターンの中央部は、窒化物半導体膜で覆われておらず、マスク方向に対して平行方向に空洞の溝が形成されていた。表1の第1と第2のマスクパターンのどちらかが、マスク被覆率90%である窒化物半導体膜の貫通転位密度を調べてみると、106cm-2台〜107cm-2台のものが存在した。これは完全にマスクが被覆されていないために、その分だけ貫通転位が減少したものと考えられる。
【0082】
さらに、表1をみると、第1のマスクパターンのマスク被覆率A%、第2のマスクパターンのマスク被覆率B%のときの貫通転位密度と、第1のマスクパターンのマスク被覆率B%、第2のマスクパターンのマスク被覆率A%のときの貫通転位密度とを比較したところ、後者の貫通転位密度の方が高かった。ここで、前記A,Bは数値であり、A<Bの大小関係を有する。これは、第1のマスクパターン直上に積層した第1層目の窒化物半導体膜厚が、第1のマスクパターンのマスク被覆率に比べて前記微傾斜角度を十分に解消できるほど、厚くなかったためだと考えられる。すなわち、第1層目での微傾斜角度が十分に解消されることなく、第2のマスクパターンを形成したために、さらに微傾斜角度が大きくなり、空洞部の発生を容易にし、第2層目の窒化物半導体膜中の貫通転位密度が低減し難くなったからである。従って、貫通転位密度を効率良く低減するためには、第1層目の窒化物半導体膜厚を十分に厚くして、前記微傾斜角度(空洞部)の発生を抑制するか、第1のマスクパターンのマスク被覆率を小さくして、第2のマスクパターンのマスク被覆率を大きくする必要が有る。本発明者らの実験結果によれば、第1のマスクパターンと第2のマスクパターンとの間の、第1層目の窒化物半導体膜の厚みが、10μm以上になると、徐々に微傾斜角度が緩和し始めた。しかしながら、前者の窒化物半導体膜厚を十分に厚くする方法は、生産性を考えると得策ではない。
【0083】
以上の実験結果から、第1と第2のマスクパターンを利用して貫通転位密度を効率良く低減するためには、第1、第2のマスクパターンのマスク被覆率が、それぞれ約20%から80%(貫通転位密度約107cm-2台以下、完全な被覆膜)が好ましい。より好ましくは、第1、第2のマスクパターンの被覆率が約50%以上80%以下(貫通転位密度約105cm-2台以下)である。さらに好ましくは、60%以上70%以下(貫通転位密度約104cm-2台以下)である。また、第1のマスクパターンのマスク被覆率A%、第2のマスクパターンのマスク被覆率B%との関係がA≦Bであることが好ましい。加えて、生産性を考慮した場合、第1、第2のマスパターンのマスク被覆率が同一であることが望ましい。この事によって、第1、第2層目の窒化物半導体膜の選択成長様式が同一になるため、選択成長の制御制、再現性が良く、また、同一の生産プロセスを適用することができるため、歩留まりも向上する。
【0084】
第1、第2のマスクパターンの、各々のマスク被覆率については、約60%〜70%のときが最も貫通転位密度が低かった。このことは、各々の第n番目のマスクパターンについても同じであった(n≧1)。
【0085】
本発明の実施の形態で示した第1と第2のマスクパターンは、互いに120度回転した方向に形成した場合であるが、実施の形態3で記述した、互いに90度回転した方向であっても同様の効果が得られた。また、第1と第2のマスクパターンとの間の角度が、上記で指定した角度(120度または90度)から±10度以内のズレであれば、本質的な相違は無く、本発明の実施の形態と同様な効果が得られた。さらに、詳細に調べた結果、第1と第2のマスクパターンが平行でない限り、本発明の実施の形態と同様な効果が得られた。これは、上記で述べたように、各々のマスクパターンのマスク被覆率に対する貫通転位密度の特性は変わっておらず、第1と第2のマスクパターンで、どれだけ窒化物半導体膜を被覆できたかに依存しているためだと考えられる。
【0086】
(実施の形態7)
本実施の形態は、発明の実施の形態で述べた第1と第2のマスクパターンのマスク被覆率がそれぞれ、70%、70%の場合について、平坦な第2層目の窒化物半導体膜上に形成した窒化物半導体レーザについて述べる。窒化物半導体レーザの作製方法については、実施の形態5と同様の手法で作製した。レーザ発振寿命を調べたところ、発振波長410nmで、レーザ出力40mW一定下、雰囲気温度50℃で1200時間以上であった。
【0087】
また、第1と第2のマスクパターンのマスク被覆率が、それぞれ60%以上70%以下であれば、本実施の形態と同様のレーザ発振寿命が得られた。これは、窒化物半導体レーザ素子を構成している窒化物半導体結晶の貫通転位密度が大きく低減したことによって、レーザの利得損失が大幅に改善されたためである。このことから、本手法を用いれば、光ディスクシステムにおける記録用高出力レーザが作製できる。
【0088】
上記第1と第2のマスクパターンのマスク被覆率が、それぞれ60%以上70%以下であれば、第1と第2のマスクパターンのマスク被覆率が異なっていても構わない。発明の実施の形態で記述したように、好ましくは、第1のマスクパターンのマスク被覆率A%、第2のマスクパターンのマスク被覆率B%との関係がA≦Bである。
【0089】
(実施の形態8)
本実施の形態は、発明の実施の形態で述べた第1と第2のマスクパターンのマスク被覆率がそれぞれ、50%、50%の場合について、平坦な第2層目の窒化物半導体膜上に形成した窒化物半導体レーザについて述べる。窒化物半導体レーザの作製方法については、実施の形態5と同様の手法で作製した。レーザ発振寿命を調べたところ、発振波長410nmで、レーザ出力10mW一定下、雰囲気温度50℃で2000時間以上であった。
【0090】
上記では第1と第2のマスクパターンのマスク被覆率がそれぞれ、50%、50%の場合について述べたが、第1と第2のマスクパターンのマスク被覆率がそれぞれ50%以上80%以下であれば、本実施の形態と同様のレーザ発振寿命が得られた。これは、窒化物半導体レーザ素子を構成している窒化物半導体結晶の貫通転位密度が低減したことによって、レーザの利得損失が改善されたためである。このことから、本手法を用いれば、光ディスクシステムにおける再生用に必要なレーザ出力が十分に確保された。さらに、実施の形態7で示したように、第1と第2のマスクパターンのマスク被覆率がそれぞれ、60%以上70%以下であればさらなる効果が得られる。
【0091】
尚、上記第1と第2のマスクパターンのマスク被覆率が、それぞれ50%以上80%以下であれば、第1と第2のマスクパターンのマスク被覆率が異なっていても構わない。発明の実施の形態で記述したように、好ましくは、第1のマスクパターンのマスク被覆率A%、第2のマスクパターンのマスク被覆率B%との関係がA≦Bである。
【0092】
(実施の形態9)
本実施の形態は、発明の実施の形態で述べた第1と第2のマスクパターンのマスク被覆率がそれぞれ、30%、30%の場合について、平坦な第2層目の窒化物半導体膜上に形成した窒化物半導体レーザについて述べる。窒化物半導体レーザの作製方法については、実施の形態5と同様の手法で作製した。レーザ発振寿命を調べたところ、発振波長410nmで、レーザ出力5mW一定下、雰囲気温度50℃で1800時間以上であった。
【0093】
このようにそれぞれのマスクの被覆率が30%の場合でも、実施の形態8よりは寿命は短いが、充分実用化できる寿命を達成することができた。また、第1と第2のマスクパターンのマスク被覆率が、それぞれ20%以上80%以下であれば、本実施の形態と同様のレーザ発振寿命が得られた。これは、窒化物半導体レーザ素子を構成している窒化物半導体結晶の貫通転位密度が低減したことによって、レーザの利得損失が改善されたためである。このことから、本手法を用いれば、光ディスクシステムにおける再生用レーザが作製できる。また、第1と第2のマスクパターンのマスク被覆率がそれぞれ、50%以上80%以下であれば実施の形態8の効果が、さらに60%以上70%以下であれば実施の形態7で示す効果が得られる。
【0094】
つまり、上記第1と第2のマスクパターンのマスク被覆率が、それぞれ20%以上80%以下であれば、第1と第2のマスクパターンのマスク被覆率が異なっていても構わない。発明の実施の形態で記述したように、好ましくは、第1のマスクパターンのマスク被覆率A%、第2のマスクパターンのマスク被覆率B%との関係がA≦Bである。
【0095】
【発明の効果】
上述したように、本発明による窒化ガリウム結晶は、成長抑制効果のある物質と窒化物半導体膜を交互に積層させることによって、歪みが殆どなくかつ貫通転位密度が104cm-2以下と極めて小さい結晶が得られた。このような結晶を用いて作製した窒化ガリウム半導体レーザは信頼性が高くかつ極めて歩留まりよく生産できた。
【図面の簡単な説明】
【図1】本発明の実施の形態1又は2で示した第1工程完了後の製造工程図である。
【図2】本発明の実施の形態1又は2で示した第2工程完了後の上面からの透視図である。
【図3】本発明の実施の形態1又は2で示した第2工程完了後の断面図である。
【図4】本発明の実施の形態1で示した第3工程完了後の透視図及び断面図である。
【図5】本発明の実施の形態3で示した製造方法での透視図及び断面図である。
【図6】本発明の実施の形態4で示した厚膜窒化物半導体の製造方法を示す断面図である。
【図7】本発明に係る窒化物半導体を用いた半導体レーザダイオードデバイスの断面図である。
【図8】選択成長方法による第1の従来例である。
【図9】選択成長方法による第2の従来例である。
【符号の説明】
100、200、400 サファイア基板
101、201、401 GaN層
102、202、402 第1のマスクパターン
104、203、404 第1層目のGaN膜
105、206 第1のマスクパターンの開口部
106、204、406 第2のマスクパターン
107、205、407 第2層目のGaN膜
108 第1と第2のマスクパターン直上部分
109 第1のマスクパターンの開口部から成長した第2層目のGaN膜の局部
110 第1のマスクパターン直上の第2層目のGaN膜の局部
111、411 第3のマスクパターン
112、412 第3層目のGaN膜
113 第1のマスクパターンの開口部から成長した第3層目のGaN膜の局部
300 窒化物半導体
301 最表面
302 厚膜GaN
303 第nのマスクパターン
413 n−GaNコンタクト層
414 n−Al0.1Ga0.9Nクラッド層
415 n−GaN光ガイド層
416 多重量子井戸構造活性層
417 Al0.2Ga0.8N蒸発防止層*
418 p−GaN光ガイド層
419 p−Al0.1Ga0.9N型クラッド層
420 p−GaN型コンタクト層
421 p型電極
422 n型電極
423 SiO2絶縁膜
500、600 サファイア基板
501、602 SiO2マスク
502、603 SiO2マスク開口部
503 GaN膜
504 SiO2マスク直上のGaN
601 MOVPE法で成長したGaN膜
604 HVPE法で成長したGaN膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a nitride semiconductor and a light emitting device manufactured by the method.
[0002]
[Prior art]
Gallium nitride (GaN) -based semiconductors are applied to light emitting devices for short wavelengths and electronic devices operating at high temperature and high speed. In realizing such a semiconductor element, characteristics of a crystal layer or a substrate serving as a base for manufacturing the element are important. Conventionally, sapphire and SiC have been used as substitute substrates, and a GaN layer formed thereon has been applied as a base for these device structures.
[0003]
However, GaN crystals formed in this way have 109-10Tencm-2A crystal defect of the base occurs. In addition, when the thickness of the GaN layer exceeds 10 μm, there is a problem that crystal cracks and lattice strain of the GaN layer increase.
[0004]
Among the above problems, as a solution for reducing crystal cracks and lattice defects, FIG. 1 (1997) p265 shows a first conventional example. In FIG. 8, 500 is a sapphire substrate, 501 is SiO.2Mask, 502 is SiO2Reference numeral 503 denotes a GaN film grown by MOVPE (metal organic vapor phase epitaxy). In the present embodiment, SiO is such that crystal growth starts from the opening.2By using the growth suppression effect (selective growth) by the pattern, SiO2Only in the GaN film 504 directly above, a defect density of 10Five-106cm-2Is obtained and SiO2The defect density was reduced by about four orders of magnitude compared to crystals that did not use patterns.
[0005]
9 is the 58th JSAP Scientific Lecture Proceedings 2p-Q-15, No. 1 (1997) p266 is a second conventional example. In FIG. 9, 600 is a sapphire substrate, 601 is a GaN film grown by the MOVPE method, and 602 is SiO.2Mask, 603 is SiO2A mask opening 604 is a GaN film grown by HVPE (hydride vapor phase epitaxy). Also in this embodiment, a defect density of 6 × 10 is formed in the vicinity of the surface of the GaN film 604 grown by the HVPE method.7cm-2As a result, the defect density was reduced by about three orders of magnitude compared to the conventionally obtained crystal. By using such a GaN single crystal film shown in the conventional example as a growth substrate for a GaN-based semiconductor device, high performance of the electronic device is expected.
[0006]
[Problems to be solved by the invention]
Conventional SiO2By applying the vapor phase growth technique on the mask, 10Five-107cm-2Although the crystal defects can be reduced to the extent, the quality of the GaN single crystal obtained by the above-mentioned conventional example is still high enough to obtain highly reliable semiconductor lasers, LEDs, and electronic devices such as FETs. It was not enough. That is, in any of the conventional examples described above, SiO2Although the lattice strain in the direction perpendicular to the stripes of the masks 501 and 602 is reduced, the lattice strain in the direction parallel to the stripes is reduced to SiO 2.2Lattice distortion almost equivalent to that when the mask is not used remains. In such a GaN layer having a lattice strain specified in one direction, an anisotropic lattice strain remains in the GaN layer.
[0007]
Furthermore, in order to ensure sufficient reliability of the semiconductor laser, the defect density is the same as that of other III-V group semiconductor substrates such as GaAs.Fourcm-2Table, more preferably 1 × 10Fourcm-2The following crystal defect density is required, but the GaN thick film layer produced by the conventional technique is at most 10Fivecm-2Another problem was the large number of crystal defects.
[0008]
Such a light emitting device manufactured on a GaN layer having lattice distortion and many crystal defects has low reliability. For example, in the case of a semiconductor laser device, it is about 900 hours in continuous oscillation under a 3 mW output condition at room temperature. Only the lifetime of was confirmed.
[0009]
Further, in the GaN substrate in which the GaN layer is grown to a thickness of about 50 μm and the sapphire substrate is removed from the back surface, the lattice strain having the above anisotropy or 10Fivecm-2Residual crystal defects on the base are not alleviated and are problematic as in the GaN layer described above.
[0010]
[Means for Solving the Problems]
  According to the present invention, an nth (where n is a positive number of 1 or more) mask pattern made of a material having a growth suppressing effect and a nitride semiconductor film are formed so as to cover the nth mask pattern above the substrate. The process is the n-th process, and the nitride semiconductor film is formed on the nitride semiconductor film formed by the n-th process so as to cover the (n + 1) th mask pattern and the (n + 1) th mask pattern made of a material having a growth suppressing effect. Process to be performed with the (n + 1) th processEach of the mask patterns includes a plurality of stripe-shaped masks parallel to each other, and the nth mask pattern and the (n + 1) th mask pattern are in a twisted relationship with each other.It is characterized by that. For example, a first layer nitride semiconductor film is formed on the first mask pattern manufactured in the first step, and then the second mask pattern and the second layer nitride semiconductor film in the second step are formed. Are formed in the same manner as in the first step. By sequentially performing these series of steps up to the n-th step, crystal strain in the nitride semiconductor film in each step (strain due to lattice constant difference between substrate and nitride semiconductor crystal or difference in thermal expansion coefficient) is reduced. Further, dislocations generated from the substrate interface do not appear on the growth crystal surface. In the present invention, since n is an integer of 1 or more, the above process is formed at least in the second process.
[0011]
  In addition,The nitride semiconductor film crystal directly over the mask pattern is difficult to grow directly on the mask pattern due to selective growth, and is formed by lateral growth in the direction perpendicular to the stripe direction of the mask pattern from the opening of the mask pattern Is done.
[0012]
Accordingly, the nitride semiconductor film on the upper part of the (n + 1) th mask pattern grown in the direction perpendicular to the stripe direction of the (n + 1) th mask pattern has a very weak interatomic bond with the (n + 1) th mask pattern, so that the lattice distortion is reduced. Although not generated, in the direction parallel to the stripe direction, the lattice strain from the underlying layer in the nth step and after is inherited by the nitride semiconductor film on the n + 1th mask pattern. The same applies to thermal strain.
[0013]
In the above invention, since the mutual mask patterns are in a twisted relationship position, the influence of the distortion from the underlying layer can be eliminated not only in one direction but also in various directions. The relaxation of the strain has an effect of suppressing the occurrence of edge dislocation which is one of dislocations.
[0014]
The present invention relates to an angle difference of 120 degrees between the direction of the nth mask pattern and the stripe direction of the (n + 1) th mask pattern. Since nitride semiconductors mainly have a wurtzite structure, there are three types of equivalent directions. These three directions have an angle difference of 120 degrees from each other. By forming the directions of the mask patterns produced by the above steps at an angle of 120 degrees with each other, these mask patterns have mutually equivalent selection characteristics, and distortion can be eliminated by an equivalent strain relaxation action.
[0015]
  The present invention relates to the fact that the stripe direction of the nth mask pattern and the stripe direction of the (n + 1) th mask pattern have an angle difference of 90 degrees. the aboveWhen the angle difference is 120 degreesIn contrast, the stripe directions of these mask patterns are not equivalent to each other, and it is not possible to expect the equivalent selectivity and equivalent strain relaxation action as described above. However, since the stripe directions of the mask pattern are 90 degrees with each other, the effect of strain relaxation is great.
[0016]
The present invention relates to the relationship that the stripe width of the nth mask pattern is such that the stripe width of the (n + 1) th mask pattern ≧ the stripe width of the nth mask pattern.
[0017]
According to the present invention, the stripe width of the mask pattern increases as the number of steps increases (as n increases), so that the nitride semiconductor film produced by each step penetrates from the substrate toward the crystal stacking direction. The dislocation density can be reduced. The mask pattern according to the present invention is SiO2Or SiNxTherefore, the growth suppressing effect is sufficient.
[0018]
The present invention relates to the fact that the stripe direction of the mask pattern is the <1-100> or <11-20> direction of a nitride semiconductor crystal. When the stripe direction of the mask pattern is formed to be <1-100>, the nitride semiconductor film formed by the MOVPE method in particular is greatly laterally grown along the <11-20> direction perpendicular to the stripe direction. The mask pattern can be buried with a nitride semiconductor film in a thin film stack. Also, depending on the growth conditions, there is a feature that threading dislocations hardly appear on the mask pattern. From these characteristics, the <1-100> stripe direction is a very important direction in selective growth (lateral growth).
[0019]
When the stripe direction of the mask pattern is <11-20>, the lateral growth of the nitride semiconductor crystal grows along the <1-100> direction. However, the lateral growth rate is slower than in the <1-100> stripe direction. In addition, threading dislocations that have entered from the mask opening are bent in the direction of the mask, and meet at the center of the mask and extend again in the crystal growth direction. This is because more threading dislocations are generated in the upper part of the mask than in the case where the stripe direction of the mask pattern is the <1-100> direction. However, new dislocations do not occur immediately above the mask, but threading dislocations that have penetrated from the mask opening diffused, resulting in the same effect of reducing the threading dislocation density as in the <1-100> direction. There is. In the present invention, by selecting the stripe direction of the mask pattern in the <1-100> or <11-20> direction, the lateral growth is promoted to efficiently fill the mask pattern, reducing the threading dislocation density and reducing the strain. Realize the effect.
[0020]
In the present invention, the stripe directions of the first mask pattern, the second mask pattern, and the third mask pattern are [1-100], [10-10], and [01-10] directions of the nitride semiconductor crystal. Related to the combination of The stripe direction of one mask pattern in the first to third steps is set to <1-100>, and the stripe direction of the other mask pattern is formed so as to have an angle difference of 120 ° from the <1-100> direction. In a nitride semiconductor, it has an equivalent strain relaxation effect and promotes lateral growth of the strain to efficiently fill the mask pattern, so that the threading dislocation density can be reduced and the strain relaxation effect can be maximized. it can.
[0021]
In the present invention, the nitride semiconductor film crystal laminated in the n-th step is made of Al.xInyGazN (x + y + z = 1; 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). The crystal is a material suitable for this growth method because of anisotropy of growth rate (lateral growth).
[0022]
The present invention relates to the nitride semiconductor film laminated by the nth step or the nitride semiconductor film laminated on the nitride semiconductor layer having a thickness of 5 μm or more. The threading dislocations generated from the substrate are blocked by the mask portion, and enter the nitride semiconductor film grown as it is from the opening portion of the mask. However, by depositing a nitride semiconductor film of 5 μm or more, the mask pattern can be covered with the GaN film, and threading dislocations that could not be shielded can be reduced by the deposited film thickness.
[0023]
According to the present invention, a nitride semiconductor structure including a substrate is formed by using the nitride semiconductor manufacturing method, and at least the substrate is removed from the nitride semiconductor structure, thereby at least part of the nitride semiconductor structure. Is a nitride semiconductor substrate. In the prior art, it was difficult to supply a nitride semiconductor substrate having a size suitable for device production and good surface morphology. However, with the above manufacturing method, a nitride semiconductor substrate that satisfies the requirements for device production by a simple method can be obtained. It becomes possible to supply. Further, the crystal growth method according to the above process has a strain relaxation effect in addition to the reduction of threading dislocation density. This distortion is caused by a difference in thermal expansion coefficient other than the difference in lattice constant between the substrate and the nitride semiconductor crystal. For example, it is known that when a thick-film nitride semiconductor is grown directly on a sapphire substrate, a crack is generated in the temperature lowering process after the completion of crystal growth due to the difference in thermal expansion coefficient, and the crack is generated at about 20 μm. It has been. However, by using the crystal growth method according to the present invention, it is possible to form a thick nitride semiconductor film on a sapphire substrate without generating cracks.
[0024]
The present invention relates to the case where the n + 1th mask pattern covers the substrate as a whole when the first to n + 1th steps are performed using the crystal growth method. By carrying out the above method, the dislocations generated from the opening of the first mask pattern formed immediately above the substrate or the nitride semiconductor film crystal-grown on the substrate are generated in the n number of steps. The mask pattern is shielded by any mask pattern. As a result, the threading dislocation density reaching the final surface of the nitride semiconductor film on the (n + 1) th mask pattern is extremely reduced.
[0025]
  The method for manufacturing a nitride semiconductor according to the present invention is characterized in that mask coverages (mask width / pitch) of the first and second mask patterns are 20% to 80%, respectively.The mask coverage of the first mask pattern is preferably less than or equal to the mask coverage of the second mask pattern. As the substrate, a sapphire substrate, GaN substrate, SiC substrate, spinel substrate, MgO substrate, Si substrate, or GaAs substrate can be preferably used.
[0026]
According to the present invention, light formed on a nitride semiconductor layer after the nth step or a nitride semiconductor film laminated on the nitride semiconductor layer after the nth step is manufactured using the crystal growth method. The present invention relates to a light-emitting element having an active layer that emits light. The crystal growth method enables a light-emitting element having an active layer that emits light with less lattice distortion and crystal defects, and an extremely excellent light emitting efficiency and reliability are formed.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
With reference to FIG. 1A, the crystal growth method of the first embodiment will be described. FIG. 1A shows a cross-sectional view of the formed nitride semiconductor.
[0028]
First, trimethylgallium (TMG) and ammonia (NH) are placed on a sapphire substrate 100 having a C-plane as a surface, which is installed in a predetermined growth furnace.Three) Is used as a raw material to grow the GaN layer 101 to a thickness of 2 μm.
[0029]
Next, in order to form a first mask pattern, a 100 nm thick SiO 2 film is formed on the GaN layer 101 by sputtering as a film made of a growth-inhibiting substance.2A film was formed. SiO2The film forming method is not limited to the sputtering method, and other methods such as a CVD method, an EB vapor deposition method, and a vacuum vapor deposition method may be used. Moreover, as a growth inhibitory substance, SiO2Besides Al2OThreeTiO2Oxides such as SiNxBut you can. Next, SiO 2 is formed by a normal photoresist method.2The film was a first mask pattern 102 having a periodic stripe shape with a stripe width (w) of 7 μm and a pitch (d) of 10 μm. FIG. 1B shows a top view of the nitride semiconductor formed. As shown in FIG. 1B, the direction of the stripe is the [1-100] direction of the GaN crystal.
[0030]
Next, the first layer GaN film 104 is grown by the MOVPE method using the first mask-patterned substrate. Trimethylgallium (TMG) and ammonia (NH) in a predetermined growth furnaceThree) Was used as a raw material to grow a first GaN film 104 having a thickness of 5 μm at a growth temperature of 1050 ° C., and the first step was completed. The GaN film 104 of the first layer starts growing from the opening 105 of the first mask pattern and has a growth rate in the horizontal direction from the direction perpendicular to the substrate surface, particularly in the <11-20> direction with respect to the GaN crystal. Due to the fast anisotropy, it grew smoothly over almost the entire surface of the sapphire substrate.
[0031]
Since the first layer of the GaN film 104 in the upper part of the mask pattern grown in the direction perpendicular to the stripe direction of the mask pattern has a very weak interatomic bond with the mask pattern (not epitaxially grown from the mask) However, in the direction parallel to the stripe direction, the GaN layer 101 remains lattice strain due to the difference in lattice constant from the sapphire substrate, and the lattice strain is inherited in the first GaN film 104 as well. It is. Lattice strain and threading dislocation density are not sufficiently relaxed only by such a first step, and when a semiconductor laser is formed on the first-layer GaN film 104 in which these are inherent, continuous room temperature oscillation is 900 hours. It was about. This oscillation lifetime value did not satisfy the reliability as a production device.
[0032]
As for the thermal strain (crack), the GaN crystal and the mask pattern have very small interatomic bonds immediately above the mask pattern, and are not easily affected by thermal strain from the underlying layer (sapphire substrate). The GaN crystal at the upper part of the opening of the mask pattern is strongly affected by thermal strain from the underlayer (sapphire substrate).
[0033]
The threading dislocation density of the GaN film 104 of the first layer is about 10 immediately above the first mask pattern.Four-10Fivecm-2However, it is about 10 above the mask opening.7-108cm-2It was an order. In the conventional example, the laser element is formed avoiding such a place, but it is insufficient in terms of reliability and yield.
[0034]
Next, the surface of the first GaN film 104 is SiO.2A second mask pattern 106 made of was formed. In the formation of the second mask pattern 106, a 100 nm-thick SiO 2 film formed by the same method as the first mask pattern 102 is used.2The film is subjected to normal photolithography and etching, and a periodic SiO having a stripe width of 8 μm and a pitch of 10 μm.2A second mask pattern 106 made of Further, in a state where the stripe direction of the second mask pattern 106 is observed from above the wafer, it is set to the [01-10] direction of the GaN crystal so as to form an angle of 120 ° with the stripe of the first mask pattern. . A top view of the semiconductor element at this time is shown in FIG. FIG. 2 shows a mask pattern when seen through for explanation.
[0035]
The stripe width of the second mask pattern 106 was 1 μm wider than the stripe width of the first mask pattern 102 so as to cover the underlying GaN crystal surface wider than the first mask pattern 102.
[0036]
Subsequently, a second GaN film 107 is grown on the entire surface of the substrate by MOCVD on the first GaN film 104 on which the second mask pattern 106 is formed, and the second step is completed. did. The growth conditions at this time are a substrate temperature of 1050 ° C., and growth materials are TMG and NH.ThreeWas used. The layer thickness of the second GaN film 107 was about 5 μm. The second layer GaN film 107 thus formed grew uniformly over the entire surface of the wafer including above the second mask pattern 106, and the surface thereof became almost flat. FIG. 3A is a sectional view taken along the line aa ′ in the direction parallel to the second mask pattern in this state, and FIG. 3B is a sectional view taken along the line bb ′ in the direction parallel to the first mask pattern. Show. However, the b-b ′ cross section is a cross section of the missing portion of the first mask pattern 102, and the first mask pattern 102 cannot be observed in FIG.
[0037]
In the second-layer GaN film 107 grown in the second step, the lattice strain in the direction perpendicular to the stripe direction of the second mask pattern 106 is similar to that in the first step. This is reduced compared to the case where no pattern exists. On the other hand, the lattice strain in the direction parallel to the stripe direction of the second mask pattern was almost the same as that of the underlying GaN film 104 of the first layer. Here, in the first GaN film 104, the lattice strain in the vertical direction of the first mask pattern 102 has already been reduced in the first step. As a result, the lattice strain was relaxed in two directions, ie, a direction perpendicular to the stripe of the first mask pattern and a direction perpendicular to the stripe of the second mask pattern.
[0038]
The threading dislocation density of the second-layer GaN film 107 produced in the second step is about 10 in the portion 108 immediately above the first and second mask patterns.Threecm-2The crystallinity was greatly improved. Further, the local threading dislocation density of the second-layer GaN film grown from the opening of the first mask pattern is about 10 in the lateral growth by the second mask pattern 106.Fivecm-2It was an order. Further, the threading dislocation density of the local portion 110 of the GaN film immediately above the first mask pattern is about 10Fourcm-2It was an order.
[0039]
Further, as a third step, a GaN crystal was grown on the second-layer GaN film 107 using the same periodic stripe mask as in the first and second steps. First, a 100 nm thick SiO 2 film is formed on the surface of the second GaN film 107 by the same method as in the first step.2A film was formed and processed into a periodic stripe shape having a width of 8 μm and a period of 10 μm using a normal photolithography technique and an etching technique to form a third mask pattern 111. The stripe direction of the third mask pattern 111 is arranged to have an angle of 120 ° with respect to both of the stripe directions of the first and second mask patterns. That is, it is the [−1010] direction with respect to the GaN crystal. A top view of the semiconductor element at this time is shown in FIG. FIG. 4A shows a mask pattern as seen through from the upper surface for the sake of explanation.
[0040]
Next, a third GaN film 112 having a thickness of 5 μm is grown on the second GaN film 107 having the third mask pattern 111 on the surface in the same manner as in the first and second steps. The third step was completed. The third-layer GaN film 112 was also grown uniformly on the entire surface so as to cover the third mask pattern 111 made of SiO 2, and the surface thereof showed a substantially flat single film. Further, in the third layer GaN film 112 formed in the third step, the lattice strain in the direction perpendicular to the stripe of the third mask pattern 111 is further reduced as compared with the second layer GaN film 107. It was done. FIG. 4B shows a structural diagram of the a-a ′ cross section.
[0041]
As described above, the third-layer GaN film 112 located on the outermost surface produced through the three steps is grown on the three types of mask patterns 102, 106, and 111 that form an angle with each other by 120 °. Thus, the effect of reducing the lattice strain in the direction perpendicular to the stripe direction of the mask pattern was accumulated for each step. Therefore, in the third-layer GaN film 112 on the outermost surface, the strain is reduced isotropically by the three types of mask patterns having the same angle as each other. As a result, the third layer has almost no strain in any in-plane direction. The GaN film 112 of the eye was realized.
[0042]
In the present embodiment, the stripe direction of the first mask pattern is [1-100], the stripe direction of the second mask pattern is [01-10], and the stripe direction of the third mask pattern is [10-10]. However, the present invention is not limited to this, and the stripe directions of the first, second, and third mask patterns are <1-100> directions, and each stripe direction has an angle difference of 120 °. In this case, there is an effect that there is almost no distortion in any in-plane direction.
[0043]
When the threading dislocation density on the surface of the third layer GaN film 112 was examined, most of the threading dislocations extending straight upward from the sapphire substrate 100 were covered by one of the masks by the first to third mask patterns. It was possible to prevent the film from extending upward from the mask. Therefore, the threading dislocation density on the surface of the third-layer GaN film 112 is 10Threecm-2To 10Fourcm-2And more than an order of magnitude less than that of the prior art. In addition, there are some regions that are not covered by the three types of masks, such as the local portion 113 of the third-layer GaN film grown from the opening of the first mask pattern, but the ratio of the total area is The threading dislocations did not increase especially in this region, as small as less than 10%. This is because threading dislocations extending upward from the sapphire substrate 100 diffuse to the left and right in the step of forming a GaN film of 15 μm or more in total, and on the surface of the third layer GaN film 112 formed in the third step, It is thought that threading dislocations were distributed almost uniformly.
[0044]
In the first embodiment, the first mask pattern, the second mask pattern, and the third mask pattern have the same thickness and the same growth suppressing material (SiO 2).2However, it may be composed of different film thicknesses and different growth suppressing materials. In particular, if the growth suppressing materials for these mask patterns are the same, the growth furnace is not changed from the viewpoint of productivity, and the same growth suppressing effect can be obtained, so that the growth controllability is good. As for the nitride semiconductor growth method, in addition to the MOVPE method, an HVPE method or an MBE (molecular beam epitaxial) method may be used.
[0045]
[Embodiment 2]
The second embodiment according to the present invention evaluates the characteristics of the GaN film 107 formed in the second step of the first embodiment as a base when using it as the base of the device. That is, in the first embodiment, the mask formation and the crystal growth on the mask are repeated three times, but here, the effect of the present invention when it is completed twice will be described. In this case, since the first and second mask patterns are formed in a direction having an angle of 120 °, the lattice distortion in two directions perpendicular to the stripe direction of the two mask patterns is reduced. However, some lattice distortion remains in the direction that bisects the angle at which both mask patterns form 120 ° (that is, in the left-right direction of the paper in FIG. 2).
[0046]
Further, the threading dislocation density of the second-layer GaN film 107 located immediately above the first mask pattern and the second mask pattern is 10Threecm-2The threading dislocation density in the local portion 109 of the second GaN film grown from the opening of the first mask pattern is 10Fivecm-2Met. The average threading dislocation density over the entire surface of the second-layer GaN film 107 is 3 × 10.Fourcm-2Thus, it was confirmed that the threading dislocations were reduced by about one digit compared to the conventional example. Regarding the distortion, as described in the first embodiment, the relaxation effect is obtained by performing the process up to the second process of the present invention as compared with the conventional example (only the first process).
[0047]
[Embodiment 3]
The third embodiment is a modification of the second embodiment, and an angular difference between the stripe direction of the first mask pattern formed in the first step and the stripe direction of the second mask pattern formed in the second step. Is the same as Embodiment 2 except that the angle is 90 degrees. FIG. 5A shows a top view of the GaN film fabricated according to the third embodiment. However, FIG. 5A shows a mask pattern when seen through from the upper surface for explanation. As shown in FIG. 5A, the stripe directions of the first mask pattern 202 and the second mask pattern 204 are at an angle of 90 degrees with each other, and the <11-20> direction with respect to the GaN crystal, respectively. It is formed along the <1-100> direction. The stripe directions of the first and second mask patterns are preferably formed along the <1-100> direction and the <11-20> direction, respectively, but are not limited to this direction.
[0048]
FIG. 5B is a cross-sectional view taken along the line aa ′ in FIG. First, a C-plane sapphire substrate 200 is placed in a MOVPE growth reactor, and trimethylgallium (TMG) and ammonia (NHThree) Was used as a raw material, and the GaN layer 201 was grown to a thickness of 2 μm. Next, in order to form a first patterned mask, an EB (electron beam) deposition method is used as a growth inhibitor on the GaN layer 201 to form a 100 nm thick SiO.2A film was formed. Next, the SiO 2 is formed by a normal photoresist method.2The film was formed into a periodic stripe pattern having a stripe width of 3 μm and a pitch of 7 μm, and a first mask pattern 202 was formed. As shown in FIG. 5A, the stripe direction of the first mask pattern 202 is the <11-20> direction of the GaN crystal.
[0049]
Using the substrate with the first mask pattern, a first-layer GaN film 203 was grown by the MOVPE method. Trimethylgallium (TMG) and ammonia (NH) in a predetermined growth furnaceThree) Was used as a raw material to grow a first GaN film 203 having a thickness of 10 μm at a growth temperature of 1050 ° C., and the first step was completed. The first-layer GaN film 203 started growing from the opening 206 of the first mask pattern, and laterally grown in a direction parallel to the substrate surface. Although the lateral growth rate is slower than the <1-100> direction which is the stripe direction of the mask pattern of the first or second embodiment, the first mask pattern is covered by laminating the GaN film 203 having a thickness of 10 μm. Grow smoothly.
[0050]
The threading dislocation density of the first-layer GaN film 203 is about 10 immediately above the first mask pattern 202.6cm-2However, it is about 10 above the opening 206 of the first mask pattern.7cm-2It was an order. Compared with the <1-100> direction of the stripe direction of the mask pattern, the threading dislocation density immediately above the mask pattern was about 1 to 2 digits. The direction in which the strain relaxation occurs is perpendicular to the stripe direction of the mask pattern, as in the first and second embodiments.
[0051]
Next, a second mask pattern 204 was formed on the first GaN film 203. With the same EB method as the formation of the first mask pattern 202, SiO with a thickness of 100 nm2A periodic stripe pattern having a stripe width of 5 μm and a pitch of 7 μm was formed by a photoresist method. At this time, the stripe direction of the second mask pattern 204 is the <1-100> direction as shown in FIG. The stripe width of the second mask pattern 204 is 2 μm larger than that of the first mask pattern 202.
[0052]
Next, in the MOVPE growth furnace, trimethylgallium (TMG) and ammonia (NHThree) Was used as a raw material to grow a second GaN film 205 having a thickness of 5 μm at a growth temperature of 1050 ° C., and the second step was completed. The GaN film 205 grown in this way grew uniformly over the entire wafer surface.
[0053]
The overall threading dislocation density of the second GaN film 205 is 10Fivecm-2The order was slightly lower than that of the conventional example. Regarding strain (including thermal strain) relaxation, the direction of strain generated in the first mask pattern 202 is the strain relaxation direction with respect to the second mask pattern 204. Similarly, the direction of distortion generated in the second mask pattern 204 is the distortion relaxation direction of the first mask pattern 202. Therefore, the third embodiment has a greater effect of removing distortion than the first and second embodiments. In the third embodiment, the second step is performed. However, the third mask pattern is formed on the second GaN film so as to cover the portion that cannot be shielded by the first and second mask patterns. Then, a third GaN film may be formed on the layer 205 (up to the third step). As a result, the threading dislocation density is about 10 above.Fivecm-210 orders fromFourcm-2Can be reduced to the order of.
[0054]
[Embodiment 4]
The purpose of the fourth embodiment is to form a thick GaN film on a GaN film containing a mask pattern having a growth suppressing effect. In the prior art, since a GaN substrate having an appropriate size and good surface morphology for the purpose of producing a nitride semiconductor device has not been supplied, a crack-free GaN substrate is obtained by carrying out the fourth embodiment. It is to provide.
[0055]
FIG. 6A shows a cross-sectional view of a nitride semiconductor structure in which the thick GaN layers produced in the fourth embodiment are stacked. Reference numeral 300 represents a nitride semiconductor (for example, a GaN film) including a substrate that is repeatedly manufactured up to the n-th step using the method for forming a GaN film described in the first to third embodiments. Reference numeral 301 denotes an n-th layer nitride semiconductor film (for example, a GaN film) manufactured in the n-th step. Reference numeral 302 denotes a thick GaN film manufactured by the HVPE method. The thick film GaN 302 may use the MOVPE method in addition to the HVPE method. As shown in FIG. 6A, the nitride semiconductor structure includes a nitride semiconductor 300 including a substrate and a thick film GaN 302.
[0056]
In the fourth embodiment, the GaN film produced in the first embodiment will be described as an example of the nitride semiconductor 300 having the nth step. The nitride semiconductor 300 including the sapphire substrate manufactured in the first embodiment was set in the HVPE apparatus. Next, NH is used as a group V gas for crystal growth of the thick film GaN 302.ThreeGas and carrier H2As for the group III gas, a group III gas which is a reaction product of Ga and HCl gas by supplying HCl gas onto the Ga metal previously held at a temperature of about 850 ° C. in the HVPE apparatus. Chloride and carrier H2The gas mixed with the gas was sent to the HVPE growth furnace in which the nitride semiconductor 300 was set, and the thick film GaN 302 was grown to 350 μm. The thick film GaN 302 grew smoothly, and when the surface was observed with an optical microscope, no cracks were generated. In this way, a nitride semiconductor structure could be formed.
[0057]
The threading dislocation density of the thick film GaN 302 produced in the fourth embodiment is about 10Three-10Fourcm-2It was almost the same as that of the GaN film, which is the nitride semiconductor 300 manufactured in the first embodiment, or slightly decreased. The distortion is the same as in the first embodiment.
[0058]
In the fourth embodiment, the outermost surface 301 of the nitride semiconductor (for example, GaN film) 300 including the substrate manufactured by the nth process is the nth nitride semiconductor film (for example, GaN) manufactured by the nth process. However, as shown in FIG. 6B, the thick film GaN 302 may be formed directly on the nth mask pattern 303 using the HVPE method. For example, when the nitride semiconductor 300 shown in FIG. 6B is the first embodiment, it is directly above the third mask pattern. When the nitride semiconductor 300 is the second and third embodiments, it is directly above the second mask pattern. Thick film GaN is formed. The crystallinity characteristics are the same as in the fourth embodiment.
[0059]
The semiconductor structure including the sapphire substrate manufactured in Embodiment 4 can be used as a new substrate. Further, the sapphire substrate can be peeled off by polishing, etching or thermal strain, and used as a complete GaN substrate. When used as a complete GaN substrate, the thick film GaN 302 may be used as a substrate, or not only the sapphire substrate may be removed, but also a material obtained by polishing or etching a part of the nitride semiconductor structure may be used. As an example in this case, an n-th layer nitride semiconductor film that forms the outermost surface may be used as a substrate.
[0060]
[Embodiment 5]
FIG. 7 shows an LD element structure manufactured according to the fifth embodiment. GaN 400 to 412 in FIG. 7 are exactly the same as those 100 to 112 described in the first embodiment.
[0061]
In this figure, 413 is an n-GaN contact layer, 414 is n-Al.0.1Ga0.9N-type cladding layer, 415 is an n-GaN light guide layer, 416 is 5 layers of In0.2Ga0.8N quantum well layer and 6 layers of In0.05Ga0.95Multiple quantum well structure active layer composed of N barrier layer, 417 is Al0.2Ga0.8N evaporation prevention layer, 418 is p-GaN light guide layer, 419 is p-Al0.1Ga0.9N-type cladding layer, 420 is a p-GaN contact layer, 421 is a p-type electrode, 422 is an n-type electrode, and 423 is SiO2It is an insulating film.
[0062]
In the present invention, the surface of the sapphire substrate 400 may have other plane orientations such as a-plane, r-plane, and m-plane. Further, not only a sapphire substrate but also a GaN substrate, SiC substrate, spinel substrate, MgO substrate, Si substrate, and GaAs substrate can be used. In particular, in the case of a GaN substrate, since a difference in lattice constant with a gallium nitride-based semiconductor material deposited on the substrate is smaller than that of a sapphire substrate, a good crystalline film can be obtained. There is an advantage that the vessel can be easily formed. The n-type cladding layer 414 and the p-type cladding layer 419 are made of Al.0.1Ga0.9An AlGaN ternary mixed crystal having an Al composition other than N may be used. In this case, when the Al composition is increased, the energy gap difference and the refractive index difference between the active layer and the clad layer increase, and carriers and light are confined in the active layer, thereby further reducing the oscillation threshold current and improving the temperature characteristics. . Further, if the Al composition is reduced to such an extent that the confinement of carriers and light is maintained, the mobility of carriers in the cladding layer increases, so that there is an advantage that the element resistance of the semiconductor laser element can be reduced. Further, this clad layer may be a quaternary mixed crystal semiconductor containing a small amount of other elements, and the n-type clad layer 414 and the p-type clad layer 419 may not have the same composition of mixed crystals.
[0063]
The light guide layers 415 and 418 are made of a material whose energy gap has a value between the energy gap of the quantum well layer constituting the multiple quantum well structure active layer 416 and the energy gap of the cladding layers 414 and 419. Other materials such as InGaN, AlGaN ternary mixed crystal, etc. may be used regardless of GaN. Further, it is not necessary to dope the donor or acceptor over the entire optical guide layer, only a part of the multiple quantum well structure active layer 416 side may be non-doped, and further the entire optical guide layer may be non-doped. In this case, there is an advantage that the number of carriers present in the light guide layer is reduced, light absorption by free carriers is reduced, and the oscillation threshold current can be further reduced.
[0064]
In constituting the multi-quantum well structure active layer 4160.2Ga0.8N quantum well layer and In0.05Ga0.95The composition of the N barrier layer may be set according to the required laser oscillation wavelength. If it is desired to increase the oscillation wavelength, the In composition of the quantum well layer should be increased, and if it is desired to be shortened, the In composition of the quantum well layer should be decreased. To do. Further, the quantum well layer and the barrier layer may be a quaternary or higher mixed crystal semiconductor containing a trace amount of other elements in the InGaN ternary mixed crystal. Furthermore, the barrier layer may simply be GaN.
[0065]
In the fifth embodiment, Al is in contact with the multiple quantum well structure active layer 416.0.2Ga0.8The N evaporation preventing layer 417 is formed in order to prevent In in the multiple quantum well structure active layer 416 from evaporating while reaching the growth temperature of the p-GaN light guide layer. Therefore, any material that protects the active layer of the multiple quantum well structure can be used as the evaporation preventing layer 417, and AlGaN ternary mixed crystals or GaN having other Al compositions may be used. The evaporation prevention layer 417 may be doped with Mg. In this case, the p-GaN light guide layer 418 or the p-Al0.1Ga0.9There is an advantage that holes are easily injected from the N-type cladding layer 419. Further, when the In composition of the quantum well layer constituting the multi-quantum well structure active layer is small, the change in the In composition of the active layer due to In evaporation is small even without forming the evaporation prevention layer 417. Even if the prevention layer 417 is not laminated, the characteristics of the gallium nitride based semiconductor laser device of the fifth embodiment are not impaired.
[0066]
Next, the gallium nitride based semiconductor laser manufacturing method will be described with reference to FIG. In the following description, the case where the MOVPE method is used is shown, but any growth method capable of epitaxially growing GaN may be used, and other crystal growth methods such as MBE and HVPE can also be used.
[0067]
First, trimethylgallium (TMG) and ammonia (NH) were placed on a substrate that was installed in a predetermined growth furnace and manufactured in the first embodiment.Three) And silane gas (SiH)Four) Is used as a raw material, and a 3 μm thick Si-doped n-GaN contact layer 413 is grown at a growth temperature of 1050 ° C. Further, trimethylaluminum (TMA) was subsequently added to the raw material, and the 0.4 μm Si-doped n-AI was maintained at a growth temperature of 1050 ° C.0.1Ga0.9An N-type cladding layer 414 is grown. Subsequently, TMA is removed from the raw material, and a Si-doped n-GaN optical guide layer 415 having a thickness of 0.1 μm is grown at a growth temperature of 1050 ° C.
[0068]
Next, the growth temperature is lowered to 750 ° C., and TMG and NHThree, And trimethylindium (TMI) as a raw material, In0.05Ga0.95N barrier layer (thickness 3 nm) / In0.2Ga0.8After five periods of growth of the N quantum well layer (thickness 2 nm), In0.05Ga0.95An N barrier layer (thickness 3 nm) is grown to produce a multiple quantum well structure active layer (total thickness 28 nm) 416. Continue with TMG, TMA and NHThreeIs used as a raw material, and the growth temperature remains at 750 ° C. and the thickness is 30 nm.0.2Ga0.8An N evaporation preventing layer 417 is grown.
[0069]
Next, the growth temperature is again increased to 1050 ° C., and TMG and NHThree, And bisethylcyclopentadienylmagnesium (EtCp2A Mg-doped p-GaN optical guide layer 418 having a thickness of 0.1 μm is grown using Mg) as a raw material. Subsequently, TMA was added to the raw material, and the growth temperature remained at 1050 ° C., and 0.4 μm Mg-doped p-Al0.1Ga0.9An N-type cladding layer 419 is grown. Subsequently, TMA is removed from the raw material, and a 0.5 μm-thick Mg-doped p-GaN contact layer 420 is grown while maintaining the growth temperature at 1050 ° C., thereby completing an epitaxial wafer having a gallium nitride-based LD structure. To do. Thereafter, the wafer is annealed in a nitrogen gas atmosphere at 800 ° C. to reduce the resistance of the Mg-doped p-type layer.
[0070]
Further, by using normal photolithography and dry etching technology, etching is performed from the outermost surface of the p-GaN contact layer 420 in a stripe shape having a width of 200 μm until the n-GaN contact layer 413 is exposed, thereby producing a mesa structure. To do. Next, using the same photolithography and dry etching techniques as described above, the remaining p-GaN type contact layer 420, p-Al0.1Ga0.9The N-type cladding layer 419 is etched. At this time, the stripe-shaped ridge structure may be 3 μm or more away from both ends of the 200 μm-width mesa structure, and in the fifth embodiment, 10 μm away from the end of the mesa structure on the side where the n-type electrode 422 is formed. A striped ridge structure was formed there. If the striped ridge structure is arranged so as to be close to the n-type electrode 422 in this way, the electrical resistance of the element is reduced and the operating voltage is reduced. Further, since the etching is stopped so as not to reach the multi-quantum well structure active layer 416 during this dry etching, the etching damage to the active layer is suppressed, and the reliability is lowered and the oscillation threshold current is reduced. The increase is prevented.
[0071]
Subsequently, 200 nm thick SiO2 is formed on the side surface of the ridge and the p-type layer surface other than the ridge.2An insulating film 423 is formed as a current blocking layer. This SiO2A p-type electrode 421 made of nickel and gold is formed on the surfaces of the insulating film 423 and the p-type contact layer 420, and an n-type electrode 422 made of titanium and aluminum is formed on the surface of the n-GaN type contact layer 413 exposed by etching. Thus, a gallium nitride LD wafer is completed.
[0072]
Thereafter, the wafer is cleaved in a direction perpendicular to the stripe direction of the ridge to form a laser resonance surface, and further divided into individual chips. Then, each chip is mounted on the stem, and each electrode and the lead terminal are connected by wire bonding to complete a gallium nitride based semiconductor LD element.
[0073]
The semiconductor LD device fabricated as described above has good LD characteristics with an oscillation wavelength of 410 nm and an oscillation threshold of 50 mA. Further, due to the reduction of crystal defects, the LD element was extremely reliable at 900 hours (60 ° C.). In addition, the ratio of LD elements that seemed to be deteriorated by crystal defects was extremely reduced, and an element yield of 80% or more was obtained.
[0074]
In the fifth embodiment, the thicknesses of the quantum well layer and the barrier constituting the multi-quantum well structure active layer 416 are 2 nm and 3 nm, respectively. However, the thicknesses of the quantum well layer and the barrier layer are 10 nm or less. For example, regardless of the fifth embodiment, the same effect can be obtained with other layer thicknesses. The number of quantum well layers in the multiple quantum well structure 416 may be four or three, or a single quantum well structure active layer.
[0075]
Further, in the fifth embodiment, since sapphire, which is an insulator, is used as a substrate, an n-type electrode 422 is formed on the surface of the n-GaN contact layer 413 exposed by etching, but has n-type conductivity. If GaN, SiC, Si, GaAs or the like is used, an n-type electrode may be formed on the back surface of the substrate. In this case, the striped mesa structure having a width of 200 μm may be separated from both ends of the semiconductor laser element chip by 3 μm or more. Also, the p-type and n-type configurations may be reversed.
[0076]
Furthermore, GaN produced by the crystal growth method of the present invention can be applied to the production of GaN FETs and AlGaN / GaN HEMT elements as power devices that handle large currents, so-called devices in the field of hard electronics. When a nitride semiconductor is applied to a power device, the crystal growth method of the present invention is particularly advantageous because thermal strain due to heat generated by a large current is superimposed on strain inherent in the device and greatly adversely affects device reliability. is there.
[0077]
(Embodiment 6)
In the embodiment of the present invention, the effect of reducing the threading dislocation density of the nitride semiconductor film formed by using the first and second mask patterns will be described. The second layer nitride semiconductor film forming method using the first and second mask patterns described in the present embodiment is the same as in the second embodiment.
[0078]
Table 1 is a table showing the relationship between the threading dislocation density of the nitride semiconductor film formed according to the second embodiment according to the mask coverage of the first mask pattern and the mask coverage of the second mask pattern. . Here, the mask coverage is expressed in w / d using a mask width (w) and a pitch (d).
[0079]
[Table 1]
Figure 0004255168
From the experimental results shown in Table 1, the threading dislocation density tends to decrease as the mask coverage increases regardless of the first and second mask patterns. However, when the mask coverage is 80% or more, the threading dislocation density starts to increase. In general, a nitride semiconductor crystal grown immediately above a mask grows from the crystal growth axis direction (perpendicular to the substrate surface) with a slight inclination angle in a direction perpendicular to the mask stripe direction. In particular, when the mask coverage is increased (the mask width is increased), the fine inclination angle is increased. For this reason, when the mask coverage is 80% or more, the fine inclination angle is increased, and when the nitride semiconductor crystals grown from the mask openings on both sides meet just above the mask, the cavity is formed. This is considered to be the cause of new threading dislocations.
[0080]
Further, if the mask coverage is higher than about 80%, the lateral growth rate is drastically decreased, so that it becomes difficult to cover the mask (causes generation of a cavity), and the mask is completely removed. In order to coat the film, a thick film must be laminated. Furthermore, when the mask coverage is 90% or more, it is difficult to completely embed the mask even if thick films are stacked. According to the experiment results of the present inventors, the nitride semiconductor film was laminated up to 50 μm at a mask coverage of 90%, but it was not buried.
[0081]
The mask coverage of 90% shown in Table 1 could not cover the mask pattern regardless of the first and second mask patterns. The central portion of these mask patterns is not covered with the nitride semiconductor film, and a hollow groove is formed in a direction parallel to the mask direction. When the threading dislocation density of the nitride semiconductor film in which either the first or second mask pattern in Table 1 has a mask coverage of 90% is examined, 106cm-210 to 107cm-2There was a table. This is thought to be because threading dislocations were reduced by that amount because the mask was not completely covered.
[0082]
Further, referring to Table 1, the threading dislocation density when the mask coverage A% of the first mask pattern and the mask coverage B% of the second mask pattern and the mask coverage B% of the first mask pattern are obtained. When the threading dislocation density at the mask coverage A% of the second mask pattern was compared, the latter threading dislocation density was higher. Here, A and B are numerical values and have a magnitude relationship of A <B. This is because the nitride semiconductor film thickness of the first layer stacked immediately above the first mask pattern was not so thick that the fine tilt angle could be sufficiently eliminated compared to the mask coverage of the first mask pattern. It is thought that. That is, since the second mask pattern is formed without sufficiently eliminating the fine tilt angle in the first layer, the fine tilt angle is further increased, and the generation of the cavity is facilitated. This is because it is difficult to reduce the threading dislocation density in the nitride semiconductor film. Therefore, in order to efficiently reduce the threading dislocation density, the nitride semiconductor film thickness of the first layer is made sufficiently thick to suppress the occurrence of the fine tilt angle (cavity) or the first mask. It is necessary to reduce the mask coverage of the pattern and increase the mask coverage of the second mask pattern. According to the experimental results of the present inventors, when the thickness of the first-layer nitride semiconductor film between the first mask pattern and the second mask pattern becomes 10 μm or more, the slight inclination angle gradually increases. Began to relax. However, the former method of sufficiently increasing the thickness of the nitride semiconductor is not a good idea in view of productivity.
[0083]
From the above experimental results, in order to efficiently reduce the threading dislocation density using the first and second mask patterns, the mask coverage of the first and second mask patterns is about 20% to 80%, respectively. % (Threading dislocation density of about 107cm-2Substrate, complete coating film) is preferred. More preferably, the coverage of the first and second mask patterns is about 50% to 80% (threading dislocation density of about 10Fivecm-2Or less). More preferably, it is 60% or more and 70% or less (threading dislocation density of about 10Fourcm-2Or less). The relationship between the mask coverage A% of the first mask pattern and the mask coverage B% of the second mask pattern is preferably A ≦ B. In addition, when productivity is considered, it is desirable that the mask coverages of the first and second mass patterns are the same. As a result, the selective growth modes of the first and second nitride semiconductor films become the same, so that the selective growth control system and reproducibility are good, and the same production process can be applied. Yield is also improved.
[0084]
About each mask coverage of the 1st, 2nd mask pattern, the threading dislocation density was the lowest when it was about 60%-70%. This was the same for each nth mask pattern (n ≧ 1).
[0085]
The first and second mask patterns shown in the embodiment of the present invention are cases where they are formed in directions rotated by 120 degrees with respect to each other. The same effect was obtained. If the angle between the first and second mask patterns is within ± 10 degrees from the angle specified above (120 degrees or 90 degrees), there is no essential difference. The same effect as the embodiment was obtained. Furthermore, as a result of detailed examination, as long as the first and second mask patterns are not parallel, the same effect as in the embodiment of the present invention was obtained. As described above, the characteristics of the threading dislocation density with respect to the mask coverage of each mask pattern has not changed, and how much the nitride semiconductor film can be covered with the first and second mask patterns. It is thought that it is because it depends on.
[0086]
(Embodiment 7)
In the present embodiment, when the mask coverages of the first and second mask patterns described in the embodiment of the invention are 70% and 70%, respectively, on the flat second-layer nitride semiconductor film The nitride semiconductor laser formed in Section 1 will be described. The nitride semiconductor laser was manufactured by the same method as in the fifth embodiment. When the laser oscillation lifetime was examined, it was 1200 hours or more at an oscillation wavelength of 410 nm, a constant laser output of 40 mW, and an ambient temperature of 50 ° C.
[0087]
Further, when the mask coverages of the first and second mask patterns were 60% or more and 70% or less, the same laser oscillation lifetime as that of the present embodiment was obtained. This is because the gain loss of the laser is greatly improved by greatly reducing the threading dislocation density of the nitride semiconductor crystal constituting the nitride semiconductor laser element. For this reason, by using this method, a high-power laser for recording in an optical disk system can be produced.
[0088]
As long as the mask coverage of the first and second mask patterns is 60% or more and 70% or less, the mask coverage of the first and second mask patterns may be different. As described in the embodiment of the invention, the relationship between the mask coverage A% of the first mask pattern and the mask coverage B% of the second mask pattern is preferably A ≦ B.
[0089]
(Embodiment 8)
In the present embodiment, when the mask coverages of the first and second mask patterns described in the embodiment of the invention are 50% and 50%, respectively, on the flat second-layer nitride semiconductor film The nitride semiconductor laser formed in Section 1 will be described. The nitride semiconductor laser was manufactured by the same method as in the fifth embodiment. When the laser oscillation lifetime was examined, it was 2000 hours or longer at an oscillation wavelength of 410 nm, a constant laser output of 10 mW, and an ambient temperature of 50 ° C.
[0090]
In the above description, the mask coverages of the first and second mask patterns are 50% and 50%, respectively. However, the mask coverages of the first and second mask patterns are 50% to 80%, respectively. If so, a laser oscillation lifetime similar to that of the present embodiment was obtained. This is because the gain loss of the laser is improved by reducing the threading dislocation density of the nitride semiconductor crystal constituting the nitride semiconductor laser element. From this, the laser output necessary for reproduction in the optical disk system was sufficiently secured by using this method. Further, as shown in the seventh embodiment, if the mask coverages of the first and second mask patterns are 60% or more and 70% or less, further effects can be obtained.
[0091]
Note that the mask coverages of the first and second mask patterns may be different as long as the mask coverages of the first and second mask patterns are 50% or more and 80% or less, respectively. As described in the embodiment of the invention, the relationship between the mask coverage A% of the first mask pattern and the mask coverage B% of the second mask pattern is preferably A ≦ B.
[0092]
(Embodiment 9)
In the present embodiment, when the mask coverages of the first and second mask patterns described in the embodiment of the invention are 30% and 30%, respectively, on the flat second-layer nitride semiconductor film The nitride semiconductor laser formed in Section 1 will be described. The nitride semiconductor laser was manufactured by the same method as in the fifth embodiment. When the laser oscillation lifetime was examined, it was 1800 hours or longer at an oscillation wavelength of 410 nm, a constant laser output of 5 mW, and an ambient temperature of 50 ° C.
[0093]
Thus, even when the coverage of each mask was 30%, the lifetime was shorter than that of the eighth embodiment, but a lifetime that could be sufficiently put into practical use could be achieved. Further, when the mask coverages of the first and second mask patterns were 20% or more and 80% or less, the same laser oscillation lifetime as that of the present embodiment was obtained. This is because the gain loss of the laser is improved by reducing the threading dislocation density of the nitride semiconductor crystal constituting the nitride semiconductor laser element. Therefore, by using this method, a reproducing laser in the optical disk system can be produced. Further, if the mask coverage of the first and second mask patterns is 50% or more and 80% or less, the effect of the eighth embodiment is shown. An effect is obtained.
[0094]
That is, as long as the mask coverage of the first and second mask patterns is 20% or more and 80% or less, the mask coverage of the first and second mask patterns may be different. As described in the embodiment of the invention, the relationship between the mask coverage A% of the first mask pattern and the mask coverage B% of the second mask pattern is preferably A ≦ B.
[0095]
【The invention's effect】
As described above, the gallium nitride crystal according to the present invention has almost no distortion and a threading dislocation density of 10 by alternately laminating a material having a growth suppressing effect and a nitride semiconductor film.Fourcm-2Very small crystals were obtained: Gallium nitride semiconductor lasers manufactured using such crystals were highly reliable and could be produced with extremely high yield.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram after completion of a first process shown in Embodiment 1 or 2 of the present invention;
FIG. 2 is a perspective view from the top after completion of the second step shown in the first or second embodiment of the present invention.
FIG. 3 is a cross-sectional view after completion of the second step shown in Embodiment 1 or 2 of the present invention.
FIGS. 4A and 4B are a perspective view and a cross-sectional view after the completion of the third step shown in the first embodiment of the present invention. FIGS.
5A and 5B are a perspective view and a cross-sectional view in the manufacturing method shown in Embodiment 3 of the present invention.
FIG. 6 is a cross sectional view showing a method for manufacturing the thick film nitride semiconductor shown in the fourth embodiment of the present invention.
FIG. 7 is a cross-sectional view of a semiconductor laser diode device using a nitride semiconductor according to the present invention.
FIG. 8 is a first conventional example by a selective growth method.
FIG. 9 is a second conventional example by a selective growth method.
[Explanation of symbols]
100, 200, 400 Sapphire substrate
101, 201, 401 GaN layer
102, 202, 402 First mask pattern
104, 203, 404 First layer GaN film
105, 206 Openings of the first mask pattern
106, 204, 406 Second mask pattern
107, 205, 407 Second layer GaN film
108 Immediately above the first and second mask patterns
109 Local portion of the second-layer GaN film grown from the opening of the first mask pattern
110 Local portion of the second-layer GaN film immediately above the first mask pattern
111, 411 Third mask pattern
112, 412 Third layer GaN film
113 Local portion of the third-layer GaN film grown from the opening of the first mask pattern
300 Nitride semiconductor
301 outermost surface
302 Thick GaN
303 nth mask pattern
413 n-GaN contact layer
414 n-Al0.1Ga0.9N clad layer
415 n-GaN optical guide layer
416 Active layer with multiple quantum well structure
417 Al0.2Ga0.8N evaporation prevention layer *
418 p-GaN optical guide layer
419 p-Al0.1Ga0.9N-type cladding layer
420 p-GaN type contact layer
421 p-type electrode
422 n-type electrode
423 SiO2Insulation film
500, 600 Sapphire substrate
501, 602 SiO2mask
502, 603 SiO2Mask opening
503 GaN film
504 SiO2GaN just above the mask
601 GaN film grown by MOVPE method
604 GaN film grown by HVPE method

Claims (15)

基板上方に、成長抑制効果を有する物質からなる第n(ただし、nは1以上の正数)のマスクパターンと第nのマスクパターンを覆うように窒化物半導体膜とを形成する第n工程と、前記第n工程によって形成された前記窒化物半導体膜上に成長抑制効果を有する物質からなる第n+1のマスクパターンと第n+1のマスクパターンを覆うように窒化物半導体膜とを形成する第n+1工程とを有し、
前記マスクパターンの各々は互いに平行な複数のストライプ状マスクを含み、
第nのマスクパターンと第n+1のマスクパターンが互いにねじれの関係にあることを特徴とする窒化物半導体の製造方法。
An nth step of forming an nth (where n is a positive number of 1 or more) mask pattern made of a material having a growth suppressing effect and a nitride semiconductor film so as to cover the nth mask pattern above the substrate; The (n + 1) th step of forming a (n + 1) th mask pattern made of a material having a growth suppressing effect and a (n + 1) th mask pattern on the nitride semiconductor film formed in the (n) th step so as to cover the n + 1th mask pattern. It has a door,
Each of the mask patterns includes a plurality of striped masks parallel to each other,
A method of manufacturing a nitride semiconductor, wherein the nth mask pattern and the (n + 1) th mask pattern are twisted with each other .
前記第nのマスクパターンのストライプ方向と第n+1のマスクパターンのストライプ方向が互いに120度の角度差を持つことを特徴とする請求項1に記載の窒化物半導体の製造方法。2. The method of manufacturing a nitride semiconductor according to claim 1, wherein the stripe direction of the nth mask pattern and the stripe direction of the (n + 1) th mask pattern have an angle difference of 120 degrees. 前記第nのマスクパターンのストライプ方向と第n+1のマスクパターンのストライプ方向が互いに90度の角度差を持つことを特徴とする請求項1に記載の窒化物半導体の製造方法。2. The method of manufacturing a nitride semiconductor according to claim 1, wherein the stripe direction of the nth mask pattern and the stripe direction of the (n + 1) th mask pattern have an angle difference of 90 degrees. 第n+1のマスクパターンのストライプ幅が、第nのマスクパターンのストライプ幅以上であることを特徴とする請求項1からのいずれかに記載の窒化物半導体の製造方法。Stripe width of the n + 1 of the mask pattern, a nitride semiconductor method of manufacturing according to any of claims 1 to 3, characterized in that at least the stripe width of the mask pattern of the n. 前記成長抑制効果を有する物質がSiO2、又は、SiNxであることを特徴とする請求項1からのいずれかに記載の窒化物半導体の製造方法。It said substance SiO 2 having a growth inhibiting effect, or a nitride semiconductor method of manufacturing according to any one of claims 1 to 4, characterized in that a SiN x. 前記第nのマスクパターンのストライプ方向が、窒化物半導体結晶の<1−100>方向あるいは、<11−20>方向であることを特徴する請求項1からのいずれかに記載の窒化物半導体の製造方法。The stripe direction of the mask pattern of the n is, the nitride semiconductor crystal <1-100> direction or <11-20> nitride according to any one of claims 1 to wherein the 5 to be a direction semiconductor Manufacturing method. 前記第1のマスクパターン、第2のマスクパターン、第3のマスクパターンのストライプ方向は、窒化物半導体結晶の[1−100]、[10−10]、[01−10]方向の組み合わせからなることを特徴する請求項に記載の窒化物半導体の製造方法。The stripe directions of the first mask pattern, the second mask pattern, and the third mask pattern are combinations of [1-100], [10-10], and [01-10] directions of the nitride semiconductor crystal. The method for producing a nitride semiconductor according to claim 2 . 第n工程によって積層された窒化物半導体膜結晶がAlxInyGazN(x+y+z=1;0≦x≦1、0≦y≦1、0≦z≦1)であることを特徴とする請求項1からのいずれかに記載の窒化物半導体の製造方法。Characterized in that it is a; (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1 x + y + z = 1) nitride was deposited by the n steps semiconductor film crystal Al x In y Ga z N nitride semiconductor method of manufacturing according to any one of claims 1 to 7. 前記第n工程によって積層された窒化物半導体膜、あるいは、前記第n工程によって積層された窒化物半導体層上に積層する窒化物半導体膜が、5μm以上の膜厚を有する厚膜窒化物半導体膜であることを特徴とする請求項1からのいずれかに記載の窒化物半導体の製造方法。The nitride semiconductor film laminated by the nth step or the nitride semiconductor film laminated on the nitride semiconductor layer laminated by the nth step has a thickness of 5 μm or more. nitride semiconductor method of manufacturing according to any of claims 1 to 8, characterized in that it. 前記請求項1からのいずれかに記載の窒化物半導体の製造方法を用いて基板を含む窒化物半導体構造を形成し、前記窒化物半導体構造から少なくとも前記基板を除去することによって、窒化物半導体構造の一部を窒化物半導体基板とすることを特徴とする窒化物半導体の製造方法。By the forming of the nitride semiconductor structure including a substrate with a nitride semiconductor manufacturing method according to any one of claims 1 to 9, removing at least said substrate from said nitride semiconductor structure, a nitride semiconductor A method for manufacturing a nitride semiconductor, wherein a part of the structure is a nitride semiconductor substrate. 基板上方に、前記第n+1工程まで結晶成長させたとき、第1のマスクパターンから第n+1のマスクパターンが全体として基板を覆うことを特徴とする請求項1から10のいずれかに記載の窒化物半導体の製造方法。Above a substrate, when brought into the crystal growth to the n + 1 steps, nitride according to any one of claims 1 to 10, the n + 1 of the mask pattern from the first mask pattern, characterized in that the overall covering the substrate Semiconductor manufacturing method. 前記第1と第2のマスクパターンの、マスク幅/ピッチで定義されるマスク被覆率が、それぞれ、20%から80%であることを特徴とする請求項1からのいずれかに記載の窒化物半導体の製造方法。The nitriding according to any one of claims 1 to 6 , wherein mask coverages defined by mask width / pitch of the first and second mask patterns are 20% to 80%, respectively. A method for manufacturing a semiconductor. 上記請求項1から12のいずれかに記載の窒化物半導体の製造方法を用いて作製された第n工程の窒化物半導体膜の上方に形成された光を発する活性層を有することを特徴とする発光素子。Characterized in that it has an active layer for emitting any light, which is formed above the nitride semiconductor film of the n steps which is manufactured using the manufacturing method of the nitride semiconductor according to the claims 1 to 12 Light emitting element. 前記基板は、サファイア基板、GaN基板、SiC基板、スピネル基板、MgO基板、Si基板またはGaAs基板であることを特徴とする請求項1から12のいずれかに記載の窒化物半導体の製造方法。The method for manufacturing a nitride semiconductor according to any one of claims 1 to 12 , wherein the substrate is a sapphire substrate, a GaN substrate, a SiC substrate, a spinel substrate, an MgO substrate, a Si substrate, or a GaAs substrate. 第1のマスクパターンのマスク被覆率が、第2のマスクパターンのマスク被覆率以下であることを特徴とする請求項12に記載の窒化物半導体の製造方法。The method for producing a nitride semiconductor according to claim 12 , wherein the mask coverage of the first mask pattern is equal to or less than the mask coverage of the second mask pattern.
JP18460299A 1998-06-30 1999-06-30 Nitride semiconductor manufacturing method and light emitting device Expired - Fee Related JP4255168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18460299A JP4255168B2 (en) 1998-06-30 1999-06-30 Nitride semiconductor manufacturing method and light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18346898 1998-06-30
JP10-183468 1998-06-30
JP18460299A JP4255168B2 (en) 1998-06-30 1999-06-30 Nitride semiconductor manufacturing method and light emitting device

Publications (3)

Publication Number Publication Date
JP2000174343A JP2000174343A (en) 2000-06-23
JP2000174343A5 JP2000174343A5 (en) 2006-01-26
JP4255168B2 true JP4255168B2 (en) 2009-04-15

Family

ID=26501891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18460299A Expired - Fee Related JP4255168B2 (en) 1998-06-30 1999-06-30 Nitride semiconductor manufacturing method and light emitting device

Country Status (1)

Country Link
JP (1) JP4255168B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP2003007999A (en) * 2001-06-26 2003-01-10 Sony Corp Iii-v nitride-based compound semiconductor substrate, its manufacturing method, method of manufacturing semiconductor light emitting element, and method of manufacturing semiconductor device
CN101931039B (en) * 2010-08-23 2012-07-25 安徽三安光电有限公司 Gallium nitride based light emitting diode with double-layer staggered perforated holes and manufacturing process thereof
CN102723406B (en) * 2011-03-29 2017-07-07 清华大学 Semiconductor extension structure
CN104094419A (en) * 2012-01-31 2014-10-08 索泰克公司 Photoactive devices with improved distribution of charge carriers, and methods of forming same
KR101523084B1 (en) * 2013-10-31 2015-05-26 광주과학기술원 SUBSTRATE FOR GROWTH, LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING GaN LIGHT EMITTING DIODE
CN106981415A (en) * 2017-04-19 2017-07-25 华南理工大学 The gallium nitride film and its nanometer epitaxial lateral overgrowth method of GaN HEMTs

Also Published As

Publication number Publication date
JP2000174343A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
JP3594826B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP3988018B2 (en) Crystal film, crystal substrate and semiconductor device
US6920166B2 (en) Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device
US7083996B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4288743B2 (en) Nitride semiconductor growth method
JP5273081B2 (en) Semiconductor light emitting device
US20040041156A1 (en) Nitride semiconductor light emitting element and production thereof
JP2000040858A (en) Optical semiconductor device, manufacture thereof and semiconductor wafer
JPH1126883A (en) Gallium nitride semiconductor light-emitting device and its manufacture
JP3446660B2 (en) Nitride semiconductor light emitting device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2005209925A (en) Lamination semiconductor substrate
JP4255168B2 (en) Nitride semiconductor manufacturing method and light emitting device
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP4390797B2 (en) Crystal manufacturing method
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP3562478B2 (en) Method for growing nitride semiconductor and device using the same
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP3995790B2 (en) Crystal manufacturing method
JP3589185B2 (en) Method for growing nitride semiconductor and nitride semiconductor substrate
JP4104234B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3438675B2 (en) Method for growing nitride semiconductor
JP4363415B2 (en) Crystal film, crystal substrate and semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees