JP4252910B2 - 充放電制御回路および充電式電源装置 - Google Patents

Description

本発明は、二次電池の充放電制御回路及び充電式電源装置に係り、特に充放電を制御する制御信号の出力端子に外部から印加される電圧の有無によって、前記二次電池の充放電を制御する通常状態、または前記充放電制御回路の特性を評価するテスト状態のいずれかに切り替えることを特徴とする充放電制御回路を提供することである。
テスト用外部端子を設けないかつテスト機能を有する二次電池保護ＩＣ、該保護ＩＣのテスト時間及び該保護ＩＣを組み込む充電式電源装置のテスト時間を削減する量産技術に属する。

携帯電話、PHSに代表される携帯機器の普及に大きく貢献したリチウムイオン二次電池は小型、軽量、大容量が特徴であり、携帯機器の長時間駆動、軽量化を実現することに至った。しかし、二次電池は繰り返し充放電が行われるため、過充電状態または、過放電状態に至る確率が高くなる。過充電状態になると電池温度が上昇し、電解液の分解によるガス発生で電池内圧が上昇したり、金属Liが析出したりして発火や破裂の危険性がある。逆に過放電状態になった場合は電解液が分解して特性が劣化する。これらの状況に至るのを防止するために、充放電制御回路を充電式電源装置に組み込んでいる。

二次電池と携帯機器本体の間の充放電経路に充放電制御スイッチ回路を設け、前記二次電池が所定電圧以上に充電された過充電状態、所定電圧以下に放電された過放電状態及び過大電流で放電された過電流状態の異常状態を充放電制御回路で検出し、前記充電式電源装置の電流通路を開閉する充放電制御スイッチをOFFさせ、過充電、過放電、過電流状態を防ぐのは充放電制御回路の基本技術となった。

リチウムイオン二次電池は内部インピーダンスが高いため、充放電電流によって電池電圧が見かけ上変わって見える。充電電流が流れている間は、電池電圧が高く見える。放電電流が流れている間は電池電圧が低く見える、電池を効率よく使用するため、過充電、過放電等の異常状態の検出遅延時間を設ける必要がある。また、異状状態が検出されない通常状態に戻る時にもノイズによる誤解除を防ぐため、解除遅延時間を設ける必要がある。しかし、この遅延時間があるために、充放電制御回路のテストに多大の時間を要し充放電制御回路のコスト高の原因になっている。

外付け容量による遅延時間を持たせる方式の充放電制御回路では、外付け容量を調整することで、テスト時の遅延時間を短縮することができる。内蔵遅延回路方式の充放電制御回路では、内部遅延回路は全ての遅延時間を提供するので、遅延時間を決定するためのコンデンサー等の外付け部品を設ける必要がなくなり、充放電制御回路の外付け部品点数を少なくすることができるが、外部から遅延時間を変更設定することは困難である。充放電制御回路の特性をテストするには、遅延時間の原因で多大なテスト時間がかかってしまう。過電流と過放電の検出遅延時間は、一般的に数ms〜百ms程度なので、テスト時間にはそれほど大きな影響はないが、過充電検出遅延時間は通常数秒程度に設定されているため、テストには時間がかかる。従って、内蔵式遅延回路を用いた充放電制御回路には、遅延時間を短縮するテスト状態を設ける必要がある。

通常このテスト時間を短縮するには、充放電制御回路に遅延時間制御用の入力端子を1本追加することにより容易にテスト時間を短縮できる。

一方、例えば、特許文献１に開示されているテスト制御端子を追加しない充放電制御回路２１０には充電器接続端子に印加する電圧と内部遅延回路２２１によって、前記遅延時間を短縮し、過充電、過放電のテスト時間を短縮することができる。

図２の従来の充放電制御回路２１０では、充電器接続端子に別途設けた高い規定電圧V1以上の電圧が印加された場合、内部遅延回路の遅延時間を短くするテスト状態に入る充放電制御回路および充電式電源装置を開示している。
テスト状態ではない通常状態で、過充電状態になると、過充電検出コンパレータ２１３は出力が高レベルとなり、内部制御回路２２０は内部遅延回路２２１に制御信号を出力する。内部遅延回路２２１はその出力電圧を入力信号として規定された遅延時間t1の後、スイッチ回路２０２を制御する信号を出力する。

充電器接続端子に別途設けた高い規定電圧V1以上の電圧を印加し、過電流検出端子の電圧が規定電圧V1以上に上がると電圧検出コンパレータ２１５の出力が高レベルになる。この時、内部制御回路２２０は電圧検出コンパレータ２１５の出力が高レベルになると、内部遅延回路２２１の遅延時間を短縮させる制御信号を出力するテスト状態入り、その状態を保持する。過充電状態になると、過充電検出コンパレータ２１３は出力が高レベルとなり、内部制御回路２２０は内部遅延回路２２１に制御信号を出力する。内部遅延回路２２１はその出力電圧を入力信号として短縮された遅延時間t2の後、スイッチ回路２０２を制御する信号を出力する。このため一度過電流検出端子が規定以上の規定電圧V1になると、遅延時間は短いままとなる。この後、過充電遅延時間は短縮された遅延時間t2で過充電検出電圧のテストが可能となる。

充電器接続端子に別途設けた低い規定電圧V2以下の電圧を印加し、過電流検出端子の電圧が規定電圧V2以下に下がると電圧検出コンパレータ２１５の出力が低レベルになる。内部制御回路２２０は電圧検出コンパレータ２１5の出力が低レベルになると、内部遅延回路２２１の遅延時間が短くなる制御信号を出力する状態を解除し、通常の遅延時間t1となる。このため一度過電流検出端子が規定以下の電圧V2になるとテスト状態を解除し通常の状態になる。
特開2001−283932号公報（第１−６頁、第１図）

従来技術では、過電流検出端子を利用して、内部遅延時間を短縮するのはコスト削減に対して有効であるが、特別なテスト用の二つの規定電圧を別途に設ける必要があり、更に、過電流検出端子の電圧を複数レベルを分けて検出する必要がある。特に複数段階の過電流検出が必要となる場合、上記の技術では回路の構成は複雑になり、安定な動作を確保し難いという問題がある。

また、充放電制御回路の製造工場で過充電、過放電検出及び解除の設定電圧にトリミングするための初期測定を行う際に、精確な過充電検出電圧を測定する場合、入力電圧をステップ状に増加させる度に、前記遅延時間の数秒以上の待ち時間が必要となるため、仮に２５ステップで検出電圧を測定できるとして、遅延時間が5秒とすると、過充電検出電圧の測定に要する時間は125秒となる。例え遅延時間を1/50に短くするテスト状態を有するとしても、１チップで2.5秒もかかる。これは量産を行うには時間がかかりすぎて、テストのコストには大きな問題となる。

すなわち、製造工場で遅延回路内蔵方式の二次電池充放電制御回路の初期測定には、検出遅延時間をもっと短くする必要があるし、トリミング後の二次ウェハー測定及びパッケージ後のファイナル測定と客先評価には、通常使用時の遅延時間となる状態と遅延時間が短いテスト状態の両方とも必要である。

一方、充放電制御回路は、小型パッケージに収められて莫大な数量が利用されて、テスト時の検出遅延時間を制御するために外部端子追加することは、市場には受け入れられない。従って、このような制御機能を数少ない外部端子で実現することが大きな課題である。

本発明は、外部端子を追加しないで、二次電池の充放電を制御する制御信号の出力端子に外部から印加される電圧を利用してテスト機能を実現することで、簡単かつ安定な回路動作が確保でき、コスト削減することを狙う。さらに、複数の遅延時間モードを設けることによって、量産コスト削減することを課題とした。

本発明は上記目的を達成するために、次のような構成を有している。請求項に記載の充放電制御回路において、該充放電制御回路の制御信号の出力端子に外部から印加される電圧の有無によって、前記充放電制御回路は二次電池の電圧または電流またはその双方を監視して、スイッチ回路を制御することによって、前記二次電池の充電と放電を制御する通常状態（以後、通常状態と呼ぶ）、または前記制御回路の特性を評価するテスト状態（以後、テスト状態と呼ぶ）いずれかに切り替える手段を有することを特徴としている。

また、前記充放電制御回路に発振器回路とカウンタ回路で構成する内蔵式遅延回路が設けられており、二次電池の過充電、過放電または過電流を検出した後、前記内蔵式遅延回路によって発生した遅延時間を経て、前記スイッチ回路をOFFさせることを特徴としている。

また、前記充放電制御回路の制御信号の出力端子に外部から印加される電圧によって、前記充放電制御回路はテスト状態になる。この状態において、前記内蔵式遅延回路を構成する発振器回路の発振周波数を大きくすることによって前記内部式遅延回路の遅延時間を短縮する加速手段を有することを特徴としている。

また、前記充放電制御回路にテスト用ヒューズは設けられており、前記テスト状態において、前記テスト用のヒューズの切る状況によって、前記充放電制御回路の一部の遅延は前記内蔵式遅延回路のカウンタを通らない遅延時間モード（以降、遅延時間モード１と呼ぶ）と前記充放電制御回路の全ての遅延は前記内蔵式遅延回路のカウンタ回路を通る遅延時間モード（以降、遅延時間モード２と呼ぶ）のいずれかに切り替える手段を有することを特徴としている。

製造工場で過充電、過放電検出及び解除の設定電圧にトリミングするための初期測定を行う際に、前記テスト用ヒューズを切らないようにする。前記充放電制御回路の制御信号の出力端子に外部から印加する電圧によって、前記充放電制御回路はテスト状態に設定できる。これによって、遅延時間モード１になる。この状態において、前記内蔵式遅延回路を構成する発振器の発振周波数が大きくになり、なおかつ、過充電と過放電の検出遅延がカウンタを通らないようにする。従って、過充電と過放電の検出遅延が直接発振器の発振周期となる。精確な過充電、過放電検出電圧を測定するために、入力電圧をステップさせるとしても、待ち時間が大幅に短くなるため、テスト時間を大幅に短縮する。遅延時間モード１において、他の遅延時間（過電流検出遅延と全ての解除遅延）はカウンタを通るが、発振器の加速によって全部短縮した遅延となる。

二次ウェハー測定、ファイナル測定と客先評価する場合、前記テスト用ヒューズを切るようにする。前記充放電制御回路の制御信号の出力端子に外部から印加する電圧によって、前記充放電制御回路はテスト状態に設定できる。これによって、遅延時間モード２になる。この状態において、前記内蔵式遅延回路を構成する発振器の発振周波数が大きくになる。過充電、過放電遅延時間を含めて、全ての遅延はカウンタを通るが、発振器の加速によって短縮される。遅延時間モード２において、過充電、過放電、過電流検出電圧値を測定するテスト時間を短くになることができるだけではなく、全ての遅延はカウンタを通るから、通常の遅延時間の発振器加速倍数で割った値になるので、過充電、過放電検出遅延時間の評価にもテスト時間を節約できる。

一方、前記充放電制御回路の制御信号の出力端子に外部から印加する電圧がなくなると、前記テスト状態を解除し、充放電制御回路が通常状態に戻る。これによって、前記内蔵式遅延回路を構成する発振器の発振周波数を通常発振周波数になる。この状態では、前記テスト用ヒューズを切るか、切らないかに関わらず、過充電、過放電検出遅延時間を含めて、全ての検出遅延と解除遅延はカウンタ回路を通して、制御回路に送られるため、通常応用時の遅延時間となる。

本発明では、充放電制御回路の出力端子に別途設ける規定電圧ではなく、電源電圧を印加することにより、前記充放電制御回路の通常状態とテスト状態の切り替え可能とし、前記テスト状態において、前記テスト用ヒューズの接続状況によって、前記充放電制御回路の遅延時間は遅延時間モード１と遅延時間モード２に切り替える手段を実現した。これによって、本発明で創出した充放電制御回路はテスト制御端子の増加無しでテスト機能を実現しながら、簡単かつ安定な回路動作を確保できる。さらに、テスト状態において、複数の遅延時間モードを設けることで、テスト時間の効率化を実現した。市場における充電式電源装置の組立コスト増加なしに、充放電制御回路の量産コストの削減に大きく貢献する。

以下、図面を用いて、本発明の実施の形態を詳しく説明する。図１は本発明の一実施例充放電制御回路１０１のブロック図であり、遅延回路と充放電スイッチ制御回路１０９は前記充放電制御回路の遅延時間を決定する。図３は図１の遅延回路と充放電スイッチ制御回路１０９の詳細図である。図４では本発明で提案した充放電制御回路４０１を利用した充電式電源装置の構成を示している。

図４の充放電制御回路４０１は、二次電池４０２の正極接続端子VDDと負極接続端子VSS、過電流検出用端子VM、充電制御用出力端子CO及び放電制御用出力端子DOを備えている。充放電制御回路４０１は二次電池４０２の電圧と電流を監視して、充放電制御スイッチ回路４０３に制御信号を出力することによって、二次電池４０２の充電と放電を制御する。充放電制御スイッチ回路４０３はVSS側に配置され、NMOSトランジスタの充電スイッチ４０４と放電スイッチ４０５で構成されているが、VDD側に配置され、PMOSトランジスタを用いることも出来る。

図３において、二次電池の過充電状態、過放電状態及び過電流状態を検出する状態検出回路は３０１である。発振器回路３０２は遅延時間を決定する遅延回路の一部であり、クロック周期Tclkを決定する。カウンタ回路３０３は遅延時間を決定する遅延回路の一部である。充放電スイッチ制御回路３０４は、二次電池の充放電を制御する。該制御回路は前記過充電、過放電、過電流検出回路３０１から獲得した電池電圧状態及び充放電電流等の情報に基づいて、出力ドライバー３１７と３１８を経由し、更に充電制御用出力端子CO及び放電制御用出力端子DOを通じて、二次電池と携帯機器本体の間の充放電経路に設置した充放電制御スイッチ回路４０３をON/OFFさせることによって、電池を保護する機能を実現している。

図３のヒューズ３０５は、遅延時間モード１と遅延時間モード２を切り替える。出力ドライバー３１７の入力であるスイッチ制御信号Predoと出力信号VdoはNOR３１６の入力となる。NOR３１６の出力信号Testは前記通常状態とテスト状態を決定する。

次に、図１、図３及び図４を用いて、本発明充放電制御回路の動作を説明する。

図３において、NMOSトランジスタの充放電制御スイッチ回路４０３の場合、二次電池４０２が過充電状態、過放電状態または過電流状態にない通常状態には、充電制御用出力端子CO及び放電制御用出力端子DOは共に“Ｈ”で、過充電状態になると充電制御用出力端子COが“Ｌ”、過放電状態と過電流状態になると放電制御用出力端子DOが“Ｌ”となるように回路を構成している。（逆に、PMOSトランジスタの充放電制御スイッチ回路を用いた場合、過充電状態、過放電状態または過電流状態にない通常状態には、充電制御用出力端子CO及びDOは共に“Ｌで、過充電になると充電制御用出力端子COが“Ｈ”、過放電と過電流になると放電制御用出力端子DOが“Ｈ”となるように構成し、NOR３１６はAND３１６に置換すると、同様な動作が得られる。以下NMOSトランジスタを用いた実施例を説明する。）それ故、通常状態では、充放電スイッチ制御回路３０４の出力であるスイッチ制御信号Predoは“Ｌ”であり、放電制御用出力端子DOは“Ｈ”、即ち正電位VDDである。

図３で示しているように、放電制御用出力端子DOに外部から印加する電圧がない限り、NOR３１６の出力であるテスト信号Testは常に“Ｌ”である。この時、放電制御用出力端子DOに外部からVSS電位と同じ電圧を印加し放電制御用出力端子DOを強制的に“Ｌ”にする。それによって、テスト信号Testは“Ｈ”になり、充放電制御回路４０１はテスト状態になる。上記外部からの印加電圧がなくなると、テスト信号Testは“Ｌ”になり、充放電制御回路４０１は通常状態に戻る。

通常状態では、充放電スイッチ制御回路３０４は状態検出回路３０１から獲得した電池状態及び充放電電流等の情報に基づいて、充電制御用出力端子CO及び放電制御用出力端子DOを通じて、充放電スイッチ回路４０３をON/OFFさせる。テスト信号Testは“L”であるから、発振器を通常のクロック周期はTclkで発振するようにする。また、NAND３０７の出力は信号Testにより“H”になるから、過充電、過放電の検出遅延時間はカウンタ回路３０３経由の遅延時間になる。例えば、状態検出回路３０１は二次電池４０２の過充電状態を検出すると、発振器を発振させ、クロック周期Tclkの信号をカウンタ回路３０３に送る。カウンタ回路３０３のｍ段のQmから引き出した過充電検出遅延時間Tcは

となる。状態検出回路３０１が二次電池４０２の過充電状態を検出すると、過充電検出遅延時間Tcが経て、充電制御用スイッチ４０４をOFFさせる。同じように、カウンタ回路３０３のｎ段のQnから引き出した過放電検出遅延時間Tdは

となる。状態検出回路３０１が二次電池４０２の過放電状態を検出すると、過放電検出遅延時間Tdが経て、充放電スイッチ制御回路３０４は放電制御用出力端子DOを通じて、放電制御用スイッチ４０５をOFFさせる。例えば、発振器の周期Tclkは300us、過充電検出遅延時間はカウンタの１５段のQ15から取り、過放電遅延時間はカウンタの１０段のQ10から取るとすると、式１と式２によって、過充電検出遅延時間Tcは4.9s、過放電検出遅延時間Tdは154msとなる。

一方、テスト状態になる場合では、充放電スイッチ制御回路３０４は状態検出回路３０１から獲得した電池状態及び充放電電流等の情報に基づいて、充電制御用出力端子CO及び放電制御用出力端子DOを通じて、充放電スイッチ回路４０３をON/OFFさせる。しかし、テスト信号Testは“H”であるから、発振器をK倍加速の発振周波数で発振させ加速クロック周期Tclk/Kを得る。また、NAND３０７の出力はヒューズFuse1３０５の接続状態によって決められるから、過充電、過放電の検出遅延時間は、発振器回路３０２の出力から直接取るか、カウンタ回路３０３から取るかに切り替えることができる。

製造工場で過充電、過放電検出及び解除の電圧をトリミングにより調整するための初期測定を行う際に、テスト用のヒューズFuse1３０５は切らない状態にするから、NAND３０７の出力は“L”になる。この場合、インバータ３０８及び３０９とNAND３１０、３１１、３１２、３１３、３１４及び３１５が構成する論理回路によって、過充電、過放電の検出遅延時間は発振器回路３０２の出力から直接取るから、過充電検出遅延時間Tcは

となる、同様に、過放電検出遅延時間Tdは

になる。また、過電流検出遅延時間はカウンタ回路３０３から取るから、発振器回路３０２の加速によることだけである。これは前記遅延時間モード１である。例えば、発振器回路のクロック周期Tclkは300us、発振器回路３０２の加速係数K=50とすると、式３と式４によって、過充電検出遅延時間Tcと過放電検出遅延時間Tdはともに6usとなる。前記通常状態の過充電検出遅延時間は数秒がかかるに対して、ただ数マイクロ秒で済む。これによって、正確な過充電検出電圧値を測定する場合、テスト時間を大幅に節約することが可能になる。

二次ウェハー測定とファイナル測定や工場外で客先評価する場合、前記テスト用のFuse1３０５を切断状態にするから、NAND３０７の出力はプルダウン抵抗３０６によって“H”になる。この場合、インバータ３０８及び３０９とNAND３１０、３１１、３１２、３１３、３１４及び３１５が構成する論理回路によって、過充電、過放電の検出遅延時間は通常状態と同じようにカウンタからとった遅延時間になる。但し、この時出力端子DOがVSSに接続され、テスト信号Testを“H”となるから、発振器はK倍加速しているために、過充電検出遅延時間Tcは

となり、過放電遅延時間Tdは

となる。

また、過電流検出遅延時間も発振器の加速によって短縮される。これは前記遅延時間モード２である。例えば、発振器回路３０２のクロック周期Tclkは300us、発振器の加速係数K=50とすると、式５と式６によって、過充電検出遅延時間Tcは98msとなる、過放電遅延時間Tdは3msとなる。これによって、過充電検出、解除電圧値、過放電検出、解除電圧値の測定に対して、遅延時間を短くすることが可能になるだけではなく、過充電検出遅延時間、過放電検出遅延時間を評価することにもテスト時間を節約できる。

図５では、本発明の充放電制御回路の通常状態とテスト状態の各遅延時間の詳細をまとめたもので、本発明が通常状態においては必要な長い遅延時間を保持しながら、工場で行う初期測定時の測定時間を大幅に短縮し、且つ充放電制御回路のテスト時間を短縮することを示している。

図３では、放電制御用出力端子DOに外部から印加する電圧を利用して、充放電制御回路のテスト状態を実現しているが、回路構成によって、充電制御用出力端子COを用いて、同じ機能を実現することも可能である。

本発明はテスト用外部端子を設けないかつテスト機能を有する二次電池保護ＩＣ、該保護ＩＣのテスト時間を削減する量産技術に属するので、産業上の利用が可能である。

本発明充放電制御回路の実施例を示すブロック図である。 従来の充放電制御回路の実施例を示す図である。 本発明充放電制御回路の実施例を示すブロック図である。 本発明で提案した充放電制御回路と充電式電源装置の構成を示す図である。 本発明充放電制御回路の通常状態とテスト状態の各遅延時間の詳細を説明する図である。

符号の説明

１０１、２１０、４０１ 充放電制御回路
１０２、２０１、４０２ 二次電池
１０３、４０３ 充放電スイッチ回路
１０４、２０３、４０６ 負荷
１０５、２０４、４０７ 充電器
１０６ 過充電検出回路
１０７ 過放電検出回路
１０８ 過電流検出回路
１０９ 遅延回路と充放電スイッチ制御回路
２０２ スイッチ回路
２１１、２１２ 電圧分圧回路
２１３、２１４、２１５ 電圧検出コンパレータ
２１６、２１７、２１８ 基準電圧
２２０ 内部制御回路
２２１ 内部遅延回路
３０１ 電池状態検出回路
３０２ 発振器回路
３０３ カウンタ回路
３０４ 充放電スイッチ制御回路
３０５ ヒューズ
３０６ プルダウン抵抗
３０７、３１０、３１１、３１２、３１３、３１４、３１５ NAND回路
３０８、３０９ インバータ
３１６ NOR回路
３１７、３１８ 出力ドライバー
４０４ 充電制御用スイッチ
４０５ 放電制御用スイッチ

Claims (6)

1. 二次電池の充電及び放電を制御する充放電制御回路であって、
   前記二次電池の電圧を検出する電圧検出回路と、
   前記電圧検出回路の検出信号を受けて、遅延時間後に制御信号を出力する制御回路と、
   前記制御信号を受けて、前記二次電池の充放電経路に設けられたスイッチ回路が接続された出力端子に、前記制御信号を出力する出力回路と、
   前記制御回路の通常状態とテスト状態を切りかえるテスト回路と、を有し
   前記出力回路は、前記出力端子に出力されている制御信号と反転した電圧の信号が前記出力端子に印加されたことを検出する信号検出回路を備え、前記信号検出回路の検出信号によって、前記テスト回路が前記制御回路を通常状態からテスト状態に切りかえることを特徴とする充放電制御回路。
2. 前記出力回路は、前記出力回路の入力端子に入力された前記制御信号を反転して出力する反転回路と、前記入力端子と前記出力端子に印加された信号の電圧が等しいことを検出する前記信号検出回路とを備えたことを特徴とする請求項１に記載の充放電制御回路。
3. 前記制御回路は、前記テスト状態において、前記遅延時間を短くすることを特徴とする請求項１または２に記載の充放電制御回路。
4. 前記制御回路は、遅延時間を発生する発振器を備え、
   前記テスト状態において前記発振器の発振周波数を大きくすることによって、前記遅延時間を短縮することを特徴とする請求項３に記載の充放電制御回路。
5. 前記制御回路は、さらにヒューズを備え、
   前記テスト状態において、前記ヒューズの有無によって二つの遅延時間モードを切りかえることを特徴とする請求項３に記載の充放電制御回路。
6. 外部端子に直列接続されたスイッチ回路および二次電池と、
   前記スイッチ回路を制御するために前記二次電池に並列接続した請求項１から５のいずれかに記載の充放電制御回路と、
   を有することを特徴とする充電式電源装置。

Images