JP4251813B2

JP4251813B2 - Manufacturing method of nitride semiconductor light emitting device

Info

Publication number: JP4251813B2
Application number: JP2002059065A
Authority: JP
Inventors: 輝芳高倉; 有三津田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-03-05
Filing date: 2002-03-05
Publication date: 2009-04-08
Anticipated expiration: 2022-03-05
Also published as: JP2003258381A

Description

【０００１】
【発明の属する技術分野】
本発明は、サファイアや窒化ガリウム（ＧａＮ）等の基板上に形成される窒化物半導体層において発生するクラックの密度を制御するための窒化物半導体層の形成方法とそれらの窒化物半導体層を含む発光素子に関する。
【０００２】
【従来の技術】
たとえば、特開２０００−３５３６６９号では、ＧａＮ基板上に第１のＡｌ_0.5Ｇａ_0.5Ｎ層を結晶成長させ、その第１のＡｌ_0.5Ｇａ_0.5Ｎ層の厚さを超える段差を有する千鳥格子状の凹凸パタ−ンを形成し、その凹凸パターンを覆うように第２のＡｌ_0.5Ｇａ_0.5Ｎ層を成長させている。そうすることによって、ＧａＮ基板と第１のＡｌ_0.5Ｇａ_0.5Ｎ層との格子不整合を緩和させて、凹凸パターン上に成長させた第２のＡｌ_0.5Ｇａ_0.5Ｎ層におけるクラックの発生を防止しようとしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、本発明者らの実験によれば、特開２０００−３５３６６９号に記載の方法における第２のＡｌ_0.5Ｇａ_0.5Ｎ層上には、実際に微細なクラックが発生することが確認された。このような微細なクラックを含む窒化物半導体層上に窒化物半導体発光素子を形成した場合、その発光素子の動作電流の上昇や動作寿命の低下などの悪影響を生じ、その窒化物半導体発光素子の信頼性を低下させる。
【０００４】
このような先行技術における課題に鑑み、本発明は、基板上に成長させられる窒化物半導体層においてクラックの発生を低減させた領域を形成することを目的とし、さらにその領域上方に発光素子の電流狭窄部分を形成することによって、より信頼性の高い窒化物半導体発光素子を提供することをも目的としている。
【０００５】
【課題を解決するための手段】
本発明によれば、窒化物半導体発光素子の製造方法は、（０００１）面方位を有するウエハ状の窒化物半導体の基板または下地の上において、少なくとも、窒化物半導体に含まれるＩＩＩ族元素に対するＡｌの組成比ｘ（０．５≧ｘ≧０．０１）を有する窒化物半導体層をＭＯＣＶＤでエピタキシャル結晶成長させ、そのＡｌ組成比ｘの窒化物半導体層の表面から貫通した深さまでで選択された深さを有する複数の凹部を形成することによって複数の凹凸部を形成し（以後、この状態における基板からＡｌ組成比ｘの窒化物半導体層までを含めて段差基板と称す）、これら複数の凹凸部を被覆するようにＡｌ組成比ｙ（０．３≧ｙ≧０）の窒化物半導体層をＭＯＣＶＤでエピタキシャル結晶成長させる工程と、そのＡｌ組成比ｙを有する窒化物半導体層上に、発光素子機能に必須の複数の窒化物半導体層を含みかつ電流狭窄部分を有する発光素子積層構造を形成する工程とを含み、凹凸部の頂部におけるＡｌ組成比ｘがＡｌ組成比ｙより大きく、かつ凹凸部の底部におけるＡｌ組成比ｚ（０．５＞ｚ≧０．０１）よりも大きく、電流狭窄部分が凹部上方に対応する領域内に形成されることを主要な特徴としている。
【０００６】
基板としては、ＧａＮ、サファイア、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、Ｓｉ、スピネル（ＭｇＡｌ₂Ｏ₄）、ＺｒＢ₂等のいずれかを用いることができる。また、基板の主面としては、Ｃ面を用いることが望ましい。ただし、基板として例示されたＧａＮは、これに限定されずにＩｎ_aＡｌ_bＧａ_cＮ（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１）で置き換えることが可能である。また、そのＩｎ_aＡｌ_bＧａ_cＮ基板の窒素元素のうちの約１０％以下が、Ａｓ、Ｐ、およびＳｂのいずれかの元素で置換されてもよい（ただし、基板の六方晶系が維持されることが前提条件）。
【０００７】
段差基板における複数の凹凸部は、周期的なストライプ状に形成されてもよい。この場合、凹部は溝に対応し、凸部は丘に対応する。凹凸における高低差は、１μｍ以上であることが好ましい。凸部の形状としては、その頂面が水平な面であってもよいし、他の異なる面であってもよい。また、凸部の側面は垂直面であってもよいし、他の異なる傾斜した面であってもよい。
【０００９】
たとえば、図２の模式的な断面図に示されているように、基板１００上に、バッファ層１０１、窒化物半導体下地層（Ａｌ組成比ｚ＝０）１０２、およびＡｌ_xＧａ_1-xＮ（０．０１≦ｘ≦０．５）からなる窒化物半導体層１０３を順次結晶成長させる。そして、そのＡｌ組成比ｘの窒化物半導体層１０３の厚さより大きな段差を有する凹凸部（すなわち、凹部の底が窒化物半導体層１０２に達している）を形成する。さらに、それらの凹凸を埋め込むようにＡｌ_yＧａ_1-yＮ（０≦ｙ≦０．３、凸部の頂面においてｙ＜ｘ）からなる窒化物半導体層１０４を結晶成長させる。このようにして、本発明による窒化物半導体層の形成方法の一例が実行され得る。
【００１０】
このとき、凸部の頂部はＡｌ組成比ｘの窒化物半導体層１０３であり、凹部の底部におけるＡｌ組成比ｚは０である。また、凹凸を被覆する窒化物半導体層のＡｌ組成比ｙは、ｙ＜ｘの関係にある。このことによって、凹部の上方領域において、Ａｌ組成比ｙの窒化物半導体層１０４に発生するクラックの密度が低減し得る。すなわち、凸部の頂部におけるＡｌ組成比ｘが凹部の底部におけるＡｌ組成比ｚよりも大きく、かつ凹凸を被覆する窒化物半導体層のＡｌ組成比ｙよりも大きいので、凸部の上方領域において意図的にクラック密度を集中させることが可能となる。また、凸部の頂部におけるＡｌ組成比ｘと凹凸を被覆する窒化物半導体層のＡｌ組成比ｙとのギャップが大きいほど、凸部上方の領域においてクラックが発生しやすくなる。このことの理由としては、おそらく、凸部の上方の領域にクラックが集中させられることによって、凹部の上方の領域で歪が緩和されてクラック密度が減少するのであろうと思われる。
【００１１】
本発明では、Ａｌ組成比ｘの窒化物半導体層において、そのＡｌ組成比ｘはその層の成長方向に関して変化させられることが好ましい。たとえば図５に示されているように、まず基板３００上に、バッファ層３０１と窒化物半導体下地層３０２を成長させる。この窒化物半導体下地層３０２上において、Ａｌ_xＧａ_1-xＮ（０．０１≦ｘ≦０．５）からなる窒化物半導体層３０３は、その成長方向に関してＡｌ濃度が変化させられながら、成長させられ得る。このＡｌ組成比ｘの窒化物半導体層３０３に凹凸部（凹部の底はＡｌ組成比ｘの窒化物半導体層３０３内にある）を形成するとともに、それらの凹凸を埋め込むようにＡｌ_yＧａ_1-yＮ（０≦ｙ≦０．３、凸部の頂面においてｙ＜ｘ）からなる窒化物半導体層３０４を成長させることによって、本発明による窒化物半導体層の形成方法の他の例が実行され得る。
【００１２】
ただし、窒化物半導体層３０３の成長に伴ってＡｌ組成比ｘが変化させられる工程において、凸部の頂部におけるＡｌ組成比ｘ１と凹部の底部におけるＡｌ組成比ｘ２がｘ１＞ｘ２の関係になるようにする。すなわち、凸部の頂部におけるＡｌ組成比ｘ１が本発明おけるＡｌ組成比ｘに対応し、凹部の底部におけるＡｌ組成比ｘ２が本発明におけるＡｌ組成比ｚに対応する。このことによって、凹部の上方の領域内においてＡｌ組成比ｙの窒化物半導体層３０４に発生するクラックの密度が、より一層低減され得る。これは、Ａｌ組成比ｘの窒化物半導体層３０３がその成長方向に関して変化するＡｌ濃度で形成されることによって、凹部の側壁のＡｌ組成比も変化するので、凹部の上方の領域内において歪が緩和されたのではないかと考えられる。
【００１３】
なお、図５に関する説明では、凹部の底はＡｌ組成比ｘの窒化物半導体層３０３内にあったが、凹部の底が窒化物半導体下地層３０２に到達していてもよい。また、Ａｌ組成比ｘの窒化物半導体層３０３の下面からその上面に向かってＡｌ濃度が変化し、最終的に窒化物半導体層３０３の上面におけるＡｌ組成比ｘが最も高くなればよく、Ａｌ組成比ｘの窒化物半導体層３０３がＡｌ組成比の異なる複数のサブ層からなっていてもよい。
【００１４】
本発明では、基板としてＧａＮ結晶を用いることが好ましい。このことによって、凹部の上方の領域においてＡｌ組成比ｙの窒化物半導体層３０４に発生するクラックの密度をより一層低減させることが可能である。そして、凹部の上方の領域内においてＡｌ組成比ｙの窒化物半導体層３０４に発生するクラックの密度は、凸部の上方の領域内に比べてはるかに小さくなり得る。
【００１５】
こうして得られたＡｌ組成比ｙの窒化物半導体層上に、本発明による窒化物半導体発光素子構造を好ましく形成することができ、発光素子の歩留と発光効率を改善することができる。なお、窒化物半導体発光素子がレーザダイオードの場合、その電流狭窄部分は凹部の上方に形成される。このことによって、レーザダイオードの動作閾値の低減と動作寿命を向上させ得るとともに、レーザ素子の歩留まりを向上させることが可能である。
【００１７】
【発明の実施の形態】
（実施形態１）
図１は、本発明の実施形態１におけるレーザダイオード素子の模式的断面図を示している。このレーザダイオード素子は、Ｃ面（０００１）サファイア基板１００、ＧａＮバッファ層１０１、窒化物半導体下地層（ＧａＮ層）１０２、およびＡｌ組成比ｘの窒化物半導体層（ＡｌＧａＮ層）１０３からなる段差基板１２０を含むとともに、Ａｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層）１０４、ｎ型Ｉｎ_0.07Ｇａ_0.93Ｎクラック防止層１０５、ｎ型クラッド層１０６、ｎ型光ガイド層１０７、活性層１０８、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ遮蔽層１０９、ｐ型光ガイド層１１０、ｐ型クラッド層１１１、ｐ型コンタクト層１１２、ｎ電極１１３、ｐ電極１１４、およびＳｉＯ₂誘電体膜１１５を含んでいる。
【００１８】
まず、図２を参照しつつ、段差基板１２０を作製する工程を説明する。すなわち、図２（ａ）において、基板１００上に、ＧａＮバッファ層１０１、窒化物半導体下地層１０２、およびＡｌ組成比ｘの窒化物半導体層１０３を結晶成長させる。
【００１９】
本実施形態では、基板１００として、Ｃ面（０００１）の主面を有するサファイア基板を用いる。このサファイア基板１００をＭＯＣＶＤ装置内にセットし、基板温度を５５０℃に上げた後に、Ｖ族元素用原料のＮＨ３（アンモニア）、ＩＩＩ族元素用原料のＴＭＧａ（トリメチルガリウム）を供給しながら、基板１００上にＧａＮバッファ層１０１を３０ｎｍの厚さに成長させる。なお、基板１００として窒化ガリウム系の基板を用いるのであれば、ＧａＮバッファ層１０１は省略することも可能である。
【００２０】
次に、基板温度を１０５０℃まで上げ、Ｓｉ、Ｇｅ、Ｏなどのｎ型不純物がドープされたまたはノンドープのＧａＮからなる窒化物半導体下地層１０２を３μｍの厚さに成長させる。続いて、基板温度を維持したまま、ＩＩＩ族元素用原料のＴＭＡｌ（トリメチルアルミニウム）の供給を行い、Ｓｉ、Ｇｅ、Ｏなどのｎ型不純物がドープされたまたはノンドープのＡｌＧａＮからなるＡｌ組成比ｘの窒化物半導体層１０３を２μｍの厚さに成長させる。
【００２１】
ただし、本実施形態におけるＡｌ組成比ｘの窒化物半導体層１０３の形成においては、窒化物半導体下地層１０２に接する面から成長方向に向かってＡｌ組成比が増加するように、ＡｌＧａＮ層１０３の成長開始時から成長終了時にかけてＴＭＡｌの流量を増加させることによって、そのＡｌ組成比を変化させる。具体的には、窒化物半導体層１０３中のＡｌ組成比ｘは、その成長開始領域（ＧａＮ下地層１０２との界面領域）における０．０５から成長終了表面における０．２まで変化させられる。
【００２２】
Ａｌ組成比ｘの窒化物半導体層１０３の厚さは、１μｍ以上１０μｍ以下であることが好ましい。なぜならば、この層厚が１μｍ未満の場合、Ａｌ組成比ｙの窒化物半導体層１０４で凹凸を埋め込んだとしても、凹部の上方の領域においてクラックの発生を十分に抑制することができないからである。これは、凸部側面におけるＡｌ組成比の変化による歪の緩和効果を十分に得ることが出来ないからであると考えられる。他方、Ａｌ組成比ｘの窒化物半導体層１０３の厚さが１０μｍを超えれば、Ａｌ組成比ｙの窒化物半導体層１０４の全体にクラックが発生しやすくなり、凹凸を埋め込んだ平坦な表面を得ることも困難になる。すなわち、厚くてクラックの発生したＡｌ組成比ｙの窒化物半導体層１０３に凹凸を形成すれば凸部側面にクラックの断面が現れ、その凸部側面からＡｌ組成比ｙの窒化物半導体層１０４の成長を開始させれば、その成長終了表面がクラックの悪影響を受けた面になってしまうので好ましくない。
【００２３】
図２（ｂ）においては、図２（ａ）のエピタキシャルウエハの表面に周期的なストライプ状の溝（凹部）を形成することによって得られた段差基板１２０が断面図で示されている。すなわち、Ａｌ組成比ｘの窒化物半導体層１０３の成長後にそのエピタキシャルウエハをＭＯＣＶＤ装置から取り出し、その上にＥＢ（電子ビーム）蒸着装置でＳｉＯ₂膜（図示せず）を蒸着して、フォトリソグラフィ技術でそのＳｉＯ₂膜をストライプ状のマスクパターンに加工する。このストライプ形状はＡｌ組成比ｘの窒化物半導体層１０３の＜１−１００＞方向に平行に形成され、その方向に対して直交する＜１１−２０＞方向のストライプ幅が５μｍでストライプ間隔が１０μｍの周期的ストライプ状パターンが形成される。
【００２４】
なお、このストライプ状パターンにおけるストライプ幅は３μｍ以上１５μｍ以下で、ストライプ間隔は５μｍ以上２５μｍ以下の範囲内で形成するのが好ましく、ストライプ幅よりもストライプ間隔が広いほうが好ましい。これらのストライプ幅およびストライプ間隔の範囲外では、Ａｌ組成比ｙの窒化物半導体層１０４の横方向成長を行う際に凹凸が埋まりにくくなって平坦な成長終了表面が得られにくくなる。また、ＳｉＯ₂保護膜の形成はＥＢ蒸着法に限られず、スパッタ法、ＣＶＤ法等によって形成されてもよい。保護膜としては、ＳｉＮ_x、ＴｉＯ₂、Ａｌ₂Ｏ₃等を用いることもできる。
【００２５】
ストライプ状マスクパターンを形成した後、反応性イオンエッチング（ＲＩＥ）法により、ＳｉＯ₂マスクの形成されていない部分を深さ３μｍまでエッチングして溝を形成する。本実施形態では、溝の深さがＡｌ組成比ｘの窒化物半導体層１０３を貫通し、窒化物半導体下地層１０２の厚さが０．５μｍ以上残っていればよい。また、溝がＡｌ組成比ｘの窒化物半導体層１０３を貫通していなくても、その表面から少なくとも１μｍ以上の深さを有していればよい。ただし、Ａｌ組成比は、凸部の頂部に比べて凹部の底部において小さくなければならない。凹凸の具体的形状には特に制約はなく、凸部の頂上が基板と平行な面であってもよいし、他の異なる面であってもよい。また、溝の側面は基板１００の主面に垂直な面であってもよいし、他の傾斜を有する面であってもよい。たとえば、凸部の垂直断面形状としては、矩形型のほかに、台形型や逆台形型等の種々の形状を有していてもよい。
【００２６】
エッチングの方法としてはドライエッチングやウェットエッチング等のいずれを用いてもよいが、溝内に平坦な面を形成するにはドライエッチングが好ましい。ドライエッチングとしては、本実施形態で用いた反応性イオンエッチング法（ＲＩＥ）の他に、たとえば収束イオンビームエッチング法やＥＣＲ（電子サイクロトロン共鳴）エッチング法なども利用し得る。
【００２７】
続いて、図１に示された発光素子構造部を作製する工程を説明する。まず、図２（ｂ）の段差基板１２０をＭＯＣＶＤ装置内にセットし、基板温度を１０５０℃まで上げ、Ｖ族元素用原料のＮＨ₃、ＩＩＩ族元素用原料のＴＭＧａ、および不純物としてのＳｉＨ₄（シラン）の供給を行い、Ｓｉが濃度１×１０¹⁸／ｃｍ³でドープされたＡｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層）１０４を５μｍの厚さに成長させる。なお、Ａｌ組成比ｙの窒化物半導体層１０４は、その上にｎ型電極が形成されるので、ｎ型不純物が添加されている必要があるのである。
【００２８】
Ａｌ組成比ｙの窒化物半導体層１０４は、凸部の側面から横方向に成長し始め、やがて溝の両側面からの成長先端部が互いに突き当ってその溝が埋め込まれる。この成長をさらに継続すれば、図２（ｃ）に示されているように、Ａｌ組成比ｘの窒化物半導体層１０３を全体的に覆いかつ平坦な成長終了表面を有するｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４を形成することができる。本実施形態では溝の深さが３μｍであるので、この溝を埋め込んでさらに平坦な成長終了表面を得るために、厚さ５μｍのｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４を成長させる。一般に、Ａｌ組成比ｙの窒化物半導体層１０４の成長終了表面を平坦化するためには、少なくとも溝の深さよりも１μｍ以上大きなの厚さに成長させる必要があり、それ以下の厚さでは凹凸を埋め込むことができなくて平坦な成長終了表面が得られにくい。他方、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４の厚さが溝の深さよりも１０μｍ大きくなれば、そのｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４にクラックが生じやすくなる。
【００２９】
結局、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４の厚さは溝の深さよりも２μｍから５μｍ程度大きいことが好ましい。なぜならば、２μｍから５μｍだけ大きな厚さ範囲内において、より平坦なｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層１０４を積層することができるからである。また、本実施形態ではＡｌ組成比ｙの窒化物半導体層１０４としてｎ型Ａｌ_0.05Ｇａ_0.95Ｎを用いたが、ｎ型Ａｌ_xＧａ_1-xＮ（０≦ｙ≦０．３）を用いてもよい。ただし、窒化物半導体層１０４のＡｌ組成比ｙは、Ａｌ組成比ｘの窒化物半導体層１０３のうちでそのＡｌ組成比ｘが最も高い領域（凸部の頂部）に比べて小さいことが必要である。また、Ａｌ組成比ｙの窒化物半導体層１０４中のＳｉ不純物添加濃度は１×１０¹⁸／ｃｍ³以上であればよい。
【００３０】
続いて、基板温度を７００℃〜８００℃の範囲内まで下げ、ＩＩＩ族元素用原料のＴＭＩｎ（トリメチルインジウム）を供給し、厚さ４０ｎｍのｎ型Ｉｎ_0.07Ｇａ_0.93Ｎクラック防止層１０５（Ｓｉ不純物濃度１×１０¹⁸／ｃｍ³）を成長させる。次に、再び基板温度を１０５０℃まで上げ、ＩＩＩ族元素用原料のＴＭＡｌを供給して厚さ０．８μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層１０６（Ｓｉ不純物濃度１×１０¹⁸／ｃｍ³）を成長させ、さらにｎ型ＧａＮ光ガイド層１０７（Ｓｉ不純物濃度１×１０¹⁸／ｃｍ³）を０．１μｍの厚さに成長させる。その後、基板温度を８００℃に下げ、厚さ４ｎｍのＩｎ_0.15Ｇａ_0.85Ｎ井戸層と厚さ６ｎｍのＩｎ_0.05Ｇａ_0.95Ｎ障壁層を含む３周期の多重量子井戸構造からなる活性層１０８を成長させる。その際、井戸層と障壁層ともに、ＳｉＨ₄（Ｓｉ不純物濃度１×１０¹⁸／ｃｍ³）が添加される。
【００３１】
次に、基板温度を１０５０℃まで上げ、厚さ２０ｎｍのｐ型Ａｌ_0.2Ｇａ_0.8Ｎ遮蔽層１０９、厚さ１μｍのｐ型ＧａＮ光ガイド層１１０、厚さ０．５μｍのｐ型_0.1Ｇａ_0.9Ｎクラッド層１１１、および厚さ０．１μｍのｐ型ＧａＮコンタクト層１１２を順次成長させる。ｐ型不純物としては、Ｍｇ（ＥｔＣｐ₂Ｍｇ：ビスエチルシクロペンタジエニルマグネシウム）が５×１０¹⁹／ｃｍ³〜２×１０²⁰／ｃｍ³の濃度範囲内で添加される。
【００３２】
ｐ型ＧａＮコンタクト層１１２の成長後、ＭＯＣＶＤ装置のリアクタ内全体の雰囲気を窒素キャリアガスとＮＨ₃に変えて、６０℃／分の降温速度で基板温度を降下させる。基板温度が８００℃に達した時点で、ＮＨ₃の供給を停止し、５分間その基板温度を保持した後に、室温まで基板温度を降下させる。そのような基板の保持温度は６５０℃から９００℃の範囲内であることが好ましく、温度保持時間は３分以上１０分以下であることが好ましい。また、そのような保持時間経過後の基板の冷却速度は、３０℃／分以上であることが好ましい。
【００３３】
このようにして得られた成長膜をラマン測定によって評価したところ、従来の窒化物半導体層で利用されているｐ型化アニールを行わなくても、成長直後にすでにｐ型導電性の特性を示していた。また、ｐ電極形成によるコンタクト抵抗も低減していた。さらに、この得られたエピタキシャルウエハを光学顕微鏡で観察したところ、段差基板１２０の凹部上方の領域内においてクラックは確認されず、凸部上方では微細なクラックが集中して発生している領域が確認された。
【００３４】
次に、ＭＯＣＶＤ装置から取り出したエピタキシャルウエハをレーザダイオード素子にするためのプロセスについて説明する。まず、反応性イオンエッチング装置を用いてＡｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層）１０４の一部を露出させ、その露出部分上にＴｉ／Ａｌの順序で成膜してｎ電極１１３を形成する。ｎ電極の材料としては、Ｔｉ／Ｍｏ、Ｈｆ／Ａｌ等を用いてもよい。ｐ電極形成領域においては、サファイア基板の＜１―１００＞方向に沿ったリッジストライプをエッチングによって形成し、ＳｉＯ₂誘電体膜１１５を蒸着し、ｐ型ＧａＮコンタクト層１１１の頂面を露出させ、そしてＰｄ／Ａｕの順序で蒸着膜を形成する。
【００３５】
その後、クラックの発生しにくい領域である凹部上方の中心部から２μｍずらした位置に２μｍ幅のリッジストライプ状ｐ電極１１４を形成する。すなわち、リッジストライプ部または電流狭窄部が、凹部の上方領域内に形成されることが好ましく、それによってレーザダイオードの動作閾値の低減と動作寿命の向上を図り得るとともに、歩留りを向上させることもできる。また、凹部の中心部は凹部の両側面から開始した窒化物半導体結晶の成長先端部が互いに突き当たる領域であるので、そのような凹部の中心部から少なくとも２μｍ以上ずらした位置にリッジストライプ部または電流狭窄部を形成することは、さらなる閾値の低減と素子特性の向上が望めるのでより好ましい。
【００３６】
レーザ共振器の帰還手法としては、ファブリ・ペロー共振以外に、一般に知られているＤＦＢ（ＤｉｓｔｒｉｂｕｔｅｄＦｅｅｄｂａｃｋ）やＤＢＲ（ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇＲｅｆｌｅｃｔｏｒ）などを利用してもよい。本実施形態においては、ファブリ・ペロー共振器のミラー端面を形成した後に、そのミラー端面上にＳｉＯ₂とＴｉＯ₂の誘電体膜を交互に蒸着して、７０％の反射率を有する誘電体多層反射膜（図示せず）を形成する。なお、誘電体多層反射膜としては、ＳｉＯ₂／Ａｌ₂Ｏ₃の繰り返し多層膜を用いてもよい。
【００３７】
ところで、反応性イオンエッチングを用いてＡｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層）１０４の一部を露出させたのは、絶縁性であるサファイア基板１００が使用されたからである。したがって、例えばｎ型のＧａＮ基板やＳｉＣ基板のように電導性を有する基板を使用する場合には、Ａｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層）１０４を露出させる必要はなく、その導電性基板の裏面上に直接にｎ電極を形成してもよい。ただし、その場合には、ＧａＮバッファ層１０１、窒化物半導体下地層１０２、およびＡｌ組成比ｘの窒化物半導体層１０３にｎ型の不純物が添加されていることが必要である。
【００３８】
次に、得られたレーザダイオードチップをパッケージに実装する方法について述べる。上述のような発光層を用いたレーザダイオードの特性を活かして高密度記録用光ディスクに適した青紫色（４１０ｎｍ波長）の高出力（５０ｍＷ）レーザ素子として用いる場合、サファイア基板は熱伝導率が低いので、放熱対策に注意を払わなければならない。たとえば、Ｉｎはんだ材を用いて、ジャンクション・ダウンでレーザチップをパッケージ本体に接続することが好ましい。なお、レーザチップを直接パッケージ本体やヒートシンク部に取り付けるのではなくて、Ｓｉ、ＡｌＮ、ダイヤモンド、Ｍｏ、ＣｕＷ、ＢＮなどのサブマウントを介して接続させてもよい。
【００３９】
以上のように、本実施形態で作製したレーザダイオード素子では、凹部の上方においてクラックの発生していない領域内にリッジストライプを形成することにより、閾値電流と駆動電圧を低下させることができる。
【００４０】
（実施形態２）
図３は、本発明の実施形態２におけるレーザダイオード素子の模式的断面図を示している。このレーザダイオード素子は、ｎ型ＧａＮ基板２００とＡｌ組成比ｘの窒化物半導体層（ＡｌＧａＮ層）２０１とからなる段差基板２２０、Ａｌ組成比ｙの窒化物半導体層（ｎ型ＧａＮ層）２０２、ｎ型Ｉｎ_0.07Ｇａ_0.97Ｎクラック防止層２０３、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層２０４、ｎ型ＧａＮ光ガイド層２０５、活性層２０６、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ遮蔽層２０７、ｐ型ＧａＮ光ガイド層２０８、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層２０９、ｐ型ＧａＮコンタクト層２１０、ｎ電極２１１、ｐ電極２１２、およびＳｉＯ₂誘電体膜２１３を含んでいる。
【００４１】
図３のレーザ素子の製造に関し、まず図４を参照しつつ、段差基板２２０を作製する工程を説明する。ここで、本実施形態において用いられるｎ型ＧａＮ基板２００は導電性を有するので、その基板２００の裏面にｎ電極を作製することが可能である。なお、基板２００をｎ型導電性にするためにはｎ型不純物を添加している必要があり、Ｓｉを１×１０¹⁸／ｃｍ³以上添加していることが好ましい。
【００４２】
ｎ型ＧａＮ基板２００はＭＯＣＶＤ装置内にセットされ、基板温度を１０５０℃まで上げて、Ｖ族元素用原料のＮＨ₃、ＩＩＩ族元素用原料のＴＭＧａとＴＭＡｌ、およびｎ型不純物としてのＳｉＨ₄（シラン）の供給を行い、ｎ型ＡｌＧａＮ（Ｓｉ不純物濃度１×１０¹⁸／ｃｍ³）からなるＡｌ組成比ｘの窒化物半導体層２０１を３μｍの厚さに成長させる（図４（ａ）参照）。このとき、実施形態１の場合と同様に、ｎ型ＧａＮ基板２００に接する面からＡｌ組成比ｘの窒化物半導体層２０１が成長する方向に向かって、そのＡｌ組成比ｘが変化させられる。具体的には、窒化物半導体層２０１のＡｌ組成比ｘは、ｎ型ＧａＮ基板２００との界面における０．０１から、成長終了表面における０．０５まで変化させられる。なお、Ａｌの添加方法は、実施形態１の場合と同様である。
【００４３】
ｎ型ＧａＮ基板２００上に接してＡｌ組成比ｘの窒化物半導体層（ｎ型ＡｌＧａＮ）２０１を成長させるのは、それらが同種の窒化物半導体であるので、バッファ層を挿入して格子定数差を緩和させるということが必要ないからである。また、基板２００は実施形態１における窒化物半導体下地層１０２と同じ材料からなっているので、Ａｌ組成比ｘの窒化物半導体層２０１の下にｎ型ＧａＮ下地層１０２を設ける必要がないからである。
【００４４】
次に、図４（ａ）のエピタキシャルウエハは、図４（ｂ）に示されているような段差基板２２０に加工される。本実施形態２においては凸部のストライプ幅が１０μｍでストライプ間隔が２０μｍにされるが、その段差基板の加工方法は実施形態１の場合と同様である。
【００４５】
段差基板２２０上には、図４（ｃ）に示されているように、６μｍの厚さを有するＡｌ組成比ｙの窒化物半導体層（ｎ型ＧａＮ層）２０２が実施形態１の場合と同様にして形成される。そして、Ａｌ組成比ｙの窒化物半導体層２０２上には、ｎ型Ｉｎ_0.07Ｇａ_0.93Ｎクラック防止層２０３、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層２０４、ｎ型光ガイド層２０５、活性層２０６、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ遮蔽層２０７、ｐ型ＧａＮ光ガイド層２０８、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層２０９、およびｐ型コンタクト層２１０を実施形態１の場合と同様に順次積層する。
【００４６】
こうして得られたエピタキシャルウエハを光学顕微鏡で観察したところ、そのウエハは全体的に均一で平坦な表面を有し、段差基板２２０の凹部上方の領域にはクラックが確認されず、凸部上方の領域では微細なクラックの発生が確認された。
【００４７】
次に、エピタキシャル成長の完了したウエハをレーザダイオード素子にするためのプロセスについて説明する。本実施形態では、ｎ型ＧａＮ基板２００を用いているので、その基板の裏面上にｎ電極２１１を形成し得る。すなわち、本実施形態２では、実施形態１の場合ようにＡｌ組成比ｙの窒化物半導体層（ｎ型ＧａＮ層）２０２を露出させる必要が無く、基板２００の裏面にｎ電極２１１を形成できるので、レーザダイオードチップのサイズを小さくすることができる。本実施形態２において具体的に言及されていること以外は、実施形態１の場合と同様である。
【００４８】
以上のように、本実施形態で得られるレーザダイオード素子は、まず導電性のｎ型ＧａＮ基板２００を用いたことにより、チップサイズを小型化できるので歩留りを向上させ得る。また、ｎ型ＧａＮ基板２００とその上に積層する複数の窒化物半導体層とは同種の材質であって熱膨張係数がほぼ一致するので、異種基板を用いていた実施形態１に比べてクラックの発生を低減させることができる。さらに、実施形態２のレーザダイオード素子においても、閾値電流の低減と動作寿命の改善が得られることは実施形態１の場合と同様である。
【００４９】
（実施形態３）
図５は、実施形態３における段差基板３２０をＡｌ組成比ｙの窒化物半導体層３０４で埋め込んだ状態を示す模式的な断面図である。すなわち、図５においては、Ｃ面（０００１）サファイア基板３００上に、ＧａＮバッファ層３０１、窒化物半導体下地層３０２、Ａｌ組成比ｘの窒化物半導体層３０３、およびＡｌ組成比ｙの窒化物半導体層（ｎ型Ａｌ_0.3Ｇａ_0.7Ｎ層）３０４が順次積層されている。
【００５０】
本実施形態３の段差基板３２０において、Ｃ面（０００１）サファイア基板３００、ＧａＮバッファ層３０１、および窒化物半導体下地層３０２は、実施形態１の場合と同様である。ただし、本実施形態では凹部がＡｌ組成比ｘの窒化物半導体層３０３を貫通していないので、窒化物半導体下地層３０２を省略することもできる。
【００５１】
Ａｌ組成比ｘの窒化物半導体層３０３は１０μｍの厚さに成長させられ、そのＡｌ組成比ｘは、窒化物半導体下地層３０２に接する面における０．１から成長終了表面における０．５まで変化させられる。続いて、エッチングを行い、高低さ６μｍの凹凸を形成する。本実施形態におけるようにＡｌ組成比ｘの窒化物半導体層３０３に対して溝を貫通させない場合は、その溝の深さが少なくとも１μｍ以上あればよい。次に、Ａｌ組成比ｙの窒化物半導体層３０４として、厚さ３μｍのｎ型Ａｌ_0.3Ｇａ_0.7Ｎを成長させる。なお、本実施形態３において具体的に言及されていない事項については、実施形態１または２の場合と同様である。
【００５２】
（実施形態４）
図６は、実施形態４における段差基板４２０をＡｌ組成比ｙの窒化物半導体層４０３で埋め込んだ状態を示す模式的な断面図である。図６においては、Ｃ面（０００１）サファイア基板４００上に、ＧａＮバッファ層４０１、窒化物半導体下地層４０２、Ａｌ組成比ｘの窒化物半導体層４０３、およびＡｌ組成比ｙの窒化物半導体層４０４が順次積層されている。
【００５３】
本実施形態では、Ａｌ組成比ｘの窒化物半導体層４０３は１μｍの厚さに成長させられ、そのＡｌ組成比ｘは、窒化物半導体下地層４０２に接する面における０．０３から成長終了表面における０．３まで変化させられる。
【００５４】
次に、凸部の形状が台形型となるように凹凸を形成する。続いて、Ａｌ組成比ｙの窒化物半導体層４０４として、厚さ４μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎ層を成長させる。なお、本実施形態４において具体的に言及されていない事項については、実施形態１または２の場合と同様である。
【００５５】
（実施形態５）
図７は、実施形態５における段差基板５２０をＡｌ組成比ｙの窒化物半導体層５０４で埋め込んだ状態を示す模式的な断面図である。図７においては、Ｃ面（０００１）サファイア基板５００上に、ＧａＮバッファ層５０１、窒化物半導体下地層層５０２、Ａｌ組成比ｘの窒化物半導体層５０３、およびＡｌ組成比ｙの窒化物半導体層５０４が順次積層されている。
【００５６】
本実施形態では、Ａｌ組成比ｘの窒化物半導体層５０３は２μｍの厚さに成長させられ、そのＡｌ組成比ｘは、窒化物半導体下地層５０２に接する面における０．０１から成長終了表面における０．１まで変化させられる。
【００５７】
また、凸部の形が逆台形型となるように凹凸を形成する。続いて、Ａｌ組成比ｙの窒化物半導体層５０４として、５μｍのｎ型ＧａＮ層を成長させる。なお、本実施形態５において具体的に言及されていない事項については、実施形態１または２の場合と同様である。
【００５８】
（実施形態６）
図８は、実施形態６における段差基板６２０をＡｌ組成比ｙの窒化物半導体層６０４で埋め込んだ状態を示す模式的な断面図である。図８においては、Ｃ面（０００１）サファイア基板６００上に、ＧａＮバッファ層６０１、窒化物半導体下地層６０２、Ａｌ組成比ｘの窒化物半導体層６０３、およびＡｌ組成比ｙの窒化物半導体層６０４が順次積層される。
【００５９】
本実施形態では、窒化物半導体下地層６０２が厚さ３μｍのＧａＮ層で形成され、続いてＡｌ組成比ｘの窒化物半導体層６０３が厚さ２μｍのＡｌ_0.15Ｇａ_0.85Ｎ層で形成される。次に、エッチングによって、高低さ２μｍの凹凸を形成し、窒化物半導体下地層６０２の上面が凹部の底面となるようにする。なお、本実施形態５において具体的に言及されていない事項については、実施形態１または２の場合と同様である。
【００６０】
（実施形態７）
実施形態７においては、Ａｌ組成比ｘの窒化物半導体層としてＡｌ組成比の異なるＡｌＧａＮサブ層を５つ積層する。本実施形態では、Ａｌ組成比ｘの窒化物半導体層に含まれるＡｌＧａＮサブ層のＡｌ組成比が、下のサブ層から上のサブ層に向かって、それぞれ０．０１、０．０２、０．０５、０．１、および０．２に設定され、各サブ層の厚さが０．６μｍに設定される。
【００６１】
ただし、Ａｌ組成比ｘの窒化物半導体層中の下から上までのサブ層におけるＡｌ組成比の増加幅は特に限定されず、均等に増加してもよいし、徐々にＡｌ組成比の増加幅が大きくなってもよいし、逆に増加幅が小さくなってもよい。また、Ａｌ組成比ｘの窒化物半導体層に含まれる各ＡｌＧａＮサブ層の厚さも特に限定されず、それぞれの厚さが均等であってもよいし、下のサブ層から上のサブ層まで徐々に厚さを増大させてもよいし、その逆に厚さを減少させてもよい。なお、本実施形態７において具体的に言及されていない事項については、実施形態１、２、または３の場合と同様である。
【００６２】
【発明の効果】
以上のように、本発明によれば、基板上に成長させられる窒化物半導体層においてクラックの発生を低減させた領域を形成することができ、さらにその領域上方に発光素子の電流狭窄部分を形成することによって、動作電流が低減されかつ動作寿命が改善された信頼性の高い窒化物半導体発光素子を高い歩留まりで提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における窒化物半導体レーザ素子を示す模式的断面図である。
【図２】図１のレーザ素子の製造に利用され得る窒化物半導体層の形成方法を示す模式的断面図である。
【図３】実施形態２における窒化物半導体レーザ素子を示す模式的断面図である。
【図４】図３のレーザ素子の製造に利用され得る窒化物半導体層の形成方法を示す模式的断面図である。
【図５】実施形態３における段差基板を埋め込んだ状態を示す模式的断面図である。
【図６】実施形態４における段差基板を埋め込んだ状態を示す模式的断面図である。
【図７】実施形態５における段差基板を埋め込んだ状態を示す模式的断面図である。
【図８】実施形態６における段差基板を埋め込んだ状態を示す模式的断面図である。
【符号の説明】
１００、３００、４００、５００、６００Ｃ面（０００１）サファイア基板、１０１、３０１、４０１、５０１、６０１ＧａＮバッファ層、１０２、３０２、４０２、５０２、６０２窒化物半導体下地層、１０３、２０１、３０３、４０３、５０３、６０３Ａｌ組成比ｘの窒化物半導体層、１０４、２０２、３０４、４０４、５０４、６０４Ａｌ組成比ｙの窒化物半導体層、１０５、２０３ｎ型Ｉｎ_0.07Ｇａ_0.93Ｎクラック防止層、１０６、２０４ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、１０７、２０５ｎ型ＧａＮ光ガイド層、１０８、２０６活性層、１０９、２０７ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ遮蔽層、１１０、２０８ｐ型ＧａＮ光ガイド層、１１１、２０９ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、１１２、２１０ｐ型ＧａＮコンタクト層、１１３、２１１ｎ電極、１１４、２１２ｐ電極、１１５、２１３ＳｉＯ₂誘電体膜、１２０、２２０、３２０、４２０、５２０段差基板、２００ＧａＮ基板。[0001]
BACKGROUND OF THE INVENTION
The present invention includes a method for forming a nitride semiconductor layer for controlling the density of cracks generated in a nitride semiconductor layer formed on a substrate such as sapphire or gallium nitride (GaN), and the nitride semiconductor layer. The present invention relates to a light emitting element.
[0002]
[Prior art]
For example, in Japanese Patent Laid-Open No. 2000-353669, a first Al is formed on a GaN substrate. _0.5 Ga _0.5 N layer is crystal-grown and its first Al _0.5 Ga _0.5 A staggered concavo-convex pattern having a step exceeding the thickness of the N layer is formed, and the second Al is formed so as to cover the concavo-convex pattern. _0.5 Ga _0.5 N layer is growing. By doing so, the GaN substrate and the first Al _0.5 Ga _0.5 Second Al grown on the concavo-convex pattern by relaxing the lattice mismatch with the N layer _0.5 Ga _0.5 An attempt is made to prevent the occurrence of cracks in the N layer.
[0003]
[Problems to be solved by the invention]
However, according to experiments by the present inventors, the second Al in the method described in JP-A No. 2000-353669 is used. _0.5 Ga _0.5 It was confirmed that fine cracks were actually generated on the N layer. When a nitride semiconductor light emitting element is formed on a nitride semiconductor layer including such fine cracks, adverse effects such as an increase in operating current and a decrease in operating life of the light emitting element occur, and the nitride semiconductor light emitting element Reduce reliability.
[0004]
In view of such problems in the prior art, an object of the present invention is to form a region in which the generation of cracks is reduced in a nitride semiconductor layer grown on a substrate, and further, the current of a light emitting element is formed above the region. Another object of the present invention is to provide a nitride semiconductor light emitting device with higher reliability by forming a narrowed portion.
[0005]
[Means for Solving the Problems]
According to the present invention, a method for manufacturing a nitride semiconductor light emitting device includes: Has (0001) plane orientation On the wafer-like nitride semiconductor substrate or substrate, at least the Al composition ratio x to the group III element contained in the nitride semiconductor (0.5 ≧ x ≧ 0.01) A nitride semiconductor layer having By MOCVD A plurality of concave and convex portions are formed by epitaxially growing and forming a plurality of concave portions having a depth selected from the surface of the nitride semiconductor layer having the Al composition ratio x to a depth penetrating therethrough (hereinafter referred to as this state). From the substrate to the nitride semiconductor layer having the Al composition ratio x is referred to as a stepped substrate), and the Al composition ratio y (0.3 ≧ y ≧ 0) Nitride semiconductor layer By MOCVD A step of growing an epitaxial crystal, and a step of forming a light emitting element laminated structure including a plurality of nitride semiconductor layers essential for a light emitting element function and having a current confinement portion on a nitride semiconductor layer having an Al composition ratio y. The Al composition ratio x at the top of the concavo-convex part is larger than the Al composition ratio y and the Al composition ratio z at the bottom of the concavo-convex part (0.5> z ≧ 0.01) That the current confinement part is formed in the region corresponding to the upper part of the recess. Major It is a feature.
[0006]
As the substrate, GaN, sapphire, 6H-SiC, 4H-SiC, 3C-SiC, Si, spinel (MgAl ₂ O _Four ), ZrB ₂ Any of these can be used. The main surface of the substrate is C Face To use desirable . However, GaN exemplified as the substrate is not limited to this, but In _a Al _b Ga _c N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦ 1, a + b + c = 1) can be substituted. Also, the In _a Al _b Ga _c About 10% or less of the nitrogen element of the N substrate may be substituted with any element of As, P, and Sb (provided that the hexagonal system of the substrate is maintained).
[0007]
The plurality of uneven portions on the stepped substrate may be formed in a periodic stripe shape. In this case, the concave portion corresponds to the groove, and the convex portion corresponds to the hill. It is preferable that the height difference in the unevenness is 1 μm or more. As a shape of the convex portion, the top surface may be a horizontal surface or another different surface. Further, the side surface of the convex portion may be a vertical surface or another different inclined surface.
[0009]
For example, as shown in the schematic cross-sectional view of FIG. 2, on the substrate 100, a buffer layer 101, a nitride semiconductor underlayer (Al composition ratio z = 0) 102, and Al _x Ga _1-x Nitride semiconductor layers 103 made of N (0.01 ≦ x ≦ 0.5) are successively grown. Then, an uneven portion having a step larger than the thickness of the nitride semiconductor layer 103 having the Al composition ratio x (that is, the bottom of the recess reaches the nitride semiconductor layer 102) is formed. Furthermore, Al is embedded so as to bury those irregularities. _y Ga _1-y A nitride semiconductor layer 104 made of N (0 ≦ y ≦ 0.3, y <x on the top surface of the convex portion) is crystal-grown. In this way, an example of a method for forming a nitride semiconductor layer according to the present invention can be performed.
[0010]
At this time, the top of the convex portion is the nitride semiconductor layer 103 having an Al composition ratio x, and the Al composition ratio z at the bottom of the concave portion is zero. In addition, the Al composition ratio y of the nitride semiconductor layer covering the unevenness has a relationship of y <x. This can reduce the density of cracks generated in the nitride semiconductor layer 104 having the Al composition ratio y in the region above the recess. That is, the Al composition ratio x at the top of the convex portion is larger than the Al composition ratio z at the bottom of the concave portion and larger than the Al composition ratio y of the nitride semiconductor layer covering the concave and convex portions. In particular, it is possible to concentrate the crack density. In addition, as the gap between the Al composition ratio x at the top of the convex portion and the Al composition ratio y of the nitride semiconductor layer covering the concave and convex portions is larger, cracks are more likely to occur in the region above the convex portion. The reason for this is probably that cracks are concentrated in the region above the convex portion, so that the strain is relaxed in the region above the concave portion and the crack density is reduced.
[0011]
In the present invention, in a nitride semiconductor layer having an Al composition ratio x, the Al composition ratio x is preferably changed with respect to the growth direction of the layer. For example, as shown in FIG. 5, a buffer layer 301 and a nitride semiconductor base layer 302 are first grown on a substrate 300. On this nitride semiconductor underlayer 302, Al _x Ga _1-x The nitride semiconductor layer 303 made of N (0.01 ≦ x ≦ 0.5) can be grown while the Al concentration is changed in the growth direction. An uneven portion (the bottom of the recess is in the nitride semiconductor layer 303 having the Al composition ratio x) is formed in the nitride semiconductor layer 303 having the Al composition ratio x, and Al is embedded so as to bury the unevenness. _y Ga _1-y Another example of the method of forming a nitride semiconductor layer according to the present invention is performed by growing a nitride semiconductor layer 304 of N (0 ≦ y ≦ 0.3, y <x at the top surface of the convex portion). obtain.
[0012]
However, in the process in which the Al composition ratio x is changed as the nitride semiconductor layer 303 grows, the Al composition ratio x1 at the top of the convex portion and the Al composition ratio x2 at the bottom of the concave portion have a relationship of x1> x2. To. That is, the Al composition ratio x1 at the top of the convex portion corresponds to the Al composition ratio x in the present invention, and the Al composition ratio x2 at the bottom of the concave portion corresponds to the Al composition ratio z in the present invention. As a result, the density of cracks generated in the nitride semiconductor layer 304 having the Al composition ratio y in the region above the recess can be further reduced. This is because when the nitride semiconductor layer 303 having an Al composition ratio x is formed at an Al concentration that varies in the growth direction, the Al composition ratio of the sidewalls of the recesses also changes, so that distortion occurs in the region above the recesses. It may have been relaxed.
[0013]
In the description of FIG. 5, the bottom of the recess is in the nitride semiconductor layer 303 with the Al composition ratio x, but the bottom of the recess may reach the nitride semiconductor base layer 302. Further, it is sufficient that the Al concentration changes from the lower surface of the nitride semiconductor layer 303 having the Al composition ratio x toward the upper surface thereof, and finally the Al composition ratio x on the upper surface of the nitride semiconductor layer 303 is the highest. The nitride semiconductor layer 303 having a ratio x may be composed of a plurality of sub-layers having different Al composition ratios.
[0014]
In the present invention, it is preferable to use a GaN crystal as the substrate. As a result, the density of cracks generated in the nitride semiconductor layer 304 having the Al composition ratio y in the region above the recess can be further reduced. The density of cracks generated in the nitride semiconductor layer 304 having the Al composition ratio y in the region above the concave portion can be much smaller than that in the region above the convex portion.
[0015]
On the nitride semiconductor layer having the Al composition ratio y thus obtained, the nitride semiconductor light emitting device structure according to the present invention can be preferably formed, and the yield and luminous efficiency of the light emitting device can be improved. When the nitride semiconductor light emitting element is a laser diode, the current confinement portion is formed above the recess. As a result, the operating threshold of the laser diode can be reduced and the operating life can be improved, and the yield of the laser element can be improved.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view of a laser diode element according to Embodiment 1 of the present invention. This laser diode element is a stepped substrate comprising a C-plane (0001) sapphire substrate 100, a GaN buffer layer 101, a nitride semiconductor underlayer (GaN layer) 102, and a nitride semiconductor layer (AlGaN layer) 103 having an Al composition ratio x. 120 and a nitride semiconductor layer having an Al composition ratio y (n-type Al _0.05 Ga _0.95 N layer) 104, n-type In _0.07 Ga _0.93 N-crack prevention layer 105, n-type cladding layer 106, n-type light guide layer 107, active layer 108, p-type Al _0.2 Ga _0.8 N shielding layer 109, p-type light guide layer 110, p-type cladding layer 111, p-type contact layer 112, n-electrode 113, p-electrode 114, and SiO ₂ A dielectric film 115 is included.
[0018]
First, a process of manufacturing the stepped substrate 120 will be described with reference to FIG. That is, in FIG. 2A, a GaN buffer layer 101, a nitride semiconductor base layer 102, and a nitride semiconductor layer 103 having an Al composition ratio x are grown on a substrate 100 by crystal growth.
[0019]
In this embodiment, a sapphire substrate having a C-plane (0001) main surface is used as the substrate 100. This sapphire substrate 100 is set in an MOCVD apparatus, and after raising the substrate temperature to 550 ° C., while supplying NH 3 (ammonia) as a group V element material and TMGa (trimethyl gallium) as a group III element material, A GaN buffer layer 101 is grown on 100 to a thickness of 30 nm. If a gallium nitride-based substrate is used as the substrate 100, the GaN buffer layer 101 can be omitted.
[0020]
Next, the substrate temperature is raised to 1050 ° C., and a nitride semiconductor underlayer 102 made of GaN doped with n-type impurities such as Si, Ge, O or non-doped is grown to a thickness of 3 μm. Subsequently, TMAl (trimethylaluminum) as a group III element raw material is supplied while maintaining the substrate temperature, and an Al composition ratio x composed of non-doped AlGaN doped with n-type impurities such as Si, Ge, O, etc. The nitride semiconductor layer 103 is grown to a thickness of 2 μm.
[0021]
However, in the formation of the nitride semiconductor layer 103 having the Al composition ratio x in the present embodiment, the growth of the AlGaN layer 103 is performed so that the Al composition ratio increases from the surface in contact with the nitride semiconductor underlayer 102 toward the growth direction. By increasing the flow rate of TMAl from the start to the end of growth, the Al composition ratio is changed. Specifically, the Al composition ratio x in the nitride semiconductor layer 103 is changed from 0.05 in the growth start region (interface region with the GaN foundation layer 102) to 0.2 on the growth end surface.
[0022]
The thickness of the nitride semiconductor layer 103 having an Al composition ratio x is preferably 1 μm or more and 10 μm or less. This is because, when this layer thickness is less than 1 μm, even if the unevenness is filled with the nitride semiconductor layer 104 having the Al composition ratio y, the generation of cracks cannot be sufficiently suppressed in the region above the recess. . This is presumably because the strain relaxation effect due to the change in the Al composition ratio on the side surface of the convex portion cannot be sufficiently obtained. On the other hand, if the thickness of the nitride semiconductor layer 103 having the Al composition ratio x exceeds 10 μm, cracks are likely to occur in the entire nitride semiconductor layer 104 having the Al composition ratio y, and a flat surface in which irregularities are embedded is obtained. It becomes difficult. That is, if unevenness is formed in the nitride semiconductor layer 103 having an Al composition ratio y that is thick and cracked, a cross section of the crack appears on the side surface of the convex portion, and the nitride semiconductor layer 104 having the Al composition ratio y appears from the side surface of the convex portion. If growth is started, the growth end surface becomes a surface that is adversely affected by cracks, which is not preferable.
[0023]
In FIG. 2B, a step substrate 120 obtained by forming periodic stripe-shaped grooves (recesses) on the surface of the epitaxial wafer of FIG. That is, after the growth of the nitride semiconductor layer 103 having an Al composition ratio x, the epitaxial wafer is taken out from the MOCVD apparatus, and is then deposited on the SiO 2 by an EB (electron beam) vapor deposition apparatus. ₂ A film (not shown) is vapor-deposited, and the SiO film is deposited by photolithography. ₂ The film is processed into a striped mask pattern. This stripe shape is formed parallel to the <1-100> direction of the nitride semiconductor layer 103 having an Al composition ratio x, the stripe width in the <11-20> direction orthogonal to the direction is 5 μm, and the stripe interval is 10 μm. A periodic stripe pattern is formed.
[0024]
The stripe width in this stripe pattern is preferably 3 μm or more and 15 μm or less, and the stripe interval is preferably in the range of 5 μm or more and 25 μm or less, and the stripe interval is preferably wider than the stripe width. Outside the range of the stripe width and the stripe interval, when performing lateral growth of the nitride semiconductor layer 104 having an Al composition ratio y, it is difficult to fill the unevenness, and it is difficult to obtain a flat growth end surface. In addition, SiO ₂ The formation of the protective film is not limited to the EB vapor deposition method, and may be formed by a sputtering method, a CVD method, or the like. As the protective film, SiN _x TiO ₂ , Al ₂ O _Three Etc. can also be used.
[0025]
After forming the stripe mask pattern, the reactive ion etching (RIE) method is used to form SiO. ₂ The portion where the mask is not formed is etched to a depth of 3 μm to form a groove. In the present embodiment, it is only necessary that the depth of the groove penetrates the nitride semiconductor layer 103 having an Al composition ratio x and the nitride semiconductor underlayer 102 has a thickness of 0.5 μm or more. Even if the groove does not penetrate the nitride semiconductor layer 103 having the Al composition ratio x, it is sufficient that the groove has a depth of at least 1 μm from the surface. However, the Al composition ratio must be smaller at the bottom of the recess than at the top of the projection. There is no restriction | limiting in particular in the specific shape of an unevenness | corrugation, The surface parallel to a board | substrate may be sufficient as the top of a convex part, and another different surface may be sufficient as it. Further, the side surface of the groove may be a surface perpendicular to the main surface of the substrate 100 or a surface having another inclination. For example, the vertical cross-sectional shape of the convex portion may have various shapes such as a trapezoidal shape and an inverted trapezoidal shape in addition to the rectangular shape.
[0026]
As an etching method, either dry etching or wet etching may be used, but dry etching is preferable for forming a flat surface in the groove. As the dry etching, in addition to the reactive ion etching method (RIE) used in this embodiment, for example, a focused ion beam etching method or an ECR (electron cyclotron resonance) etching method can be used.
[0027]
Next, a process for manufacturing the light emitting element structure shown in FIG. 1 will be described. First, the stepped substrate 120 of FIG. 2B is set in the MOCVD apparatus, the substrate temperature is increased to 1050 ° C., and the group V element raw material NH _Three , TMGa as a raw material for group III elements, and SiH as an impurity _Four (Silane) is supplied and Si concentration is 1 × 10 ¹⁸ / Cm ^Three Nitride semiconductor layer of Al composition ratio y doped with (n-type Al _0.05 Ga _0.95 N layer) 104 is grown to a thickness of 5 μm. Note that the n-type electrode is formed on the nitride semiconductor layer 104 having an Al composition ratio y, and therefore an n-type impurity needs to be added.
[0028]
The nitride semiconductor layer 104 having an Al composition ratio y starts to grow laterally from the side surface of the convex portion, and eventually the growth tip portions from both side surfaces of the groove abut against each other to fill the groove. If this growth is further continued, as shown in FIG. 2C, the n-type Al covering the entire nitride semiconductor layer 103 having the Al composition ratio x and having a flat growth end surface. _0.05 Ga _0.95 An N layer 104 can be formed. In this embodiment, since the depth of the groove is 3 μm, an n-type Al having a thickness of 5 μm is used to fill the groove and obtain a flatter growth end surface. _0.05 Ga _0.95 N layer 104 is grown. In general, in order to flatten the growth end surface of the nitride semiconductor layer 104 having an Al composition ratio y, it is necessary to grow it to a thickness that is at least 1 μm larger than the depth of the groove. Therefore, it is difficult to obtain a flat growth end surface. On the other hand, n-type Al _0.05 Ga _0.95 If the thickness of the N layer 104 is 10 μm larger than the depth of the groove, the n-type Al _0.05 Ga _0.95 Cracks are likely to occur in the N layer 104.
[0029]
After all, n-type Al _0.05 Ga _0.95 The thickness of the N layer 104 is preferably about 2 to 5 μm larger than the depth of the groove. This is because a flatter n-type Al within a thickness range of 2 μm to 5 μm is larger. _0.05 Ga _0.95 This is because the N layer 104 can be stacked. In the present embodiment, n-type Al is used as the nitride semiconductor layer 104 having an Al composition ratio y. _0.05 Ga _0.95 N was used, but n-type Al _x Ga _1-x N (0 ≦ y ≦ 0.3) may be used. However, the Al composition ratio y of the nitride semiconductor layer 104 needs to be smaller than the region (the top of the convex portion) where the Al composition ratio x is the highest in the nitride semiconductor layer 103 having the Al composition ratio x. is there. Further, the Si impurity addition concentration in the nitride semiconductor layer 104 having an Al composition ratio y is 1 × 10. ¹⁸ / Cm ^Three That is all you need.
[0030]
Subsequently, the substrate temperature is lowered to a range of 700 ° C. to 800 ° C., TMIn (trimethylindium) as a group III element raw material is supplied, and an n-type In having a thickness of 40 nm is supplied. _0.07 Ga _0.93 N crack prevention layer 105 (Si impurity concentration 1 × 10 ¹⁸ / Cm ^Three ) Grow. Next, the substrate temperature is raised again to 1050 ° C., and the group III element raw material TMAl is supplied to form a 0.8 μm thick n-type Al. _0.1 Ga _0.9 N clad layer 106 (Si impurity concentration 1 × 10 ¹⁸ / Cm ^Three And the n-type GaN light guide layer 107 (Si impurity concentration 1 × 10 ¹⁸ / Cm ^Three ) To a thickness of 0.1 μm. Thereafter, the substrate temperature is lowered to 800 ° C., and 4 nm thick In _0.15 Ga _0.85 N well layer and 6nm thick In _0.05 Ga _0.95 An active layer 108 having a three-cycle multiple quantum well structure including an N barrier layer is grown. At that time, both the well layer and the barrier layer are formed of SiH. _Four (Si impurity concentration 1 × 10 ¹⁸ / Cm ^Three ) Is added.
[0031]
Next, the substrate temperature is increased to 1050 ° C., and p-type Al having a thickness of 20 nm. _0.2 Ga _0.8 N shielding layer 109, p-type GaN light guide layer 110 having a thickness of 1 μm, p-type having a thickness of 0.5 μm _0.1 Ga _0.9 An N clad layer 111 and a 0.1 μm thick p-type GaN contact layer 112 are sequentially grown. As p-type impurities, Mg (EtCp ₂ Mg: bisethylcyclopentadienylmagnesium) is 5 × 10 ¹⁹ / Cm ^Three ~ 2x10 ²⁰ / Cm ^Three Within the concentration range of.
[0032]
After the growth of the p-type GaN contact layer 112, the atmosphere inside the reactor of the MOCVD apparatus is changed to nitrogen carrier gas and NH. _Three Instead, the substrate temperature is decreased at a temperature decrease rate of 60 ° C./min. When the substrate temperature reaches 800 ° C., NH _Three Is stopped, the substrate temperature is maintained for 5 minutes, and then the substrate temperature is lowered to room temperature. The holding temperature of such a substrate is preferably in the range of 650 ° C. to 900 ° C., and the temperature holding time is preferably 3 minutes or more and 10 minutes or less. Moreover, it is preferable that the cooling rate of the board | substrate after progress of such holding time is 30 degrees C / min or more.
[0033]
When the grown film thus obtained was evaluated by Raman measurement, it showed p-type conductivity characteristics immediately after growth without performing the p-type annealing used in the conventional nitride semiconductor layer. It was. In addition, the contact resistance due to the formation of the p electrode has also been reduced. Further, when the obtained epitaxial wafer was observed with an optical microscope, cracks were not confirmed in the region above the concave portion of the stepped substrate 120, and a region where fine cracks were concentrated was confirmed above the convex portion. It was done.
[0034]
Next, a process for converting the epitaxial wafer taken out from the MOCVD apparatus into a laser diode element will be described. First, using a reactive ion etching apparatus, a nitride semiconductor layer having an Al composition ratio y (n-type Al _0.05 Ga _0.95 (N layer) 104 is partially exposed, and an n-electrode 113 is formed on the exposed portion in the order of Ti / Al. As a material for the n-electrode, Ti / Mo, Hf / Al, or the like may be used. In the p-electrode formation region, a ridge stripe along the <1-100> direction of the sapphire substrate is formed by etching, and SiO 2 ₂ A dielectric film 115 is deposited to expose the top surface of the p-type GaN contact layer 111, and a deposited film is formed in the order of Pd / Au.
[0035]
Thereafter, a ridge stripe p-electrode 114 having a width of 2 μm is formed at a position shifted by 2 μm from the central portion above the recess, which is a region where cracks are unlikely to occur. That is, it is preferable that the ridge stripe portion or the current confinement portion is formed in the upper region of the concave portion, so that the operating threshold of the laser diode can be reduced and the operating life can be improved, and the yield can also be improved. . In addition, since the central portion of the recess is a region where the nitride semiconductor crystal growth tips starting from both side surfaces of the recess face each other, the ridge stripe portion or the current is shifted at least 2 μm from the central portion of the recess. It is more preferable to form the constricted portion because further reduction in threshold value and improvement in element characteristics can be expected.
[0036]
As a feedback method of the laser resonator, other than Fabry-Perot resonance, generally known DFB (Distributed Feedback), DBR (Distributed Bragg Reflector), or the like may be used. In this embodiment, after forming the mirror end face of the Fabry-Perot resonator, SiO 2 is formed on the mirror end face. ₂ And TiO ₂ These dielectric films are alternately deposited to form a dielectric multilayer reflective film (not shown) having a reflectivity of 70%. As the dielectric multilayer reflective film, SiO ₂ / Al ₂ O _Three A repeated multilayer film may be used.
[0037]
By the way, a nitride semiconductor layer (n-type Al) having an Al composition ratio y is formed by reactive ion etching. _0.05 Ga _0.95 The reason why a part of the (N layer) 104 is exposed is that the insulating sapphire substrate 100 is used. Therefore, when using a conductive substrate such as an n-type GaN substrate or SiC substrate, for example, a nitride semiconductor layer having an Al composition ratio y (n-type Al _0.05 Ga _0.95 It is not necessary to expose the (N layer) 104, and an n-electrode may be formed directly on the back surface of the conductive substrate. However, in that case, an n-type impurity needs to be added to the GaN buffer layer 101, the nitride semiconductor base layer 102, and the nitride semiconductor layer 103 having an Al composition ratio x.
[0038]
Next, a method for mounting the obtained laser diode chip on a package will be described. When used as a blue-violet (410 nm wavelength) high-power (50 mW) laser element suitable for a high-density recording optical disk by taking advantage of the characteristics of the laser diode using the light emitting layer as described above, the sapphire substrate has low thermal conductivity. So you must pay attention to heat dissipation measures. For example, it is preferable to use an In solder material to connect the laser chip to the package body by junction-down. The laser chip may be connected via a submount such as Si, AlN, diamond, Mo, CuW, or BN, instead of being directly attached to the package body or the heat sink.
[0039]
As described above, in the laser diode device manufactured in this embodiment, the threshold current and the driving voltage can be reduced by forming the ridge stripe in the region where no crack is generated above the recess.
[0040]
(Embodiment 2)
FIG. 3 is a schematic cross-sectional view of a laser diode element according to Embodiment 2 of the present invention. This laser diode element includes a stepped substrate 220 including an n-type GaN substrate 200 and a nitride semiconductor layer (AlGaN layer) 201 having an Al composition ratio x, a nitride semiconductor layer (n-type GaN layer) 202 having an Al composition ratio y, n-type In _0.07 Ga _0.97 N crack prevention layer 203, n-type Al _0.1 Ga _0.9 N-clad layer 204, n-type GaN light guide layer 205, active layer 206, p-type Al _0.2 Ga _0.8 N shielding layer 207, p-type GaN light guide layer 208, p-type Al _0.1 Ga _0.9 N-clad layer 209, p-type GaN contact layer 210, n-electrode 211, p-electrode 212, and SiO ₂ A dielectric film 213 is included.
[0041]
Regarding the manufacture of the laser device of FIG. 3, a step of manufacturing the stepped substrate 220 will be described with reference to FIG. Here, since the n-type GaN substrate 200 used in the present embodiment has conductivity, an n-electrode can be formed on the back surface of the substrate 200. In order to make the substrate 200 n-type conductive, it is necessary to add an n-type impurity, and Si is 1 × 10 × 10. ¹⁸ / Cm ^Three It is preferable to add more.
[0042]
The n-type GaN substrate 200 is set in an MOCVD apparatus, the substrate temperature is increased to 1050 ° C., and the group V element raw material NH _Three , TMGa and TMAl as raw materials for group III elements, and SiH as n-type impurities _Four (Silane) is supplied and n-type AlGaN (Si impurity concentration 1 × 10 ¹⁸ / Cm ^Three 4) is grown to a thickness of 3 μm (see FIG. 4A). At this time, as in the case of the first embodiment, the Al composition ratio x is changed from the surface in contact with the n-type GaN substrate 200 toward the growth direction of the nitride semiconductor layer 201 having the Al composition ratio x. Specifically, the Al composition ratio x of the nitride semiconductor layer 201 is changed from 0.01 at the interface with the n-type GaN substrate 200 to 0.05 at the growth end surface. The addition method of Al is the same as that in the first embodiment.
[0043]
A nitride semiconductor layer (n-type AlGaN) 201 having an Al composition ratio x is grown on and in contact with the n-type GaN substrate 200 because they are the same type of nitride semiconductor. This is because it is not necessary to alleviate the problem. Further, since the substrate 200 is made of the same material as the nitride semiconductor base layer 102 in the first embodiment, it is not necessary to provide the n-type GaN base layer 102 under the nitride semiconductor layer 201 having an Al composition ratio x. is there.
[0044]
Next, the epitaxial wafer of FIG. 4A is processed into a stepped substrate 220 as shown in FIG. In the second embodiment, the stripe width of the convex portion is 10 μm and the stripe interval is 20 μm. The processing method of the stepped substrate is the same as in the first embodiment.
[0045]
On the stepped substrate 220, as shown in FIG. 4C, a nitride semiconductor layer (n-type GaN layer) 202 having an Al composition ratio y having a thickness of 6 μm is the same as in the first embodiment. Formed. On the nitride semiconductor layer 202 having an Al composition ratio y, an n-type In _0.07 Ga _0.93 N crack prevention layer 203, n-type Al _0.1 Ga _0.9 N-clad layer 204, n-type light guide layer 205, active layer 206, p-type Al _0.2 Ga _0.8 N shielding layer 207, p-type GaN light guide layer 208, p-type Al _0.1 Ga _0.9 The N clad layer 209 and the p-type contact layer 210 are sequentially stacked in the same manner as in the first embodiment.
[0046]
When the epitaxial wafer thus obtained was observed with an optical microscope, the wafer had a uniform and flat surface as a whole, and no crack was confirmed in the region above the concave portion of the step substrate 220, and the region above the convex portion. Then, the occurrence of fine cracks was confirmed.
[0047]
Next, a process for converting a wafer having undergone epitaxial growth into a laser diode element will be described. In this embodiment, since the n-type GaN substrate 200 is used, the n-electrode 211 can be formed on the back surface of the substrate. That is, in the second embodiment, it is not necessary to expose the nitride semiconductor layer (n-type GaN layer) 202 having the Al composition ratio y as in the first embodiment, and the n-electrode 211 can be formed on the back surface of the substrate 200. The size of the laser diode chip can be reduced. Except what is specifically mentioned in the second embodiment, the second embodiment is the same as the first embodiment.
[0048]
As described above, in the laser diode element obtained in the present embodiment, the chip size can be reduced by using the conductive n-type GaN substrate 200, so that the yield can be improved. In addition, since the n-type GaN substrate 200 and the plurality of nitride semiconductor layers stacked thereon are of the same type and have substantially the same thermal expansion coefficient, cracks can be generated as compared with the first embodiment using a different type of substrate. Generation can be reduced. Further, also in the laser diode element of the second embodiment, the threshold current can be reduced and the operating life can be improved as in the case of the first embodiment.
[0049]
(Embodiment 3)
FIG. 5 is a schematic cross-sectional view illustrating a state in which the stepped substrate 320 according to the third embodiment is buried with the nitride semiconductor layer 304 having an Al composition ratio y. That is, in FIG. 5, on a C-plane (0001) sapphire substrate 300, a GaN buffer layer 301, a nitride semiconductor underlayer 302, a nitride semiconductor layer 303 with an Al composition ratio x, and a nitride semiconductor with an Al composition ratio y. Layer (n-type Al _0.3 Ga _0.7 N layers) 304 are sequentially stacked.
[0050]
In the stepped substrate 320 of the third embodiment, the C-plane (0001) sapphire substrate 300, the GaN buffer layer 301, and the nitride semiconductor base layer 302 are the same as those in the first embodiment. However, in this embodiment, since the concave portion does not penetrate the nitride semiconductor layer 303 having the Al composition ratio x, the nitride semiconductor base layer 302 can be omitted.
[0051]
The nitride semiconductor layer 303 with an Al composition ratio x is grown to a thickness of 10 μm, and the Al composition ratio x changes from 0.1 on the surface in contact with the nitride semiconductor underlayer 302 to 0.5 on the growth end surface. Be made. Subsequently, etching is performed to form irregularities with a height of 6 μm. When the groove is not penetrated into the nitride semiconductor layer 303 having the Al composition ratio x as in the present embodiment, the depth of the groove may be at least 1 μm or more. Next, as a nitride semiconductor layer 304 having an Al composition ratio y, an n-type Al having a thickness of 3 μm is used. _0.3 Ga _0.7 Grow N. Note that matters not specifically mentioned in the third embodiment are the same as those in the first or second embodiment.
[0052]
(Embodiment 4)
FIG. 6 is a schematic cross-sectional view illustrating a state in which the stepped substrate 420 according to the fourth embodiment is embedded with a nitride semiconductor layer 403 having an Al composition ratio y. In FIG. 6, on a C-plane (0001) sapphire substrate 400, a GaN buffer layer 401, a nitride semiconductor underlayer 402, a nitride semiconductor layer 403 having an Al composition ratio x, and a nitride semiconductor layer 404 having an Al composition ratio y. Are sequentially stacked.
[0053]
In this embodiment, the nitride semiconductor layer 403 having an Al composition ratio x is grown to a thickness of 1 μm, and the Al composition ratio x is changed from 0.03 on the surface in contact with the nitride semiconductor underlayer 402 to the growth end surface. It can be changed to 0.3.
[0054]
Next, unevenness is formed so that the shape of the convex portion becomes a trapezoidal shape. Subsequently, as a nitride semiconductor layer 404 having an Al composition ratio y, an n-type Al having a thickness of 4 μm is used. _0.1 Ga _0.9 N layer is grown. Note that matters not specifically mentioned in the fourth embodiment are the same as those in the first or second embodiment.
[0055]
(Embodiment 5)
FIG. 7 is a schematic cross-sectional view showing a state in which the stepped substrate 520 according to the fifth embodiment is embedded with a nitride semiconductor layer 504 having an Al composition ratio y. In FIG. 7, on a C-plane (0001) sapphire substrate 500, a GaN buffer layer 501, a nitride semiconductor underlayer 502, a nitride semiconductor layer 503 having an Al composition ratio x, and a nitride semiconductor layer having an Al composition ratio y. 504 are sequentially stacked.
[0056]
In the present embodiment, the nitride semiconductor layer 503 having an Al composition ratio x is grown to a thickness of 2 μm, and the Al composition ratio x is changed from 0.01 on the surface in contact with the nitride semiconductor underlayer 502 to the growth end surface. It can be changed to 0.1.
[0057]
Further, the unevenness is formed so that the shape of the convex portion is an inverted trapezoidal shape. Subsequently, an n-type GaN layer having a thickness of 5 μm is grown as a nitride semiconductor layer 504 having an Al composition ratio y. Note that matters not specifically mentioned in the fifth embodiment are the same as those in the first or second embodiment.
[0058]
(Embodiment 6)
FIG. 8 is a schematic cross-sectional view showing a state in which the stepped substrate 620 according to the sixth embodiment is buried with the nitride semiconductor layer 604 having an Al composition ratio y. In FIG. 8, on a C-plane (0001) sapphire substrate 600, a GaN buffer layer 601, a nitride semiconductor base layer 602, a nitride semiconductor layer 603 having an Al composition ratio x, and a nitride semiconductor layer 604 having an Al composition ratio y. Are sequentially stacked.
[0059]
In this embodiment, the nitride semiconductor underlayer 602 is formed of a GaN layer having a thickness of 3 μm, and subsequently, the nitride semiconductor layer 603 having an Al composition ratio x is formed of Al having a thickness of 2 μm. _0.15 Ga _0.85 N layers are formed. Next, unevenness having a height of 2 μm is formed by etching so that the top surface of the nitride semiconductor base layer 602 becomes the bottom surface of the recess. Note that matters not specifically mentioned in the fifth embodiment are the same as those in the first or second embodiment.
[0060]
(Embodiment 7)
In the seventh embodiment, five AlGaN sub-layers having different Al composition ratios are stacked as nitride semiconductor layers having an Al composition ratio x. In the present embodiment, the Al composition ratios of the AlGaN sublayers included in the nitride semiconductor layer having the Al composition ratio x are 0.01, 0.02,. 05, 0.1, and 0.2, and the thickness of each sub-layer is set to 0.6 μm.
[0061]
However, the increase width of the Al composition ratio in the sub-layer from the bottom to the top in the nitride semiconductor layer having the Al composition ratio x is not particularly limited, and may increase evenly or gradually increase the Al composition ratio. May increase, or conversely, the increase width may decrease. In addition, the thickness of each AlGaN sublayer included in the nitride semiconductor layer having an Al composition ratio x is not particularly limited, and each thickness may be uniform or gradually from the lower sublayer to the upper sublayer. Alternatively, the thickness may be increased, or conversely, the thickness may be decreased. Note that matters not specifically mentioned in the seventh embodiment are the same as those in the first, second, or third embodiment.
[0062]
【The invention's effect】
As described above, according to the present invention, it is possible to form a region in which the generation of cracks is reduced in the nitride semiconductor layer grown on the substrate, and further to form a current confinement portion of the light emitting element above the region. Thus, a highly reliable nitride semiconductor light emitting device with reduced operating current and improved operating life can be provided with a high yield.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a nitride semiconductor laser element according to Embodiment 1 of the present invention.
2 is a schematic cross-sectional view showing a method for forming a nitride semiconductor layer that can be used for manufacturing the laser device of FIG. 1. FIG.
3 is a schematic cross-sectional view showing a nitride semiconductor laser element in Embodiment 2. FIG.
4 is a schematic cross-sectional view showing a method for forming a nitride semiconductor layer that can be used for manufacturing the laser device of FIG. 3;
FIG. 5 is a schematic cross-sectional view showing a state where a stepped substrate according to Embodiment 3 is embedded.
FIG. 6 is a schematic cross-sectional view showing a state in which a stepped substrate in Embodiment 4 is embedded.
FIG. 7 is a schematic cross-sectional view showing a state in which a stepped substrate according to Embodiment 5 is embedded.
FIG. 8 is a schematic cross-sectional view showing a state in which a stepped substrate according to Embodiment 6 is embedded.
[Explanation of symbols]
100, 300, 400, 500, 600 C-plane (0001) sapphire substrate, 101, 301, 401, 501, 601 GaN buffer layer, 102, 302, 402, 502, 602 Nitride semiconductor underlayer, 103, 201, 303 , 403, 503, 603 Nitride semiconductor layer with Al composition ratio x, 104, 202, 304, 404, 504, 604 Nitride semiconductor layer with Al composition ratio y, 105, 203 n-type In _0.07 Ga _0.93 N crack prevention layer, 106, 204 n-type Al _0.1 Ga _0.9 N-clad layer, 107, 205 n-type GaN light guide layer, 108, 206 active layer, 109, 207 p-type Al _0.2 Ga _0.8 N shielding layer, 110, 208 p-type GaN light guide layer, 111, 209 p-type Al _0.1 Ga _0.9 N clad layer, 112, 210 p-type GaN contact layer, 113, 211 n electrode, 114, 212 p electrode, 115, 213 SiO ₂ Dielectric film, 120, 220, 320, 420, 520 Step substrate, 200 GaN substrate.

Claims

A composition ratio x ( 0.5 ≧ x ≧ 0.01 ) of Al with respect to a group III element contained in the nitride semiconductor is formed on a substrate or base of a wafer-like nitride semiconductor having a (0001) plane orientation. A step of epitaxially growing a nitride semiconductor layer having an MOCVD process;
Forming a plurality of concave and convex portions including a plurality of concave portions having a first depth from the surface of the nitride semiconductor layer having the Al composition ratio x;
A step of epitaxially growing a nitride semiconductor layer having an Al composition ratio y ( 0.3 ≧ y ≧ 0) by MOCVD so as to cover the plurality of uneven portions;
Forming a light emitting element stacked structure including a plurality of nitride semiconductor layers essential for a light emitting element function and having a current confinement portion on the nitride semiconductor layer having the Al composition ratio y, and
The first depth is equal to or deeper than the thickness of the nitride semiconductor layer having the Al composition ratio x, and the Al composition ratio x at the top of the concavo-convex portion is greater than the Al composition ratio y. A nitride semiconductor light emitting device comprising: an Al composition ratio z ( 0.5> z ≧ 0) at a bottom of an uneven portion; and the current confinement portion is formed in a region corresponding to the upper portion of the recess. Production method.

The composition ratio x ( 0.5 ≧ x ≧ 0.01 ) of Al with respect to the group III element contained in the nitride semiconductor is nitrided on a wafer-like nitride semiconductor substrate or base having a (0001) plane orientation . Epitaxially growing a nitride semiconductor layer having an Al composition ratio x changed along the growth direction of the semiconductor by MOCVD ;
Forming a plurality of concave and convex portions including a plurality of concave portions having a first depth from the surface of the nitride semiconductor layer having the Al composition ratio x ;
A step of epitaxially growing a nitride semiconductor layer having an Al composition ratio y ( 0.3 ≧ y ≧ 0) by MOCVD so as to cover the plurality of uneven portions;
Forming a light emitting element stacked structure including a plurality of nitride semiconductor layers essential for a light emitting element function and having a current confinement portion on the nitride semiconductor layer having the Al composition ratio y, and
The first depth is shallower than the nitride semiconductor layer having the Al composition ratio x,
The Al composition ratio x1 ( 0.5 ≧ x1> 0.01 ) at the top of the uneven portion is larger than the Al composition ratio y and the Al composition ratio x2 ( 0.5> x2 ≧ 0 at the bottom of the uneven portion). 0.01 ), and the current confinement portion is formed in a region corresponding to the upper portion of the concave portion.

The method for manufacturing a nitride semiconductor light emitting device according to claim 1, wherein the Al composition ratio x is changed with respect to the growth direction of the nitride semiconductor layer having the Al composition ratio x.

4. The method for manufacturing a nitride semiconductor light-emitting element according to claim 2, wherein the nitride semiconductor layer having the Al composition ratio x includes a plurality of sub-layers having different Al composition ratios.

Method of manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 4, characterized in that said substrate is made of GaN.

Crack density that occurred in the upper region of the recess in the nitride semiconductor layer of the Al composition y is claimed in any one of claims 1 to 5, characterized in that smaller than the upper region of the convex portion Manufacturing method of nitride semiconductor light-emitting device.

Method of manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 6, characterized in that said first depth is 1μm or more and 10μm or less.

The nitriding according to any one of claims 1 to 7 , wherein a width (stripe width) of the concave portion is 3 µm or more and 15 µm or less, and a width (stripe width) of the convex portion is 5 µm or more and 25 µm or less. For manufacturing a semiconductor light emitting device.

Method of manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 8 the width of the convex portion (stripe width) and greater than the width (stripe width) of the recess.