JP2002344088A - Nitride semiconductor laser element and optical device including the same - Google Patents

Nitride semiconductor laser element and optical device including the same

Info

Publication number
JP2002344088A
JP2002344088A JP2001141188A JP2001141188A JP2002344088A JP 2002344088 A JP2002344088 A JP 2002344088A JP 2001141188 A JP2001141188 A JP 2001141188A JP 2001141188 A JP2001141188 A JP 2001141188A JP 2002344088 A JP2002344088 A JP 2002344088A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor laser
laser device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001141188A
Other languages
Japanese (ja)
Other versions
JP4854133B2 (en
Inventor
Yuzo Tsuda
有三 津田
Shigetoshi Ito
茂稔 伊藤
Shinya Ishida
真也 石田
Daisuke Hanaoka
大介 花岡
Takeshi Kamikawa
剛 神川
Susumu Omi
晋 近江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001141188A priority Critical patent/JP4854133B2/en
Publication of JP2002344088A publication Critical patent/JP2002344088A/en
Application granted granted Critical
Publication of JP4854133B2 publication Critical patent/JP4854133B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an improved nitride semiconductor laser element, having low threshold current density. SOLUTION: The nitride semiconductor laser element comprises a processing substrate 101, having grooves and hills formed on one main surface of a nitride semiconductor substrate, a nitride semiconductor substrate layer covering the grooves and the hills of the substrate, and a nitride semiconductor multilayer light-emitting structure having a quantum well layer or a light-emitting layer 106, having the quantum well layer and a barrier layer brought into contact with the well layer between n-type layers 103 to 105 and between p-type layers 107 to 110 on the substrate layer. A current constriction part of the multilayer light-emitting structure is formed in the laser element above a region, within the width of the hill separately by 1 μm or more from a center of the hill in a widthwise direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は改善された低い閾値
電流密度を有する窒化物半導体レーザ素子とこれを含む
光学装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a nitride semiconductor laser device having an improved low threshold current density and an optical device including the same.

【0002】[0002]

【従来の技術】窒化物半導体レーザ素子の発光特性を改
善するために、サファイア基板上に積層されたGaN層
に凹凸部を形成し、その凹凸部をGaN下地層で平坦に
被覆し、さらにそのGaN被覆層上に窒化ガリウム系半
導体レーザ素子を形成することが、特開2000−12
4500号公報に開示されている。また、その公報で
は、サファイア基板がGaN基板に置換えられてもよい
旨が述べられている。
2. Description of the Related Art In order to improve the light emission characteristics of a nitride semiconductor laser device, an uneven portion is formed on a GaN layer laminated on a sapphire substrate, and the uneven portion is covered with a GaN underlayer to be flat. Forming a gallium nitride based semiconductor laser device on a GaN coating layer is disclosed in
No. 4500. The publication also states that a sapphire substrate may be replaced with a GaN substrate.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
先行技術のようにサファイア基板がGaN基板で置換え
られた窒化物半導体レーザ素子においても、そのレーザ
発振閾値電流密度が十分に低くないという課題を含んで
いる。そこで本発明は、改善された低い閾値電流密度を
有する窒化物半導体レーザ素子を提供することを主要な
目的の1つとしている。
However, even in the nitride semiconductor laser device in which the sapphire substrate is replaced by a GaN substrate as in the above-mentioned prior art, there is a problem that the laser oscillation threshold current density is not sufficiently low. In. Accordingly, one of the main objects of the present invention is to provide a nitride semiconductor laser device having an improved low threshold current density.

【0004】[0004]

【課題を解決するための手段】本発明によれば、窒化物
半導体レーザ素子は、窒化物半導体基板の一主面上に形
成された溝と丘を含む加工基板と、この加工基板の溝と
丘を覆う窒化物半導体下地層と、この窒化物半導体下地
層上でn型層とp型層との間において量子井戸層または
量子井戸層とこれに接する障壁層を含む発光層を含む窒
化物半導体多層発光構造とを含み、丘の幅方向の中央か
ら1μm以上離れかつその丘の幅内の領域の上方に多層
発光構造の電流狭窄部が形成されていることを特徴とし
ている。
According to the present invention, a nitride semiconductor laser device includes a processed substrate including a groove and a hill formed on one main surface of a nitride semiconductor substrate; A nitride semiconductor underlayer covering a hill, and a nitride including a light emitting layer including a quantum well layer or a quantum well layer and a barrier layer in contact with the quantum well layer between the n-type layer and the p-type layer on the nitride semiconductor underlayer. A semiconductor multilayer light emitting structure, wherein a current confinement portion of the multilayer light emitting structure is formed at least 1 μm from the center in the width direction of the hill and above a region within the width of the hill.

【0005】なお、丘の幅は4〜30μmの範囲内にあ
ることが好ましく、溝の幅は2〜30μmの範囲内にあ
ることが好ましい。
The width of the hill is preferably in the range of 4 to 30 μm, and the width of the groove is preferably in the range of 2 to 30 μm.

【0006】溝の長手方向または丘の長手方向は、基板
の結晶の<1−100>方向または<11−20>方向
に実質的に平行であることが好ましい。
The longitudinal direction of the groove or the hill is preferably substantially parallel to the <1-100> direction or the <11-20> direction of the crystal of the substrate.

【0007】丘の幅は溝の幅より広いことが好ましく、
溝の深さは0.25〜10μmの範囲内にあることが好
ましい。
The width of the hill is preferably wider than the width of the groove,
The depth of the groove is preferably in the range of 0.25 to 10 μm.

【0008】窒化物半導体下地層は、Si、O、Cl、
S、C、Ge、Zn、Cd、MgおよびBeの少なくと
もいずれかを不純物として1x1017〜8x1018/c
3の範囲内でを含むことが好ましい。
[0008] The nitride semiconductor underlayer is made of Si, O, Cl,
1 × 10 17 to 8 × 10 18 / c with at least one of S, C, Ge, Zn, Cd, Mg and Be as an impurity
It is preferable that the content is within the range of m 3 .

【0009】窒化物半導体下地層はAlxGa1-x
(0.01≦x≦0.15)を含むことが好ましく、そ
れは上記不純物を3x1017〜8x1018/cm3の範
囲内で含むことが好ましい。
The nitride semiconductor underlayer is made of Al x Ga 1 -xN
(0.01 ≦ x ≦ 0.15), and it is preferable that the impurities be contained in the range of 3 × 10 17 to 8 × 10 18 / cm 3 .

【0010】窒化物半導体下地層はInxGa1-x
(0.01≦x≦0.18)を含むことも好ましく、そ
れは上記不純物を1x1017〜5x1018/cm3の範
囲内で含むことが好ましい。
The nitride semiconductor underlayer is made of In x Ga 1 -xN.
(0.01 ≦ x ≦ 0.18), and it is preferable that the impurities be contained in the range of 1 × 10 17 to 5 × 10 18 / cm 3 .

【0011】量子井戸層は、As、P、およびSbの少
なくともいずれかを含むことが好ましい。
It is preferable that the quantum well layer contains at least one of As, P, and Sb.

【0012】上述のような窒化物半導体レーザ素子は、
種々の光学装置において好ましく用いられ得る。
The nitride semiconductor laser device as described above is
It can be preferably used in various optical devices.

【0013】[0013]

【発明の実施の形態】以下において本発明による種々の
実施形態を説明するに際して、いくつかの用語の意味を
予め明らかにしておく。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of various embodiments according to the present invention, the meanings of some terms will be clarified in advance.

【0014】まず、「溝」とは、窒化物半導体基板の一
主面に形成されたストライプ状の凹部を意味し、「丘」
とは同様にストライプ状の凸部を意味する(たとえば図
2参照)。なお、溝と丘の断面形状は、必ずしも図2
(a)に示されているような矩形状である必要はなくて
たとえばV字状であってもよく、要するに凹凸の段差を
生じるものであればよい。また、本願の図面において、
長さ、幅、厚さ、深さなどは図面の簡略化と明瞭化のた
めに適宜に変更されており、実際の寸法関係を表わして
はいない。
First, the "groove" means a stripe-shaped recess formed on one main surface of the nitride semiconductor substrate.
Means a stripe-shaped projection (see, for example, FIG. 2). Note that the cross-sectional shapes of the grooves and hills are not necessarily those shown in FIG.
The shape need not be rectangular as shown in (a) but may be, for example, a V-shape. In the drawings of the present application,
Lengths, widths, thicknesses, depths, and the like are appropriately changed for simplification and clarity of the drawings, and do not represent actual dimensional relationships.

【0015】「窒化物半導体基板」とは、AlxGay
zN(0≦x≦1;0≦y≦1;0≦z≦1;x+y
+z=1)を含む基板を意味する。ただし、この窒化物
半導体基板に含まれる窒素元素の約10%以下がAs、
P、およびSbの少なくともいずれかで置換されてもよ
い(ただし、基板の六方晶系が維持されることが前
提)。また、窒化物半導体基板は、Si、O、Cl、
S、C、Ge、Zn、Cd、Mg、およびBeの少なく
ともいずれかの不純物が添加されてもよい。
[0015] The term "nitride semiconductor substrate", Al x Ga y I
nz N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y
+ Z = 1). However, about 10% or less of the nitrogen element contained in the nitride semiconductor substrate is As,
It may be substituted with at least one of P and Sb (provided that the hexagonal system of the substrate is maintained). The nitride semiconductor substrate is made of Si, O, Cl,
At least one of S, C, Ge, Zn, Cd, Mg, and Be may be added.

【0016】「加工基板」とは、窒化物半導体基板の一
主面に溝と丘が形成された基板を意味する。なお、溝の
幅と丘の幅は、一定の周期を有していてもよいし、種々
に異なる幅を有していてもよい。また、溝の深さに関し
ても、すべての溝が一定の深さを有していてもよいし、
種々に異なる深さを有していてもよい。
The term "worked substrate" means a substrate having a groove and a hill formed on one principal surface of a nitride semiconductor substrate. The width of the groove and the width of the hill may have a fixed period or may have various widths. Also, regarding the depth of the grooves, all the grooves may have a certain depth,
It may have different depths.

【0017】「窒化物半導体下地層」とは、加工基板を
被覆する窒化物半導体膜を意味し、 AlxGayInzN(0≦x≦1;0≦y≦1;0≦z
≦1;x+y+z=1) を含んでいる。ただし、窒化物半導体基板の場合と同様
に、この窒化物半導体下地層に含まれる窒素元素の約1
0%以下がAs、P、およびSbの少なくともいずれか
で置換されてもよく、また、Si、O、Cl、S、C、
Ge、Zn、Cd、Mg、およびBeの少なくともいず
れかの不純物が添加されてもよい。
[0017] The term "nitride semiconductor underlayer" means a nitride semiconductor film covering the processed substrate, Al x Ga y In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z
≦ 1; x + y + z = 1). However, as in the case of the nitride semiconductor substrate, about 1% of the nitrogen element contained in this nitride semiconductor underlayer is
0% or less may be substituted with at least one of As, P, and Sb, and Si, O, Cl, S, C,
At least one of Ge, Zn, Cd, Mg, and Be may be added.

【0018】「発光層」とは、1以上の量子井戸層また
はそれと交互に積層された複数の障壁層を含み、発光作
用を生じさせ得る層を意味する。ただし、単一量子井戸
構造の発光層は、1つの井戸層のみから構成されるか、
または障壁層/井戸層/障壁層の積層から構成される。
もちろん、多重量子井戸構造の発光層は、交互に積層さ
れた複数の井戸層と複数の障壁層を含んでいる。
The term "light-emitting layer" means a layer including one or more quantum well layers or a plurality of barrier layers alternately stacked thereon and capable of producing a light-emitting effect. However, the light emitting layer having a single quantum well structure is composed of only one well layer,
Alternatively, it is composed of a laminate of a barrier layer / well layer / barrier layer.
Of course, the light emitting layer of the multiple quantum well structure includes a plurality of alternately stacked well layers and a plurality of barrier layers.

【0019】「多層発光構造」とは、発光層に加えて、
それを挟むn型層とp型層をさらに含む構造を意味す
る。そして、「被覆加工基板」とは、加工基板とそれを
被覆する窒化物半導体下地層とを含む改良基板を意味す
る(図3参照)。
The “multilayer light emitting structure” means, in addition to the light emitting layer,
It means a structure further including an n-type layer and a p-type layer sandwiching it. The term “coated substrate” means an improved substrate including a processed substrate and a nitride semiconductor underlayer that covers the processed substrate (see FIG. 3).

【0020】「電流狭窄部」とはp型層またはn型層を
介して発光層に実質的に電流が注入される部分を意味
し、「電流狭窄幅」はその部分の幅を意味する。たとえ
ば、図4(a)に示されているようなリッジストライプ
部を有する半導体レーザ素子の場合、電流狭窄部はその
リッジストライプ部に相当し、電流狭窄幅はそのストラ
イプ幅に相当する。同様に、図4(b)に示されている
ような電流狭窄層を有する半導体レーザ素子の場合、電
流狭窄部は2つの電流阻止層に挟まれた部分に相当し、
電流狭窄幅は電流阻止層間幅に相当する。
The "current confinement portion" means a portion where a current is substantially injected into the light emitting layer via the p-type layer or the n-type layer, and the "current confinement width" means the width of the portion. For example, in the case of a semiconductor laser device having a ridge stripe portion as shown in FIG. 4A, the current confinement portion corresponds to the ridge stripe portion, and the current confinement width corresponds to the stripe width. Similarly, in the case of a semiconductor laser device having a current confinement layer as shown in FIG. 4B, the current confinement portion corresponds to a portion sandwiched between two current blocking layers,
The current confinement width corresponds to the current blocking interlayer width.

【0021】[実施形態1][Embodiment 1]

【0022】本発明による窒化物半導体レーザ素子は、
窒化物半導体基板の一主面上に形成された溝と丘を含む
加工基板を含んでいる。そして、このレーザ素子に含ま
れる窒化物半導体多層発光構造の電流狭窄部は加工基板
の丘の幅方向の中央から1μm以上離れかつその丘の幅
内の領域の上方である最適位置に形成され、これによっ
てそのレーザ素子の閾値電流密度が低減され得る。
According to the nitride semiconductor laser device of the present invention,
A processed substrate including a groove and a hill formed on one main surface of the nitride semiconductor substrate is included. The current confinement portion of the nitride semiconductor multilayer light emitting structure included in this laser device is formed at an optimum position which is at least 1 μm away from the center in the width direction of the hill of the processing substrate and above a region within the width of the hill, Thereby, the threshold current density of the laser device can be reduced.

【0023】なお、電流狭窄部が形成されるこの最適位
置は、窒化物半導体からなる加工基板を用いた場合のみ
において効果がある。なぜならば、窒化物半導体以外の
基板(以後、異種基板と呼ぶ)からなる加工基板上に成
長させられた窒化物半導体下地層は、窒化物半導体の加
工基板上に成長させられたものに比べて強い応力歪みを
受けているからである。すなわち、加工異種基板に被覆
された窒化物半導体下地層中の結晶歪みは、窒化物半導
体の加工基板を用いた場合のようには緩和されない。こ
れは、加工異種基板と窒化物半導体下地層との間の熱膨
張係数差が、窒化物半導体基板と窒化物半導体下地層と
の間に比べて非常に大きいからである。したがって、窒
化物半導体基板が異種基板に置換された場合、電流狭窄
部が本発明による最適位置に相当する位置に形成さたと
しても、多層発光構造中の結晶歪は本発明の場合と同様
には緩和されない。
This optimum position where the current confinement portion is formed is effective only when a processed substrate made of a nitride semiconductor is used. This is because the nitride semiconductor underlayer grown on a processed substrate made of a substrate other than a nitride semiconductor (hereinafter, referred to as a heterogeneous substrate) has a larger thickness than that grown on a processed substrate of a nitride semiconductor. This is because they are subjected to strong stress strain. That is, the crystal distortion in the nitride semiconductor base layer covered with the processed heterogeneous substrate is not reduced as in the case of using the processed substrate of the nitride semiconductor. This is because the difference in thermal expansion coefficient between the processed heterogeneous substrate and the nitride semiconductor underlayer is much larger than that between the nitride semiconductor substrate and the nitride semiconductor underlayer. Therefore, when the nitride semiconductor substrate is replaced with a heterogeneous substrate, even if the current confinement portion is formed at a position corresponding to the optimum position according to the present invention, the crystal strain in the multilayer light emitting structure is the same as in the present invention. Is not relaxed.

【0024】また、加工異種基板と窒化物半導体下地層
との間の熱膨張係数差が窒化物半導体基板と窒化物半導
体下地層との間に比べて非常に大きいから、窒化物半導
体下地層を形成した後に異種基板自体が反ってしまうこ
とが多い。そして、異種基板自体が反ってしまえば、レ
ーザ素子の電流狭窄部を再現性よく目的位置に形成する
ことが困難になる。
Further, since the difference in thermal expansion coefficient between the processed heterogeneous substrate and the nitride semiconductor underlayer is much larger than that between the nitride semiconductor substrate and the nitride semiconductor underlayer, the nitride semiconductor underlayer is After formation, the heterogeneous substrate itself often warps. Then, if the dissimilar substrate itself warps, it becomes difficult to form the current confinement portion of the laser element at the target position with good reproducibility.

【0025】(電流狭窄部の形成位置について)(About the formation position of the current confinement portion)

【0026】本発明者らの詳細な検討の結果、窒化物半
導体レーザ素子の電流狭窄部が被覆加工基板のどの位置
の上方に形成されるかに依存して、そのレーザ素子の閾
値電流密度が変化することが見出された。
As a result of detailed studies by the present inventors, the threshold current density of the nitride semiconductor laser device depends on the position of the current confined portion formed on the coated substrate. It was found to change.

【0027】図5において、グラフの横軸は被覆加工基
板の丘中央cからその幅方向にリッジストライプ端aま
での距離(μm)を表わし、縦軸はレーザ発振閾値電流
密度の低減率(%)を表わしている。ここで、丘中央c
からリッジストライプ端aまでの距離(以後、c−a距
離と呼ぶ)は、丘中央cから幅方向に右側が正で左側が
負で表示されている。また、レーザ発振閾値電流密度の
低減率とは、通常の窒化物半導体基板を用いて作製され
たレーザ素子に比べて被覆加工基板を用いて作製された
レーザ素子における発振閾値電流密度の低減率を表して
いる。すなわち、この低減率が正の範囲は閾値電流密度
が低下して改善されたことを意味し、負の範囲は閾値電
流密度が上昇して悪化したことを意味している。
In FIG. 5, the horizontal axis of the graph represents the distance (μm) from the hill center c of the coated substrate to the ridge stripe end a in the width direction, and the vertical axis represents the reduction rate (%) of the laser oscillation threshold current density. ). Here, hill center c
The distance from the ridge center a to the ridge stripe end a (hereinafter, referred to as ca distance) is indicated by a positive value in the width direction from the hill center c and a negative value in the left direction. The reduction rate of the laser oscillation threshold current density is defined as the reduction rate of the oscillation threshold current density of a laser device manufactured using a coated substrate compared to a laser device manufactured using a normal nitride semiconductor substrate. Represents. That is, the range where the reduction rate is positive indicates that the threshold current density is reduced and improved, and the range where the reduction rate is negative indicates that the threshold current density is increased and deteriorated.

【0028】なお、図5で測定された窒化物半導体レー
ザ素子の構造と製法は、後述の実施形態2と同様であっ
た。また、リッジストライプ幅は2μmであり、丘幅L
は18μmであり、溝幅Gは10μmであり、そして溝
深さHは2.5μmであった。
The structure and manufacturing method of the nitride semiconductor laser device measured in FIG. 5 were the same as those of the second embodiment described later. The ridge stripe width is 2 μm and the hill width L
Was 18 μm, the groove width G was 10 μm, and the groove depth H was 2.5 μm.

【0029】図5からわかるように、リッジストライプ
部が丘の上方に形成された窒化物半導体レーザ素子の閾
値電流密度の低減率は、リッジストライプ部が溝の上方
に形成されたものよりも大きくなる傾向を示した。さら
に詳細に調べたところ、丘上方の領域内であっても、c
−a距離が−3μmよりも大きくて1μmよりも小さい
領域にリッジストライプ部が形成されれば、閾値電流密
度の低減率が劇的に減少し、すなわち、閾値電流密度が
逆に増大することがわかった。ここで、リッジストライ
プ部の幅が2μmであることを考慮してc−a距離の−
3μmが丘中央cからリッジストライプ端bまでの距離
(以後、c−b距離と呼ぶ)に換算されれば、c−b距
離は−1μmになる。すなわち、窒化物半導体レーザ素
子のリッジストライプ部の少なくとも一部が溝中央cか
ら幅方向に左右1μm未満の範囲内に含まれるように形
成されたとき、閾値電流密度の低減率が劇的に減少す
る。
As can be seen from FIG. 5, the reduction rate of the threshold current density of the nitride semiconductor laser device in which the ridge stripe portion is formed above the hill is larger than that in the case where the ridge stripe portion is formed above the groove. Showed a tendency. A closer examination showed that c, even within the area above the hill,
If the ridge stripe portion is formed in a region where the -a distance is larger than -3 µm and smaller than 1 µm, the rate of reduction of the threshold current density is dramatically reduced, that is, the threshold current density is conversely increased. all right. Here, taking into account that the width of the ridge stripe portion is 2 μm,
If 3 μm is converted into the distance from the hill center c to the ridge stripe end b (hereinafter referred to as cb distance), the cb distance becomes −1 μm. That is, when at least a part of the ridge stripe portion of the nitride semiconductor laser element is formed so as to be included within a range of less than 1 μm in the width direction from the groove center c to the left and right, the reduction rate of the threshold current density is dramatically reduced. I do.

【0030】このような閾値電流密度の低減率が劇的に
減少する領域(たとえば溝中央cから幅方向に左右1μ
m未満の範囲)を領域Iと呼ぶことにする。すなわち、
窒化物半導体レーザ素子のリッジストライプ部は、丘幅
内の領域の上方であって領域Iを除く範囲に、その全体
(a−b幅)が含まれるように形成されることが好まし
い。なお、領域Iとしては丘中央cから幅方向に左右2
μm未満の範囲に設定することがより好ましく、左右3
μm未満の範囲に設定することがさらに好ましい。ここ
で、丘幅範囲内の上方の領域であってかつ領域Iを除く
領域を領域IIと呼ぶことにする。
In a region where the reduction rate of the threshold current density is dramatically reduced (for example, 1 μm in the width direction from the center c of the groove).
m is referred to as a region I. That is,
The ridge stripe portion of the nitride semiconductor laser device is preferably formed so as to include the entire area (ab width) in a range above the region within the hill width and excluding the region I. In addition, as the region I, the left and right 2
It is more preferable to set the distance in a range of less than
More preferably, it is set to a range of less than μm. Here, an area above the hill width range and excluding the area I is referred to as an area II.

【0031】以上の結果が、図6の模式図にまとめられ
ており、前述の領域Iと領域IIが本発明における被覆
加工基板中に示されている。すなわち、本発明による被
覆加工基板において、窒化物半導体レーザ素子のリッジ
ストライプ部は、領域IIの上方に形成されることが好
ましい。
The above results are summarized in the schematic diagram of FIG. 6, and the above-mentioned regions I and II are shown in the coated substrate in the present invention. That is, in the coated substrate according to the present invention, the ridge stripe portion of the nitride semiconductor laser device is preferably formed above the region II.

【0032】なお、レーザ発振閾値電流密度の低減効果
が被覆加工基板上方の形成位置に依存して変化する理由
は必ずしも明らかではない。しかし、リッジストライプ
部の幅が2μm以外の場合であっても、図5に示された
関係と同様の傾向が得られる。
It is not always clear why the effect of reducing the laser oscillation threshold current density changes depending on the formation position above the coated substrate. However, even when the width of the ridge stripe portion is other than 2 μm, the same tendency as the relationship shown in FIG. 5 is obtained.

【0033】また、前述のリッジストライプ部の形成位
置と閾値電流密度の低減率との関係は、たとえば図4
(a)の模式的断面図に示されるようなリッジストライ
プ構造を有する窒化物半導体レーザ素子構造に限られる
ものではない。たとえば、図4(b)の模式的断面図に
示されるような電流阻止構造を有する窒化物半導体レー
ザ素子の場合、前述のリッジストライプ部は2つの電流
阻止層に挟まれた部分に相当するし、リッジストライプ
幅は電流阻止層間幅に相当する。さらに一般的な表現を
用いれば、窒化物半導体レーザ素子の電流狭窄部(実質
的に電流が注入される発光層部分)が、図6に示された
領域IIの上方に存在していれば、本発明による効果が
十分に得られる。
The relationship between the formation position of the ridge stripe portion and the reduction rate of the threshold current density is shown in FIG.
The present invention is not limited to a nitride semiconductor laser device structure having a ridge stripe structure as shown in the schematic sectional view of FIG. For example, in the case of a nitride semiconductor laser device having a current blocking structure as shown in the schematic sectional view of FIG. 4B, the above-mentioned ridge stripe portion corresponds to a portion sandwiched between two current blocking layers. The width of the ridge stripe corresponds to the width of the current blocking layer. Using a more general expression, if the current confinement portion (the light emitting layer portion where the current is substantially injected) of the nitride semiconductor laser device exists above the region II shown in FIG. The effect of the present invention can be sufficiently obtained.

【0034】ただし、電流阻止構造を有する窒化物半導
体レーザ素子の場合、リッジストライプ構造を有する素
子に比べて閾値電流密度の低減率が低かった。また、電
流阻止構造を有する窒化物半導体レーザ素子は、リッジ
ストライプ構造を有する素子と比較して、クラックの発
生による歩留まりの低下が大きかった。これらの原因に
ついては必ずしも明らかではないが、電流狭窄部が形成
された電流阻止層上に再び窒化物半導体層を結晶成長さ
せる工程に問題があるのではないかと考えられる。すな
わちその工程では、電流阻止層に電流狭窄部を形成する
ために多層発光構造の形成途中で基板を一旦結晶成長装
置から常温雰囲気中に取り出し、その後に再び結晶成長
装置に内に装填して多層発光構造の残りの部分を約10
00℃の温度で結晶成長させる。このように多層発光構
造の形成途中で急激な温度差のある熱履歴を与えれば、
多層発光構造内で結晶歪が増大してクラックが発生する
ものと考えられる。
However, in the case of the nitride semiconductor laser device having the current blocking structure, the reduction rate of the threshold current density was lower than that of the device having the ridge stripe structure. Further, the nitride semiconductor laser device having the current blocking structure has a large decrease in the yield due to the occurrence of cracks as compared with the device having the ridge stripe structure. Although these causes are not necessarily clear, it is thought that there is a problem in the step of crystal-growing the nitride semiconductor layer again on the current blocking layer in which the current constriction is formed. That is, in the process, in order to form a current confinement portion in the current blocking layer, during the formation of the multilayer light emitting structure, the substrate is once taken out of the crystal growth apparatus into a room temperature atmosphere, and then loaded again into the crystal growth apparatus and The remaining part of the light emitting structure is about 10
A crystal is grown at a temperature of 00 ° C. By giving a thermal history with a sharp temperature difference during the formation of the multilayer light emitting structure,
It is considered that crystal strain increases in the multilayer light emitting structure and cracks occur.

【0035】(丘幅について)(About hill width)

【0036】加工基板に形成される丘の幅は、4μm以
上で30μm以下であることが好ましく、13μm以上
で25μm以下であることがより好ましい。このような
丘幅の下限値と上限値は、以下のようにして見積もられ
た。丘幅内の上方に窒化物半導体レーザ素子の電流狭窄
部が形成される場合、丘幅の下限値はその電流狭窄部の
幅(電流狭窄幅)に依存する。上述のレーザ発振閾値電
流密度の低減率の観点から、電流狭窄部は、領域II
(図6参照)に形成されることが好ましい。したがっ
て、丘幅の下限値は、少なくとも電流狭窄幅よりも広く
する必要がある。電流狭窄幅は約1〜3.5μmの範囲
内で形成され得るので、丘幅の下限値は、領域Iの幅2
μmとストライプ幅(1μm)×2を加えた少なくとも
4μm以上でなければならないと見積もられる。さらに
好ましい丘幅の下限値としては、領域Iの拡大された幅
6μmとストライプ幅(3.5μm)×2を加えた13
μm以上であると見積もられる。
The width of the hill formed on the processed substrate is preferably 4 μm or more and 30 μm or less, and more preferably 13 μm or more and 25 μm or less. The lower and upper limits of such hill width were estimated as follows. When the current confinement portion of the nitride semiconductor laser device is formed above the hill width, the lower limit of the hill width depends on the width of the current confinement portion (current confinement width). From the viewpoint of the reduction rate of the laser oscillation threshold current density described above, the current constriction portion is formed in the region II.
(See FIG. 6). Therefore, the lower limit of the hill width needs to be at least wider than the current constriction width. Since the current confinement width can be formed in the range of about 1 to 3.5 μm, the lower limit of the hill width is the width 2 of the region I.
It is estimated that it must be at least 4 μm, which is the sum of μm and the stripe width (1 μm) × 2. A more preferable lower limit of the hill width is 13 which is obtained by adding the enlarged width 6 μm of the region I and the stripe width (3.5 μm) × 2.
It is estimated that it is not less than μm.

【0037】他方、丘幅の上限値には、特に制約はな
い。しかし、丘幅が大きくなるほど加工基板に形成され
る溝が占める領域割合が減るので、結晶歪の緩和効果が
小さくなって、クラックの発生率が大きくなる。したが
って、丘幅の上限値は30μm以下であることが好まし
く、25μm以下であることがより好ましい。
On the other hand, there is no particular limitation on the upper limit of the hill width. However, the larger the hill width, the smaller the proportion of the region occupied by the grooves formed in the processed substrate, so that the effect of alleviating crystal strain is reduced and the crack generation rate is increased. Therefore, the upper limit of the hill width is preferably 30 μm or less, and more preferably 25 μm or less.

【0038】また、丘幅は、加工基板に形成される溝の
幅よりも広い方が好ましい。なぜならば、電流狭窄部分
が形成され得る最も好ましい領域IIが広くなって、そ
こに多くの窒化物半導体レーザ素子が形成され得るから
である。
The hill width is preferably wider than the width of the groove formed in the processing substrate. This is because the most preferable region II where the current confined portion can be formed is widened, and many nitride semiconductor laser devices can be formed there.

【0039】(溝幅について)(About groove width)

【0040】溝幅の下限値と上限値は、2μm以上で3
0μm以下であることが好ましく、5μm以上で25μ
m以下であることがより好ましい。すなわち、溝幅が2
μmより小さければ、電流狭窄部が領域IIの上方に形
成されても、閾値電流密度の低減効果が現れなかった。
他方、溝幅が5μm以上になれば、その低減効果が顕著
になり始めた。溝幅の上限値については特に制約はない
が、加工基板に形成された溝が窒化物半導体下地層で完
全に被覆されるためには、溝幅は30μm以下であるこ
とが好ましく、25μm以下であることがより好まし
い。
The lower limit and the upper limit of the groove width are 3 μm or more at 2 μm or more.
0 μm or less, preferably 5 μm or more and 25 μm
m is more preferable. That is, when the groove width is 2
If it is smaller than μm, the effect of reducing the threshold current density did not appear even if the current constriction was formed above the region II.
On the other hand, when the groove width became 5 μm or more, the reduction effect began to become remarkable. The upper limit of the groove width is not particularly limited, but the groove width is preferably 30 μm or less, and 25 μm or less in order to completely cover the groove formed on the processed substrate with the nitride semiconductor base layer. More preferably, there is.

【0041】(溝深さについて)(About groove depth)

【0042】図7は、溝深さH(μm)とレーザ発振閾
値電流密度の低減率(%)との関係を表わしている。図
7で測定された窒化物半導体レーザ素子の構造と製法は
後述の実施形態2と同様であり、丘幅と溝幅とリッジス
トライプ幅はそれぞれ18μmと10μmと2μmであ
った。また、リッジストライプ部は、丘中央cからのc
−a距離が4μmの位置に形成された(図5参照)。
FIG. 7 shows the relationship between the groove depth H (μm) and the reduction rate (%) of the laser oscillation threshold current density. The structure and manufacturing method of the nitride semiconductor laser device measured in FIG. 7 were the same as those of the second embodiment described later, and the hill width, groove width, and ridge stripe width were 18 μm, 10 μm, and 2 μm, respectively. In addition, the ridge stripe portion is c from the hill center c.
The -a distance was formed at a position of 4 μm (see FIG. 5).

【0043】図7からわかるように、溝深さHが約0.
25μm以上で10μm以下の範囲内にあれば、レーザ
発振閾値電流密度の低減効果が得られる。溝深さHが
0.75μm以上で5μm以下であれば閾値電流密度の
低減効果がより明らかになり、1.5μm以上で4μm
以下であればその低減効果がより顕著になる。
As can be seen from FIG. 7, the groove depth H is about 0.
When it is within the range of 25 μm or more and 10 μm or less, the effect of reducing the laser oscillation threshold current density can be obtained. When the groove depth H is 0.75 μm or more and 5 μm or less, the effect of reducing the threshold current density becomes more apparent, and when the groove depth H is 1.5 μm or more, 4 μm.
If it is below, the reduction effect becomes more remarkable.

【0044】なお、溝深さとレーザ発振閾値電流密度の
低減率との関係は、電流狭窄部が領域IIの上方に形成
されている限り、図7と同様の傾向を示し得る。
Incidentally, the relationship between the groove depth and the reduction rate of the laser oscillation threshold current density can show the same tendency as in FIG. 7 as long as the current confinement portion is formed above the region II.

【0045】(溝の長手方向について)(About the longitudinal direction of the groove)

【0046】主面として{0001}C面を有する窒化
物半導体基板に形成された溝の長手方向は、<1−10
0>方向に平行であることが最も好ましく、<11−2
0>方向に平行であることが次に好ましかった。これら
の特定方向に関する溝の長手方向は、{0001}C面
内で±5度程度の開き角度を有していても実質的な影響
を生じなかった。
The longitudinal direction of a groove formed in a nitride semiconductor substrate having a {0001} C plane as a main surface is <1-10
0> direction is most preferable, and <11-2.
It was then preferred to be parallel to the 0> direction. Even if the longitudinal direction of the groove in these specific directions had an opening angle of about ± 5 degrees in the {0001} C plane, there was no substantial effect.

【0047】窒化物半導体基板の<1−100>方向に
沿って溝が形成されることの優位性は、結晶歪みとクラ
ック発生の抑制効果が非常に高いことである。この方向
に沿って形成された溝内に窒化物半導体下地層が成長さ
せられる場合、その溝の側壁面には主に{11−20}
面が成長しながら、その溝が窒化物半導体下地層で被覆
される。この{11−20}側壁面は基板の主面に対し
て垂直であるので、溝はほぼ矩形形状の横断面を有しな
がら窒化物半導体下地層で被覆されていく。すなわち、
溝の底面上には窒化物半導体下地層が成長しにくく、溝
の側壁からその溝が被覆されていく。そして、窒化物半
導体下地層は基板主面に平行な方向に十分に成長(以
後、横方向成長と呼ぶ)するので、結晶歪みとクラック
発生に対する抑制効果が非常に高くなるものと考えられ
る。
The advantage of forming a groove along the <1-100> direction of the nitride semiconductor substrate is that the effect of suppressing crystal distortion and crack generation is very high. When a nitride semiconductor base layer is grown in a groove formed along this direction, the {11-20} is mainly formed on the side wall surface of the groove.
As the surface grows, the grooves are covered with a nitride semiconductor underlayer. Since the {11-20} side wall surfaces are perpendicular to the main surface of the substrate, the grooves are covered with the nitride semiconductor underlayer while having a substantially rectangular cross section. That is,
It is difficult for the nitride semiconductor underlayer to grow on the bottom surface of the groove, and the groove is covered from the side wall of the groove. Since the nitride semiconductor underlayer grows sufficiently in a direction parallel to the main surface of the substrate (hereinafter, referred to as lateral growth), it is considered that the effect of suppressing crystal distortion and crack generation becomes extremely high.

【0048】他方、窒化物半導体基板の<11−20>
方向に沿って溝が形成されることの優位性は、溝が窒化
物半導体下地層で埋められたときにその下地層の表面モ
フォロジが良好なことである。この方向に沿って形成さ
れた溝内に窒化物半導体下地層が成長する場合、溝の側
壁面には主に{1−101}面が成長しながら、その溝
が窒化物半導体下地層で被覆される。この{1−10
1}側壁面は非常に平坦で、この側壁面と丘上面とが接
するエッジ部も非常に急峻である。したがって、<11
−20>方向に沿って形成された溝は、図2(b)に示
されているように上方から見れば、ほとんど蛇行するこ
となく窒化物半導体下地層で被覆される。このように被
覆した窒化物半導体下地層の表面モフォロジは、非常に
良好になり得る。窒化物半導体下地層の表面モフォロジ
が良好であれば、その下地層の領域IIの上方に形成さ
れた電流狭窄部を有する窒化物半導体レーザ素子の素子
不良が低減するので好ましい。
On the other hand, the nitride semiconductor substrate <11-20>
The advantage of forming the groove along the direction is that when the groove is filled with the nitride semiconductor base layer, the surface morphology of the base layer is good. When the nitride semiconductor underlayer grows in the groove formed along this direction, the {1-101} plane mainly grows on the side wall surface of the groove, and the groove is covered with the nitride semiconductor underlayer. Is done. This 1-10
1} The side wall surface is very flat, and the edge where the side wall surface contacts the hill top surface is also very steep. Therefore, <11
The groove formed along the -20> direction is covered with the nitride semiconductor underlayer almost without meandering as seen from above as shown in FIG. 2B. The surface morphology of the nitride semiconductor underlayer coated in this way can be very good. If the surface morphology of the nitride semiconductor underlayer is good, it is preferable because the device failure of the nitride semiconductor laser device having the current constriction formed above the region II of the underlayer is reduced.

【0049】前述の丘または溝はすべてストライプ状で
あったが、ストライプ状であることは以下の点において
好ましい。すなわち、窒化物半導体レーザ素子の電流狭
窄部は主としてはストライプ状であり、前述の好ましい
電流狭窄部形成領域(領域II)もストライプ状であれ
ば、その電流狭窄部をその好ましい領域II内に作り込
むことが容易になる。
Although the above-mentioned hills or grooves are all striped, it is preferable that the hills or grooves be striped in the following points. That is, the current confinement portion of the nitride semiconductor laser device is mainly in a stripe shape, and if the above-described preferable current confinement portion forming region (region II) is also in a stripe shape, the current confinement portion is formed in the preferable region II. It becomes easy to insert.

【0050】(窒化物半導体下地層について)(Regarding Nitride Semiconductor Underlayer)

【0051】加工基板を被覆する窒化物半導体下地層と
しては、たとえばGaN膜、AlGaN膜、InGaN
膜などを用いることができる。また、その窒化物半導体
下地層中に、Si、O、Cl、S、C、Ge、Zn、C
d、MgおよびBeの少なくともいずれかの不純物を添
加することができる。
As the nitride semiconductor underlayer for covering the processing substrate, for example, a GaN film, an AlGaN film, an InGaN
A film or the like can be used. Further, Si, O, Cl, S, C, Ge, Zn, C
At least one of d, Mg and Be can be added.

【0052】窒化物半導体下地層がGaN膜であれば、
以下の点において好ましい。すなわち、GaN膜は2元
混晶であるので、結晶成長の制御性が良好である。ま
た、GaN膜の表面マイグレーション長はAlGaN膜
に比べて長く、InGaN膜に比べて短いので、溝と丘
を完全かつ平坦に被覆するように適度な横方向成長を得
ることができる。窒化物半導体下地層として利用される
GaN膜に添加される不純物濃度は1x1017〜8x1
18/cm3の範囲内にあることが好ましい。このよう
な濃度範囲の不純物の添加によって、窒化物半導体下地
層の表面モフォロジが良好になって発光層の厚さが均一
化され、レーザ素子特性が向上し得る。
If the nitride semiconductor underlayer is a GaN film,
It is preferable in the following points. That is, since the GaN film is a binary mixed crystal, the controllability of crystal growth is good. Further, since the surface migration length of the GaN film is longer than that of the AlGaN film and shorter than that of the InGaN film, appropriate lateral growth can be obtained so as to completely and flatly cover the grooves and hills. The impurity concentration added to the GaN film used as the nitride semiconductor underlayer is 1 × 10 17 to 8 × 1
It is preferably within the range of 0 18 / cm 3 . By adding impurities in such a concentration range, the surface morphology of the nitride semiconductor underlayer is improved, the thickness of the light emitting layer is made uniform, and the laser device characteristics can be improved.

【0053】窒化物半導体下地層がAlGaN膜であれ
ば、以下の点において好ましい。AlGaN膜において
は、Alが含まれているので、GaN膜やInGaN膜
に比べて表面マイグレーション長が短い。表面マイグレ
ーション長が短いということは、溝内が窒化物半導体膜
で横方向に被覆されつつも、窒化物半導体膜が溝の底部
に堆積されにくいことを意味する。すなわち、AlGa
N膜は溝の側壁から結晶成長が促進されて横方向成長が
顕著になり、より一層結晶歪みを緩和させ得る。Alx
Ga1-xN膜のAlの組成比xは0.01以上で0.1
5以下であることが好ましく、0.01以上で0.07
以下であることがより好ましい。Alの組成比xが0.
01よりも小さければ、前述の表面マイグレーション長
が長くなってしまう可能性がある。他方、Alの組成比
xが0.15よりも大きくなれば、表面マイグレーショ
ン長が短くなりすぎて、溝が平坦に埋まりにくくなる可
能性がある。なお、AlGaN膜に限らず、この膜と同
様の効果は窒化物半導体下地層にAlが含まれていれば
得られる。窒化物半導体下地層として利用されるAlG
aN膜に添加される不純物濃度は3x1017〜8x10
18/cm3の範囲内にあることが好ましい。このような
濃度範囲の不純物の添加によって、窒化物半導体下地層
の表面マイグレーシヨン長が短くなって、結晶歪を一層
緩和させることができる。
If the nitride semiconductor underlayer is an AlGaN film, it is preferable in the following points. Since the AlGaN film contains Al, the surface migration length is shorter than that of the GaN film or the InGaN film. The fact that the surface migration length is short means that the nitride semiconductor film is not easily deposited on the bottom of the groove while the inside of the groove is laterally covered with the nitride semiconductor film. That is, AlGa
In the N film, the crystal growth is promoted from the side wall of the groove, and the lateral growth becomes remarkable, so that the crystal distortion can be further alleviated. Al x
The Al composition ratio x of the Ga 1-x N film is 0.01 or more and 0.1
5 or less, preferably 0.01 or more and 0.07 or less.
It is more preferred that: When the composition ratio x of Al is 0.
If it is smaller than 01, the above-mentioned surface migration length may be increased. On the other hand, if the composition ratio x of Al is larger than 0.15, the surface migration length becomes too short, and the groove may not be buried flat. The effect similar to that of the AlGaN film is obtained as long as the nitride semiconductor underlayer contains Al. AlG used as a nitride semiconductor underlayer
The impurity concentration added to the aN film is 3 × 10 17 to 8 × 10
It is preferably in the range of 18 / cm 3 . By the addition of the impurities in such a concentration range, the surface migration length of the nitride semiconductor underlayer is shortened, and the crystal distortion can be further reduced.

【0054】窒化物半導体下地層がInGaN膜であれ
ば、以下の点において好ましい。InGaN膜において
は、Inが含まれているので、GaN膜やAlGaN膜
と比べて弾力性がある。したがって、InGaN膜は加
工基板の溝に埋まってその基板からの結晶歪みを窒化物
半導体膜全体に拡散させて局所的な結晶歪を減らし、ク
ラックの発生を抑制するように働く。InxGa1-xN膜
のIn組成比xは0.01以上で0.18以下であるこ
とが好ましく、0.01以上で0.1以下であることが
より好ましい。Inの組成比xが0.01よりも小さけ
れば、Inを含むことによる弾性力の効果が得られにく
くなる可能性がある。また、Inの組成比xが0.18
よりも大きくなれば、InGaN膜の結晶性が低下して
しまう可能性がある。なお、InGaN膜に限らず、こ
の膜と同様の効果は、窒化物半導体下地層にInが含ま
れていれば得られる。窒化物半導体下地層として利用さ
れるInGaN膜に添加される不純物濃度は1x1017
〜5x1018/cm3の範囲内にあることが好ましい。
このような濃度範囲の不純物の添加によって、窒化物半
導体下地層の表面モフォロジが良好になって、かつ弾力
性を保有し得るので好ましい。
If the nitride semiconductor underlayer is an InGaN film, it is preferable in the following points. Since the InGaN film contains In, it is more elastic than the GaN film or the AlGaN film. Therefore, the InGaN film is buried in the groove of the processed substrate and diffuses crystal strain from the substrate throughout the nitride semiconductor film, thereby reducing local crystal strain and suppressing cracks. The In composition ratio x of the In x Ga 1 -xN film is preferably 0.01 or more and 0.18 or less, and more preferably 0.01 or more and 0.1 or less. If the composition ratio x of In is smaller than 0.01, the effect of the elastic force due to the inclusion of In may not be easily obtained. The composition ratio x of In is 0.18.
If it is larger than that, the crystallinity of the InGaN film may be reduced. Note that the same effects as those of the InGaN film can be obtained as long as the nitride semiconductor underlayer contains In. The impurity concentration added to the InGaN film used as the nitride semiconductor underlayer is 1 × 10 17
It is preferably in the range of 55 × 10 18 / cm 3 .
The addition of the impurity in such a concentration range is preferable because the surface morphology of the nitride semiconductor underlayer can be improved and the elasticity can be maintained.

【0055】(窒化物半導体下地層の膜厚について)(About the thickness of the nitride semiconductor underlayer)

【0056】加工基板が窒化物半導体下地層で完全に被
覆されるためには、その下地層が十分に厚くなければな
らない。他方、加工基板が窒化物半導体下地層で完全に
被覆されないためには、その下地層が薄くなければなら
ない。本発明の課題を解決するためには、加工基板は完
全には窒化物半導体下地層で被覆されなくてもかまわな
い。しかしながら、レーザ素子チップの収得率の観点か
ら言えば、加工基板を完全に窒化物半導体下地層で被覆
した方が好ましい。したがって、窒化物半導体下地層の
厚さは、およそ2μm以上で20μm以下であることが
好ましい。被覆膜厚が2μmよりも薄くなれば、加工基
板に形成された溝幅や溝深さにも依存するが、窒化物半
導体膜で溝を完全かつ平坦に埋没させることが困難にな
り得る。他方、被覆膜厚が20μmよりも厚くなれば、
加工基板における横方向成長よりも垂直方向(基板主面
に対して垂直方向)の成長の方が次第に顕著になり、結
晶歪みの緩和効果とクラック抑制効果が十分に発揮され
にくくなる。
In order for the processed substrate to be completely covered with the nitride semiconductor underlayer, the underlayer must be sufficiently thick. On the other hand, in order that the processed substrate is not completely covered with the nitride semiconductor underlayer, the underlayer must be thin. In order to solve the problem of the present invention, the processed substrate does not have to be completely covered with the nitride semiconductor underlayer. However, from the viewpoint of the yield of the laser element chip, it is preferable to completely cover the processed substrate with the nitride semiconductor underlayer. Therefore, it is preferable that the thickness of the nitride semiconductor underlayer is approximately 2 μm or more and 20 μm or less. If the coating film thickness is less than 2 μm, it may be difficult to completely and flatly bury the groove with the nitride semiconductor film, depending on the groove width and groove depth formed in the processed substrate. On the other hand, if the coating thickness is greater than 20 μm,
The growth in the vertical direction (perpendicular to the main surface of the substrate) becomes more and more remarkable than the lateral growth on the processed substrate, and the effect of alleviating crystal distortion and the effect of suppressing cracks are not sufficiently exhibited.

【0057】[実施形態2][Embodiment 2]

【0058】実施形態2としては、本発明における被覆
加工基板の作製方法が図3を参照して説明される。な
お、本実施形態において特に言及されていない事項に関
しては、前述の実施形態1の場合と同様である。
As a second embodiment, a method of manufacturing a coated substrate according to the present invention will be described with reference to FIG. Note that items not specifically mentioned in the present embodiment are the same as those in the first embodiment.

【0059】(被覆加工基板の作製方法)(Production method of coated substrate)

【0060】図3の模式的な断面図は加工基板上に窒化
物半導体下地層が被覆された被覆加工基板を示してお
り、この加工基板は以下のようにして作製され得る。ま
ず、主面方位が(0001)面であるn型GaN基板の
表面に、リソグラフィ技術を用いてストライプ状のマス
クパターンが形成された。このマスクパターンに沿っ
て、ドライエッチング法によってn型GaN基板に溝が
形成された。こうして形成された溝と丘は、n型GaN
基板の<1−100>方向に沿っており、丘幅15μ
m、溝深さ2.2μm、および溝幅12μmを有してい
た。
FIG. 3 is a schematic cross-sectional view showing a coated substrate in which a nitride semiconductor base layer is coated on a processed substrate. The processed substrate can be manufactured as follows. First, a stripe-shaped mask pattern was formed on the surface of an n-type GaN substrate having a (0001) principal plane orientation by using a lithography technique. A groove was formed in the n-type GaN substrate along the mask pattern by a dry etching method. The grooves and hills formed in this way are n-type GaN
Along the <1-100> direction of the substrate, hill width 15μ
m, a groove depth of 2.2 μm, and a groove width of 12 μm.

【0061】作製された加工基板は、十分に有機洗浄さ
れてからMOCVD(有機金属気相成長)装置内に搬入
され、被覆膜厚6μmのAl0.05Ga0.95N膜からなる
下地層が積層された。このAl0.05Ga0.95N下地層の
形成においては、MOCVD装置内にセットされた加工
基板上にV族元素用原料のNH3(アンモニア)とII
I族元素用原料のTMGa(トリメチルガリウム)およ
びTMAl(トリメチルアルミニウム)が供給され、1
050℃の結晶成長温度において、それらの原料にSi
4(Si不純物濃度1×1018/cm3)が添加され
た。
The processed substrate thus produced is sufficiently organically cleaned and then carried into an MOCVD (metal organic chemical vapor deposition) apparatus, where an underlayer made of an Al 0.05 Ga 0.95 N film having a coating thickness of 6 μm is laminated. Was. In the formation of the Al 0.05 Ga 0.95 N underlayer, NH 3 (ammonia), which is a raw material for group V elements, and II are used on a processing substrate set in a MOCVD apparatus.
TMGa (trimethylgallium) and TMAl (trimethylaluminum) as raw materials for group I elements are supplied, and
At a crystal growth temperature of 050 ° C.,
H 4 (Si impurity concentration 1 × 10 18 / cm 3 ) was added.

【0062】本実施形態ではドライエッチング法による
溝形成方法が例示されたが、その他の溝形成方法が用い
られてもよいことは言うまでもない。たとえば、ウエッ
トエッチング法、スクライビング法、ワイヤソー加工、
放電加工、スパッタリング加工、レーザ加工、サンドブ
ラスト加工、フォーカスイオンビーム加工などが用いら
れ得る。
In this embodiment, the groove forming method by the dry etching method is described as an example, but it goes without saying that other groove forming methods may be used. For example, wet etching, scribing, wire sawing,
Electric discharge machining, sputtering, laser machining, sandblasting, focus ion beam machining, and the like can be used.

【0063】本実施形態では、n型GaN基板の<1−
100>方向に沿って溝が形成されたが、<11−20
>方向に沿って溝が形成されてもよい。
In the present embodiment, the n-type GaN substrate <1-
A groove was formed along the <100> direction.
A groove may be formed along the direction.

【0064】本実施形態では、主面として(0001)
面を有するGaN基板が用いられたが、その他の面方位
やその他の窒化物半導体基板が用いられてもよい。窒化
物半導体基板の面方位に関しては、C面{0001}、
A面{11−20}、R面{1−102}、M面{1−
100}、および{1−101}面などが好ましく用い
られ得る。また、これらの面方位から2度以内のオフ角
度の主面を有する基板であれば、その表面モフォロジが
良好である。
In the present embodiment, (0001)
Although a GaN substrate having a plane is used, other plane orientations and other nitride semiconductor substrates may be used. Regarding the plane orientation of the nitride semiconductor substrate, the C plane {0001},
A plane {11-20}, R plane {1-102}, M plane {1-
The {100} and {1-101} planes can be preferably used. In addition, a substrate having a main surface having an off angle of 2 degrees or less from these plane orientations has good surface morphology.

【0065】(結晶成長)(Crystal Growth)

【0066】図1は被覆加工基板を用いて形成された窒
化物半導体レーザ素子を表わしている。図1に示された
窒化物半導体レーザ素子は、加工基板(n型GaN基
板)101とn型Al0.05Ga0.95N下地層102から
なる被覆加工基板100、n型In0.07Ga0.93Nクラ
ック防止層103、n型Al0.1Ga0.9Nクラッド層1
04、n型GaN光ガイド層105、発光層106、p
型Al0.2Ga0.8Nキャリアブロック層107、p型G
aN光ガイド層108、p型Al0.1Ga0.9Nクラッド
層109、p型GaNコンタクト層110、n電極11
1、p電極112およびSiO2誘電体膜113を含ん
でいる。
FIG. 1 shows a nitride semiconductor laser device formed using a coated substrate. The nitride semiconductor laser device shown in FIG. 1 has a coated substrate 100 composed of a processed substrate (n-type GaN substrate) 101 and an n-type Al 0.05 Ga 0.95 N underlayer 102, an n-type In 0.07 Ga 0.93 N crack prevention layer. 103, n-type Al 0.1 Ga 0.9 N clad layer 1
04, n-type GaN light guide layer 105, light emitting layer 106, p
Type Al 0.2 Ga 0.8 N carrier block layer 107, p-type G
aN optical guide layer 108, p-type Al 0.1 Ga 0.9 N cladding layer 109, p-type GaN contact layer 110, n-electrode 11
1, including a p-electrode 112 and a SiO 2 dielectric film 113.

【0067】被覆加工基板100上には、MOCVD装
置内において、V族元素用原料のNH3とIII族元素
用原料のTMGaまたはTEGa(トリエチルガリウ
ム)に、III族元素用原料のTMIn(トリメチルイ
ンジウム)と不純物としてのSiH4が加えられ、80
0℃の結晶成長温度でn型In0.07Ga0.93Nクラック
防止層103が厚さ40nmに成長させられた。次に、
基板温度が1050℃に上げられ、III族元素用原料
のTMAlまたはTEAl(トリエチルアルミニウム)
が用いられて、厚さ1.2μmのn型Al0.1Ga0.9
クラッド層104(Si不純物濃度1×1018/c
3)が成長させられ、続いてn型GaN光ガイド層1
05(Si不純物濃度1×1018/cm3)が厚さ0.
1μmに成長させられた。
On the coated substrate 100, in a MOCVD apparatus, NH 3 as a group V element material and TMGa or TEGa (triethyl gallium) as a group III element material are added to a group III element material TMIn (trimethyl indium). ) And SiH 4 as an impurity,
At a crystal growth temperature of 0 ° C., an n-type In 0.07 Ga 0.93 N crack preventing layer 103 was grown to a thickness of 40 nm. next,
The substrate temperature is raised to 1050 ° C and the raw material for group III element TMAl or TEAl (triethylaluminum)
Is used, and a 1.2 μm thick n-type Al 0.1 Ga 0.9 N
Cladding layer 104 (Si impurity concentration 1 × 10 18 / c
m 3 ) is grown, followed by the n-type GaN light guide layer 1
05 (Si impurity concentration 1 × 10 18 / cm 3 ) has a thickness of 0.
It was grown to 1 μm.

【0068】その後、基板温度が800℃に下げられ、
厚さ8nmのIn0.01Ga0.99N障壁層と厚さ4nmの
In0.15Ga0.85N井戸層とが交互に積層された発光層
(多重量子井戸構造)106が形成された。この実施形
態では、発光層106は障壁層で開始して障壁層で終了
する多重量子井戸構造を有し、3層(3周期)の量子井
戸層を含んでいた。また、障壁層と井戸層の両方に、S
i不純物が1×1018/cm3の濃度で添加された。な
お、障壁層と井戸層との間または井戸層と障壁層との間
に、1秒以上で180秒以内の結晶成長中断期間が挿入
されてもよい。こうすることによって、各層の平坦性が
向上し、発光スペクトルの半値幅が減少するので好まし
い。
Thereafter, the substrate temperature is lowered to 800 ° C.
A light emitting layer (multiple quantum well structure) 106 in which an In 0.01 Ga 0.99 N barrier layer having a thickness of 8 nm and an In 0.15 Ga 0.85 N well layer having a thickness of 4 nm were alternately laminated was formed. In this embodiment, the light emitting layer 106 has a multiple quantum well structure starting at the barrier layer and ending at the barrier layer, and includes three (three periods) quantum well layers. In addition, S is added to both the barrier layer and the well layer.
i impurity was added at a concentration of 1 × 10 18 / cm 3 . Note that a crystal growth interruption period of 1 second or more and 180 seconds or less may be inserted between the barrier layer and the well layer or between the well layer and the barrier layer. This is preferable because the flatness of each layer is improved and the half width of the emission spectrum is reduced.

【0069】発光層106にAsが添加される場合には
AsH3またはTBAs(ターシャリブチルアルシン)
を用い、Pが添加される場合にはPH3(ホスフィン)
またはTBP(ターシャリブチルホスフィン)を用い、
そしてSbが添加される場合にはTMSb(トリメチル
アンチモン)またはTESb(トリエチルアンチモン)
を用いればよい。また、発光層が形成される際に、N原
料として、NH3以外にジメチルヒドラジンが用いられ
てもよい。
When As is added to the light emitting layer 106, AsH 3 or TBAs (tert-butylarsine) is used.
And when P is added, PH 3 (phosphine)
Or using TBP (tertiary butyl phosphine)
When Sb is added, TMSb (trimethylantimony) or TESb (triethylantimony)
May be used. Further, when the light emitting layer is formed, dimethylhydrazine may be used as the N raw material in addition to NH 3 .

【0070】次に、基板が再び1050℃まで昇温され
て、厚さ20nmのp型Al0.2Ga0.8Nキャリアブロ
ック層107、厚さ0.1μmのp型GaN光ガイド層
108、厚さ0.5μmのp型Al0.1Ga0.9Nクラッ
ド層109、および厚さ0.1μmのp型GaNコンタ
クト層110が順次に成長させられた。p型不純物とし
ては、Mg(EtCP2Mg:ビスエチルシクロペンタ
ジエニルマグネシウム)が5×1019/cm3〜2×1
20/cm3の濃度で添加された。p型GaNコンタク
ト層110のp型不純物濃度は、p電極112との界面
に近づくに従って増大させることが好ましい。こうする
ことによって、p電極との界面におけるコンタクト抵抗
が低減する。また、p型不純物であるMgの活性化を妨
げているp型層中の残留水素を除去するために、p型層
成長中に微量の酸素が混入されてもよい。
Next, the temperature of the substrate is raised again to 1050 ° C., and a p-type Al 0.2 Ga 0.8 N carrier block layer 107 having a thickness of 20 nm, a p-type GaN optical guide layer 108 having a thickness of 0.1 μm, and a A 0.5 μm p-type Al 0.1 Ga 0.9 N cladding layer 109 and a 0.1 μm thick p-type GaN contact layer 110 were sequentially grown. As the p-type impurity, Mg (EtCP 2 Mg: bisethylcyclopentadienyl magnesium) is 5 × 10 19 / cm 3 to 2 × 1.
It was added at a concentration of 0 20 / cm 3 . It is preferable that the p-type impurity concentration of p-type GaN contact layer 110 be increased as approaching the interface with p-electrode 112. By doing so, the contact resistance at the interface with the p-electrode is reduced. Further, a small amount of oxygen may be mixed during the growth of the p-type layer in order to remove residual hydrogen in the p-type layer which is preventing activation of Mg which is a p-type impurity.

【0071】このようにして、p型GaNコンタクト層
110が成長させられた後、MOCVD装置のリアクタ
内の全ガスが窒素キャリアガスとNH3に変えられ、6
0℃/分の冷却速度で基板温度が冷却された。基板温度
が800℃に冷却された時点でNH3の供給が停止さ
れ、5分間だけその基板温度に保持されてから室温まで
冷却された。この基板の保持温度は650℃から900
℃の間にあることが好ましく、保持時間は3分以上で1
0分以下であることが好ましかった。また、室温までの
冷却速度は、30℃/分以上であることが好ましい。こ
うして形成された結晶成長膜がラマン測定によって評価
された結果、従来のp型化アニールが行なわれていなく
ても、その成長膜は既にp型化の特性を示していた(す
なわち、Mgが活性化していた)。また、p電極112
を形成したときのコンタクト抵抗も低減していた。これ
に加えて従来のp型化アニールが組合わされれば、Mg
の活性化率がさらに向上して好ましかった。
After the p-type GaN contact layer 110 is thus grown, all the gases in the reactor of the MOCVD apparatus are changed to nitrogen carrier gas and NH 3 ,
The substrate temperature was cooled at a cooling rate of 0 ° C./min. When the substrate temperature was cooled to 800 ° C., the supply of NH 3 was stopped, the substrate temperature was maintained for 5 minutes, and then cooled to room temperature. The holding temperature of this substrate is from 650 ° C. to 900
° C, and the holding time is 3 minutes or more and 1 hour.
Preferably, it was less than 0 minutes. Further, the cooling rate to room temperature is preferably 30 ° C./min or more. The crystal growth film thus formed was evaluated by Raman measurement. As a result, even if the conventional p-type annealing was not performed, the growth film had already exhibited p-type characteristics (that is, Mg was activated). Had been turned). Also, the p electrode 112
The contact resistance at the time of forming was also reduced. In addition to this, if conventional p-type annealing is combined, Mg
The activation rate was further improved, which was favorable.

【0072】なお、本実施形態による結晶成長工程にお
いては、加工基板から窒化物半導体レーザ層まで連続し
て結晶成長させてもよいし、加工基板から被覆加工基板
までの成長工程が予め行なわれた後に窒化物半導体レー
ザ層を成長させるための再成長が行なわれてもよい。
In the crystal growth step according to the present embodiment, the crystal may be continuously grown from the processed substrate to the nitride semiconductor laser layer, or the growth step from the processed substrate to the coated substrate may be performed in advance. Regrowth for growing the nitride semiconductor laser layer may be performed later.

【0073】本実施形態におけるIn0.07Ga0.93Nク
ラック防止層103は、In組成比が0.07以外であ
ってもよいし、InGaNクラック防止層が省略されて
もよい。しかしながら、クラッド層とGaN基板との格
子不整合が大きくなる場合には、InGaNクラック防
止層が挿入される方が好ましい。
In the embodiment, the In 0.07 Ga 0.93 N crack preventing layer 103 may have an In composition ratio other than 0.07, or the InGaN crack preventing layer may be omitted. However, when lattice mismatch between the cladding layer and the GaN substrate becomes large, it is preferable to insert an InGaN crack prevention layer.

【0074】本実施形態の発光層106は、障壁層で始
まり障壁層で終わる構成であったが、井戸層で始まり井
戸層で終わる構成であってもよい。また、発光層中の井
戸層数は、前述の3層に限られず、10層以下であれば
閾値電流密度が低くなって室温連続発振が可能であっ
た。特に、井戸層数が2以上で6以下のときに閾値電流
密度が低くなって好ましかった。
Although the light emitting layer 106 of this embodiment starts with a barrier layer and ends with a barrier layer, the light emitting layer 106 may start with a well layer and end with a well layer. Further, the number of well layers in the light emitting layer is not limited to the above-mentioned three layers, and if the number of well layers is ten or less, the threshold current density becomes low, and continuous oscillation at room temperature was possible. In particular, when the number of well layers is 2 or more and 6 or less, the threshold current density is lowered, which is preferable.

【0075】本実施形態の発光層106においては、井
戸層と障壁層の両方にSiが1×1018/cm3の濃度
で添加されたが、Siが添加されなくてもよい。しかし
ながら、Siが発光層に添加された方が、発光強度が強
くなった。発光層に添加される不純物としては、Siに
限られず、O、C、Ge、Zn、およびMgの少なくと
もいずれかが添加されてもよい。また、不純物の総添加
量としては、約1×1017〜1×1019/cm3程度が
好ましかった。さらに、不純物が添加される層は井戸層
と障壁層の両方であることに限られず、これらの片方の
層のみに不純物が添加されてもよい。
In the light emitting layer 106 of this embodiment, Si is added to both the well layer and the barrier layer at a concentration of 1 × 10 18 / cm 3 , but Si may not be added. However, the emission intensity was higher when Si was added to the light emitting layer. The impurity added to the light emitting layer is not limited to Si, and at least one of O, C, Ge, Zn, and Mg may be added. The total amount of impurities added was preferably about 1 × 10 17 to 1 × 10 19 / cm 3 . Further, the layer to which the impurity is added is not limited to both the well layer and the barrier layer, and the impurity may be added to only one of these layers.

【0076】本実施形態のp型Al0.2Ga0.8Nキャリ
アブロック層107は、Al組成比が0.2以外であっ
てもよいし、このキャリアブロック層が省略されてもよ
い。しかしながら、キャリアブロック層を設けたほうが
閾値電流密度が低くなった。これは、キャリアブロック
層107が発光層106内にキャリアを閉じ込める働き
を有しているからである。キャリアブロック層のAl組
成比を高くすることは、これによってキャリアの閉じ込
めが強くなるので好ましい。逆に、キャリアの閉じ込め
が保持される範囲内でAl組成比を小さくすれば、キャ
リアブロック層内のキャリア移動度が大きくなって電気
抵抗が低くなるので好ましい。
The p-type Al 0.2 Ga 0.8 N carrier block layer 107 of the present embodiment may have an Al composition ratio other than 0.2 or may omit this carrier block layer. However, the threshold current density was lower when the carrier block layer was provided. This is because the carrier block layer 107 has a function of confining carriers in the light emitting layer 106. It is preferable to increase the Al composition ratio of the carrier block layer because this increases the confinement of carriers. Conversely, it is preferable to reduce the Al composition ratio within a range in which the confinement of carriers is maintained, because the carrier mobility in the carrier block layer increases and the electric resistance decreases.

【0077】本実施形態では、p型クラッド層109と
n型クラッド層104として、Al 0.1Ga0.9N結晶が
用いられたが、そのAl組成比は0.1以外であっても
よい。そのAlの混晶比が高くなれば発光層106との
エネルギギャップ差と屈折率差が大きくなり、キャリア
や光が発光層内に効率よく閉じ込められ、レーザ発振閾
値電流密度の低減が可能になる。逆に、キャリアや光の
閉じ込めが保持される範囲内でAl組成比を小さくすれ
ば、クラッド層内でのキャリア移動度が大きくなり、素
子の動作電圧を低くすることができる。
In this embodiment, the p-type cladding layer 109 and
Al as the n-type cladding layer 104 0.1Ga0.9N crystal
Although it was used, even if its Al composition ratio was other than 0.1
Good. If the mixed crystal ratio of Al increases,
The energy gap difference and the refractive index difference increase,
And light are efficiently confined in the light emitting layer, and the laser oscillation threshold
Value current density can be reduced. Conversely, carriers and light
Reduce the Al composition ratio within the range where confinement is maintained
If the carrier mobility in the cladding layer increases,
The operating voltage of the child can be reduced.

【0078】AlGaNクラッド層の厚みは0.7μm
〜1.5μmの範囲内にあることが好ましく、このこと
によって垂直横モードの単峰化と光閉じ込め効率が増大
し、レーザの光学特性の向上とレーザ閾値電流密度の低
減が可能になる。
The thickness of the AlGaN cladding layer is 0.7 μm
It is preferably within a range of about 1.5 μm, which makes the vertical and transverse modes unimodal and increases the optical confinement efficiency, thereby improving the optical characteristics of the laser and reducing the laser threshold current density.

【0079】クラッド層はAlGaN3元混晶に限られ
ず、AlInGaN、AlGaNP、AlGaNAsな
どの4元混晶であってもよい。また、p型クラッド層
は、電気抵抗を低減するために、p型AlGaN層とp
型GaN層を含む超格子構造、またはp型AlGaN層
とp型InGaN層を含む超格子構造を有していてもよ
い。
The cladding layer is not limited to a ternary mixed crystal of AlGaN, but may be a quaternary mixed crystal of AlInGaN, AlGaNP, AlGaNAs or the like. Further, the p-type cladding layer has a p-type AlGaN layer and a p-type
It may have a superlattice structure including a p-type GaN layer or a superlattice structure including a p-type AlGaN layer and a p-type InGaN layer.

【0080】本実施形態ではMOCVD装置による結晶
成長法が例示されたが、分子線エピタキシー法(MB
E)、ハイドライド気相成長法(HVPE)などが用い
られてもよい。
In this embodiment, the crystal growth method using the MOCVD apparatus has been described as an example, but the molecular beam epitaxy method (MB
E), hydride vapor phase epitaxy (HVPE) or the like may be used.

【0081】(チップ化工程)(Chip-forming step)

【0082】前述の結晶成長で形成されたエピウエハが
MOCVD装置から取出され、レーザ素子に加工され
る。ここで、窒化物半導体レーザ層が形成されたエピウ
エハの表面は平坦であり、加工基板に形成された溝と丘
は窒化物半導体下地層と発光素子構造層で完全に埋没さ
れていた。
The epi-wafer formed by the above-described crystal growth is taken out of the MOCVD apparatus and processed into a laser device. Here, the surface of the epiwafer on which the nitride semiconductor laser layer was formed was flat, and the grooves and hills formed on the processed substrate were completely buried in the nitride semiconductor base layer and the light emitting element structure layer.

【0083】被覆加工基板100はn型導電性の窒化物
半導体であるので、その裏面側上にHf/Alの順の積
層でn電極111が形成された(図1参照)。n電極と
しては、Ti/Al、Ti/Mo、またはHf/Auな
どの積層も用いられ得る。n電極にHfが用いられれ
ば、そのコンタクト抵抗が下がるので好ましい。
Since the coated substrate 100 is an n-type conductive nitride semiconductor, an n-electrode 111 is formed on the back surface side in the order of Hf / Al (see FIG. 1). As the n-electrode, a stack of Ti / Al, Ti / Mo, or Hf / Au may be used. It is preferable to use Hf for the n-electrode because the contact resistance is reduced.

【0084】p電極部分は加工基板101の溝方向に沿
ってストライプ状にエッチングされ、これによってリッ
ジストライプ部(図1参照)が形成された。リッジスト
ライプ部は丘中央から4μm離れた位置に形成され、
1.6μmの幅を有していた。その後、SiO2誘電体
膜113が蒸着され、p型GaNコンタクト層110の
上面がこの誘電体膜から露出されて、その上にp電極1
12がPd/Mo/Auの積層として蒸着されて形成さ
れた。p電極としては、Pd/Pt/Au、Pd/A
u、またはNi/Auなどの積層が用いられてもよい。
The p-electrode portion was etched in a stripe shape along the groove direction of the processing substrate 101, thereby forming a ridge stripe portion (see FIG. 1). The ridge stripe part is formed at a position 4 μm away from the center of the hill,
It had a width of 1.6 μm. Thereafter, a SiO 2 dielectric film 113 is deposited, the upper surface of the p-type GaN contact layer 110 is exposed from the dielectric film, and the p-electrode 1 is formed thereon.
12 was deposited and formed as a Pd / Mo / Au stack. Pd / Pt / Au, Pd / A
u, or a stack of Ni / Au or the like may be used.

【0085】最後に、エピウエハはリッジストライプの
長手方向に対して垂直方向にへき開され、共振器長50
0μmのファブリ・ペロー共振器が作製された。共振器
長は、一般に300μmから1000μmの範囲内であ
ることが好ましい。溝が<1−100>方向に沿って形
成された共振器長のミラー端面は、窒化物半導体結晶の
M面{1−100}が端面になる。
Finally, the epi-wafer is cleaved in a direction perpendicular to the longitudinal direction of the ridge stripe, and a resonator length of 50
A 0 μm Fabry-Perot resonator was fabricated. The resonator length is generally preferably in the range of 300 μm to 1000 μm. The M-plane {1-100} of the nitride semiconductor crystal is an end face of a mirror end face having a cavity length in which a groove is formed along the <1-100> direction.

【0086】なお、レーザ共振器の帰還手法としては、
一般に知られているDFB(分布帰還)、DBR(分布
ブラッグ反射)なども用いられ得る。
The feedback method of the laser resonator is as follows.
Commonly known DFB (distributed feedback), DBR (distributed Bragg reflection) and the like can also be used.

【0087】ファブリ・ペロー共振器のミラー端面が形
成された後には、そのミラー端面にSiO2とTiO2
誘電体膜を交互に蒸着し、70%の反射率を有する誘電
体多層反射膜が形成された。この誘電体多層反射膜とし
ては、SiO2/Al23などの多層膜を用いることも
できる。
After the mirror end face of the Fabry-Perot resonator is formed, dielectric films of SiO 2 and TiO 2 are alternately deposited on the mirror end face to form a dielectric multilayer reflective film having a reflectance of 70%. Been formed. As the dielectric multilayer reflective film, a multilayer film such as SiO 2 / Al 2 O 3 can be used.

【0088】なお、n電極111は被覆加工基板100
の裏面上に形成されたが、ドライエッチング法を用いて
エピウエハの表側からn型Al0.05Ga0.95N膜102
の一部を露出させて、その露出領域へn電極が形成され
てもよい。
Note that the n-electrode 111 is
Formed on the back surface of the n-type Al 0.05 Ga 0.95 N film 102 from the front side of the epi-wafer using a dry etching method.
May be exposed, and an n-electrode may be formed in the exposed region.

【0089】(パッケージ実装)(Package mounting)

【0090】得られた半導体レーザ素子チップは、パッ
ケージに実装される。高出力の窒化物半導体レーザ素子
を用いる場合、放熱対策に注意を払わなければならな
い。高出力窒化物半導体レーザ素子はInはんだ材を用
いて、半導体接合を下側にして接続するほうが好まし
い。なお、高出力窒化物半導体レーザ素子は、直接パッ
ケージ本体やヒートシンク部に取付けられ得るが、S
i、AlN、ダイヤモンド、Mo、CuW、BN、F
e、Cu、SiC,またはAuなどのサブマウントを介
して接続されてもよい。
The obtained semiconductor laser device chip is mounted on a package. When using a high-power nitride semiconductor laser device, attention must be paid to measures for heat radiation. It is preferable that the high-power nitride semiconductor laser device is connected by using an In solder material with the semiconductor junction on the lower side. The high-power nitride semiconductor laser device can be directly attached to the package body or the heat sink.
i, AlN, diamond, Mo, CuW, BN, F
The connection may be made via a submount of e, Cu, SiC, or Au.

【0091】以上のようにして、本実施形態による窒化
物半導体レーザ素子が作製された。
As described above, the nitride semiconductor laser device according to the present embodiment is manufactured.

【0092】なお、本実施形態ではGaNの加工基板1
01が用いられたが、他の窒化物半導体の加工基板が用
いられてもよい。たとえば、窒化物半導体レーザの場
合、垂直横モードの単峰化のためにはクラッド層よりも
屈折率の低い層がそのクラッド層の外側に接しているこ
とが好ましく、AlGaN基板が好ましく用いられ得
る。
In this embodiment, the GaN processing substrate 1 is used.
Although 01 was used, a processed substrate of another nitride semiconductor may be used. For example, in the case of a nitride semiconductor laser, it is preferable that a layer having a lower refractive index than the cladding layer is in contact with the outside of the cladding layer in order to make the vertical and transverse modes unimodal, and an AlGaN substrate can be preferably used. .

【0093】[実施形態3][Embodiment 3]

【0094】実施形態3においては、リッジストライプ
構造の代わりに電流阻止層を有する窒化物半導体レーザ
素子(図4参照)が作製された。なお、本実施形態にお
いて特に言及されていない事項に関しては、実施形態1
および2の場合と同様である。
In the third embodiment, a nitride semiconductor laser device having a current blocking layer instead of the ridge stripe structure (see FIG. 4) was manufactured. Note that items not specifically mentioned in the present embodiment are described in the first embodiment.
And 2 are the same.

【0095】以下において、本実施形態における電流阻
止層を有するレーザ素子が、図8を参照しつつ、より詳
細に説明される。この図8のレーザ素子は、被覆加工基
板100、n型In0.07Ga0.93Nクラック防止層10
3、n型Al0.1Ga0.9Nクラッド層104、n型Ga
N光ガイド層105、発光層106、p型Al0.2Ga
0.8Nキャリアブロック層107、p型GaN光ガイド
層108、第1p型Al0.1Ga0.9Nクラッド層109
a、電流阻止層120、第2p型Al0.1Ga0 .9Nクラ
ッド層109b、p型GaNコンタクト層110、n電
極111、およびp電極112を含んでいる。
Hereinafter, the laser device having the current blocking layer according to the present embodiment will be described in more detail with reference to FIG. The laser device shown in FIG. 8 includes a coated substrate 100, an n-type In 0.07 Ga 0.93 N crack prevention layer 10.
3, n-type Al 0.1 Ga 0.9 N cladding layer 104, n-type Ga
N light guide layer 105, light emitting layer 106, p-type Al 0.2 Ga
0.8 N carrier block layer 107, p-type GaN light guide layer 108, first p-type Al 0.1 Ga 0.9 N cladding layer 109
a, the current blocking layer 120 includes a 2p-type Al 0.1 Ga 0 .9 N cladding layer 109b, p-type GaN contact layer 110, n electrode 111, and a p-electrode 112.

【0096】電流阻止層120は、p型電極112から
注入された電流が図8中の電流阻止層間幅のみを通過す
るように電流を狭窄し得る層であればよい。たとえば、
n型Al0.25Ga0.75N層を電流阻止層120として用
いることができ、そのAlの組成比は0.25に限られ
ず、その他の組成比であってもよい。
The current blocking layer 120 may be a layer capable of narrowing the current so that the current injected from the p-type electrode 112 passes only through the current blocking interlayer width in FIG. For example,
An n-type Al 0.25 Ga 0.75 N layer can be used as the current blocking layer 120, and the composition ratio of Al is not limited to 0.25 and may be another composition ratio.

【0097】なお、本実施形態のレーザ素子において
は、丘幅が12μm、溝幅が18μm、溝深さが1.7
μm、そして電流阻止層間幅が1.8μmに設定され
た。また、その電流阻止層間幅は、丘中央から3μmだ
け離れた位置に形成された。
In the laser device of this embodiment, the hill width is 12 μm, the groove width is 18 μm, and the groove depth is 1.7.
μm, and the current blocking interlayer width was set to 1.8 μm. The width of the current blocking layer was formed at a distance of 3 μm from the center of the hill.

【0098】[実施形態4][Embodiment 4]

【0099】実施形態4においては、実施形態2で述べ
られた溝と丘が窒化物半導体基礎基板とこの上に積層さ
れた窒化物半導体層とを含む窒化物半導体修正基板上に
形成されたこと以外は、実施形態1および2と同様であ
る。
In the fourth embodiment, the grooves and hills described in the second embodiment are formed on a nitride semiconductor modified substrate including a nitride semiconductor basic substrate and a nitride semiconductor layer laminated thereon. Other than the above, it is the same as the first and second embodiments.

【0100】本実施形態における被覆加工基板の作製方
法では、まず、主面方位が(0001)面のn型GaN
基礎基板がMOCVD装置内に装填された。そのn型G
aN基礎基板上にNH3とTMGaが供給され、比較的
低い550℃の成長温度の下で低温GaNバッファ層が
形成された。そして、成長温度が1050℃まで昇温さ
れ、その低温GaNバッファ層上にNH3、TMGa、
およびSiH4が供給されて、n型GaN層が積層され
た。このn型GaN層が積層された窒化物半導体修正基
板がMOCVD装置から取り出された。MOCVD装置
から取り出された修正基板のn型GaN層の表面に、リ
ソグラフィ技術を用いてストライプ状のマスクパターン
が形成された。そして、このマスクパターンに沿ってド
ライエッチングを用いて溝が形成され、こうして加工基
板が完成された。ここで、加工基板に形成された溝と丘
は、n型GaN修正基板の<1−100>方向に沿っ
て、丘幅25μm、溝深さ3μmおよび溝幅10μmの
寸法で形成された。
In the method of manufacturing a coated substrate according to this embodiment, first, n-type GaN having a (0001) principal plane orientation is used.
A base substrate was loaded into the MOCVD apparatus. Its n-type G
NH 3 and TMGa were supplied on the aN base substrate, and a low-temperature GaN buffer layer was formed at a relatively low growth temperature of 550 ° C. Then, the growth temperature is raised to 1050 ° C., and NH 3 , TMGa,
And SiH 4 were supplied, and an n-type GaN layer was stacked. The nitride semiconductor repair substrate on which the n-type GaN layer was laminated was taken out of the MOCVD apparatus. A striped mask pattern was formed on the surface of the n-type GaN layer of the modified substrate taken out of the MOCVD apparatus by using lithography technology. Then, a groove was formed along the mask pattern by dry etching, and thus a processed substrate was completed. Here, the grooves and hills formed on the processed substrate were formed along the <1-100> direction of the n-type GaN modified substrate with dimensions of a hill width of 25 μm, a groove depth of 3 μm, and a groove width of 10 μm.

【0101】この加工基板は十分に有機洗浄され、MO
CVD装置に再び搬入されて、被覆膜厚5μmのn型G
aN下地層が積層された。こうして、実施形態4におけ
る被覆加工基板が完成された。
The processed substrate is sufficiently organically cleaned, and
The n-type G having a coating film thickness of 5 μm is transported again into the CVD apparatus.
An aN underlayer was laminated. Thus, the coated substrate according to the fourth embodiment was completed.

【0102】本実施形態で説明された低温GaNバッフ
ァ層は、低温AlxGa1-xN(0≦x≦1)バッファ層
であってもよく、また、この低温バッファ層自体が省略
されてもよい。しかし、現在供給されているGaN基板
は表面モフォロジが十分には好ましくないので、低温A
xGa1-xNバッファ層が挿入された方が、表面モフォ
ロジが改善されるので好ましい。なお、低温バッファ層
とは、比較的低い約450〜600℃の成長温度で形成
されるバッファ層を意味し、この成長温度範囲で形成さ
れたバッファ層は多結晶または非晶質である。
The low-temperature GaN buffer layer described in the present embodiment may be a low-temperature Al x Ga 1 -xN (0 ≦ x ≦ 1) buffer layer, or the low-temperature buffer layer itself may be omitted. Is also good. However, the currently supplied GaN substrate has a low surface morphology because the surface morphology is not sufficiently favorable.
It is preferable to insert the l x Ga 1-x N buffer layer because the surface morphology is improved. Note that the low-temperature buffer layer means a buffer layer formed at a relatively low growth temperature of about 450 to 600 ° C. The buffer layer formed in this growth temperature range is polycrystalline or amorphous.

【0103】[実施形態5][Embodiment 5]

【0104】実施形態5においては、Nの一部と置換す
べきAs、P、およびSbの少なくともいずれかの置換
元素を発光層に含ませたこと以外は、上述の実施形態と
同様であった。より具体的には、As、P、およびSb
の少なくともいずれかの置換元素が、窒化物半導体レー
ザ素子の発光層中で少なくとも井戸層のNの一部に置換
して含められた。このとき、井戸層に含まれたAs、
P、および/またはSbの総和の組成比をxとしてNの
組成比をyとするときに、xはyよりも小さくかつx/
(x+y)は0.3(30%)以下であって、好ましく
は0.2(20%)以下である。また、As、P、およ
び/またはSbの総和の好ましい濃度の下限値は、1×
1018/cm3以上であった。
The fifth embodiment is the same as the above-described embodiment except that the light-emitting layer contains at least one of As, P, and Sb to be replaced with a part of N. . More specifically, As, P, and Sb
Was substituted for at least a part of N of the well layer in the light emitting layer of the nitride semiconductor laser device. At this time, As contained in the well layer,
When the composition ratio of the total of P and / or Sb is x and the composition ratio of N is y, x is smaller than y and x /
(X + y) is 0.3 (30%) or less, and preferably 0.2 (20%) or less. The lower limit of the preferred concentration of the sum of As, P, and / or Sb is 1 ×
It was 10 18 / cm 3 or more.

【0105】この理由は、置換元素の組成比xが20%
よりも高くなれば井戸層内のある領域ごとに置換元素の
組成比の異なる濃度分離が生じ始め、さらに組成比xが
30%よりも高くなれば濃度分離から六方晶系と立方晶
系が混在する結晶系分離に移行し始めて、井戸層の結晶
性が低下し始めるからである。他方、置換元素の総和の
濃度が1×1018/cm3よりも小さくなれば、井戸層
中に置換元素を含有させたことによる効果が得られ難く
なるからである。
The reason is that the substitution element composition ratio x is 20%
If the composition ratio x becomes higher than 30%, a hexagonal system and a cubic system coexist from the concentration separation when the composition ratio x becomes higher than 30%. This is because the crystal system of the well layer starts to decrease due to the shift to the crystalline separation. On the other hand, if the total concentration of the substitution elements is less than 1 × 10 18 / cm 3 , the effect of including the substitution elements in the well layer becomes difficult to obtain.

【0106】本実施形態による効果としては、井戸層に
As、P、およびSbの少なくともいずれかの置換元素
を含ませることによって、井戸層中の電子とホールの有
効質量が小さくなりかつ移動度が大きくなる。半導体レ
ーザ素子の場合、小さな有効質量は小さい電流注入量で
レーザ発振のためのキャリア反転分布が得られることを
意味し、大きな移動度は発光層中で電子とホールが発光
再結合によって消滅しても新たな電子とホールが拡散に
よって高速で注入され得ることを意味する。すなわち、
発光層にAs、P、およびSbのいずれをも含有しない
InGaN系窒化物半導体レーザ素子に比べて、本実施
形態では、閾値電流密度がさらに低くかつ自励発振特性
の優れた(雑音特性に優れた)半導体レーザを得ること
が可能となる。
The effect of the present embodiment is that the effective mass of electrons and holes in the well layer is reduced and the mobility is reduced by including at least one of As, P and Sb in the well layer. growing. In the case of a semiconductor laser device, a small effective mass means that a carrier inversion distribution for laser oscillation can be obtained with a small current injection amount, and a large mobility means that electrons and holes disappear in the light emitting layer due to radiative recombination. This also means that new electrons and holes can be injected at high speed by diffusion. That is,
Compared to an InGaN-based nitride semiconductor laser device in which the light-emitting layer does not contain any of As, P, and Sb, in the present embodiment, the threshold current density is lower and the self-sustained pulsation characteristics are excellent (excellent noise characteristics). Further, a semiconductor laser can be obtained.

【0107】[実施形態6][Sixth Embodiment]

【0108】実施形態6においては、前述の実施形態に
よる窒化物半導体レーザ素子が光学装置において適用さ
れた。前述の実施形態による青紫色(350〜420n
mの発振波長)の窒化物半導体レーザ素子は、種々の光
学装置において好ましく利用することができ、たとえば
光ピックアップ装置に利用すれば以下の点において好ま
しい。すなわち、そのような窒化物半導体レーザ素子
は、閾値電流密度が低いので、高温雰囲気中でも高出力
で安定して動作し得ることから、信頼性の高い高密度記
録再生用光ディスク装置に最適である(発振波長が短い
ほど、より高密度の記録再生が可能である)。
In the sixth embodiment, the nitride semiconductor laser device according to the above-described embodiment is applied to an optical device. Blue-violet (350-420n) according to the above-described embodiment
The nitride semiconductor laser element having an oscillation wavelength of m) can be preferably used in various optical devices. For example, when it is used in an optical pickup device, it is preferable in the following points. That is, since such a nitride semiconductor laser device has a low threshold current density and can operate stably with high output even in a high-temperature atmosphere, it is most suitable for a highly reliable optical disk device for high-density recording and reproduction ( The shorter the oscillation wavelength, the higher the density of recording / reproduction is possible).

【0109】図9において、前述の実施形態による窒化
物半導体レーザ素子が光学装置に利用された一例とし
て、たとえばDVD装置のように光ピックアップを含む
光ディスク装置が模式的なブロック図で示されている。
この光学情報記録再生装置において、窒化物半導体レー
ザ素子1から射出されたレーザ光3は入力情報に応じて
光変調器4で変調され、走査ミラー5およびレンズ6を
介してディスク7上に記録される。ディスク7は、モー
タ8によって回転させられる。再生時にはディスク7上
のピット配列によって光学的に変調された反射レーザ光
がビームスプリッタ9を介して検出器10で検出され、
これによって再生信号が得られる。これらの各要素の動
作は、制御回路11によって制御される。レーザ素子1
の出力については、通常は記録時に30mWであり、再
生時には5mW程度である。
FIG. 9 is a schematic block diagram showing an optical disk device including an optical pickup such as a DVD device as an example in which the nitride semiconductor laser device according to the above-described embodiment is used in an optical device. .
In this optical information recording / reproducing apparatus, a laser beam 3 emitted from a nitride semiconductor laser element 1 is modulated by an optical modulator 4 according to input information, and is recorded on a disk 7 via a scanning mirror 5 and a lens 6. You. The disk 7 is rotated by a motor 8. At the time of reproduction, the reflected laser light optically modulated by the pit arrangement on the disk 7 is detected by the detector 10 via the beam splitter 9,
As a result, a reproduced signal is obtained. The operation of each of these elements is controlled by the control circuit 11. Laser element 1
Is usually 30 mW during recording and about 5 mW during reproduction.

【0110】本発明によるレーザ素子は上述のような光
ディスク記録再生装置に利用され得るのみならず、レー
ザプリンタ、バーコードリーダ、光の3原色(青色、緑
色、赤色)レーザによるプロジェクタなどにも利用し得
る。
The laser element according to the present invention can be used not only in the above-mentioned optical disk recording / reproducing apparatus but also in a laser printer, a bar code reader, a projector using three primary colors of light (blue, green, and red) lasers. I can do it.

【0111】[0111]

【発明の効果】以上のように、本発明によれば、窒化物
半導体レーザ素子において、閾値電流密度を改善するこ
とができる。
As described above, according to the present invention, the threshold current density can be improved in the nitride semiconductor laser device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の被覆加工基板を用いて上に形成され
た窒化物半導体レーザ素子の一例を示す模式的な断面図
である。
FIG. 1 is a schematic cross-sectional view showing an example of a nitride semiconductor laser device formed above using a coated substrate of the present invention.

【図2】 (a)は本発明において用いられ得る窒化物
半導体加工基板の一例を示す模式的な断面図であり、
(b)はその上面図を示している。
FIG. 2A is a schematic cross-sectional view showing one example of a nitride semiconductor processed substrate that can be used in the present invention;
(B) shows the top view.

【図3】 本発明において用いられ得る被覆加工基板の
一例を示す模式的な断面図である。
FIG. 3 is a schematic sectional view showing an example of a coated substrate that can be used in the present invention.

【図4】 (a)はリッジストライプ構造を有する窒化
物半導体レーザ素子の一例を示す模式的な断面図であ
り、(b)は電流阻止層構造を有する窒化物半導体レー
ザ素子の一例を示す模式的な断面図である。
4A is a schematic cross-sectional view illustrating an example of a nitride semiconductor laser device having a ridge stripe structure, and FIG. 4B is a schematic diagram illustrating an example of a nitride semiconductor laser device having a current blocking layer structure. FIG.

【図5】 本発明において用いられ得る被覆加工基板上
に形成された窒化物半導体レーザ素子のリッジストライ
プ部の形成位置とレーザ発振閾値電流密度との関係を示
す図である。
FIG. 5 is a diagram showing a relationship between a formation position of a ridge stripe portion of a nitride semiconductor laser device formed on a coated substrate that can be used in the present invention and a laser oscillation threshold current density.

【図6】 本発明において用いられ得る被覆加工基板上
に形成される電流狭窄構造の好ましい形成領域を示す模
式的な断面図である。
FIG. 6 is a schematic cross-sectional view showing a preferred formation region of a current confinement structure formed on a coated substrate that can be used in the present invention.

【図7】 加工基板の溝深さとレーザ発振閾値電流密度
の低減率との関係を示すグラフである。
FIG. 7 is a graph showing a relationship between a groove depth of a processing substrate and a reduction rate of a laser oscillation threshold current density.

【図8】 本発明による電流阻止層を有する窒化物半導
体レーザ素子の一例を示す断面図である。
FIG. 8 is a sectional view showing an example of a nitride semiconductor laser device having a current blocking layer according to the present invention.

【図9】 本発明による窒化物半導体レーザ素子を利用
した光ピックアップ装置を含む光学装置の一例を示す模
式的なブロック図である。
FIG. 9 is a schematic block diagram showing an example of an optical device including an optical pickup device using a nitride semiconductor laser device according to the present invention.

【符号の説明】[Explanation of symbols]

100 被覆加工基板、101 加工基板、102 n
型Al0.05Ga0.95N膜、103 n型In0.07Ga
0.93Nクラック防止層、104 n型Al0.1Ga0.9
クラッド層、105 n型GaN光ガイド層、106
発光層、107p型Al0.2Ga0.8Nキャリアブロック
層、108 p型GaNガイド層、109、109a、
p型Al0.1Ga0.9Nクラッド層、110 p型Ga
Nコンタクト層、111 n電極、112 p電極、1
13 SiO2誘電体膜、120 電流阻止層。
100 coated substrate, 101 processed substrate, 102 n
-Type Al 0.05 Ga 0.95 N film, 103 n-type In 0.07 Ga
0.93 N crack preventing layer, 104 n-type Al 0.1 Ga 0.9 N
Clad layer, 105 n-type GaN light guide layer, 106
Light-emitting layer, 107 p-type Al 0.2 Ga 0.8 N carrier block layer, 108 p-type GaN guide layer, 109, 109a,
p-type Al 0.1 Ga 0.9 N cladding layer, 110 p-type Ga
N contact layer, 111 n electrode, 112 p electrode, 1
13 SiO 2 dielectric film, 120 Current blocking layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 真也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 花岡 大介 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 神川 剛 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 近江 晋 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5D119 AA11 AA22 BA01 EB02 FA05 FA17 5F045 AA04 AB17 AB18 AC08 AC12 AD14 AF09 AF11 BB11 BB16 CA12 DA55 5F073 AA13 AA74 BA05 BA06 CA07 CB02 CB19 CB22 DA05 DA32 EA23  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shinya Ishida 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (72) Inventor Daisuke Hanaoka 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Incorporated (72) Inventor Tsuyoshi Kamikawa Sharp Corporation 22-22 Nagaikecho, Abeno-ku, Osaka City, Osaka Prefecture (72) Inventor Susumu Omi 22-22 Nagaikecho Naganocho, Abeno-ku, Osaka City, Osaka F Terms (reference) 5D119 AA11 AA22 BA01 EB02 FA05 FA17 5F045 AA04 AB17 AB18 AC08 AC12 AD14 AF09 AF11 BB11 BB16 CA12 DA55 5F073 AA13 AA74 BA05 BA06 CA07 CB02 CB19 CB22 DA05 DA32 EA23

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体基板の一主面上に形成され
た溝と丘を含む加工基板と、 前記加工基板の溝と丘を覆う窒化物半導体下地層と、 前記窒化物半導体下地層上でn型層とp型層との間にお
いて量子井戸層または量子井戸層とこれに接する障壁層
を含む発光層を含む窒化物半導体多層発光構造とを含
み、前記丘の幅方向の中央から1μm以上離れかつその
丘の幅内の領域の上方に前記発光構造の電流狭窄部が形
成されていることを特徴とする窒化物半導体レーザ素
子。
A processing substrate including a groove and a hill formed on one main surface of the nitride semiconductor substrate; a nitride semiconductor underlayer covering the groove and the hill of the processing substrate; And a nitride semiconductor multilayer light emitting structure including a quantum well layer or a quantum well layer and a light emitting layer including a barrier layer in contact with the quantum well layer between the n-type layer and the p-type layer. A nitride semiconductor laser device wherein a current confinement portion of the light emitting structure is formed above a region separated by a distance and within a width of the hill.
【請求項2】 前記丘の幅が4〜30μmの範囲内にあ
ることを特徴とする請求項1に記載の窒化物半導体レー
ザ素子。
2. The nitride semiconductor laser device according to claim 1, wherein the width of the hill is in a range of 4 to 30 μm.
【請求項3】 前記溝の幅が2〜30μmの範囲内にあ
ることを特徴とする請求項1または2に記載の窒化物半
導体レーザ素子。
3. The nitride semiconductor laser device according to claim 1, wherein the width of the groove is in a range of 2 to 30 μm.
【請求項4】 前記溝の長手方向または前記丘の長手方
向は前記基板の結晶の<1−100>方向または<11
−20>方向に実質的に平行であることを特徴とする請
求項1から3のいずれかの項に記載の窒化物半導体レー
ザ素子。
4. A longitudinal direction of the groove or a longitudinal direction of the hill is a <1-100> direction or <11> direction of a crystal of the substrate.
The nitride semiconductor laser device according to claim 1, wherein the nitride semiconductor laser device is substantially parallel to a −20> direction.
【請求項5】 前記丘の幅は前記溝の幅より広いことを
特徴とする請求項1から4のいずれかの項に記載の窒化
物半導体レーザ素子。
5. The nitride semiconductor laser device according to claim 1, wherein the width of the hill is wider than the width of the groove.
【請求項6】 前記溝の深さは0.25〜10μmの範
囲内にあることを特徴とする請求項1から5のいずれか
の項に記載の窒化物半導体レーザ素子。
6. The nitride semiconductor laser device according to claim 1, wherein a depth of said groove is in a range of 0.25 to 10 μm.
【請求項7】 前記窒化物半導体下地層は、Si、O、
Cl、S、C、Ge、Zn、Cd、MgおよびBeの少
なくともいずれかを不純物として1x1017〜8x10
18/cm3の範囲内でを含むことを特徴とする請求項1
から6のいずれかの項に記載の窒化物半導体レーザ素
子。
7. The nitride semiconductor underlayer comprises Si, O,
1 × 10 17 -8 × 10 10
2. The composition according to claim 1, wherein the concentration is within the range of 18 / cm 3.
7. The nitride semiconductor laser device according to any one of items 6 to 6.
【請求項8】 前記窒化物半導体下地層はAlxGa1-x
N(0.01≦x≦0.15)を含むことを特徴とする
請求項1から6のいずれかの項に記載の窒化物半導体レ
ーザ素子。
8. The nitride semiconductor underlayer is made of Al x Ga 1 -x.
7. The nitride semiconductor laser device according to claim 1, comprising N (0.01 ≦ x ≦ 0.15).
【請求項9】 前記AlxGa1-xN(0.01≦x≦
0.15)はSi、O、Cl、S、C、Ge、Zn、C
d、MgおよびBeの少なくともいずれかを不純物とし
て3x1017〜8x1018/cm3の範囲内で含むこと
を特徴とする請求項8に記載の窒化物半導体レーザ素
子。
9. The Al x Ga 1 -xN (0.01 ≦ x ≦
0.15) is Si, O, Cl, S, C, Ge, Zn, C
9. The nitride semiconductor laser device according to claim 8, wherein at least one of d, Mg, and Be is contained as an impurity in a range of 3 × 10 17 to 8 × 10 18 / cm 3 .
【請求項10】 前記窒化物半導体下地層はInxGa
1-xN(0.01≦x≦0.18)を含むことを特徴と
する請求項1から6のいずれかの項に記載の窒化物半導
体レーザ素子。
10. The nitride semiconductor underlayer is made of In x Ga.
7. The nitride semiconductor laser device according to claim 1, comprising 1-x N (0.01.ltoreq.x.ltoreq.0.18).
【請求項11】 前記InxGa1-xN(0.01≦x≦
0.18)はSi、O、Cl、S、C、Ge、Zn、C
d、MgおよびBeの少なくともいずれかを不純物とし
て1x1017〜5x1018/cm3の範囲内で含むこと
を特徴とする請求項10に記載の窒化物半導体レーザ素
子。
11. The In x Ga 1 -xN (0.01 ≦ x ≦
0.18) is Si, O, Cl, S, C, Ge, Zn, C
11. The nitride semiconductor laser device according to claim 10, wherein at least one of d, Mg, and Be is contained as an impurity within a range of 1 × 10 17 to 5 × 10 18 / cm 3 .
【請求項12】 前記量子井戸層はAs、P、およびS
bの少なくともいずれかを含むことを特徴とする請求項
1から11のいずれかの項に記載の窒化物半導体レーザ
素子。
12. The quantum well layer comprises As, P, and S
The nitride semiconductor laser device according to claim 1, wherein the nitride semiconductor laser device includes at least one of b.
【請求項13】 請求項1から12のいずれかの項に記
載された窒化物半導体レーザ素子を含むことを特徴とす
る光学装置。
13. An optical device comprising the nitride semiconductor laser device according to claim 1. Description:
JP2001141188A 2001-05-11 2001-05-11 Nitride semiconductor laser device and optical device including the same Expired - Fee Related JP4854133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001141188A JP4854133B2 (en) 2001-05-11 2001-05-11 Nitride semiconductor laser device and optical device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001141188A JP4854133B2 (en) 2001-05-11 2001-05-11 Nitride semiconductor laser device and optical device including the same

Publications (2)

Publication Number Publication Date
JP2002344088A true JP2002344088A (en) 2002-11-29
JP4854133B2 JP4854133B2 (en) 2012-01-18

Family

ID=18987676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001141188A Expired - Fee Related JP4854133B2 (en) 2001-05-11 2001-05-11 Nitride semiconductor laser device and optical device including the same

Country Status (1)

Country Link
JP (1) JP4854133B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134926A (en) * 2004-11-02 2006-05-25 Sharp Corp Nitride semiconductor element
JP2006156953A (en) * 2004-11-05 2006-06-15 Sharp Corp Nitride semiconductor element and its manufacturing method
JP2007012809A (en) * 2005-06-29 2007-01-18 Univ Of Tokushima GaN-BASED COMPOUND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME
JP2007158359A (en) * 2006-12-27 2007-06-21 Sharp Corp Nitride semiconductor light-emitting element
JP2007329385A (en) * 2006-06-09 2007-12-20 Denso Corp Method for manufacturing silicon carbide semiconductor device
JP2008243904A (en) * 2007-03-26 2008-10-09 Toshiba Corp Semiconductor light-emitting element, manufacturing method therefor, and light-emitting device
JP2009238834A (en) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd Support substrate having nitride-based semiconductor layer, and method of forming same
JP2010147504A (en) * 2002-12-12 2010-07-01 Xerox Corp METHOD AND APPARATUS FOR MOCVD GROWTH OF COMPOUND INCLUDING GaAsN ALLOY USING AMMONIA PRECURSOR WITH CATALYST
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US7903710B2 (en) 2003-05-30 2011-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
US8044430B2 (en) 2006-01-18 2011-10-25 Panasonic Corporation Nitride semiconductor light-emitting device comprising multiple semiconductor layers having substantially uniform N-type dopant concentration
JP2012151505A (en) * 2009-08-01 2012-08-09 Sumitomo Electric Ind Ltd Epitaxial wafer and manufacturing method of the same
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2013211596A (en) * 2013-07-05 2013-10-10 Sharp Corp Nitride semiconductor light-emitting element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270804A (en) * 1997-03-26 1998-10-09 Hitachi Ltd Optical information processor, solid-state light source suitable for it, and semiconductor light emitting device
JPH11219910A (en) * 1997-11-26 1999-08-10 Nichia Chem Ind Ltd Method of growing nitride semiconductor and nitride semiconductor element
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2000277437A (en) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd Growth method for nitride semiconductor and element thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270804A (en) * 1997-03-26 1998-10-09 Hitachi Ltd Optical information processor, solid-state light source suitable for it, and semiconductor light emitting device
JPH11219910A (en) * 1997-11-26 1999-08-10 Nichia Chem Ind Ltd Method of growing nitride semiconductor and nitride semiconductor element
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000156524A (en) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp Semiconductor device, semiconductor substrate and manufacture thereof
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2000277437A (en) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd Growth method for nitride semiconductor and element thereof

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147504A (en) * 2002-12-12 2010-07-01 Xerox Corp METHOD AND APPARATUS FOR MOCVD GROWTH OF COMPOUND INCLUDING GaAsN ALLOY USING AMMONIA PRECURSOR WITH CATALYST
US7903710B2 (en) 2003-05-30 2011-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
US7903707B2 (en) 2003-05-30 2011-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2006134926A (en) * 2004-11-02 2006-05-25 Sharp Corp Nitride semiconductor element
JP2006156953A (en) * 2004-11-05 2006-06-15 Sharp Corp Nitride semiconductor element and its manufacturing method
JP4744245B2 (en) * 2004-11-05 2011-08-10 シャープ株式会社 Nitride semiconductor device
JP2007012809A (en) * 2005-06-29 2007-01-18 Univ Of Tokushima GaN-BASED COMPOUND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME
US8044430B2 (en) 2006-01-18 2011-10-25 Panasonic Corporation Nitride semiconductor light-emitting device comprising multiple semiconductor layers having substantially uniform N-type dopant concentration
JP2007329385A (en) * 2006-06-09 2007-12-20 Denso Corp Method for manufacturing silicon carbide semiconductor device
US7883996B2 (en) 2006-08-03 2011-02-08 Sumitomo Electric Industries, Ltd. Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US9472629B2 (en) 2006-08-03 2016-10-18 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate with semiconductor film formed therein
US8946774B2 (en) 2006-08-03 2015-02-03 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate
US8168516B2 (en) 2006-08-03 2012-05-01 Sumitomo Electric Industries, Ltd. Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US9231058B2 (en) 2006-08-03 2016-01-05 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate with semiconductor film formed therein
US8441034B2 (en) 2006-08-03 2013-05-14 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate with semiconductor film formed therein
JP2007158359A (en) * 2006-12-27 2007-06-21 Sharp Corp Nitride semiconductor light-emitting element
JP2008243904A (en) * 2007-03-26 2008-10-09 Toshiba Corp Semiconductor light-emitting element, manufacturing method therefor, and light-emitting device
JP2009238834A (en) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd Support substrate having nitride-based semiconductor layer, and method of forming same
JP2015015476A (en) * 2009-08-01 2015-01-22 住友電気工業株式会社 Epitaxial wafer and manufacturing method of the same
JP2012151505A (en) * 2009-08-01 2012-08-09 Sumitomo Electric Ind Ltd Epitaxial wafer and manufacturing method of the same
JP2013211596A (en) * 2013-07-05 2013-10-10 Sharp Corp Nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
JP4854133B2 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP4703014B2 (en) Nitride semiconductor light emitting element, optical device, semiconductor light emitting device, and method for manufacturing the same
US6614824B2 (en) Nitride semiconductor laser device and optical device using the same
US6815728B2 (en) Nitride semiconductor light-emitting device and optical device and light-emitting apparatus with the nitride semiconductor light-emitting device
JP3910041B2 (en) Nitride semiconductor laser device and semiconductor optical device including the same
US6891201B2 (en) Nitride semiconductor laser element and optical device containing it
JP2002151796A (en) Nitride semiconductor light emitting element and device comprising it
JP2008198952A (en) Group iii nitride semiconductor light emitting device
US6617607B2 (en) Nitride semiconductor laser device and optical pickup apparatus therewith
JP3910043B2 (en) Nitride semiconductor laser device, manufacturing method thereof, and semiconductor optical device
JP4854133B2 (en) Nitride semiconductor laser device and optical device including the same
WO2002056434A1 (en) Nitride semiconductor light emitting element chip and device including it
JPWO2003038956A1 (en) Manufacturing method of semiconductor light emitting device
WO2002039555A1 (en) Nitride semiconductor luminous element and optical device including it
JP4426980B2 (en) Manufacturing method of semiconductor light emitting device
JP4683731B2 (en) Nitride semiconductor laser device and optical device including the same
JP2001156327A (en) Semiconductor light-emitting device
JP4683730B2 (en) Nitride semiconductor light emitting device and apparatus including the same
JP4936598B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4146881B2 (en) Nitride semiconductor light-emitting device, epi-wafer and method of manufacturing the same
JP4656782B2 (en) Nitride semiconductor laser device and semiconductor optical device thereof
JP2008273835A (en) Nitride semiconductor laser element, and method of manufacturing nitride semiconductor laser element
JP2007013207A (en) Semiconductor light emitting element
JP5074863B2 (en) Nitride semiconductor light-emitting device, epi-wafer and method of manufacturing the same
JP2003258381A (en) Method of forming nitride semiconductor layer and light emitting device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees