JP4247516B2

JP4247516B2 - 光検出器のサンプリングを行うシステムを組み込んだフォトセル回路

Info

Publication number: JP4247516B2
Application number: JP2002330162A
Authority: JP
Inventors: ブライアン・ジェイ・ミセック
Original assignee: マイクロンテクノロジー，インク．
Priority date: 2001-11-19
Filing date: 2002-11-14
Publication date: 2009-04-02
Anticipated expiration: 2022-11-14
Also published as: US20030094565A1; DE60209846D1; EP1313061A2; EP1313061B1; US6649899B2; DE60209846T2; EP1313061A3; JP2003250096A

Description

【０００１】
【発明の属する技術分野】
本発明は、光検出器のサンプリングを行うシステム及び方法、及び、それを組み込んだフォトセル回路に関するものである。
【０００２】
【従来の技術】
光検出器は、画像形成用途及び光学ナビゲーション用途を含む多種多様な用途に用いることが可能である。最近、光検出器回路は、コンピュータのマウスに非機械的トラッキング・エンジンを提供する光学ナビゲーション・センサに組み込まれるようになった。この光学ナビゲーション・センサでは、順次表面画像（フレーム）を光学的に捕捉し、移動の方向及び大きさを数学的に求めることによって位置の変化を測定する光学ナビゲーション・テクノロジが用いられている。走査表面の歪みのない画像が得られるようにするには、表面を横切る走査装置の経路は、もとの像を走査ピクセル・データに忠実にマッピングできるように、極めて正確に決定することが望ましい。こうした光学ナビゲーション・システムは、一般に、検出されたピクセル間の表面反射率の差に基づく走査経路を辿る。これらの反射率の差は、表面媒体によっては極めて小さくなる可能性がある（例えば、白紙の場合、ほぼ６％程度）。一方、フォトトランジスタの作用によって増幅されるノイズ信号（例えば、フォトダイオードによって生じるショット・ノイズ信号）は、比較的大きくなる可能性がある。従って、光学ナビゲーション・センサ用途におけるフォトセル信号は、比較的低いＳ／Ｎ比を特徴とする。従って、光学ナビゲーション・センサには、一般に、フォトセルのＳ／Ｎ比をセンサの移動を追跡するのに十分な高さに維持する回路が含まれている。しかし、これらの回路は、フォトセル領域のかなりの部分を光検出に利用できるように、比較的小さいサイズにすることが望ましい。
【０００３】
提案されたナビゲーション・センサには、読み出し及び信号処理回路要素を含む集積回路基板上に形成された、２次元フォトセルアレイが含まれているものもある。フォトセルアレイは、それぞれ、フォトセルの複数列と複数行を備えることが可能である。各フォトセルには、検出される光信号に応答して電流を発生するためのフォトトランジスタ、フォトトランジスタのベースにバイアスをかけるためのサーボ増幅回路要素、及び、光で発生した電流量に対応する電荷を蓄積するための積分コンデンサを含むことが可能である。コンデンサに集積された電荷は、周期的に読み出され、処理されるので、ある特定の読み出し期間中にフォトセルを照射する光量を求めることが可能になる。
【０００４】
【発明が解決しようとする課題】
本発明は、光検出器のサンプリング及び読み出しを同時に行えるようにする、光検出器のサンプリング方式（システム及び方法）を特徴とする。従って、本発明は、読み出し中に、光検出器からの画像データを収集することが可能なフォトセルを実現するために利用可能である。こうして、本発明では、とりわけ、シャッタ式非ローリング(non-rolling)画像形成モードで動作する場合に、サンプリング及び読み出し機能を順次実施するサンプリング方式の特徴をなす場合が多い、かなりの非集積期間が回避される。
【０００５】
【課題を解決するための手段】
ある態様では、本発明は、マルチ積分回路を含む光検出器出力ノードのサンプリング回路を特徴とする。マルチ積分回路は、光検出器出力ノードと読み出しノードの間に結合されている。マルチ積分回路には、複数記憶素子と、制御回路が含まれている。制御回路は、読み出しノードにおいて光検出器出力ノードの第１の記憶サンプリング結果を供給し、同時に、光検出器出力ノードの第２のサンプリング結果を記憶するように動作可能である。
【０００６】
本発明の実施形態には、下記の特徴の１つ以上を含むことが可能である。
【０００７】
マルチ積分回路には、複数の積分回路が含まれるのが望ましい。各積分回路には、関連記憶ノード、関連記憶ノードと光検出器出力ノードの間に結合されたそれぞれの積分スイッチ、及び、関連記憶ノードと読み出しノードの間に結合されたそれぞれの読み出しスイッチを含むことが可能である。
【０００８】
積分スイッチのそれぞれの制御ノードは、それぞれの入力制御ラインに結合することが可能である。読み出しスイッチのそれぞれの制御ノードは、それぞれの読み出し制御ラインに結合することが可能である。
【０００９】
実施形態の１つでは、１対の積分回路の積分スイッチと読み出しスイッチは、相互結合され、それぞれの対をなす入力制御ラインによって、記憶ノードの一方における光検出器出力ノードのサンプリング結果の記憶、及び、同時に行われる、もう一方の記憶ノードによる光検出器出力ノードの記憶サンプリング結果の供給が制御されるようになっている。この実施形態の場合、出力スイッチは、読み出しノードと読み出しスイッチのそれぞれとの間に結合することが可能である。出力スイッチは、読み出し制御ラインに結合された制御ノードを備えることが可能である。
【００１０】
実施形態によっては、積分スイッチと光検出器出力ノードの間に、シャッタ回路を結合することが可能なものもある。シャッタ回路には、積分スイッチ間に結合され、その制御ノードが積分制御ラインに結合されたスイッチを含むことが可能である。
【００１１】
実施形態のよっては、記憶ノードは、光検出器出力ノードを介して放電させるように動作可能である。これらの実施形態では、記憶ノードは、読み出しノードを介して充電させるように動作可能である。
【００１２】
もう１つの態様では、本発明は、光検出器出力ノードのサンプリング方法を特徴とする。この本発明の方法によれば、光検出器出力ノードの第１の記憶サンプリング結果が、読み出しノードから供給され、同時に、光検出器出力ノードの第２のサンプリング結果が記憶される。
【００１３】
もう１つの態様では、本発明は、光検出回路及びマルチ積分回路を含む、フォトセル回路を特徴とする。光検出回路は、出力ノードを備えている。マルチ積分回路は、光検出器ノードと読み出しノードの間に結合されている。マルチ積分回路には、複数記憶素子と制御回路とが含まれている。制御回路は、光検出器出力ノードの第１の記憶サンプリング結果を読み出しノードから供給し、同時に、光検出器出力ノードの第２のサンプリング結果を記憶するように動作可能である。
【００１４】
本発明のこの態様による実施形態の中には、フォトセル回路に、さらに、アレイをなすように構成された複数のフォトセルが含まれるものもある。各フォトセルには、それぞれの光検出回路と、関連マルチ積分回路が含まれている。
【００１５】
本発明の他の特徴及び利点については、図面及び特許請求の範囲を含めて、以下の説明から明らかになるであろう。
【００１６】
【発明の実施の形態】
以下の説明において、同様の参照番号は、同様の構成要素を識別するために用いられる。さらに、図面は、典型的な実施形態の主たる特徴の概要を例示することを意図したものである。これらの図面は、実際の実施形態の全ての特徴を描くことを意図したものでもなければ、描かれる構成要素の相対的寸法を示そうとするものでもなく、一定の縮小率で図示されているわけではない。
【００１７】
図１を参照すると、実施形態の１つでは、フォトセル回路１０に、光検出回路１２とマルチ積分回路１４が含まれている。一般に、光検出回路１２は、フォトトランジスタが受光した光量に対応する電流を、出力ノードを介して選択的に引き出すように動作可能である。後に詳細に説明するように、マルチ積分回路１４は、読み出しノードに、光検出器出力ノードの第１の記憶サンプリング結果を供給し、同時に、光検出器出力ノードの第２のサンプリング結果を記憶するように動作可能である。
【００１８】
光検出回路１２には、フォトトランジスタ１６、サーボ回路１８、入力トランジスタ２０、及び、出力トランジスタ２２が含まれている。フォトトランジスタ１６は、感受した光子２４に応答して電流を発生するＰＮＰトランジスタである。サーボ回路１８には、フォトトランジスタ１６の出力に対する共通ゲート段を備えたバイアス点増幅器を形成する、１対のＭＯＳトランジスタ２６、２８が含まれている。入力トランジスタ２０は、入力制御信号（ＰＢＢ）に応答して、電力ラインＶ_ＤＤからのバイアス電流の供給を選択的にゲート制御する、ＭＯＳトランジスタである。一般に、サーボ回路１８及び入力トランジスタ２０によって、バイアス電流がほぼ一定のレベルに固定され、さらに、バイアス電流によって、フォトトランジスタ１６のベース・コレクタ電圧が設定される。フォトトランジスタ１６のベース・コレクタ電圧は、コレクタ・ノード３０におけるＧＮＤを超えるＮＭＯＳしきい値レベルにほぼ等しいレベルに設定するのが望ましい。サーボ回路１８及び入力トランジスタ２０によって、ＭＯＳトランジスタ２８が、フォトトランジスタ１６のエミッタ・ノード３２に対するソース・フォロワとして機能する、負帰還ループが形成される。こうして、フォトトランジスタ１６のベース・コレクタ電圧は、フォトトランジスタ１６のエミッタ電圧によって制御される。出力の観点からすると、サーボ回路１８のトランジスタ２８は、さらに、フォトトランジスタ１６のエミッタ・ノード３２及びベース・ノード３４を、光検出回路１２の出力ノード３６における電圧の揺れから分離する共通ゲート段のように思われる。出力トランジスタ２２は、フォトトランジスタ１６によって得られる、光で生じる電流の供給に、電力ラインＶ_ＤＤからの電流供給が利用可能になるか否かを制御するＭＯＳトランジスタである。すなわち、出力制御信号ＩＮＴが低の場合、出力トランジスタ２２がオフになり、電力ラインＶ_ＤＤによる電流の供給が阻止される。出力制御信号ＩＮＴが高の場合、出力トランジスタ２２がオンになり、電力ラインＶ_ＤＤによる電流の供給が可能になる。
【００１９】
マルチ積分回路１４には、それぞれ、１対のＭＯＳトランジスタ４４、４６の入力ゲートに対応する１対の記憶ノード４０、４２が含まれている。マルチ積分回路１４には、それぞれ、記憶ノード４０、４２に関連した１対の積分ＭＯＳトランジスタ（またはスイッチ）４８、５０、及び、１対の読み出しＭＯＳトランジスタ（またはスイッチ）５２、５４も含まれている。積分トランジスタ４８、５０のゲートは、それぞれ、制御ラインＩ_Ａ及びＩ_Ｂに結合され、読み出しトランジスタ５２、５４のゲートは、それぞれ、制御ラインＲ_Ａ及びＲ_Ｂに結合されている。読み出しトランジスタ５２、５４のドレインは、共通出力ノード５６（ＯＵＴ）に結合されている。
【００２０】
入力制御信号Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、Ｒ_Ｂ、及び、ＩＮＴは、フォトセル回路１０の記憶ノード４０、４２を、３つの動作モード、すなわち、保持モード、積分モード、及び、変換（または読み出し）モードの１つにするために利用可能である。積分及び読み出しスイッチ４８〜５４が開き、光検出器出力スイッチ２２が閉じると（すなわち、Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、Ｒ_Ｂ、及び、ＩＮＴが高）、記憶ノードは、保持モードにされる。保持動作モードにおいて、記憶ノード４０、４２の電荷が、分離され、保持される。積分スイッチの１つが閉じ、光検出器出力スイッチ２２が開くと（すなわち、Ｉ_ＡまたはＩ_Ｂが低で、ＩＮＴが低）、記憶ノードは積分モードになる。積分動作モードにおいて、フォトトランジスタ１６によって引き込まれる光生成電流が、閉じた積分スイッチに結合された記憶ノードに蓄積された電荷によって供給される。積分モードが終了すると、フォトセル回路１０は、保持モードになる。読み出しスイッチ５２、５４の一方が閉じると（すなわち、Ｒ_ＡまたはＲ_Ｂが低）、記憶ノードが変換動作モードになる。変換動作モードにおいて、電荷が、リセット電力ラインによって、閉じた読み出しスイッチに結合された記憶ノードに供給される。記憶ノード電圧をリセット電力ライン電圧（Ｖ_{ＲＥＳＥＴ}）に設定するのに必要な電荷は、積分期間中にフォトトランジスタ１６によって得られる電流量に対応し、読み出し回路（不図示）によってディジタル・ワードに変換される。
【００２１】
動作時、記憶ノード４０、４２は、それぞれを変換モードにし、次に、保持モードにすることによって初期化される。次に、記憶ノードのうち第１のノードが、積分モードにされ、次に、保持モードにされる。読み出し回路が、第１の記憶ノードの処理をしている間に、記憶ノードのうち第２のノードが、積分モードにされ、次に、保持モードにされる。こうして、記憶ノード４０、４２は、同時に動作可能になるので、読み出し中に、光検出回路１２からの画像データの収集が可能になる。この特徴によって、とりわけ、シャッタ式非ローリング画像形成モードで動作する場合に、積分及び読み出し（または変換）機能を順次実施するサンプリング方式の特徴をなす場合が多い、かなりの非集積時間が回避される。
【００２２】
図２を参照すると、もう１つの実施形態では、フォトセル回路６０には、光検出回路１２、マルチ積分回路１４、シャッタ回路６２、及び、出力スイッチ６４が含まれている。光検出回路１２及びマルチ積分回路１４の動作は、図１のフォトセル回路１０に関連して説明した、対応する回路と同じである。ただし、この実施形態の場合、積分スイッチ４８、５０及び読み出しスイッチ５２、５４は、相互結合されているので、それぞれの対をなす入力制御ラインＡ、Ｂによって、記憶ノードの一方における光検出器出力ノード・サンプリング結果の記憶、及び、同時に行われる、もう一方の記憶ノードからの記憶光検出器出力ノード・サンプリング結果の供給が制御される。特に、積分トランジスタ４８及び読み出しトランジスタ５４のゲートが、共通制御ライン（Ａ）に結合され、積分トランジスタ５０及び読み出しトランジスタ５２のゲートが、共通制御ライン（Ｂ）に結合されている。光検出回路１２の出力トランジスタ２２は、シャッタ回路６２の分離トランジスタ６６と協動して、「シャッタ」機能を可能にする。特に、出力制御信号ＩＮＴが低の場合、出力トランジスタ２２がオフになり、分離トランジスタ６６がオンになって、電力ラインＶ_ＤＤによる電流の供給が阻止され、マルチ積分回路１４による出力ノード３６のサンプリングが可能になる。出力制御信号ＩＮＴが高の場合、出力トランジスタ２２がオンになり、分離トランジスタ６６がオフになって、電力ラインＶ_ＤＤによる電流の供給が可能になり、マルチ積分回路１４による出力ノード３６のサンプリングが阻止される。マルチ積分回路の出力スイッチ６４によって、マルチ積分回路１４の出力は読み出し回路（不図示）に選択的に結合される。この実施形態の場合、入力制御ラインの数は、図１の実施形態に対して、５（Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、Ｒ_Ｂ、及び、ＩＮＴ）から４（Ａ、Ｂ、ＲＤ、及び、ＩＮＴ）に減少し、その結果、フォトトランジスタ１６による光検出のためのフォトセル領域を増やすことができる。
【００２３】
入力制御信号Ａ、Ｂ、ＲＤ、及び、ＩＮＴは、フォトセル回路６０の記憶ノード４０、４２を、３つの動作モード、すなわち、保持モード、積分モード、及び、変換（または読み出し）モードの１つにするために利用可能である。積分スイッチ、読み出しスイッチ４８〜５４、及び、分離スイッチ６６が開くと（すなわち、Ａ、Ｂ、及び、ＩＮＴが高）、記憶ノードは保持モードにされる。保持動作モードにおいて、記憶ノード４０、４２の電荷は分離され、保持される。積分スイッチの１つが閉じ、分離スイッチ６６が閉じ、読み出しスイッチ６４が開くと（すなわち、Ａ及びＢの一方が低で、ＩＮＴ及びＲＤが低）、記憶ノードは積分モードになる。積分動作モードにおいて、フォトトランジスタ１６によって引き込まれる光生成電流は、閉じた積分スイッチに結合された記憶ノードに蓄積された電荷によって供給される。積分モードが終了すると、フォトセル回路６０は保持モードになる。読み出しスイッチ５２、５４の一方が閉じ、出力スイッチ６４が閉じると（すなわち、Ａ及びＢに一方が低で、ＲＤが高）、記憶ノードは変換動作モードになる。変換動作モードにおいて、電荷は、リセット電力ラインによって、閉じた読み出しスイッチに結合された記憶ノードに供給される。記憶ノード電圧をリセット電力ライン電圧（Ｖ_{ＲＥＳＥＴ}）に設定するのに必要な電荷は、集積期間中にフォトトランジスタ１６によって引き込まれた電流量に対応し、読み出し回路（不図示）によってディジタル・ワードに変換される。
【００２４】
動作時、記憶ノード４０、４２は、それぞれを変換モードにし、次に、保持モードにすることによって初期化される。次に、記憶ノードのうち第１のノードが、積分モードにされ、次に、保持モードにされる。読み出し回路が、第１の記憶ノードの処理をしている間に、記憶ノードのうち第２のノードが、積分モードにされ、次に、保持モードにされる。こうして、記憶ノード４０、４２は、同時に動作可能になるので、読み出し中に、光検出回路１２からの画像データの収集が可能になる。この特徴によって、とりわけ、シャッタ式非ローリング画像形成モードで動作する場合に、積分及び読み出し（または変換）機能を順次実施するサンプリング方式の特徴をなす場合が多い、かなりの非集積時間が回避される。
【００２５】
図３を参照すると、もう１つの実施形態では、フォトセル回路７０には、マルチ積分回路１４、及び、追加出力トランジスタ７４を含む点を除くと、図１の光検出回路１２と同じ回路要素を含む修正光検出回路７２が含まれている。さらに、光検出回路７２の出力トランジスタ２２、７４は、それぞれ、制御ラインＩ_Ａ及びＩ_Ｂによって制御される。この実施形態の場合、入力制御ラインの数は、図１の実施形態に対して、５（Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、Ｒ_Ｂ、及び、ＩＮＴ）から４（Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、及び、Ｒ_Ｂ）に減少し、その結果、フォトトランジスタ１６による光検出のためのフォトセル領域を増やすことができる。
【００２６】
入力制御信号Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、及び、Ｒ_Ｂは、フォトセル回路７０の記憶ノード４０、４２を、３つの動作モード、すなわち、保持モード、積分モード、及び、変換（または読み出し）モードの１つにするために利用可能である。積分及び読み出しスイッチ４８〜５４が開き、光検出回路の出力スイッチ２２、７４が閉じると（すなわち、Ｉ_Ａ、Ｉ_Ｂ、Ｒ_Ａ、及び、Ｒ_Ｂが高）、記憶ノードは保持モードにされる。保持動作モードにおいて、記憶ノード４０、４２の電荷は分離され、保持される。積分スイッチの１つが閉じ、光検出回路の出力スイッチ２２、７４の対応する一方が開くと（すなわち、それぞれ、Ｉ_ＡまたはＩ_Ｂが低で、Ｒ_ＡまたはＲ_Ｂが高）、記憶ノードは積分モードになる。積分動作モードにおいて、フォトトランジスタ１６によって引き込まれる光生成電流は、閉じた積分スイッチに結合された記憶ノードに蓄積された電荷によって供給される。積分モードが終了すると、フォトセル回路７０は保持モードになる。読み出しスイッチ５２、５４の一方が閉じると（すなわち、Ｒ_ＡまたはＲ_Ｂが低）、記憶ノードは変換動作モードになる。変換動作モードにおいて、電荷は、リセット電力ラインによって、閉じた読み出しスイッチに結合された記憶ノードに供給される。記憶ノード電圧をリセット電力ライン電圧（Ｖ_{ＲＥＳＥＴ}）に設定するのに必要な電荷は、集積期間中にフォトトランジスタ１６によって引き込まれる電流量に対応し、読み出し回路（不図示）によってディジタル・ワードに変換される。
【００２７】
動作時、記憶ノード４０、４２は、それぞれを変換モードにし、次に、保持モードにすることによって初期化される。次に、記憶ノードのうち第１のノードが、積分モードにされ、次に、保持モードにされる。読み出し回路が、第１の記憶ノードの処理をしている間に、記憶ノードのうち第２のノードが、積分モードにされ、次に、保持モードにされる。こうして、記憶ノード４０、４２は、同時に動作可能になるので、読み出し中に、光検出回路１２からの画像データの収集が可能になる。この特徴によって、とりわけ、シャッタ式非ローリング画像形成モードで動作する場合に、積分及び読み出し（または変換）機能を順次実施するサンプリング方式の特徴をなす場合が多い、かなりの非集積時間が回避される。
【００２８】
上述のフォトセル回路は、それぞれ、携帯用ハンドヘルド式走査装置または光学コンピュータ・マウスの光センサ・アレイに組み込むことが可能である。例えば、これらの実施形態は、それぞれ、その参照をもって本明細書に含まれる、米国特許第６，０３７，６４３号及び第５，７６９，３８４号に記載のハンドヘルド式走査装置の１つ以上について、光センサ・アレイに組み込むことが可能である。
【００２９】
他の実施形態は、特許請求の範囲内に含まれている。
【００３０】
例えば、マルチ積分回路１４は、それぞれ、特定の光検出回路１２、７２と共に説明された。しかし、他の実施形態では、マルチ積分回路１４は、比較的単純なフォトダイオード回路を含む、多種多様な異なる光検出回路の任意の１つのサンプリングに利用することが可能である。
【００３１】
他の実施形態の場合、上述の回路の１つ以上を反転して(flip)、同じそれぞれの機能に、ＮＭＯＳ・ＰＭＯＳ双対性及びＰＮＰ・ＮＰＮ双対性、及び、ＶＤＤ及びＧＮＤ双対性を与えることが可能である。さらに、上述の実施形態のそれぞれにおける容量記憶ノードは、ＮＭＯＳ素子によって実施されるが、他の実施形態では、記憶ノードは、線形コンデンサ、金属、または、ポリマによって実施することも可能である。
【００３２】
さらなる他の実施形態は、特許請求の範囲内に含まれている。
【００３３】
本発明の態様を以下に例示する。
【００３４】
１．光検出器出力ノード（３６）のサンプリング回路であって、前記光検出器出力ノード（３６）と読み出しノードの間に結合されるマルチ積分回路（１４）であって、前記読み出しノードにおいて、前記光検出器出力ノード（３６）の第１の記憶サンプリング結果を供給し、同時に、前記光検出器出力ノード（３６）の第２のサンプリング結果を記憶するように動作可能な、複数記憶素子（４４、４６）及び制御回路（４８、５０、５２、５４）を含むマルチ積分回路（１４）が含まれている、サンプリング回路。
【００３５】
２．前記マルチ積分回路（１４）に、それぞれ、関連記憶ノード（４０、４２）、前記関連記憶ノード（４０、４２）と前記光検出器出力ノードの間に結合されたそれぞれの積分スイッチ（４８、５０）、及び、前記関連記憶ノード（４０、４２）と前記読み出しノードの間に結合されたそれぞれの読み出しスイッチ（５２、５４）を含む複数の積分回路が含まれる、上記１に記載のサンプリング回路。
【００３６】
３．前記積分スイッチ（４８、５０）のそれぞれの制御ノードが、それぞれの入力制御ラインに結合されている、上記２に記載のサンプリング回路。
【００３７】
４．１対の積分回路の前記積分スイッチ（４８、５０）と前記読み出しスイッチ（５２、５４）が、相互結合され、それぞれの対をなす入力制御ラインによって、記憶ノード（４０、４２）の一方における光検出器出力ノードのサンプリング結果の記憶、及び、同時に行われる、もう一方の記憶ノード（４０、４２）による光検出器出力ノードの記憶サンプリング結果の供給が制御されるようになっている、上記３に記載のサンプリング回路。
【００３８】
５．さらに、前記読み出しノードと前記読み出しスイッチ（５２、５４）のそれぞれとの間に結合され、その制御ノードが読み出し制御ラインに結合されている出力スイッチ（６４）が含まれる、上記４に記載のサンプリング回路。
【００３９】
６．さらに、前記積分スイッチ（４８、５０）と前記光検出器出力ノード（３６）の間に結合されたシャッタ回路（６２）が含まれる、上記３に記載のサンプリング回路。
【００４０】
７．前記シャッタ回路（６２）に、前記積分スイッチ（４８、５０）間に結合され、その制御ノードが積分制御ラインに結合されたスイッチ（６６）が含まれる、上記６に記載のサンプリング回路。
【００４１】
８．前記読み出しスイッチ（５２、５４）のそれぞれの制御ノードが、それぞれの読み出し制御ラインに結合されている、上記３に記載のサンプリング回路。
【００４２】
９．光検出器出力ノード（３６）のサンプリングを行う方法であって、読み出しノードから前記光検出器出力ノード（３６）の第１の記憶サンプリング結果を供給し、同時に、前記光検出器出力ノード（３６）の第２のサンプリング結果を記憶するステップを含む、方法。
【００４３】
１０．フォトセル回路（１０、６０、７０）であって、出力ノード（３６）を備えた光検出器回路（１２、７２）と、前記光検出器出力ノード（３６）と読み出しノードの間に結合されたマルチ積分回路（１４）であって、前記読み出しノードから前記光検出器出力ノード（３６）の第１の記憶サンプリング結果を供給し、同時に、前記光検出器出力ノード（３６）の第２のサンプリング結果を記憶するように動作可能な複数記憶素子（４４、４６）及び制御回路（４８、５０、５２、５４）を含むマルチ積分回路（１４）が含まれている、フォトセル回路。
【図面の簡単な説明】
【図１】第１のフォトセル回路の回路図である。
【図２】第２のフォトセル回路の回路図である。
【図３】第３のフォトセル回路の回路図である。
【符号の説明】
１０，６０，７０フォトセル回路
１４マルチ積分回路
３６光検出器出力ノード
４０，４２記憶ノード
４４，４６記憶素子
４８，５０積分スイッチ
５２，５４読み出しスイッチ
６２シャッタ回路
６４出力回路

Claims

光検出器出力ノード（３６）のサンプリング回路であって、
前記光検出器出力ノード（３６）と読み出しノードとの間に結合された、対になった第１及び第２の積分回路からなるマルチ積分回路（１４）を備え、
前記第１の積分回路は、電荷を蓄積するための第１の記憶ノード（４０）と、該第１の記憶ノードと前記光検出器出力ノードとの間に結合された第１の積分スイッチ（４８）と、前記第１の記憶ノードと前記読み出しノードとの間に結合された第１の読み出しスイッチ（５２）とを含み、
前記第２の積分回路は、電荷を蓄積するための第２の記憶ノード（４２）と、該第２の記憶ノードと前記光検出器出力ノードとの間に結合された第２の積分スイッチ（５０）と、前記第２の記憶ノードと前記読み出しノードとの間に結合された第２の読み出しスイッチ（５４）とを含み、
前記第１の記憶ノードに蓄積された前記光検出器出力ノードからの電荷の、前記読み出しノードを介しての第１のサンプリング及びリセットと、前記光検出器出力ノードからの電荷の、前記第２の記憶ノードへの蓄積とを、同時に制御するよう、また、前記第２の記憶ノードに蓄積された前記電荷の、前記読み出しノードを介しての第２のサンプリング及びリセットと、前記光検出器出力ノードからの他の電荷の、前記第１の記憶ノードへの蓄積とを、同時に制御するよう、前記第１の積分スイッチ（４８）の制御ノードと前記第２の読み出しスイッチ（５４）の制御ノードとが相互結合されて第１の入力制御ライン（Ａ）に接続され、かつ、前記第２の積分スイッチ（５０）の制御ノードと前記第１の読み出しスイッチ（５２）の制御ノードとが相互結合されて第２の入力制御ライン（Ｂ）に接続された、サンプリング回路。
さらに、前記読み出しノードと前記第１及び第２の読み出しスイッチのそれぞれとの間に結合され、その制御ノードが読み出し制御ラインに結合されている出力スイッチ（６４）を含む、請求項１に記載のサンプリング回路。
さらに、前記第１及び第２の積分スイッチと前記光検出器出力ノードとの間に結合されたシャッタ回路（６２）を含む、請求項１に記載のサンプリング回路。
前記シャッタ回路は、前記第１及び第２の積分スイッチ間に結合され、その制御ノードが積分制御ラインに結合されたスイッチ（６６）を含む、請求項３に記載のサンプリング回路。
フォトセル回路であって、
出力ノード（３６）を備えた光検出器回路（１２）と、前記光検出器出力ノード（３６）と読み出しノードとの間に結合された、対になった第１及び第２の積分回路からなるマルチ積分回路（１４）とを備え、
前記第１の積分回路は、電荷を蓄積するための第１の記憶ノード（４０）と、該第１の記憶ノードと前記光検出器出力ノードとの間に結合された第１の積分スイッチ（４８）と、前記第１の記憶ノードと前記読み出しノードとの間に結合された第１の読み出しスイッチ（５２）とを含み、
前記第２の積分回路は、電荷を蓄積するための第２の記憶ノード（４２）と、該第２の記憶ノードと前記光検出器出力ノードとの間に結合された第２の積分スイッチ（５０）と、前記第２の記憶ノードと前記読み出しノードとの間に結合された第２の読み出しスイッチ（５４）とを含み、
前記第１の記憶ノードに蓄積された前記光検出器出力ノードからの電荷の、前記読み出しノードを介しての第１のサンプリング及びリセットと、前記光検出器出力ノードからの電荷の、前記第２の記憶ノードへの蓄積とを、同時に制御するよう、また、前記第２の記憶ノードに蓄積された前記電荷の、前記読み出しノードを介しての第２のサンプリング及びリセットと、前記光検出器出力ノードからの他の電荷の、前記第１の記憶ノードへの蓄積とを、同時に制御するよう、前記第１の積分スイッチ（４８）の制御ノードと前記第２の読み出しスイッチ（５４）の制御ノードとが相互結合されて第１の入力制御ライン（Ａ）に接続され、かつ、前記第２の積分スイッチ（５０）の制御ノードと前記第１の読み出しスイッチ（５２）の制御ノードとが相互結合されて第２の入力制御ライン（Ｂ）に接続された、フォトセル回路。