JP2003250096A - 光検出器のサンプリングを行うシステムを組み込んだフォトセル回路 - Google Patents
光検出器のサンプリングを行うシステムを組み込んだフォトセル回路Info
- Publication number
- JP2003250096A JP2003250096A JP2002330162A JP2002330162A JP2003250096A JP 2003250096 A JP2003250096 A JP 2003250096A JP 2002330162 A JP2002330162 A JP 2002330162A JP 2002330162 A JP2002330162 A JP 2002330162A JP 2003250096 A JP2003250096 A JP 2003250096A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- sampling
- photodetector
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 45
- 238000003860 storage Methods 0.000 claims abstract description 63
- 230000010354 integration Effects 0.000 description 33
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 230000015654 memory Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000010615 ring circuit Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Electronic Switches (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Position Input By Displaying (AREA)
Abstract
(57)【要約】
【課題】 光検出器のサンプリング及び読み出しを同時
に行えるようにする、光検出器のサンプリング方式を提
供する。 【解決手段】 マルチ積分回路（１４）は、光検出器出
力ノード（３６）と読み出しノードの間に結合されてい
る。マルチ積分回路には、複数記憶素子（４４、４６）
と、制御回路（４８、５０、５２、５４）が含まれてい
る。制御回路は、読み出しノードにおいて光検出器出力
ノードの第１の記憶サンプリング結果を供給し、同時
に、光検出器出力ノードの第２のサンプリング結果を記
憶するように動作可能である。
に行えるようにする、光検出器のサンプリング方式を提
供する。 【解決手段】 マルチ積分回路（１４）は、光検出器出
力ノード（３６）と読み出しノードの間に結合されてい
る。マルチ積分回路には、複数記憶素子（４４、４６）
と、制御回路（４８、５０、５２、５４）が含まれてい
る。制御回路は、読み出しノードにおいて光検出器出力
ノードの第１の記憶サンプリング結果を供給し、同時
に、光検出器出力ノードの第２のサンプリング結果を記
憶するように動作可能である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光検出器のサンプ
リングを行うシステム及び方法、及び、それを組み込ん
だフォトセル回路に関するものである。 【０００２】 【従来の技術】光検出器は、画像形成用途及び光学ナビ
ゲーション用途を含む多種多様な用途に用いることが可
能である。最近、光検出器回路は、コンピュータのマウ
スに非機械的トラッキング・エンジンを提供する光学ナ
ビゲーション・センサに組み込まれるようになった。こ
の光学ナビゲーション・センサでは、順次表面画像（フ
レーム）を光学的に捕捉し、移動の方向及び大きさを数
学的に求めることによって位置の変化を測定する光学ナ
ビゲーション・テクノロジが用いられている。走査表面
の歪みのない画像が得られるようにするには、表面を横
切る走査装置の経路は、もとの像を走査ピクセル・デー
タに忠実にマッピングできるように、極めて正確に決定
することが望ましい。こうした光学ナビゲーション・シ
ステムは、一般に、検出されたピクセル間の表面反射率
の差に基づく走査経路を辿る。これらの反射率の差は、
表面媒体によっては極めて小さくなる可能性がある（例
えば、白紙の場合、ほぼ６％程度）。一方、フォトトラ
ンジスタの作用によって増幅されるノイズ信号（例え
ば、フォトダイオードによって生じるショット・ノイズ
信号）は、比較的大きくなる可能性がある。従って、光
学ナビゲーション・センサ用途におけるフォトセル信号
は、比較的低いＳ／Ｎ比を特徴とする。従って、光学ナ
ビゲーション・センサには、一般に、フォトセルのＳ／
Ｎ比をセンサの移動を追跡するのに十分な高さに維持す
る回路が含まれている。しかし、これらの回路は、フォ
トセル領域のかなりの部分を光検出に利用できるよう
に、比較的小さいサイズにすることが望ましい。 【０００３】提案されたナビゲーション・センサには、
読み出し及び信号処理回路要素を含む集積回路基板上に
形成された、２次元フォトセルアレイが含まれているも
のもある。フォトセルアレイは、それぞれ、フォトセル
の複数列と複数行を備えることが可能である。各フォト
セルには、検出される光信号に応答して電流を発生する
ためのフォトトランジスタ、フォトトランジスタのベー
スにバイアスをかけるためのサーボ増幅回路要素、及
び、光で発生した電流量に対応する電荷を蓄積するため
の積分コンデンサを含むことが可能である。コンデンサ
に集積された電荷は、周期的に読み出され、処理される
ので、ある特定の読み出し期間中にフォトセルを照射す
る光量を求めることが可能になる。 【０００４】 【発明が解決しようとする課題】本発明は、光検出器の
サンプリング及び読み出しを同時に行えるようにする、
光検出器のサンプリング方式（システム及び方法）を特
徴とする。従って、本発明は、読み出し中に、光検出器
からの画像データを収集することが可能なフォトセルを
実現するために利用可能である。こうして、本発明で
は、とりわけ、シャッタ式非ローリング(non-rolling)
画像形成モードで動作する場合に、サンプリング及び読
み出し機能を順次実施するサンプリング方式の特徴をな
す場合が多い、かなりの非集積期間が回避される。 【０００５】 【課題を解決するための手段】ある態様では、本発明
は、マルチ積分回路を含む光検出器出力ノードのサンプ
リング回路を特徴とする。マルチ積分回路は、光検出器
出力ノードと読み出しノードの間に結合されている。マ
ルチ積分回路には、複数記憶素子と、制御回路が含まれ
ている。制御回路は、読み出しノードにおいて光検出器
出力ノードの第１の記憶サンプリング結果を供給し、同
時に、光検出器出力ノードの第２のサンプリング結果を
記憶するように動作可能である。 【０００６】本発明の実施形態には、下記の特徴の１つ
以上を含むことが可能である。 【０００７】マルチ積分回路には、複数の積分回路が含
まれるのが望ましい。各積分回路には、関連記憶ノー
ド、関連記憶ノードと光検出器出力ノードの間に結合さ
れたそれぞれの積分スイッチ、及び、関連記憶ノードと
読み出しノードの間に結合されたそれぞれの読み出しス
イッチを含むことが可能である。 【０００８】積分スイッチのそれぞれの制御ノードは、
それぞれの入力制御ラインに結合することが可能であ
る。読み出しスイッチのそれぞれの制御ノードは、それ
ぞれの読み出し制御ラインに結合することが可能であ
る。 【０００９】実施形態の１つでは、１対の積分回路の積
分スイッチと読み出しスイッチは、相互結合され、それ
ぞれの対をなす入力制御ラインによって、記憶ノードの
一方における光検出器出力ノードのサンプリング結果の
記憶、及び、同時に行われる、もう一方の記憶ノードに
よる光検出器出力ノードの記憶サンプリング結果の供給
が制御されるようになっている。この実施形態の場合、
出力スイッチは、読み出しノードと読み出しスイッチの
それぞれとの間に結合することが可能である。出力スイ
ッチは、読み出し制御ラインに結合された制御ノードを
備えることが可能である。 【００１０】実施形態によっては、積分スイッチと光検
出器出力ノードの間に、シャッタ回路を結合することが
可能なものもある。シャッタ回路には、積分スイッチ間
に結合され、その制御ノードが積分制御ラインに結合さ
れたスイッチを含むことが可能である。 【００１１】実施形態のよっては、記憶ノードは、光検
出器出力ノードを介して放電させるように動作可能であ
る。これらの実施形態では、記憶ノードは、読み出しノ
ードを介して充電させるように動作可能である。 【００１２】もう１つの態様では、本発明は、光検出器
出力ノードのサンプリング方法を特徴とする。この本発
明の方法によれば、光検出器出力ノードの第１の記憶サ
ンプリング結果が、読み出しノードから供給され、同時
に、光検出器出力ノードの第２のサンプリング結果が記
憶される。 【００１３】もう１つの態様では、本発明は、光検出回
路及びマルチ積分回路を含む、フォトセル回路を特徴と
する。光検出回路は、出力ノードを備えている。マルチ
積分回路は、光検出器ノードと読み出しノードの間に結
合されている。マルチ積分回路には、複数記憶素子と制
御回路とが含まれている。制御回路は、光検出器出力ノ
ードの第１の記憶サンプリング結果を読み出しノードか
ら供給し、同時に、光検出器出力ノードの第２のサンプ
リング結果を記憶するように動作可能である。 【００１４】本発明のこの態様による実施形態の中に
は、フォトセル回路に、さらに、アレイをなすように構
成された複数のフォトセルが含まれるものもある。各フ
ォトセルには、それぞれの光検出回路と、関連マルチ積
分回路が含まれている。 【００１５】本発明の他の特徴及び利点については、図
面及び特許請求の範囲を含めて、以下の説明から明らか
になるであろう。 【００１６】 【発明の実施の形態】以下の説明において、同様の参照
番号は、同様の構成要素を識別するために用いられる。
さらに、図面は、典型的な実施形態の主たる特徴の概要
を例示することを意図したものである。これらの図面
は、実際の実施形態の全ての特徴を描くことを意図した
ものでもなければ、描かれる構成要素の相対的寸法を示
そうとするものでもなく、一定の縮小率で図示されてい
るわけではない。 【００１７】図１を参照すると、実施形態の１つでは、
フォトセル回路１０に、光検出回路１２とマルチ積分回
路１４が含まれている。一般に、光検出回路１２は、フ
ォトトランジスタが受光した光量に対応する電流を、出
力ノードを介して選択的に引き出すように動作可能であ
る。詳細に後述するように、マルチ積分回路１４は、読
み出しノードから、光検出器出力ノードの第１の記憶サ
ンプリング結果を供給し、同時に、光検出器出力ノード
の第２のサンプリング結果を記憶するように動作可能で
ある。 【００１８】光検出回路１２には、フォトトランジスタ
１６、サーボ回路１８、入力トランジスタ２０、及び、
出力トランジスタ２２が含まれている。フォトトランジ
スタ１６は、感受した光子２４に応答して電流を発生す
るＰＮＰトランジスタである。サーボ回路１８には、フ
ォトトランジスタ１６の出力に対する共通ゲート段を備
えたバイアス点増幅器を形成する、１対のＭＯＳトラン
ジスタ２６、２８が含まれている。入力トランジスタ
は、入力制御信号（ＰＢＢ）に応答して、電力ラインＶ
ＤＤからのバイアス電流の供給に選択的ゲート制御を加
える、ＭＯＳトランジスタである。一般に、サーボ回路
１８及び入力トランジスタ２０によって、バイアス電流
がほぼ一定のレベルに固定され、さらに、バイアス電流
によって、フォトトランジスタ１６のベース・コレクタ
電圧が設定される。フォトトランジスタ１６のベース・
コレクタ電圧は、コレクタ・ノード３０におけるＧＮＤ
を超えるＮＭＯＳしきい値レベルにほぼ等しいレベルに
設定するのが望ましい。サーボ回路１８及び入力トラン
ジスタ２０によって、ＭＯＳトランジスタ２８が、フォ
トトランジスタ１６のエミッタ・ノード３２に対するソ
ース・フォロワとして機能する、負帰還ループが形成さ
れる。こうして、フォトトランジスタ１６のベース・コ
レクタ電圧は、フォトトランジスタ１６のエミッタ電圧
によって制御される。出力の観点からすると、サーボ回
路１８のトランジスタ２８は、さらに、フォトトランジ
スタ１６のエミッタ・ノード３２及びベース・ノード３
４を、光検出回路１２の出力ノード３６における電圧の
揺れから分離する共通ゲート段のように思われる。出力
トランジスタ２２は、フォトトランジスタ１６によって
得られる、光で生じる電流の供給に、電力ラインＶＤＤ
からの電流供給が利用可能になるか否かを制御するＭＯ
Ｓトランジスタである。すなわち、出力制御信号ＩＮＴ
が低の場合、出力トランジスタ２２がオフになり、電力
ラインＶＤＤによる電流の供給が阻止される。出力制御
信号ＩＮＴが高の場合、出力トランジスタ２２がオンに
なり、電力ラインＶＤＤによる電流の供給が可能にな
る。 【００１９】マルチ積分回路１４には、それぞれ、１対
のＭＯＳトランジスタ４４、４６の入力ゲートに対応す
る１対の記憶ノード４０、４２が含まれている。マルチ
積分回路１４には、それぞれ、記憶ノード４０、４２に
関連した１対の積分ＭＯＳトランジスタ（またはスイッ
チ）４８、５０、及び、１対の読み出しＭＯＳトランジ
スタ（またはスイッチ）５２、５４も含まれている。積
分トランジスタ４８、５０のゲートは、それぞれ、制御
ラインＩＡ及びＩＢに結合され、読み出しトランジスタ
５２、５４は、それぞれ、制御ラインＲＡ及びＲＢに結
合されている。読み出しトランジスタ５２、５４のドレ
インは、共通出力ノード５６（ＯＵＴ）に結合されてい
る。 【００２０】入力制御信号ＩＡ、ＩＢ、ＲＡ、ＲＢ、及
び、ＩＮＴは、フォトセル回路１０の記憶ノード４０、
４２を、３つの動作モード、すなわち、保持モード、積
分モード、及び、変換（または読み出し）モードの１つ
にするために利用可能である。積分及び読み出しスイッ
チ４８〜５４が開き、光検出器出力スイッチ２２が閉じ
ると（すなわち、ＩＡ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮ
Ｔが高）、記憶ノードは、保持モードにされる。保持動
作モードにおいて、記憶ノード４０、４２の電荷が、分
離され、保持される。積分スイッチの１つが閉じ、光検
出器出力スイッチ２２が開くと（すなわち、ＩＡまたは
ＩＢが低で、ＩＮＴが低）、記憶ノードは積分モードに
なる。積分動作モードにおいて、フォトトランジスタ１
６によって得られる、光で生じる電流が、閉じた積分ス
イッチに結合された記憶ノードに蓄積された電荷によっ
て供給される。積分モードが終了すると、フォトセル回
路１０は、保持モードになる。読み出しスイッチ５２、
５４の一方が閉じると（すなわち、ＲＡまたはＲＢが
低）、記憶ノードが変換動作モードになる。変換動作モ
ードにおいて、電荷が、リセット電力ラインによって、
閉じた読み出しスイッチに結合された記憶ノードに供給
される。記憶ノード電圧をリセット電力ライン電圧（Ｖ
ＲＥＳＥＴ）に設定するのに必要な電荷は、積分期間中
にフォトトランジスタ１６によって得られる電流量に対
応し、読み出し回路（不図示）によってディジタル・ワ
ードに変換される。 【００２１】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２２】図２を参照すると、もう１つの実施形態で
は、フォトセル回路６０には、光検出回路１２、マルチ
積分回路１４、シャッタ回路６２、及び、出力スイッチ
６４が含まれている。光検出回路１２及びマルチ積分回
路１４の動作は、図１のフォトセル回路１０に関連して
説明した、対応する回路と同じである。ただし、この実
施形態の場合、積分スイッチ４８、５０及び読み出しス
イッチ５２、５４は、相互結合されているので、それぞ
れの対をなす入力制御ラインＡ、Ｂによって、記憶ノー
ドの一方における光検出器出力ノード・サンプリング結
果の記憶、及び、同時に行われる、もう一方の記憶ノー
ドからの記憶光検出器出力ノード・サンプリング結果の
供給が制御される。特に、積分トランジスタ４８及び読
み出しトランジスタ５４のゲートが、共通制御ライン
（Ａ）に結合され、積分トランジスタ５０及び読み出し
トランジスタ５２のゲートが、共通制御ライン（Ｂ）に
結合されている。光検出回路１２の出力トランジスタ２
２は、シャッタ回路６２の分離トランジスタ６６と協動
して、「シャッタ」機能を可能にする。特に、出力制御
信号ＩＮＴが低の場合、出力トランジスタ２２がオフに
なり、分離トランジスタ６６がオンになって、電力ライ
ンＶＤＤによる電流の供給が阻止され、マルチ積分回路
１４による出力ノード３６のサンプリングが可能にな
る。出力制御信号ＩＮＴが高の場合、出力トランジスタ
２２がオンになり、分離トランジスタ６６がオフになっ
て、電力ラインＶＤＤによる電流の供給が可能になり、
マルチ積分回路１４による出力ノード３６のサンプリン
グが阻止される。マルチ積分回路の出力スイッチ６４に
よって、マルチ積分回路１４の出力は読み出し回路（不
図示）に選択的に結合される。この実施形態の場合、入
力制御ラインの数は、図１の実施形態に対して、５（Ｉ
Ａ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮＴ）から４（Ａ、
Ｂ、ＲＤ、及び、ＩＮＴ）に減少し、その結果、フォト
トランジスタ１６による光検出のためのフォトセルの追
加リアル・エステート(領域)が十分に与えられる。 【００２３】入力制御信号Ａ、Ｂ、ＲＤ、及び、ＩＮＴ
は、フォトセル回路６０の記憶ノード４０、４２を、３
つの動作モード、すなわち、保持モード、積分モード、
及び、変換（または読み出し）モードの１つにするため
に利用可能である。積分スイッチ、読み出しスイッチ４
８〜５４、及び、分離スイッチ６６が開くと（すなわ
ち、Ａ、Ｂ、及び、ＩＮＴが高）、記憶ノードは保持モ
ードにされる。保持動作モードにおいて、記憶ノード４
０、４２の電荷は分離され、保持される。積分スイッチ
の１つが閉じ、分離スイッチ６６が閉じ、読み出しスイ
ッチ６４が開くと（すなわち、Ａ及びＢの一方が低で、
ＩＮＴ及びＲＤが低）、記憶ノードは積分モードにな
る。積分動作モードにおいて、フォトトランジスタ１６
によって得られる光で生じる電流は、閉じた積分スイッ
チに結合された記憶ノードに蓄積された電荷によって供
給される。積分モードが終了すると、フォトセル回路６
０は保持モードになる。読み出しスイッチ５２、５４の
一方が閉じ、出力スイッチ６４が閉じると（すなわち、
Ａ及びＢに一方が低で、ＲＤが高）、記憶ノードは変換
動作モードになる。変換動作モードにおいて、電荷は、
リセットされた電力ラインによって、閉じた読み出しス
イッチに結合された記憶ノードに供給される。記憶ノー
ド電圧をリセット電力ライン電圧（ＶＲＥＳＥＴ）に設
定するのに必要な電荷は、集積期間中にフォトトランジ
スタ１６によって得られる電流量に対応し、読み出し回
路（不図示）によってディジタル・ワードに変換され
る。 【００２４】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２５】図３を参照すると、もう１つの実施形態で
は、フォトセル回路７０には、マルチ積分回路１４、及
び、追加出力トランジスタ７４を含む点を除くと、図１
の光検出回路１２と同じ回路要素を含む修正光検出回路
７２が含まれている。さらに、光検出回路７２の出力ト
ランジスタ２２、７４は、それぞれ、制御ラインＩＡ及
びＩＢによって制御される。この実施形態の場合、入力
制御ラインの数は、図１の実施形態に対して、５
（ＩＡ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮＴ）から４（Ｉ
Ａ、ＩＢ、ＲＡ、及び、ＲＢ）に減少し、その結果、フ
ォトトランジスタ１６による光検出のためのフォトセル
の追加リアル・エステート(領域)が十分に与えられる。 【００２６】入力制御信号ＩＡ、ＩＢ、ＲＡ、及び、Ｒ
Ｂは、フォトセル回路７０の記憶ノード４０、４２を、
３つの動作モード、すなわち、保持モード、積分モー
ド、及び、変換（または読み出し）モードの１つにする
ために利用可能である。積分及び読み出しスイッチ４８
〜５４が開き、光検出回路の出力スイッチ２２、７４が
閉じると（すなわち、ＩＡ、ＩＢ、ＲＡ、及び、ＲＢが
高）、記憶ノードは保持モードにされる。保持動作モー
ドにおいて、記憶ノード４０、４２の電荷は分離され、
保持される。積分スイッチの１つが閉じ、光検出回路の
出力スイッチ２２、７４の対応する一方が開くと（すな
わち、それぞれ、ＩＡまたはＩＢが低で、ＲＡまたはＲ
Ｂが高）、記憶ノードは積分モードになる。積分動作モ
ードにおいて、フォトトランジスタ１６によって得られ
る、光で生じる電流は、閉じた積分スイッチに結合され
た記憶ノードに蓄積された電荷によって供給される。積
分モードが終了すると、フォトセル回路７０は保持モー
ドになる。読み出しスイッチ５２、５４の一方が閉じる
と（すなわち、ＲＡまたはＲＢが低）、記憶ノードは変
換動作モードになる。変換動作モードにおいて、電荷
は、リセットされた電力ラインによって、閉じた読み出
しスイッチに結合された記憶ノードに供給される。記憶
ノード電圧をリセット電力ライン電圧（ＶＲＥＳＥＴ）
に設定するのに必要な電荷は、集積期間中にフォトトラ
ンジスタ１６によって得られる電流量に対応し、読み出
し回路（不図示）によってディジタル・ワードに変換さ
れる。 【００２７】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２８】上述のフォトセル回路は、それぞれ、携帯
用ハンドヘルド式走査装置または光学コンピュータ・マ
ウスの光センサ・アレイに組み込むことが可能である。
例えば、これらの実施形態は、それぞれ、参考までに本
明細書において援用されている、米国特許第６，０３
７，６４３号及び第５，７６９，３８４号に記載のハン
ドヘルド式走査装置の１つ以上について、光センサ・ア
レイに組み込むことが可能である。 【００２９】他の実施形態は、特許請求の範囲内に含ま
れている。 【００３０】例えば、マルチ積分回路１４は、それぞ
れ、特定の光検出回路１２、７２と共に説明された。し
かし、他の実施形態では、マルチ積分回路１４は、比較
的単純なフォトダイオード回路を含む、多種多様な異な
る光検出回路の任意の１つのサンプリングに利用するこ
とが可能である。 【００３１】他の実施形態の場合、上述の回路の１つ以
上を反転して(flip)、同じそれぞれの機能に、ＮＭＯＳ
・ＰＭＯＳ双対性及びＰＮＰ・ＮＰＮ双対性、及び、Ｖ
ＤＤ及びＧＮＤ双対性を与えることが可能である。さら
に、上述の実施形態のそれぞれにおける容量記憶ノード
は、ＮＭＯＳ素子によって実施されるが、他の実施形態
では、記憶ノードは、線形コンデンサ、金属、または、
ポリマによって実施することも可能である。 【００３２】さらなる他の実施形態は、特許請求の範囲
内に含まれている。 【００３３】本発明の態様を以下に例示する。 【００３４】１．光検出器出力ノード（３６）のサンプ
リング回路であって、前記光検出器出力ノード（３６）
と読み出しノードの間に結合されるマルチ積分回路（１
４）であって、前記読み出しノードにおいて、前記光検
出器出力ノード（３６）の第１の記憶サンプリング結果
を供給し、同時に、前記光検出器出力ノード（３６）の
第２のサンプリング結果を記憶するように動作可能な、
複数記憶素子（４４、４６）及び制御回路（４８、５
０、５２、５４）を含むマルチ積分回路（１４）が含ま
れている、サンプリング回路。 【００３５】２．前記マルチ積分回路（１４）に、それ
ぞれ、関連記憶ノード（４０、４２）、前記関連記憶ノ
ード（４０、４２）と前記光検出器出力ノードの間に結
合されたそれぞれの積分スイッチ（４８、５０）、及
び、前記関連記憶ノード（４０、４２）と前記読み出し
ノードの間に結合されたそれぞれの読み出しスイッチ
（５２、５４）を含む複数の積分回路が含まれる、上記
１に記載のサンプリング回路。 【００３６】３．前記積分スイッチ（４８、５０）のそ
れぞれの制御ノードが、それぞれの入力制御ラインに結
合されている、上記２に記載のサンプリング回路。 【００３７】４．１対の積分回路の前記積分スイッチ
（４８、５０）と前記読み出しスイッチ（５２、５４）
が、相互結合され、それぞれの対をなす入力制御ライン
によって、記憶ノード（４０、４２）の一方における光
検出器出力ノードのサンプリング結果の記憶、及び、同
時に行われる、もう一方の記憶ノード（４０、４２）に
よる光検出器出力ノードの記憶サンプリング結果の供給
が制御されるようになっている、上記３に記載のサンプ
リング回路。 【００３８】５．さらに、前記読み出しノードと前記読
み出しスイッチ（５２、５４）のそれぞれとの間に結合
され、その制御ノードが読み出し制御ラインに結合され
ている出力スイッチ（６４）が含まれる、上記４に記載
のサンプリング回路。 【００３９】６．さらに、前記積分スイッチ（４８、５
０）と前記光検出器出力ノード（３６）の間に結合され
たシャッタ回路（６２）が含まれる、上記３に記載のサ
ンプリング回路。 【００４０】７．前記シャッタ回路（６２）に、前記積
分スイッチ（４８、５０）間に結合され、その制御ノー
ドが積分制御ラインに結合されたスイッチ（６６）が含
まれる、上記６に記載のサンプリング回路。 【００４１】８．前記読み出しスイッチ（５２、５４）
のそれぞれの制御ノードが、それぞれの読み出し制御ラ
インに結合されている、上記３に記載のサンプリング回
路。 【００４２】９．光検出器出力ノード（３６）のサンプ
リングを行う方法であって、読み出しノードから前記光
検出器出力ノード（３６）の第１の記憶サンプリング結
果を供給し、同時に、前記光検出器出力ノード（３６）
の第２のサンプリング結果を記憶するステップを含む、
方法。 【００４３】１０．フォトセル回路（１０、６０、７
０）であって、出力ノード（３６）を備えた光検出器回
路（１２、７２）と、前記光検出器出力ノード（３６）
と読み出しノードの間に結合されたマルチ積分回路（１
４）であって、前記読み出しノードから前記光検出器出
力ノード（３６）の第１の記憶サンプリング結果を供給
し、同時に、前記光検出器出力ノード（３６）の第２の
サンプリング結果を記憶するように動作可能な複数記憶
素子（４４、４６）及び制御回路（４８、５０、５２、
５４）を含むマルチ積分回路（１４）が含まれている、
フォトセル回路。
リングを行うシステム及び方法、及び、それを組み込ん
だフォトセル回路に関するものである。 【０００２】 【従来の技術】光検出器は、画像形成用途及び光学ナビ
ゲーション用途を含む多種多様な用途に用いることが可
能である。最近、光検出器回路は、コンピュータのマウ
スに非機械的トラッキング・エンジンを提供する光学ナ
ビゲーション・センサに組み込まれるようになった。こ
の光学ナビゲーション・センサでは、順次表面画像（フ
レーム）を光学的に捕捉し、移動の方向及び大きさを数
学的に求めることによって位置の変化を測定する光学ナ
ビゲーション・テクノロジが用いられている。走査表面
の歪みのない画像が得られるようにするには、表面を横
切る走査装置の経路は、もとの像を走査ピクセル・デー
タに忠実にマッピングできるように、極めて正確に決定
することが望ましい。こうした光学ナビゲーション・シ
ステムは、一般に、検出されたピクセル間の表面反射率
の差に基づく走査経路を辿る。これらの反射率の差は、
表面媒体によっては極めて小さくなる可能性がある（例
えば、白紙の場合、ほぼ６％程度）。一方、フォトトラ
ンジスタの作用によって増幅されるノイズ信号（例え
ば、フォトダイオードによって生じるショット・ノイズ
信号）は、比較的大きくなる可能性がある。従って、光
学ナビゲーション・センサ用途におけるフォトセル信号
は、比較的低いＳ／Ｎ比を特徴とする。従って、光学ナ
ビゲーション・センサには、一般に、フォトセルのＳ／
Ｎ比をセンサの移動を追跡するのに十分な高さに維持す
る回路が含まれている。しかし、これらの回路は、フォ
トセル領域のかなりの部分を光検出に利用できるよう
に、比較的小さいサイズにすることが望ましい。 【０００３】提案されたナビゲーション・センサには、
読み出し及び信号処理回路要素を含む集積回路基板上に
形成された、２次元フォトセルアレイが含まれているも
のもある。フォトセルアレイは、それぞれ、フォトセル
の複数列と複数行を備えることが可能である。各フォト
セルには、検出される光信号に応答して電流を発生する
ためのフォトトランジスタ、フォトトランジスタのベー
スにバイアスをかけるためのサーボ増幅回路要素、及
び、光で発生した電流量に対応する電荷を蓄積するため
の積分コンデンサを含むことが可能である。コンデンサ
に集積された電荷は、周期的に読み出され、処理される
ので、ある特定の読み出し期間中にフォトセルを照射す
る光量を求めることが可能になる。 【０００４】 【発明が解決しようとする課題】本発明は、光検出器の
サンプリング及び読み出しを同時に行えるようにする、
光検出器のサンプリング方式（システム及び方法）を特
徴とする。従って、本発明は、読み出し中に、光検出器
からの画像データを収集することが可能なフォトセルを
実現するために利用可能である。こうして、本発明で
は、とりわけ、シャッタ式非ローリング(non-rolling)
画像形成モードで動作する場合に、サンプリング及び読
み出し機能を順次実施するサンプリング方式の特徴をな
す場合が多い、かなりの非集積期間が回避される。 【０００５】 【課題を解決するための手段】ある態様では、本発明
は、マルチ積分回路を含む光検出器出力ノードのサンプ
リング回路を特徴とする。マルチ積分回路は、光検出器
出力ノードと読み出しノードの間に結合されている。マ
ルチ積分回路には、複数記憶素子と、制御回路が含まれ
ている。制御回路は、読み出しノードにおいて光検出器
出力ノードの第１の記憶サンプリング結果を供給し、同
時に、光検出器出力ノードの第２のサンプリング結果を
記憶するように動作可能である。 【０００６】本発明の実施形態には、下記の特徴の１つ
以上を含むことが可能である。 【０００７】マルチ積分回路には、複数の積分回路が含
まれるのが望ましい。各積分回路には、関連記憶ノー
ド、関連記憶ノードと光検出器出力ノードの間に結合さ
れたそれぞれの積分スイッチ、及び、関連記憶ノードと
読み出しノードの間に結合されたそれぞれの読み出しス
イッチを含むことが可能である。 【０００８】積分スイッチのそれぞれの制御ノードは、
それぞれの入力制御ラインに結合することが可能であ
る。読み出しスイッチのそれぞれの制御ノードは、それ
ぞれの読み出し制御ラインに結合することが可能であ
る。 【０００９】実施形態の１つでは、１対の積分回路の積
分スイッチと読み出しスイッチは、相互結合され、それ
ぞれの対をなす入力制御ラインによって、記憶ノードの
一方における光検出器出力ノードのサンプリング結果の
記憶、及び、同時に行われる、もう一方の記憶ノードに
よる光検出器出力ノードの記憶サンプリング結果の供給
が制御されるようになっている。この実施形態の場合、
出力スイッチは、読み出しノードと読み出しスイッチの
それぞれとの間に結合することが可能である。出力スイ
ッチは、読み出し制御ラインに結合された制御ノードを
備えることが可能である。 【００１０】実施形態によっては、積分スイッチと光検
出器出力ノードの間に、シャッタ回路を結合することが
可能なものもある。シャッタ回路には、積分スイッチ間
に結合され、その制御ノードが積分制御ラインに結合さ
れたスイッチを含むことが可能である。 【００１１】実施形態のよっては、記憶ノードは、光検
出器出力ノードを介して放電させるように動作可能であ
る。これらの実施形態では、記憶ノードは、読み出しノ
ードを介して充電させるように動作可能である。 【００１２】もう１つの態様では、本発明は、光検出器
出力ノードのサンプリング方法を特徴とする。この本発
明の方法によれば、光検出器出力ノードの第１の記憶サ
ンプリング結果が、読み出しノードから供給され、同時
に、光検出器出力ノードの第２のサンプリング結果が記
憶される。 【００１３】もう１つの態様では、本発明は、光検出回
路及びマルチ積分回路を含む、フォトセル回路を特徴と
する。光検出回路は、出力ノードを備えている。マルチ
積分回路は、光検出器ノードと読み出しノードの間に結
合されている。マルチ積分回路には、複数記憶素子と制
御回路とが含まれている。制御回路は、光検出器出力ノ
ードの第１の記憶サンプリング結果を読み出しノードか
ら供給し、同時に、光検出器出力ノードの第２のサンプ
リング結果を記憶するように動作可能である。 【００１４】本発明のこの態様による実施形態の中に
は、フォトセル回路に、さらに、アレイをなすように構
成された複数のフォトセルが含まれるものもある。各フ
ォトセルには、それぞれの光検出回路と、関連マルチ積
分回路が含まれている。 【００１５】本発明の他の特徴及び利点については、図
面及び特許請求の範囲を含めて、以下の説明から明らか
になるであろう。 【００１６】 【発明の実施の形態】以下の説明において、同様の参照
番号は、同様の構成要素を識別するために用いられる。
さらに、図面は、典型的な実施形態の主たる特徴の概要
を例示することを意図したものである。これらの図面
は、実際の実施形態の全ての特徴を描くことを意図した
ものでもなければ、描かれる構成要素の相対的寸法を示
そうとするものでもなく、一定の縮小率で図示されてい
るわけではない。 【００１７】図１を参照すると、実施形態の１つでは、
フォトセル回路１０に、光検出回路１２とマルチ積分回
路１４が含まれている。一般に、光検出回路１２は、フ
ォトトランジスタが受光した光量に対応する電流を、出
力ノードを介して選択的に引き出すように動作可能であ
る。詳細に後述するように、マルチ積分回路１４は、読
み出しノードから、光検出器出力ノードの第１の記憶サ
ンプリング結果を供給し、同時に、光検出器出力ノード
の第２のサンプリング結果を記憶するように動作可能で
ある。 【００１８】光検出回路１２には、フォトトランジスタ
１６、サーボ回路１８、入力トランジスタ２０、及び、
出力トランジスタ２２が含まれている。フォトトランジ
スタ１６は、感受した光子２４に応答して電流を発生す
るＰＮＰトランジスタである。サーボ回路１８には、フ
ォトトランジスタ１６の出力に対する共通ゲート段を備
えたバイアス点増幅器を形成する、１対のＭＯＳトラン
ジスタ２６、２８が含まれている。入力トランジスタ
は、入力制御信号（ＰＢＢ）に応答して、電力ラインＶ
ＤＤからのバイアス電流の供給に選択的ゲート制御を加
える、ＭＯＳトランジスタである。一般に、サーボ回路
１８及び入力トランジスタ２０によって、バイアス電流
がほぼ一定のレベルに固定され、さらに、バイアス電流
によって、フォトトランジスタ１６のベース・コレクタ
電圧が設定される。フォトトランジスタ１６のベース・
コレクタ電圧は、コレクタ・ノード３０におけるＧＮＤ
を超えるＮＭＯＳしきい値レベルにほぼ等しいレベルに
設定するのが望ましい。サーボ回路１８及び入力トラン
ジスタ２０によって、ＭＯＳトランジスタ２８が、フォ
トトランジスタ１６のエミッタ・ノード３２に対するソ
ース・フォロワとして機能する、負帰還ループが形成さ
れる。こうして、フォトトランジスタ１６のベース・コ
レクタ電圧は、フォトトランジスタ１６のエミッタ電圧
によって制御される。出力の観点からすると、サーボ回
路１８のトランジスタ２８は、さらに、フォトトランジ
スタ１６のエミッタ・ノード３２及びベース・ノード３
４を、光検出回路１２の出力ノード３６における電圧の
揺れから分離する共通ゲート段のように思われる。出力
トランジスタ２２は、フォトトランジスタ１６によって
得られる、光で生じる電流の供給に、電力ラインＶＤＤ
からの電流供給が利用可能になるか否かを制御するＭＯ
Ｓトランジスタである。すなわち、出力制御信号ＩＮＴ
が低の場合、出力トランジスタ２２がオフになり、電力
ラインＶＤＤによる電流の供給が阻止される。出力制御
信号ＩＮＴが高の場合、出力トランジスタ２２がオンに
なり、電力ラインＶＤＤによる電流の供給が可能にな
る。 【００１９】マルチ積分回路１４には、それぞれ、１対
のＭＯＳトランジスタ４４、４６の入力ゲートに対応す
る１対の記憶ノード４０、４２が含まれている。マルチ
積分回路１４には、それぞれ、記憶ノード４０、４２に
関連した１対の積分ＭＯＳトランジスタ（またはスイッ
チ）４８、５０、及び、１対の読み出しＭＯＳトランジ
スタ（またはスイッチ）５２、５４も含まれている。積
分トランジスタ４８、５０のゲートは、それぞれ、制御
ラインＩＡ及びＩＢに結合され、読み出しトランジスタ
５２、５４は、それぞれ、制御ラインＲＡ及びＲＢに結
合されている。読み出しトランジスタ５２、５４のドレ
インは、共通出力ノード５６（ＯＵＴ）に結合されてい
る。 【００２０】入力制御信号ＩＡ、ＩＢ、ＲＡ、ＲＢ、及
び、ＩＮＴは、フォトセル回路１０の記憶ノード４０、
４２を、３つの動作モード、すなわち、保持モード、積
分モード、及び、変換（または読み出し）モードの１つ
にするために利用可能である。積分及び読み出しスイッ
チ４８〜５４が開き、光検出器出力スイッチ２２が閉じ
ると（すなわち、ＩＡ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮ
Ｔが高）、記憶ノードは、保持モードにされる。保持動
作モードにおいて、記憶ノード４０、４２の電荷が、分
離され、保持される。積分スイッチの１つが閉じ、光検
出器出力スイッチ２２が開くと（すなわち、ＩＡまたは
ＩＢが低で、ＩＮＴが低）、記憶ノードは積分モードに
なる。積分動作モードにおいて、フォトトランジスタ１
６によって得られる、光で生じる電流が、閉じた積分ス
イッチに結合された記憶ノードに蓄積された電荷によっ
て供給される。積分モードが終了すると、フォトセル回
路１０は、保持モードになる。読み出しスイッチ５２、
５４の一方が閉じると（すなわち、ＲＡまたはＲＢが
低）、記憶ノードが変換動作モードになる。変換動作モ
ードにおいて、電荷が、リセット電力ラインによって、
閉じた読み出しスイッチに結合された記憶ノードに供給
される。記憶ノード電圧をリセット電力ライン電圧（Ｖ
ＲＥＳＥＴ）に設定するのに必要な電荷は、積分期間中
にフォトトランジスタ１６によって得られる電流量に対
応し、読み出し回路（不図示）によってディジタル・ワ
ードに変換される。 【００２１】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２２】図２を参照すると、もう１つの実施形態で
は、フォトセル回路６０には、光検出回路１２、マルチ
積分回路１４、シャッタ回路６２、及び、出力スイッチ
６４が含まれている。光検出回路１２及びマルチ積分回
路１４の動作は、図１のフォトセル回路１０に関連して
説明した、対応する回路と同じである。ただし、この実
施形態の場合、積分スイッチ４８、５０及び読み出しス
イッチ５２、５４は、相互結合されているので、それぞ
れの対をなす入力制御ラインＡ、Ｂによって、記憶ノー
ドの一方における光検出器出力ノード・サンプリング結
果の記憶、及び、同時に行われる、もう一方の記憶ノー
ドからの記憶光検出器出力ノード・サンプリング結果の
供給が制御される。特に、積分トランジスタ４８及び読
み出しトランジスタ５４のゲートが、共通制御ライン
（Ａ）に結合され、積分トランジスタ５０及び読み出し
トランジスタ５２のゲートが、共通制御ライン（Ｂ）に
結合されている。光検出回路１２の出力トランジスタ２
２は、シャッタ回路６２の分離トランジスタ６６と協動
して、「シャッタ」機能を可能にする。特に、出力制御
信号ＩＮＴが低の場合、出力トランジスタ２２がオフに
なり、分離トランジスタ６６がオンになって、電力ライ
ンＶＤＤによる電流の供給が阻止され、マルチ積分回路
１４による出力ノード３６のサンプリングが可能にな
る。出力制御信号ＩＮＴが高の場合、出力トランジスタ
２２がオンになり、分離トランジスタ６６がオフになっ
て、電力ラインＶＤＤによる電流の供給が可能になり、
マルチ積分回路１４による出力ノード３６のサンプリン
グが阻止される。マルチ積分回路の出力スイッチ６４に
よって、マルチ積分回路１４の出力は読み出し回路（不
図示）に選択的に結合される。この実施形態の場合、入
力制御ラインの数は、図１の実施形態に対して、５（Ｉ
Ａ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮＴ）から４（Ａ、
Ｂ、ＲＤ、及び、ＩＮＴ）に減少し、その結果、フォト
トランジスタ１６による光検出のためのフォトセルの追
加リアル・エステート(領域)が十分に与えられる。 【００２３】入力制御信号Ａ、Ｂ、ＲＤ、及び、ＩＮＴ
は、フォトセル回路６０の記憶ノード４０、４２を、３
つの動作モード、すなわち、保持モード、積分モード、
及び、変換（または読み出し）モードの１つにするため
に利用可能である。積分スイッチ、読み出しスイッチ４
８〜５４、及び、分離スイッチ６６が開くと（すなわ
ち、Ａ、Ｂ、及び、ＩＮＴが高）、記憶ノードは保持モ
ードにされる。保持動作モードにおいて、記憶ノード４
０、４２の電荷は分離され、保持される。積分スイッチ
の１つが閉じ、分離スイッチ６６が閉じ、読み出しスイ
ッチ６４が開くと（すなわち、Ａ及びＢの一方が低で、
ＩＮＴ及びＲＤが低）、記憶ノードは積分モードにな
る。積分動作モードにおいて、フォトトランジスタ１６
によって得られる光で生じる電流は、閉じた積分スイッ
チに結合された記憶ノードに蓄積された電荷によって供
給される。積分モードが終了すると、フォトセル回路６
０は保持モードになる。読み出しスイッチ５２、５４の
一方が閉じ、出力スイッチ６４が閉じると（すなわち、
Ａ及びＢに一方が低で、ＲＤが高）、記憶ノードは変換
動作モードになる。変換動作モードにおいて、電荷は、
リセットされた電力ラインによって、閉じた読み出しス
イッチに結合された記憶ノードに供給される。記憶ノー
ド電圧をリセット電力ライン電圧（ＶＲＥＳＥＴ）に設
定するのに必要な電荷は、集積期間中にフォトトランジ
スタ１６によって得られる電流量に対応し、読み出し回
路（不図示）によってディジタル・ワードに変換され
る。 【００２４】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２５】図３を参照すると、もう１つの実施形態で
は、フォトセル回路７０には、マルチ積分回路１４、及
び、追加出力トランジスタ７４を含む点を除くと、図１
の光検出回路１２と同じ回路要素を含む修正光検出回路
７２が含まれている。さらに、光検出回路７２の出力ト
ランジスタ２２、７４は、それぞれ、制御ラインＩＡ及
びＩＢによって制御される。この実施形態の場合、入力
制御ラインの数は、図１の実施形態に対して、５
（ＩＡ、ＩＢ、ＲＡ、ＲＢ、及び、ＩＮＴ）から４（Ｉ
Ａ、ＩＢ、ＲＡ、及び、ＲＢ）に減少し、その結果、フ
ォトトランジスタ１６による光検出のためのフォトセル
の追加リアル・エステート(領域)が十分に与えられる。 【００２６】入力制御信号ＩＡ、ＩＢ、ＲＡ、及び、Ｒ
Ｂは、フォトセル回路７０の記憶ノード４０、４２を、
３つの動作モード、すなわち、保持モード、積分モー
ド、及び、変換（または読み出し）モードの１つにする
ために利用可能である。積分及び読み出しスイッチ４８
〜５４が開き、光検出回路の出力スイッチ２２、７４が
閉じると（すなわち、ＩＡ、ＩＢ、ＲＡ、及び、ＲＢが
高）、記憶ノードは保持モードにされる。保持動作モー
ドにおいて、記憶ノード４０、４２の電荷は分離され、
保持される。積分スイッチの１つが閉じ、光検出回路の
出力スイッチ２２、７４の対応する一方が開くと（すな
わち、それぞれ、ＩＡまたはＩＢが低で、ＲＡまたはＲ
Ｂが高）、記憶ノードは積分モードになる。積分動作モ
ードにおいて、フォトトランジスタ１６によって得られ
る、光で生じる電流は、閉じた積分スイッチに結合され
た記憶ノードに蓄積された電荷によって供給される。積
分モードが終了すると、フォトセル回路７０は保持モー
ドになる。読み出しスイッチ５２、５４の一方が閉じる
と（すなわち、ＲＡまたはＲＢが低）、記憶ノードは変
換動作モードになる。変換動作モードにおいて、電荷
は、リセットされた電力ラインによって、閉じた読み出
しスイッチに結合された記憶ノードに供給される。記憶
ノード電圧をリセット電力ライン電圧（ＶＲＥＳＥＴ）
に設定するのに必要な電荷は、集積期間中にフォトトラ
ンジスタ１６によって得られる電流量に対応し、読み出
し回路（不図示）によってディジタル・ワードに変換さ
れる。 【００２７】動作時、記憶ノード４０、４２は、それぞ
れを変換モードにし、次に、保持モードにすることによ
って初期化される。次に、記憶ノードのうち第１のノー
ドが、積分モードにされ、次に、保持モードにされる。
読み出し回路が、第１の記憶ノードの処理をしている間
に、記憶ノードのうち第２のノードが、積分モードにさ
れ、次に、保持モードにされる。こうして、記憶ノード
４０、４２は、同時に動作可能になるので、読み出し中
に、光検出回路１２からの画像データの収集が可能にな
る。この特徴によって、とりわけ、シャッタ式非ローリ
ング画像形成モードで動作する場合に、積分及び読み出
し（または変換）機能を順次実施するサンプリング方式
の特徴をなす場合が多い、かなりの非集積時間が回避さ
れる。 【００２８】上述のフォトセル回路は、それぞれ、携帯
用ハンドヘルド式走査装置または光学コンピュータ・マ
ウスの光センサ・アレイに組み込むことが可能である。
例えば、これらの実施形態は、それぞれ、参考までに本
明細書において援用されている、米国特許第６，０３
７，６４３号及び第５，７６９，３８４号に記載のハン
ドヘルド式走査装置の１つ以上について、光センサ・ア
レイに組み込むことが可能である。 【００２９】他の実施形態は、特許請求の範囲内に含ま
れている。 【００３０】例えば、マルチ積分回路１４は、それぞ
れ、特定の光検出回路１２、７２と共に説明された。し
かし、他の実施形態では、マルチ積分回路１４は、比較
的単純なフォトダイオード回路を含む、多種多様な異な
る光検出回路の任意の１つのサンプリングに利用するこ
とが可能である。 【００３１】他の実施形態の場合、上述の回路の１つ以
上を反転して(flip)、同じそれぞれの機能に、ＮＭＯＳ
・ＰＭＯＳ双対性及びＰＮＰ・ＮＰＮ双対性、及び、Ｖ
ＤＤ及びＧＮＤ双対性を与えることが可能である。さら
に、上述の実施形態のそれぞれにおける容量記憶ノード
は、ＮＭＯＳ素子によって実施されるが、他の実施形態
では、記憶ノードは、線形コンデンサ、金属、または、
ポリマによって実施することも可能である。 【００３２】さらなる他の実施形態は、特許請求の範囲
内に含まれている。 【００３３】本発明の態様を以下に例示する。 【００３４】１．光検出器出力ノード（３６）のサンプ
リング回路であって、前記光検出器出力ノード（３６）
と読み出しノードの間に結合されるマルチ積分回路（１
４）であって、前記読み出しノードにおいて、前記光検
出器出力ノード（３６）の第１の記憶サンプリング結果
を供給し、同時に、前記光検出器出力ノード（３６）の
第２のサンプリング結果を記憶するように動作可能な、
複数記憶素子（４４、４６）及び制御回路（４８、５
０、５２、５４）を含むマルチ積分回路（１４）が含ま
れている、サンプリング回路。 【００３５】２．前記マルチ積分回路（１４）に、それ
ぞれ、関連記憶ノード（４０、４２）、前記関連記憶ノ
ード（４０、４２）と前記光検出器出力ノードの間に結
合されたそれぞれの積分スイッチ（４８、５０）、及
び、前記関連記憶ノード（４０、４２）と前記読み出し
ノードの間に結合されたそれぞれの読み出しスイッチ
（５２、５４）を含む複数の積分回路が含まれる、上記
１に記載のサンプリング回路。 【００３６】３．前記積分スイッチ（４８、５０）のそ
れぞれの制御ノードが、それぞれの入力制御ラインに結
合されている、上記２に記載のサンプリング回路。 【００３７】４．１対の積分回路の前記積分スイッチ
（４８、５０）と前記読み出しスイッチ（５２、５４）
が、相互結合され、それぞれの対をなす入力制御ライン
によって、記憶ノード（４０、４２）の一方における光
検出器出力ノードのサンプリング結果の記憶、及び、同
時に行われる、もう一方の記憶ノード（４０、４２）に
よる光検出器出力ノードの記憶サンプリング結果の供給
が制御されるようになっている、上記３に記載のサンプ
リング回路。 【００３８】５．さらに、前記読み出しノードと前記読
み出しスイッチ（５２、５４）のそれぞれとの間に結合
され、その制御ノードが読み出し制御ラインに結合され
ている出力スイッチ（６４）が含まれる、上記４に記載
のサンプリング回路。 【００３９】６．さらに、前記積分スイッチ（４８、５
０）と前記光検出器出力ノード（３６）の間に結合され
たシャッタ回路（６２）が含まれる、上記３に記載のサ
ンプリング回路。 【００４０】７．前記シャッタ回路（６２）に、前記積
分スイッチ（４８、５０）間に結合され、その制御ノー
ドが積分制御ラインに結合されたスイッチ（６６）が含
まれる、上記６に記載のサンプリング回路。 【００４１】８．前記読み出しスイッチ（５２、５４）
のそれぞれの制御ノードが、それぞれの読み出し制御ラ
インに結合されている、上記３に記載のサンプリング回
路。 【００４２】９．光検出器出力ノード（３６）のサンプ
リングを行う方法であって、読み出しノードから前記光
検出器出力ノード（３６）の第１の記憶サンプリング結
果を供給し、同時に、前記光検出器出力ノード（３６）
の第２のサンプリング結果を記憶するステップを含む、
方法。 【００４３】１０．フォトセル回路（１０、６０、７
０）であって、出力ノード（３６）を備えた光検出器回
路（１２、７２）と、前記光検出器出力ノード（３６）
と読み出しノードの間に結合されたマルチ積分回路（１
４）であって、前記読み出しノードから前記光検出器出
力ノード（３６）の第１の記憶サンプリング結果を供給
し、同時に、前記光検出器出力ノード（３６）の第２の
サンプリング結果を記憶するように動作可能な複数記憶
素子（４４、４６）及び制御回路（４８、５０、５２、
５４）を含むマルチ積分回路（１４）が含まれている、
フォトセル回路。
【図面の簡単な説明】
【図１】第１のフォトセル回路の回路図である。
【図２】第２のフォトセル回路の回路図である。
【図３】第３のフォトセル回路の回路図である。
【符号の説明】
１０，６０，７０ フォトセル回路
１４ マルチ積分回路
３６ 光検出器出力ノード
４０，４２ 記憶ノード
４４，４６ 記憶素子
４８，５０ 積分スイッチ
５２，５４ 読み出しスイッチ
６２ シャッタ回路
６４ 出力回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｋ 17/78 Ｈ０１Ｌ 27/14 Ａ ５Ｊ０５５
(72)発明者 ブライアン・ジェイ・ミセック
アメリカ合衆国80526コロラド州フォー
ト・コリンズ、ベッドフォード・コート
2501
Ｆターム(参考） 4M118 AA01 AA05 AB02 BA02 BA14
CA09 DB09 DD09
5B087 BB08 BB21
5C024 GY35 GZ01 HX01 HX58
5F049 MA11 NA20 NB10 UA04 UA20
5J050 AA02 BB16 CC00 DD08 EE22
FF11
5J055 AX02 BX17 CX00 DX13 DX14
DX22 EX07 EY21 EY25 FX05
FX19 FX27 GX01
Claims (1)
- 【特許請求の範囲】 【請求項１】光検出器出力ノードのサンプリング回路で
あって、 前記光検出器出力ノードと読み出しノードの間に結合さ
れるマルチ積分回路であって、前記読み出しノードにお
いて、前記光検出器出力ノードの第１の記憶サンプリン
グ結果を供給し、同時に、前記光検出器出力ノードの第
２のサンプリング結果を記憶するように動作可能な、複
数記憶素子及び制御回路を含むマルチ積分回路が含まれ
ている、サンプリング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/994,036 US6649899B2 (en) | 2001-11-19 | 2001-11-19 | Systems and methods of sampling a photodetector and photocell circuits incorporating the same |
| US09/994,036 | 2001-11-19 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003250096A true JP2003250096A (ja) | 2003-09-05 |
| JP2003250096A5 JP2003250096A5 (ja) | 2005-11-04 |
| JP4247516B2 JP4247516B2 (ja) | 2009-04-02 |
Family
ID=25540229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002330162A Expired - Fee Related JP4247516B2 (ja) | 2001-11-19 | 2002-11-14 | 光検出器のサンプリングを行うシステムを組み込んだフォトセル回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6649899B2 (ja) |
| EP (1) | EP1313061B1 (ja) |
| JP (1) | JP4247516B2 (ja) |
| DE (1) | DE60209846T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521719B2 (en) * | 2004-08-13 | 2009-04-21 | Paul Steven Schranz | Light emitting and image sensing device and apparatus |
| US20060187329A1 (en) * | 2005-02-24 | 2006-08-24 | Micron Technology, Inc. | Clamped capacitor readout noise rejection circuit for imagers |
| DE102006004979B4 (de) * | 2006-02-01 | 2012-05-10 | Diehl Ako Stiftung & Co. Kg | Berührungsempfindlicher Tastschalter |
| JP5350912B2 (ja) * | 2009-04-13 | 2013-11-27 | セイコーインスツル株式会社 | 光検出回路及び電子機器 |
| US8659694B2 (en) | 2009-12-31 | 2014-02-25 | Omnivision Technologies, Inc. | Pausing column readout in image sensors |
| US8525910B2 (en) | 2009-12-31 | 2013-09-03 | Omnivision Technologies, Inc. | Suspending column readout in image sensors |
| US8384813B2 (en) | 2010-12-20 | 2013-02-26 | Omnivision Technologies, Inc. | Suspending column addressing in image sensors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3968480A (en) * | 1974-04-25 | 1976-07-06 | Honeywell Inc. | Memory cell |
| US5769384A (en) | 1996-01-25 | 1998-06-23 | Hewlett-Packard Company | Low differential light level photoreceptors |
| US6037643A (en) | 1998-02-17 | 2000-03-14 | Hewlett-Packard Company | Photocell layout for high-speed optical navigation microchips |
| US6078037A (en) * | 1998-04-16 | 2000-06-20 | Intel Corporation | Active pixel CMOS sensor with multiple storage capacitors |
| US6452666B1 (en) * | 1998-10-29 | 2002-09-17 | Photobit Corporation | Optical range finder |
-
2001
- 2001-11-19 US US09/994,036 patent/US6649899B2/en not_active Expired - Lifetime
-
2002
- 2002-11-14 JP JP2002330162A patent/JP4247516B2/ja not_active Expired - Fee Related
- 2002-11-14 DE DE60209846T patent/DE60209846T2/de not_active Expired - Lifetime
- 2002-11-14 EP EP02025083A patent/EP1313061B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6649899B2 (en) | 2003-11-18 |
| EP1313061A3 (en) | 2004-08-18 |
| DE60209846T2 (de) | 2006-08-17 |
| EP1313061B1 (en) | 2006-03-15 |
| DE60209846D1 (de) | 2006-05-11 |
| EP1313061A2 (en) | 2003-05-21 |
| US20030094565A1 (en) | 2003-05-22 |
| JP4247516B2 (ja) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0493455B1 (en) | I.c. sensor | |
| KR100829862B1 (ko) | 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기 | |
| US6317154B2 (en) | Method to reduce reset noise in photodiode based CMOS image sensors | |
| US6529241B1 (en) | Photodetecting device supporting saturation detection and electronic shutter | |
| TW437057B (en) | Image sensor circuit and imaging system | |
| US7154548B2 (en) | Multiplexed and pipelined column buffer for use with an array of photo sensors | |
| JP4362156B2 (ja) | Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式 | |
| US6933974B2 (en) | CMOS image sensor outputting signal data before reset data and method for driving the same | |
| WO1995022180A1 (en) | Cmos image sensor with pixel level a/d conversion | |
| JP2000032217A (ja) | イメ―ジ・センサのためのメモリを備えたｃｍｏｓアクティブ・ピクセル | |
| JPH11266404A (ja) | Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知 | |
| JP2000162041A (ja) | 光検出装置 | |
| US7279668B2 (en) | Sequential read-out method and system that employs a single amplifier for multiple columns | |
| CN102905089A (zh) | 光电转换装置、焦点检测装置和成像系统 | |
| JP2003250096A (ja) | 光検出器のサンプリングを行うシステムを組み込んだフォトセル回路 | |
| US11627267B2 (en) | Image sensor | |
| US20050094222A1 (en) | High resolution, high sensitivity image scanner having noise cancellation improvements | |
| US20090057804A1 (en) | Threshold voltage compensation for pixel design of cmos image sensors | |
| EP0928102B1 (en) | Array sensors | |
| US20240107196A1 (en) | Optical sensor and electronic device including the same | |
| JP2006060294A (ja) | 固体撮像素子 | |
| US20020096623A1 (en) | Apparatus and method for implementing resetting and reading-out in a cmos sensor | |
| JP2003198944A (ja) | Ｄｃ電流シフト回路および撮像装置 | |
| JPH0215147B2 (ja) | ||
| US20020096625A1 (en) | Apparatus and method for output signal with corresponding bias of photocells in linear CMOS sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080616 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4247516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |