JP4230205B2 - 温度判定回路 - Google Patents
温度判定回路 Download PDFInfo
- Publication number
- JP4230205B2 JP4230205B2 JP2002344535A JP2002344535A JP4230205B2 JP 4230205 B2 JP4230205 B2 JP 4230205B2 JP 2002344535 A JP2002344535 A JP 2002344535A JP 2002344535 A JP2002344535 A JP 2002344535A JP 4230205 B2 JP4230205 B2 JP 4230205B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature
- reference voltage
- current path
- predetermined current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップの温度を判定する温度判定回路に関する。
【０００２】
【従来の技術】
ＩＣは、使用環境温度が動作に与える影響が大きく、一定の温度以上になった場合、何らかの保護や動作停止等を行う必要があり、このため温度検出回路がＩＣチップ内に組み込まれている。
【０００３】
図１１に従来の温度検出回路の一例を、また、図１２にその出力特性を示す。図１１において波線で囲んだ部分は一般的なバンドギャップ電圧発生回路であり、この構成は後述の図４と同じである。ここではダイオードＤ１２のカソード電圧を温度判定用の基準電圧としての出力電圧Ｖ−としている。出力電圧Ｖ−の値はシリコン接合の場合、１．２３Ｖに設定すれば、一般的に、温度に対しても、電源電圧ＶＣＣに対しても安定な電圧となるが、アーリー電圧の影響で若干正勾配となっている。次に、抵抗Ｒ１００とダイオードＤ１１１・Ｄ１２１との直列構成回路をＶＣＣ−ＧＮＤ間に接続し、ダイオードＤ１１１のアノードより取り出した出力電圧がＶ＋であり、ＩＣチップの温度に応じた電圧となる。出力電圧Ｖ＋はダイオード２個分の電圧降下であるため、温度に対し負の勾配を持っている。また、電源電圧ＶＣＣが上昇すればダイオードＤ１１１・Ｄ１２１に流れる電流も増加するため、ダイオードのＶｆ−Ｉｆ特性により、当該出力電圧Ｖ＋も上昇する。
【０００４】
図１３に一般的な温度判定回路を示すが、この温度判定回路はＩＣの中に組み込まれていて、温度検出回路と基準電圧生成回路とを兼ねる判定用電圧生成回路１５１、および比較回路１５２から構成されている。判定用電圧生成回路１５１は図１１の回路に相当していて出力電圧Ｖ＋・Ｖ−を出力し、これらが比較回路１５２へ入力される。比較回路１５２は、出力電圧Ｖ＋と出力電圧Ｖ−とを比較してその大小関係に応じた出力電圧Ｖｏを出力する。図１４に電源電圧ＶＣＣが１０Ｖであるときの出力電圧Ｖ＋・Ｖ−・Ｖｏの温度特性を示す。出力電圧Ｖｏは比較回路１５２の出力状態をＨレベル、Ｌレベルとして表したものである。一方、出力電圧Ｖ＋・Ｖ−は判定用電圧生成回路１５１からの出力であり、ＩＣチップの温度を横軸にして変化を表している。出力電圧Ｖ−は前述の如く若干正勾配で、出力電圧Ｖ＋はダイオードＤ１１・Ｄ１２の温度特性により負勾配となる。ダイオードＤ１１・Ｄ１２は当該回路の場合、ＩＣチップ上で構成されているため、以降、ダイオードＤ１１・Ｄ１２の温度をＩＣチップの温度で表現する。
【０００５】
出力電圧Ｖ＋はＩＣチップの温度が６０℃であるときは出力電圧Ｖ−より高いため、比較回路１５２の出力電圧ＶｏはＨｉｇｈ（以降、Ｈと称する）である。ＩＣチップの温度が上昇し、９０℃以上になれば、出力電圧Ｖ−の方が高くなるため、出力電圧ＶｏはＬｏｗ（以降、Ｌと称する）になる。
【０００６】
また、比較回路１５２の一般的な構成は、後述の図２の比較回路２と同じである。
【０００７】
次に、ＩＣチップの温度と電源電圧ＶＣＣとの双方とも変化した場合の特性について、図１２を用いて説明を行う。電源電圧ＶＣＣが６ＶであるときＩＣチップの温度が８５℃から９５℃までとなる範囲において、出力電圧Ｖ＋は出力電圧Ｖ−より低いため比較回路１５２の出力電圧Ｖｏは全てＬとなる。電源電圧ＶＣＣが上昇し、８ＶになればＩＣチップの温度が８５℃以下であるときの出力電圧Ｖ＋は出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。８５℃以上では出力電圧Ｖｏは全てＬのままである。さらに電源電圧ＶＣＣが上昇し、１０Ｖになれば、ＩＣチップの温度が９０℃でも出力電圧Ｖ＋が出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。９５℃以上では出力電圧ＶｏはＬのままである。さらに電源電圧ＶＣＣが上昇し、１２Ｖになれば、ＩＣチップの温度が９５℃以下では出力電圧Ｖ＋が出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。
【０００８】
また、特許文献１のように、判定用電圧生成回路と抵抗分割回路と比較回路とからなる温度検出回路がある。
【０００９】
【特許文献１】
特開平５−３０６９５８号公報
（公開日：平成５年（１９９３）１１月１９日）
【００１０】
【発明が解決しようとする課題】
従来の温度判定回路の場合、異常温度を検出し、例えば上述のように出力をＬレベルにする。図示されていない他の回路はこのＬレベルを検出して異常であることを認識する。しかしながら、電源電圧ＶＣＣが高くなれば、同じ温度でも出力が再度Ｈになってしまうため、温度異常の検出がされず、精度の高い温度検出を行うことができないという問題がある。前記特許文献１においても、電源電圧の変化については考慮されていない。
【００１１】
このように、従来の温度判定回路は、比較回路の入力電圧が電源電圧依存性を持っていたため、判定温度がＩＣの電源電圧の変化により変化していた。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
また、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電 流と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴としている。
本発明の参考に係る温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧が所定の範囲内にある場合には、上記電源電圧に対しては依存せず略一定であることを特徴としている。
【００１４】
上記の発明によれば、温度検出手段が出力する検出電圧と、基準電圧生成手段が生成する基準電圧とは同一の電源電圧から生成されるが、ＩＣチップの温度が一定の場合には、電源電圧が所定の範囲内において変化しても略一定である。従って、比較手段は検出電圧と基準電圧との比較を電源電圧が変化しても正確に行うことができる。このように、比較手段の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧の変化により変化することはない。
【００１５】
この結果、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することができる。
【００１６】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が正で他方が負であることを特徴としている。
【００１７】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が正で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００１８】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が正であることを特徴としている。
【００１９】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が略零で他方の温度勾配が正であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００２０】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が負であることを特徴としている。
【００２１】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が略零で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００２２】
さらに本発明の参考に係る温度判定回路は、上記課題を解決するために、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであることを特徴としている。
【００２３】
上記の発明によれば、カレントミラー回路によって電源電圧を用いて温度検出手段および基準電圧生成手段の所定経路に略同一の動作電流を流すが、このとき、カレントミラー回路のトランジスタとして、所定経路上にバイポーラトランジスタではなく、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタを、しかも１つではなく複数段縦続接続するように用いる。これにより、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができる。
【００２４】
さらに本発明の参考に係る温度判定回路は、上記課題を解決するために、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、各上記縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであることを特徴としている。
【００２５】
上記の発明によれば、カレントミラー回路によって電源電圧を用いて温度検出手段および基準電圧生成手段の所定経路に略同一の動作電流を流すが、このとき、カレントミラー回路のトランジスタとして、所定経路上にバイポーラトランジスタではなくＭＯＳトランジスタを、しかも１つではなく複数段縦続接続するように用いる。またこのとき、各縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、所定段以外の段のゲート同士は所定段とは独立に互いに接続されてバイアス電圧が与えられる。
【００２６】
これにより、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができる。
【００２７】
【発明の実施の形態】
〔実施の形態１〕
本発明の参考形態としての一実施の形態について、図１ないし図３に基づいて説明すれば以下能通りである。
【００２８】
本実施の形態に係る温度判定回路の構成としては、従来の技術で示した図１３のように判定用電圧生成回路と比較回路とを備えたものとなっている。図１に、本実施の形態に係る温度判定回路に備えられる判定用電圧生成回路１の構成を示す。
【００２９】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）１は、トランジスタＱ１〜Ｑ８、抵抗Ｒ１・Ｒ７、およびダイオードＤ１を備えている。
【００３０】
トランジスタＱ３〜Ｑ７はそれぞれＰＮＰ型トランジスタであり、各エミッタは電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ３〜Ｑ７の各ベースは互いに接続され、トランジスタＱ５のベースとコレクタとは短絡されている。このように、トランジスタＱ３〜Ｑ７はカレントミラー回路を構成していることから、トランジスタＱ３〜Ｑ７のそれぞれには略同一のコレクタ電流が流れる。
【００３１】
トランジスタＱ１はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ３のコレクタに接続されており、またトランジスタＱ１自身のベースに接続されている。トランジスタＱ２はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ４のコレクタに接続されている。トランジスタＱ１のベースとトランジスタＱ２のベースとは互いに接続されている。また、トランジスタＱ１のエミッタは抵抗Ｒ１を介してＧＮＤに接続されており、トランジスタＱ２のエミッタはＧＮＤに接続されている。
【００３２】
トランジスタＱ８はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ５のコレクタに接続されており、エミッタはＧＮＤに接続されている。また、ダイオードＤ１は、アノードがトランジスタＱ６のコレクタに接続されており、カソードがＧＮＤに接続されている。抵抗Ｒ７はトランジスタＱ７のコレクタとＧＮＤとの間に直列に挿入されるように接続されている。そして、ダイオードＤ１のアノードから判定用電圧生成回路１の出力電圧Ｖ＋が出力され、抵抗Ｒ７とトランジスタＱ７のコレクタとの接続点から判定用電圧生成回路１の出力電圧Ｖ−が出力される。出力電圧Ｖ＋は検出温度の基準となる基準電圧であり、出力電圧Ｖ−はＩＣチップの温度を電圧として検出して出力される検出電圧である。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００３３】
トランジスタＱ３〜Ｑ７がカレントミラー回路を構成しているため、トランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流とは略同一となる。一方、トランジスタＱ１のエミッタ面積をトランジスタＱ２よりもここでは１０倍大きくしている。このため、抵抗Ｒ１の両端に発生する電圧ＶＴ１は、２５℃で（ｋＴ/ｑ）×ｌｎ（１０）=６０ｍＶの電圧が発生する（ただし、ｋ：ボルツマン定数＝１．３８×１０-23Ｊ／Ｋ、Ｔ：絶対温度（Ｋ）、ｑ：電子の電荷量＝１．６×１０-19クーロン）。よって、Ｒ１＝１２ｋΩとすれば、抵抗Ｒ１には５μＡ流れることになる。従って、抵抗Ｒ１の両端に発生する電圧ＶＴ１は電源電圧ＶＣＣには依存しない。
【００３４】
そして、抵抗Ｒ１に流れる電流５μＡと略同じ値が、前述の説明の如くトランジスタＱ１〜Ｑ７に流れるため、抵抗Ｒ７を例えば８０ｋΩに設定すれば、抵抗Ｒ７の両端には電圧（Ｖ−）として２５℃で約０．４Ｖが発生する。ＩＣチップの温度が何らかの要因で上昇すれば、電圧ＶＴ１が上昇するため、トランジスタＱ７を流れるコレクタ電流が増加し、出力電圧Ｖ−は９０℃で０．４９５Ｖとなる。一方、ダイオードＤ１にも抵抗Ｒ７と同じ電流が流れるが、ダイオードには約−１．７ｍＶ／℃の負の温度勾配があるため、出力電圧Ｖ＋は９０℃で０．５Ｖとなる。当該回路の場合、上記原理によりコレクタ電流は電圧ＶＴ１のみで決定するため、電源電圧ＶＣＣには殆ど依存しない。尚、トランジスタＱ３〜Ｑ７はＭＯＳトランジスタでも良い。
【００３５】
次に、図２に、本実施の形態に係る温度判定回路に備えられる比較回路（比較手段）２の構成を示す。比較回路２は、トランジスタＱ１１〜Ｑ１８、および定電流源３を備えている。トランジスタＱ１１〜Ｑ１３はＰＮＰ型トランジスタであり、各エミッタは電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ１１〜Ｑ１３の各ベースは互いに接続されている。トランジスタＱ１１のベースとコレクタとは互いに接続されている。定電流源３はトランジスタＱ１１のコレクタとＧＮＤとの間に直列に挿入されるように接続されている。
【００３６】
トランジスタＱ１４・Ｑ１５はＰＮＰ型トランジスタであり、各エミッタは共通にトランジスタＱ１２のコレクタに接続されている。トランジスタＱ１４のベースは判定用電圧生成回路１の出力電圧Ｖ−が入力される端子であり、トランジスタＱ１５のベースは判定用電圧生成回路１の出力電圧Ｖ＋が入力される端子である。トランジスタＱ１６・Ｑ１７はＮＰＮ型トランジスタであり、トランジスタＱ１６のコレクタはトランジスタＱ１４のコレクタに、また、トランジスタＱ１７のコレクタはトランジスタＱ１５のコレクタにそれぞれ接続されている。トランジスタＱ１６のベースとコレクタとは互いに接続されている。トランジスタＱ１６・Ｑ１７のエミッタはＧＮＤに接続されている。
【００３７】
トランジスタＱ１８はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ１３のコレクタに接続されている。また、ベースはトランジスタＱ１５のコレクタとトランジスタＱ１７のコレクタとの接続点に接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１３のコレクタとトランジスタＱ１８のコレクタとの接続点は比較回路２の出力端子となる。
【００３８】
比較回路２は以上のような構成により、判定用電圧生成回路１の出力電圧Ｖ＋・Ｖ−の関係がＶ＋＞Ｖ−であるときには出力端子からＨの電圧Ｖｏを出力し、Ｖ＋＜Ｖ−であるときには出力端子からＬの電圧Ｖｏを出力する。
【００３９】
次に、図３に、電源電圧ＶＣＣと出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示す。ＩＣチップの温度が８５℃の時は出力電圧Ｖ＋が０．５１Ｖであり、これは電源電圧ＶＣＣに対しては依存せず略一定である。一方、出力電圧Ｖ−は０．４８５Ｖであり、これも電源電圧ＶＣＣに対しては依存せず略一定である。Ｖ＋＞Ｖ−の関係が変わらないため、電源電圧ＶＣＣが変わっても比較回路２の出力はＨのままである。
【００４０】
ＩＣチップの温度が９０℃になると出力電圧Ｖ＋は０．５Ｖに、出力電圧Ｖ−は０．４９５Ｖになるが、両方とも電源電圧ＶＣＣに対しては依存せず略一定であって、同じくＶ＋＞Ｖ−の関係のままであるため、電源電圧ＶＣＣが変わっても比較回路２の出力はＨのままである。ＩＣチップの温度が９５℃になると出力電圧Ｖ＋は０．４９Ｖ、出力電圧Ｖ−は０．５０５Ｖになり、Ｖ＋＜Ｖ−であるため、比較回路２の出力はＬになる。しかし、Ｖ＋値とＶ−値との大小関係は電源電圧ＶＣＣが変化しても変わることはない。そして、Ｖ＋値もＶ−値も、電源電圧ＶＣＣが６Ｖ以上では電源電圧ＶＣＣに対しては依存せず略一定であるため、出力電圧Ｖｏは安定してＬのままとなる。
【００４１】
尚、図３の比較回路２の出力電圧Ｖｏは、ＩＣチップの温度が８５℃〜９０℃であるときには常にＨレベルを、一方、ＩＣチップの温度が９５℃であるときには、常にＬレベルとなることを示している。Ｈレベルは略電源電圧ＶＣＣであり、電源電圧ＶＣＣが６ＶのときはＨレベルが略６Ｖとなり、電源電圧ＶＣＣが１３ＶであるときにはＨレベルは略１３Ｖとなる。Ｌレベルは略ＧＮＤレベルである。
【００４２】
このように、本実施の形態に係る温度判定回路によれば、ＩＣチップの温度が一定の場合には電源電圧ＶＣＣが所定の範囲内において、ここでは判定用電圧生成回路１の動作電圧である範囲において変化しても略一定である。従って、比較回路２は出力電圧Ｖ＋と出力電圧Ｖ−との比較を電源電圧ＶＣＣが変化しても正確に行うことができる。このように、比較回路２の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧ＶＣＣの変化により変化することはない。
【００４３】
従って、本実施の形態に係る温度判定回路は、電源電圧ＶＣＣの変化に対しても安定した温度判定を行うことのできる信頼性の高いものである。
【００４４】
また、図３に示したように、出力電圧Ｖ＋の温度勾配は負であり、出力電圧Ｖ−の温度勾配は正である。このように、一方の温度勾配が正で他方の温度勾配が負であると、両者の差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００４５】
尚、本実施の形態では電源電圧ＶＣＣが６Ｖ以上である場合について説明しているが、これに限定されるものではなく、回路構成によっても異なるが、構成される各トランジスタが正常に動作する所定の電源電圧以上（動作電圧）であれば良い。以下の実施の形態でも同様である。
【００４６】
〔実施の形態２〕
本発明の参考形態としての他の実施の形態について、図４および図５に基づいて説明すれば以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００４７】
図４に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路１１の構成を示す。判定用電圧生成回路１１に接続される比較回路については図２の比較回路２と同じであるので説明を省略する。
【００４８】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）１１は、温度検出回路（温度検出手段）１１ａと基準電圧生成回路（基準電圧生成手段）１１ｂとを備えている。温度検出回路１１ａは、トランジスタＱ１〜Ｑ６・Ｑ８、抵抗Ｒ１、およびダイオードＤ１を備えており、それらの接続関係は図１と同じである。基準電圧生成回路１１ｂは、トランジスタＱ２１〜Ｑ３０、抵抗Ｒ１１〜Ｒ１９、およびダイオードＤ１２を備えたバンドギャップ電圧発生回路１２と、抵抗Ｒ２５・Ｒ２６とを備えている。
【００４９】
トランジスタＱ２１・Ｑ２２はＰＮＰ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１６、抵抗Ｒ１５を介して電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ２１のベースとトランジスタＱ２２のベースとは互いに接続されている。トランジスタＱ２３はＰＮＰ型トランジスタであり、エミッタはトランジスタＱ２１のベースおよびトランジスタＱ２２のベースに接続され、ベースはトランジスタＱ２１のコレクタに接続され、コレクタはＧＮＤに接続されている。トランジスタＱ２４はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ２１のコレクタに接続され、ベースはトランジスタＱ２２のコレクタに接続され、エミッタは抵抗Ｒ１２を介してＧＮＤに接続されている。ダイオードＤ１２は、アノードがトランジスタＱ２２のコレクタに接続されている。
【００５０】
トランジスタＱ２５・Ｑ２６はＮＰＮ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１３、抵抗Ｒ１４を介してダイオードＤ１２のカソードに接続されている。また、トランジスタＱ２５のベースとトランジスタＱ２６のベースとは互いに接続されている。トランジスタＱ２６のベールとコレクタとは互いに接続されている。トランジスタＱ２５のエミッタは抵抗Ｒ１１を介してＧＮＤに接続されており、トランジスタＱ２６のエミッタはＧＮＤに接続されている。
【００５１】
トランジスタＱ２７・Ｑ２８はＰＮＰ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１７、抵抗Ｒ１８を介してダイオードＤ１２のカソードに接続されている。また、トランジスタＱ２７のベースとトランジスタＱ２８のベースとは互いに接続されている。トランジスタＱ２８のベースとコレクタとは互いに接続されている。トランジスタＱ２８のコレクタは抵抗Ｒ１９を介してＧＮＤに接続されている。トランジスタ２９はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ２７のコレクタに接続され、ベースはトランジスタＱ２５のコレクタに接続され、エミッタはＧＮＤに接続されている。トランジスタ３０はＰＮＰ型トランジスタであり、エミッタはダイオードＤ１２のカソードに接続され、ベースはトランジスタＱ２７のコレクタに接続され、コレクタはＧＮＤに接続されている。
【００５２】
そして、ダイオードＤ１２のカソードからバンドギャップ電圧ＶＲＥＦが出力される。
【００５３】
抵抗Ｒ２５と抵抗Ｒ２６とは、ダイオードＤ１２のカソードとＧＮＤとの間に、抵抗Ｒ２５を該カソード側として直列に接続されている。抵抗Ｒ２５と抵抗Ｒ２６とはバンドギャップ電圧ＶＲＥＦを分圧し、両抵抗の接続点から出力電圧Ｖ−が出力される。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００５４】
次に、上記バンドギャップ電圧発生回路１２の基本原理について説明を行う。ここでは、トランジスタＱ２５はトランジスタＱ２６に対し、エミッタ面積を３倍、抵抗値Ｒ１３＝３×Ｒ１４とした場合で説明する。トランジスタＱ２６のコレクタ電流はトランジスタＱ２５のコレクタ電流の３倍流れるため、抵抗Ｒ１１の両端に発生する電圧ＶＴ１１は、２５℃で（ｋＴ/ｑ）×ｌｎ（３×３）＝５７ｍＶとなる。仮に抵抗Ｒ１１＝８ｋΩとすれば抵抗Ｒ１１に７．１μＡ流れ、抵抗Ｒ１３を７５ｋΩとすれば抵抗Ｒ１３の両端には０．５３Ｖの電圧が発生する。この０．５３ＶとトランジスタＱ９のベース・エミッタ間電圧ＶＢＥの０．７Ｖとを足せば１．２３Ｖとなる。これがバンドギャップ電圧ＶＲＥＦとなる。
【００５５】
トランジスタＱ２１〜Ｑ２４は電流安定化回路として動作する。トランジスタＱ２７〜Ｑ３０は出力電圧Ｖ−の出力端子に接続される負荷回路への電流の大小に対してトランジスタＱ２２のコレクタに流れる電流を略同一にするための余剰電流消費回路として動作しているが、電源電圧ＶＣＣが上昇すれば抵抗Ｒ１２および抵抗Ｒ１５・Ｒ１６、ダイオードＤ１２に流れる電流が増え、余剰電流として流れるトランジスタＱ３０のコレクタ電流が増加するため、その分、若干バンドギャップ電圧ＶＲＥＦは上昇する。
【００５６】
図５に、電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示すが、出力電圧Ｖ−はバンドギャップ電圧発生回路１２で生成していることから、ＩＣチップの温度の如何に拘わらず、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに対する依存性がなく、変化が殆どない特性となる。温度勾配は略零である。ただし、若干アーリー電圧の影響で電源電圧ＶＣＣに対し正の勾配となっている。一方、出力電圧Ｖ＋は実施の形態１と同じく、温度に対して負の勾配で変化し、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに対する依存性がなく、変化が殆どない特性となる。よって、出力電圧Ｖｏは、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに拘わらず、９０℃以下はＨで、９５℃以上はＬとなる。
【００５７】
また、出力電圧Ｖ＋と出力電圧Ｖ−とは、一方の温度勾配が略零で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００５８】
〔実施の形態３〕
本発明の参考形態としてのさらに他の実施の形態について、図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００５９】
図６に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路２１の構成を示す。判定用電圧生成回路２１に接続される比較回路については図２の比較回路２と同じであるので説明を省略する。
【００６０】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）２１は、図４のバンドギャップ電圧発生回路１２および抵抗Ｒ２５・Ｒ２６、抵抗Ｒ２７、ダイオードＤ２１を備えている。抵抗Ｒ２７の一端はバンドギャップ電圧ＶＲＥＦの出力端子に接続されている。ダイオードＤ２１は、アノードが抵抗Ｒ２７の他端に接続され、カソードがＧＮＤに接続されている。ダイオードＤ２１のアノードは出力電圧Ｖ＋の出力端子となっている。
【００６１】
すなわち、出力電圧Ｖ−は、バンドギャップ電圧発生回路１２で作られたバンドギャップ電圧ＶＲＥＦから、抵抗Ｒ２５と抵抗Ｒ２６とによる分圧で生成され、出力電圧Ｖ＋はダイオードＤ１２のアノード電圧より生成される。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００６２】
このように、判定用電圧生成回路２１においては、バンドギャップ電圧発生回路１２と抵抗Ｒ２５・Ｒ２６との構成が、検出温度の基準となる基準電圧を生成し、基準電圧生成手段となっている。また、バンドギャップ電圧発生回路１２と抵抗Ｒ２７およびダイオードＤ２１との構成が、ＩＣチップの温度を電圧として検出して出力し、温度検出手段となっている。
【００６３】
当該回路の場合、バンドギャップ電圧ＶＲＥＦが電源電圧ＶＣＣに依存しないため、出力電圧Ｖ＋も殆ど電源電圧ＶＣＣの影響を受けなくなり、実施の形態２の判定用電圧生成回路１１よりもさらに安定性が増す回路となっている。
【００６４】
また、この場合、出力電圧Ｖ−の温度勾配は略零であり、出力電圧Ｖ＋の温度勾配は負である。このように、一方の温度勾配が略零で他方の温度勾配が負であると、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００６５】
〔実施の形態４〕
本発明の参考形態としてのさらに他の実施の形態について、図７および図８に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６６】
図７に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路３１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）３１は、基本的には前述の図１の判定用電圧生成回路１と同じであるが、判定用電圧生成回路１のダイオードＤ１をダイオードＤ３１とし、このダイオードＤ３１のカソードとＧＮＤとの間に抵抗Ｒ３１が直列に挿入されるように接続されたものである。そして、ダイオードＤ３１のアノードから出力電圧Ｖ＋が出力される。このように、判定用電圧生成回路３１は、出力電圧Ｖ＋をダイオードＤ３１と抵抗Ｒ３１との直列回路にかかる合計電圧で生成しているところが判定用電圧生成回路１と異なる。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００６７】
ここで、ダイオードは−１．７ｍＶ／℃の負の温度勾配が有る。一方、抵抗Ｒ３１の両端に発生する電圧ＶＴ３１は（ｋＴ/ｑ）×（Ｒ６／Ｒ１）で作られているため、例えば２５℃で０．６３Ｖになるように抵抗Ｒ３１を設定すれば、＋１．７ｍＶ／℃の正の温度勾配を持つことになる。よって、正負の温度勾配が相殺され、出力電圧Ｖ＋の温度勾配が０となる。
【００６８】
当該回路の場合も、上記原理によりダイオードＤ３１の電流は電圧ＶＴ１の値のみで決定するため、電源電圧ＶＣＣには殆ど依存しない。出力電圧Ｖ−については、実施の形態１（図４）と同じである。
【００６９】
図８に、電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示す。出力電圧Ｖ＋は電源電圧ＶＣＣの全範囲において１．２３Ｖとなっており、出力電圧Ｖ−は９０℃で電源電圧ＶＣＣの全範囲において１．２２Ｖになっているため、出力電圧ＶｏはＨである。ＩＣチップの温度が９５℃になれば、出力電圧Ｖ−が１．２３５Ｖに上昇して、出力電圧Ｖ−の方が出力電圧Ｖ＋より高くなるため、出力電圧ＶｏはＬになるが、電源電圧ＶＣＣの変化に対しては変わらない。
【００７０】
また、本実施の形態では出力電圧Ｖ＋の温度勾配は略零であり、出力電圧Ｖ−の温度勾配は正である。このように、一方の温度勾配が略零で他方の温度勾配が正であると、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００７１】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図９に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし４で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７２】
図９に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路４１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）４１は、実施の形態１で述べた判定用電圧生成回路１（図１）において、カレントミラー電流が流れる各電流経路におけるトランジスタＱ３〜Ｑ７のそれぞれを、複数段に縦続接続したＭＯＳトランジスタ（ここでは２段とする）としたものである。
【００７３】
すなわち、判定用電圧生成回路１のトランジスタＱ３〜Ｑ７がそれぞれ順に、ＭＯＳトランジスタＱ３１・Ｑ３２の縦続接続、ＭＯＳトランジスタＱ４１・Ｑ４２の縦続接続、ＭＯＳトランジスタＱ５１・Ｑ５２の縦続接続、ＭＯＳトランジスタＱ６１・Ｑ６２の縦続接続、ＭＯＳトランジスタＱ６１・Ｑ６２の縦続接続に置き換わったものである。各ＭＯＳトランジスタはＰチャネルである。従って、この場合も出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００７４】
全てのＭＯＳトランジスタのゲートは電位固定用の短絡接続が行われており、ＭＯＳトランジスタＱ５２のドレインに接続されている。ＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のソースは電源電圧ＶＣＣのラインに接続されており、ドレインはそれぞれ順に、ＭＯＳトランジスタＱ３２・Ｑ４２・Ｑ５２・Ｑ６２・Ｑ７２のソースに接続されている。ＭＯＳトランジスタＱ３２のドレインはトランジスタＱ１のコレクタに接続されている。ＭＯＳトランジスタＱ４２のドレインはトランジスタＱ２のコレクタに接続されている。ＭＯＳトランジスタＱ５２のドレインはトランジスタＱ８のコレクタに接続さている。ＭＯＳトランジスタＱ６２のドレインはダイオードＤ１のアノードに接続されている。ＭＯＳトランジスタ７２のドレインは抵抗Ｒ７のＧＮＤと反対側の一端に接続されている。
【００７５】
判定用電圧生成回路４１の動作は判定用電圧生成回路１と同様であるが、この回路の場合、殆どアーリー電圧の影響を無視することができ、出力電圧Ｖ＋・Ｖ−の両方ともより一層電源電圧ＶＣＣに依存しない一定の電圧となる。また、ソースが互いに接続されている側のＭＯＳトランジスタ、ここでは、ＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のゲート長を長くすれば、さらに効果が上がる。この回路を用いたときの電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係は、実施の形態１の図３と同じになる。
【００７６】
〔実施の形態６〕
本発明のさらに他の実施の形態について、図１０に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし５で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７７】
図１０に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路５１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）５１は、実施の形態５の判定用電圧生成回路４１における下段のトランジスタであるＭＯＳトランジスタＱ３２・Ｑ４２・Ｑ５２・Ｑ６２・Ｑ７２をそれぞれ順に、ＭＯＳトランジスタＱ３３・Ｑ４３・Ｑ５３・Ｑ６３・Ｑ７３に置き換え、これらＭＯＳトランジスタのゲートをＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のゲートとは独立に互いに接続したものである。そしてさらに、ＭＯＳトランジスタＱ３３・Ｑ４３・Ｑ５３・Ｑ６３・Ｑ７３のゲートにバイアス電圧ＶＧを与える電源Ｅを備えている。バイアス電圧ＶＧは例えば略０．５Ｖ程度である。また、上段のＭＯＳトランジスタのゲートの接続関係と、下段のＭＯＳトランジスタのゲートの接続関係とは上述の逆になっていてもよい。
【００７８】
つまり、実施の形態５の判定用電圧生成回路４１は、全てのゲートを接続したものであったが、本実施の形態の判定用電圧生成回路５１は、下段のゲート間を全て接続してバイアス電圧ＶＧを与え、上段のゲートを短絡して、トランジスタＱ８のコレクタに接続した構成である判定用電圧生成回路５１の動作は実施の形態５と同様である。この回路の場合も、殆どアーリー電圧の影響が無視でき、同一の電源電圧ＶＣＣから生成される出力電圧Ｖ＋・Ｖ−の両方とも電源電圧ＶＣＣに依存しない一定の電圧となる。この回路の電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係も、図３と同じになる。
【００７９】
また、ＭＯＳトランジスタを３段に縦続接続した判定用電圧生成回路も可能である。図１５に、このような判定用電圧生成回路６１の構成を示す。
【００８０】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）６１は、上述の判定用電圧生成回路５１において、ＭＯＳトランジスタＱ３１とＭＯＳトランジスタＱ３３との間にＭＯＳトランジスタＱ３４を、ＭＯＳトランジスタＱ４１とＭＯＳトランジスタＱ４３との間にＭＯＳトランジスタＱ４４を、ＭＯＳトランジスタＱ５１とＭＯＳトランジスタＱ５３との間にＭＯＳトランジスタＱ５４を、ＭＯＳトランジスタＱ６１とＭＯＳトランジスタＱ６３との間にＭＯＳトランジスタＱ６４を、ＭＯＳトランジスタＱ７１とＭＯＳトランジスタＱ７３との間にＭＯＳトランジスタＱ７４を、それぞれ挿入するように接続したものである。追加したＭＯＳトランジスタは全てＰチャネルであり、それらのゲートも上段のＭＯＳトランジスタのゲートに接続されることにより、電位固定用の短絡接続が行われている。
【００８１】
この判定用電圧生成回路６１は、判定用電圧生成回路４１と判定用電圧生成回路５１とを合わせた構成となっているが、これによれば、判定用電圧生成回路５１よりもさらに出力電圧Ｖ＋・Ｖ−の電源電圧ＶＣＣ依存性が小さくなる。シミュレーションでは１／１０になった。
【００８２】
【発明の効果】
本発明の温度判定回路は、以上のように、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧が所定の範囲内にある場合には、上記電源電圧に対しては依存せず略一定である構成である。
【００８３】
それゆえ、比較手段の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧の変化により変化することはない。
【００８４】
この結果、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することができるという効果を奏する。
【００８５】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が正で他方が負である構成である。
【００８６】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００８７】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が正である構成である。
【００８８】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００８９】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が負である構成である。
【００９０】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００９１】
さらに本発明の温度判定回路は、以上のように、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタである構成である。
【００９２】
それゆえ、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができるという効果を奏する。
【００９３】
さらに本発明の温度判定回路は、以上のように、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、各上記縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタである構成である。
【００９４】
それゆえ、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る温度判定回路が備える比較回路の構成を示す回路図である。
【図３】本発明の第１の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図４】本発明の第２の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図５】本発明の第２の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図６】本発明の第３の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図７】本発明の第４の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図８】本発明の第４の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図９】本発明の第５の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１０】本発明の第６の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１１】従来の温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１２】従来の温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図１３】従来の温度判定回路の構成を示すブロック図である。
【図１４】従来の温度判定回路における温度と各出力電圧との関係を示すグラフである。
【図１５】本発明の第６の実施の形態に係る温度判定回路が備える判定用電圧生成回路の他の構成を示す回路図である。
【符号の説明】
１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
２ 比較回路（比較手段）
１１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
１１ａ 温度検出回路（温度検出手段）
１１ｂ 基準電圧生成回路（基準電圧生成手段）
２１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
３１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
４１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
５１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
６１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４、Ｑ５１〜Ｑ５４、Ｑ６１〜Ｑ６４、Ｑ７１〜Ｑ７４ ＭＯＳトランジスタ
Ｖ＋ 出力電圧（検出電圧）
Ｖ− 出力電圧（基準電圧）
Ｖｏ 出力電圧（比較結果）
ＶＣＣ 電源電圧
【発明の属する技術分野】
本発明は、ＩＣチップの温度を判定する温度判定回路に関する。
【０００２】
【従来の技術】
ＩＣは、使用環境温度が動作に与える影響が大きく、一定の温度以上になった場合、何らかの保護や動作停止等を行う必要があり、このため温度検出回路がＩＣチップ内に組み込まれている。
【０００３】
図１１に従来の温度検出回路の一例を、また、図１２にその出力特性を示す。図１１において波線で囲んだ部分は一般的なバンドギャップ電圧発生回路であり、この構成は後述の図４と同じである。ここではダイオードＤ１２のカソード電圧を温度判定用の基準電圧としての出力電圧Ｖ−としている。出力電圧Ｖ−の値はシリコン接合の場合、１．２３Ｖに設定すれば、一般的に、温度に対しても、電源電圧ＶＣＣに対しても安定な電圧となるが、アーリー電圧の影響で若干正勾配となっている。次に、抵抗Ｒ１００とダイオードＤ１１１・Ｄ１２１との直列構成回路をＶＣＣ−ＧＮＤ間に接続し、ダイオードＤ１１１のアノードより取り出した出力電圧がＶ＋であり、ＩＣチップの温度に応じた電圧となる。出力電圧Ｖ＋はダイオード２個分の電圧降下であるため、温度に対し負の勾配を持っている。また、電源電圧ＶＣＣが上昇すればダイオードＤ１１１・Ｄ１２１に流れる電流も増加するため、ダイオードのＶｆ−Ｉｆ特性により、当該出力電圧Ｖ＋も上昇する。
【０００４】
図１３に一般的な温度判定回路を示すが、この温度判定回路はＩＣの中に組み込まれていて、温度検出回路と基準電圧生成回路とを兼ねる判定用電圧生成回路１５１、および比較回路１５２から構成されている。判定用電圧生成回路１５１は図１１の回路に相当していて出力電圧Ｖ＋・Ｖ−を出力し、これらが比較回路１５２へ入力される。比較回路１５２は、出力電圧Ｖ＋と出力電圧Ｖ−とを比較してその大小関係に応じた出力電圧Ｖｏを出力する。図１４に電源電圧ＶＣＣが１０Ｖであるときの出力電圧Ｖ＋・Ｖ−・Ｖｏの温度特性を示す。出力電圧Ｖｏは比較回路１５２の出力状態をＨレベル、Ｌレベルとして表したものである。一方、出力電圧Ｖ＋・Ｖ−は判定用電圧生成回路１５１からの出力であり、ＩＣチップの温度を横軸にして変化を表している。出力電圧Ｖ−は前述の如く若干正勾配で、出力電圧Ｖ＋はダイオードＤ１１・Ｄ１２の温度特性により負勾配となる。ダイオードＤ１１・Ｄ１２は当該回路の場合、ＩＣチップ上で構成されているため、以降、ダイオードＤ１１・Ｄ１２の温度をＩＣチップの温度で表現する。
【０００５】
出力電圧Ｖ＋はＩＣチップの温度が６０℃であるときは出力電圧Ｖ−より高いため、比較回路１５２の出力電圧ＶｏはＨｉｇｈ（以降、Ｈと称する）である。ＩＣチップの温度が上昇し、９０℃以上になれば、出力電圧Ｖ−の方が高くなるため、出力電圧ＶｏはＬｏｗ（以降、Ｌと称する）になる。
【０００６】
また、比較回路１５２の一般的な構成は、後述の図２の比較回路２と同じである。
【０００７】
次に、ＩＣチップの温度と電源電圧ＶＣＣとの双方とも変化した場合の特性について、図１２を用いて説明を行う。電源電圧ＶＣＣが６ＶであるときＩＣチップの温度が８５℃から９５℃までとなる範囲において、出力電圧Ｖ＋は出力電圧Ｖ−より低いため比較回路１５２の出力電圧Ｖｏは全てＬとなる。電源電圧ＶＣＣが上昇し、８ＶになればＩＣチップの温度が８５℃以下であるときの出力電圧Ｖ＋は出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。８５℃以上では出力電圧Ｖｏは全てＬのままである。さらに電源電圧ＶＣＣが上昇し、１０Ｖになれば、ＩＣチップの温度が９０℃でも出力電圧Ｖ＋が出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。９５℃以上では出力電圧ＶｏはＬのままである。さらに電源電圧ＶＣＣが上昇し、１２Ｖになれば、ＩＣチップの温度が９５℃以下では出力電圧Ｖ＋が出力電圧Ｖ−より高くなるため、出力電圧ＶｏはＨに変わる。
【０００８】
また、特許文献１のように、判定用電圧生成回路と抵抗分割回路と比較回路とからなる温度検出回路がある。
【０００９】
【特許文献１】
特開平５−３０６９５８号公報
（公開日：平成５年（１９９３）１１月１９日）
【００１０】
【発明が解決しようとする課題】
従来の温度判定回路の場合、異常温度を検出し、例えば上述のように出力をＬレベルにする。図示されていない他の回路はこのＬレベルを検出して異常であることを認識する。しかしながら、電源電圧ＶＣＣが高くなれば、同じ温度でも出力が再度Ｈになってしまうため、温度異常の検出がされず、精度の高い温度検出を行うことができないという問題がある。前記特許文献１においても、電源電圧の変化については考慮されていない。
【００１１】
このように、従来の温度判定回路は、比較回路の入力電圧が電源電圧依存性を持っていたため、判定温度がＩＣの電源電圧の変化により変化していた。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
また、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、上記第２抵抗の電圧降下が上記基準電圧となることを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴としている。
さらに、本発明の温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電 流と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、上記温度検出手段は、上記第１所定電流経路に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、上記ダイオードの電圧降下が上記検出電圧となり、上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴としている。
本発明の参考に係る温度判定回路は、上記課題を解決するために、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧が所定の範囲内にある場合には、上記電源電圧に対しては依存せず略一定であることを特徴としている。
【００１４】
上記の発明によれば、温度検出手段が出力する検出電圧と、基準電圧生成手段が生成する基準電圧とは同一の電源電圧から生成されるが、ＩＣチップの温度が一定の場合には、電源電圧が所定の範囲内において変化しても略一定である。従って、比較手段は検出電圧と基準電圧との比較を電源電圧が変化しても正確に行うことができる。このように、比較手段の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧の変化により変化することはない。
【００１５】
この結果、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することができる。
【００１６】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が正で他方が負であることを特徴としている。
【００１７】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が正で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００１８】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が正であることを特徴としている。
【００１９】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が略零で他方の温度勾配が正であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００２０】
さらに本発明の温度判定回路は、上記課題を解決するために、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が負であることを特徴としている。
【００２１】
上記の発明によれば、検出電圧と基準電圧とは、一方の温度勾配が略零で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができる。
【００２２】
さらに本発明の参考に係る温度判定回路は、上記課題を解決するために、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであることを特徴としている。
【００２３】
上記の発明によれば、カレントミラー回路によって電源電圧を用いて温度検出手段および基準電圧生成手段の所定経路に略同一の動作電流を流すが、このとき、カレントミラー回路のトランジスタとして、所定経路上にバイポーラトランジスタではなく、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタを、しかも１つではなく複数段縦続接続するように用いる。これにより、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができる。
【００２４】
さらに本発明の参考に係る温度判定回路は、上記課題を解決するために、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、各上記縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであることを特徴としている。
【００２５】
上記の発明によれば、カレントミラー回路によって電源電圧を用いて温度検出手段および基準電圧生成手段の所定経路に略同一の動作電流を流すが、このとき、カレントミラー回路のトランジスタとして、所定経路上にバイポーラトランジスタではなくＭＯＳトランジスタを、しかも１つではなく複数段縦続接続するように用いる。またこのとき、各縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、所定段以外の段のゲート同士は所定段とは独立に互いに接続されてバイアス電圧が与えられる。
【００２６】
これにより、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができる。
【００２７】
【発明の実施の形態】
〔実施の形態１〕
本発明の参考形態としての一実施の形態について、図１ないし図３に基づいて説明すれば以下能通りである。
【００２８】
本実施の形態に係る温度判定回路の構成としては、従来の技術で示した図１３のように判定用電圧生成回路と比較回路とを備えたものとなっている。図１に、本実施の形態に係る温度判定回路に備えられる判定用電圧生成回路１の構成を示す。
【００２９】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）１は、トランジスタＱ１〜Ｑ８、抵抗Ｒ１・Ｒ７、およびダイオードＤ１を備えている。
【００３０】
トランジスタＱ３〜Ｑ７はそれぞれＰＮＰ型トランジスタであり、各エミッタは電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ３〜Ｑ７の各ベースは互いに接続され、トランジスタＱ５のベースとコレクタとは短絡されている。このように、トランジスタＱ３〜Ｑ７はカレントミラー回路を構成していることから、トランジスタＱ３〜Ｑ７のそれぞれには略同一のコレクタ電流が流れる。
【００３１】
トランジスタＱ１はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ３のコレクタに接続されており、またトランジスタＱ１自身のベースに接続されている。トランジスタＱ２はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ４のコレクタに接続されている。トランジスタＱ１のベースとトランジスタＱ２のベースとは互いに接続されている。また、トランジスタＱ１のエミッタは抵抗Ｒ１を介してＧＮＤに接続されており、トランジスタＱ２のエミッタはＧＮＤに接続されている。
【００３２】
トランジスタＱ８はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ５のコレクタに接続されており、エミッタはＧＮＤに接続されている。また、ダイオードＤ１は、アノードがトランジスタＱ６のコレクタに接続されており、カソードがＧＮＤに接続されている。抵抗Ｒ７はトランジスタＱ７のコレクタとＧＮＤとの間に直列に挿入されるように接続されている。そして、ダイオードＤ１のアノードから判定用電圧生成回路１の出力電圧Ｖ＋が出力され、抵抗Ｒ７とトランジスタＱ７のコレクタとの接続点から判定用電圧生成回路１の出力電圧Ｖ−が出力される。出力電圧Ｖ＋は検出温度の基準となる基準電圧であり、出力電圧Ｖ−はＩＣチップの温度を電圧として検出して出力される検出電圧である。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００３３】
トランジスタＱ３〜Ｑ７がカレントミラー回路を構成しているため、トランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流とは略同一となる。一方、トランジスタＱ１のエミッタ面積をトランジスタＱ２よりもここでは１０倍大きくしている。このため、抵抗Ｒ１の両端に発生する電圧ＶＴ１は、２５℃で（ｋＴ/ｑ）×ｌｎ（１０）=６０ｍＶの電圧が発生する（ただし、ｋ：ボルツマン定数＝１．３８×１０-23Ｊ／Ｋ、Ｔ：絶対温度（Ｋ）、ｑ：電子の電荷量＝１．６×１０-19クーロン）。よって、Ｒ１＝１２ｋΩとすれば、抵抗Ｒ１には５μＡ流れることになる。従って、抵抗Ｒ１の両端に発生する電圧ＶＴ１は電源電圧ＶＣＣには依存しない。
【００３４】
そして、抵抗Ｒ１に流れる電流５μＡと略同じ値が、前述の説明の如くトランジスタＱ１〜Ｑ７に流れるため、抵抗Ｒ７を例えば８０ｋΩに設定すれば、抵抗Ｒ７の両端には電圧（Ｖ−）として２５℃で約０．４Ｖが発生する。ＩＣチップの温度が何らかの要因で上昇すれば、電圧ＶＴ１が上昇するため、トランジスタＱ７を流れるコレクタ電流が増加し、出力電圧Ｖ−は９０℃で０．４９５Ｖとなる。一方、ダイオードＤ１にも抵抗Ｒ７と同じ電流が流れるが、ダイオードには約−１．７ｍＶ／℃の負の温度勾配があるため、出力電圧Ｖ＋は９０℃で０．５Ｖとなる。当該回路の場合、上記原理によりコレクタ電流は電圧ＶＴ１のみで決定するため、電源電圧ＶＣＣには殆ど依存しない。尚、トランジスタＱ３〜Ｑ７はＭＯＳトランジスタでも良い。
【００３５】
次に、図２に、本実施の形態に係る温度判定回路に備えられる比較回路（比較手段）２の構成を示す。比較回路２は、トランジスタＱ１１〜Ｑ１８、および定電流源３を備えている。トランジスタＱ１１〜Ｑ１３はＰＮＰ型トランジスタであり、各エミッタは電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ１１〜Ｑ１３の各ベースは互いに接続されている。トランジスタＱ１１のベースとコレクタとは互いに接続されている。定電流源３はトランジスタＱ１１のコレクタとＧＮＤとの間に直列に挿入されるように接続されている。
【００３６】
トランジスタＱ１４・Ｑ１５はＰＮＰ型トランジスタであり、各エミッタは共通にトランジスタＱ１２のコレクタに接続されている。トランジスタＱ１４のベースは判定用電圧生成回路１の出力電圧Ｖ−が入力される端子であり、トランジスタＱ１５のベースは判定用電圧生成回路１の出力電圧Ｖ＋が入力される端子である。トランジスタＱ１６・Ｑ１７はＮＰＮ型トランジスタであり、トランジスタＱ１６のコレクタはトランジスタＱ１４のコレクタに、また、トランジスタＱ１７のコレクタはトランジスタＱ１５のコレクタにそれぞれ接続されている。トランジスタＱ１６のベースとコレクタとは互いに接続されている。トランジスタＱ１６・Ｑ１７のエミッタはＧＮＤに接続されている。
【００３７】
トランジスタＱ１８はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ１３のコレクタに接続されている。また、ベースはトランジスタＱ１５のコレクタとトランジスタＱ１７のコレクタとの接続点に接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１３のコレクタとトランジスタＱ１８のコレクタとの接続点は比較回路２の出力端子となる。
【００３８】
比較回路２は以上のような構成により、判定用電圧生成回路１の出力電圧Ｖ＋・Ｖ−の関係がＶ＋＞Ｖ−であるときには出力端子からＨの電圧Ｖｏを出力し、Ｖ＋＜Ｖ−であるときには出力端子からＬの電圧Ｖｏを出力する。
【００３９】
次に、図３に、電源電圧ＶＣＣと出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示す。ＩＣチップの温度が８５℃の時は出力電圧Ｖ＋が０．５１Ｖであり、これは電源電圧ＶＣＣに対しては依存せず略一定である。一方、出力電圧Ｖ−は０．４８５Ｖであり、これも電源電圧ＶＣＣに対しては依存せず略一定である。Ｖ＋＞Ｖ−の関係が変わらないため、電源電圧ＶＣＣが変わっても比較回路２の出力はＨのままである。
【００４０】
ＩＣチップの温度が９０℃になると出力電圧Ｖ＋は０．５Ｖに、出力電圧Ｖ−は０．４９５Ｖになるが、両方とも電源電圧ＶＣＣに対しては依存せず略一定であって、同じくＶ＋＞Ｖ−の関係のままであるため、電源電圧ＶＣＣが変わっても比較回路２の出力はＨのままである。ＩＣチップの温度が９５℃になると出力電圧Ｖ＋は０．４９Ｖ、出力電圧Ｖ−は０．５０５Ｖになり、Ｖ＋＜Ｖ−であるため、比較回路２の出力はＬになる。しかし、Ｖ＋値とＶ−値との大小関係は電源電圧ＶＣＣが変化しても変わることはない。そして、Ｖ＋値もＶ−値も、電源電圧ＶＣＣが６Ｖ以上では電源電圧ＶＣＣに対しては依存せず略一定であるため、出力電圧Ｖｏは安定してＬのままとなる。
【００４１】
尚、図３の比較回路２の出力電圧Ｖｏは、ＩＣチップの温度が８５℃〜９０℃であるときには常にＨレベルを、一方、ＩＣチップの温度が９５℃であるときには、常にＬレベルとなることを示している。Ｈレベルは略電源電圧ＶＣＣであり、電源電圧ＶＣＣが６ＶのときはＨレベルが略６Ｖとなり、電源電圧ＶＣＣが１３ＶであるときにはＨレベルは略１３Ｖとなる。Ｌレベルは略ＧＮＤレベルである。
【００４２】
このように、本実施の形態に係る温度判定回路によれば、ＩＣチップの温度が一定の場合には電源電圧ＶＣＣが所定の範囲内において、ここでは判定用電圧生成回路１の動作電圧である範囲において変化しても略一定である。従って、比較回路２は出力電圧Ｖ＋と出力電圧Ｖ−との比較を電源電圧ＶＣＣが変化しても正確に行うことができる。このように、比較回路２の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧ＶＣＣの変化により変化することはない。
【００４３】
従って、本実施の形態に係る温度判定回路は、電源電圧ＶＣＣの変化に対しても安定した温度判定を行うことのできる信頼性の高いものである。
【００４４】
また、図３に示したように、出力電圧Ｖ＋の温度勾配は負であり、出力電圧Ｖ−の温度勾配は正である。このように、一方の温度勾配が正で他方の温度勾配が負であると、両者の差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００４５】
尚、本実施の形態では電源電圧ＶＣＣが６Ｖ以上である場合について説明しているが、これに限定されるものではなく、回路構成によっても異なるが、構成される各トランジスタが正常に動作する所定の電源電圧以上（動作電圧）であれば良い。以下の実施の形態でも同様である。
【００４６】
〔実施の形態２〕
本発明の参考形態としての他の実施の形態について、図４および図５に基づいて説明すれば以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００４７】
図４に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路１１の構成を示す。判定用電圧生成回路１１に接続される比較回路については図２の比較回路２と同じであるので説明を省略する。
【００４８】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）１１は、温度検出回路（温度検出手段）１１ａと基準電圧生成回路（基準電圧生成手段）１１ｂとを備えている。温度検出回路１１ａは、トランジスタＱ１〜Ｑ６・Ｑ８、抵抗Ｒ１、およびダイオードＤ１を備えており、それらの接続関係は図１と同じである。基準電圧生成回路１１ｂは、トランジスタＱ２１〜Ｑ３０、抵抗Ｒ１１〜Ｒ１９、およびダイオードＤ１２を備えたバンドギャップ電圧発生回路１２と、抵抗Ｒ２５・Ｒ２６とを備えている。
【００４９】
トランジスタＱ２１・Ｑ２２はＰＮＰ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１６、抵抗Ｒ１５を介して電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ２１のベースとトランジスタＱ２２のベースとは互いに接続されている。トランジスタＱ２３はＰＮＰ型トランジスタであり、エミッタはトランジスタＱ２１のベースおよびトランジスタＱ２２のベースに接続され、ベースはトランジスタＱ２１のコレクタに接続され、コレクタはＧＮＤに接続されている。トランジスタＱ２４はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ２１のコレクタに接続され、ベースはトランジスタＱ２２のコレクタに接続され、エミッタは抵抗Ｒ１２を介してＧＮＤに接続されている。ダイオードＤ１２は、アノードがトランジスタＱ２２のコレクタに接続されている。
【００５０】
トランジスタＱ２５・Ｑ２６はＮＰＮ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１３、抵抗Ｒ１４を介してダイオードＤ１２のカソードに接続されている。また、トランジスタＱ２５のベースとトランジスタＱ２６のベースとは互いに接続されている。トランジスタＱ２６のベールとコレクタとは互いに接続されている。トランジスタＱ２５のエミッタは抵抗Ｒ１１を介してＧＮＤに接続されており、トランジスタＱ２６のエミッタはＧＮＤに接続されている。
【００５１】
トランジスタＱ２７・Ｑ２８はＰＮＰ型トランジスタであり、各エミッタはそれぞれ抵抗Ｒ１７、抵抗Ｒ１８を介してダイオードＤ１２のカソードに接続されている。また、トランジスタＱ２７のベースとトランジスタＱ２８のベースとは互いに接続されている。トランジスタＱ２８のベースとコレクタとは互いに接続されている。トランジスタＱ２８のコレクタは抵抗Ｒ１９を介してＧＮＤに接続されている。トランジスタ２９はＮＰＮ型トランジスタであり、コレクタはトランジスタＱ２７のコレクタに接続され、ベースはトランジスタＱ２５のコレクタに接続され、エミッタはＧＮＤに接続されている。トランジスタ３０はＰＮＰ型トランジスタであり、エミッタはダイオードＤ１２のカソードに接続され、ベースはトランジスタＱ２７のコレクタに接続され、コレクタはＧＮＤに接続されている。
【００５２】
そして、ダイオードＤ１２のカソードからバンドギャップ電圧ＶＲＥＦが出力される。
【００５３】
抵抗Ｒ２５と抵抗Ｒ２６とは、ダイオードＤ１２のカソードとＧＮＤとの間に、抵抗Ｒ２５を該カソード側として直列に接続されている。抵抗Ｒ２５と抵抗Ｒ２６とはバンドギャップ電圧ＶＲＥＦを分圧し、両抵抗の接続点から出力電圧Ｖ−が出力される。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００５４】
次に、上記バンドギャップ電圧発生回路１２の基本原理について説明を行う。ここでは、トランジスタＱ２５はトランジスタＱ２６に対し、エミッタ面積を３倍、抵抗値Ｒ１３＝３×Ｒ１４とした場合で説明する。トランジスタＱ２６のコレクタ電流はトランジスタＱ２５のコレクタ電流の３倍流れるため、抵抗Ｒ１１の両端に発生する電圧ＶＴ１１は、２５℃で（ｋＴ/ｑ）×ｌｎ（３×３）＝５７ｍＶとなる。仮に抵抗Ｒ１１＝８ｋΩとすれば抵抗Ｒ１１に７．１μＡ流れ、抵抗Ｒ１３を７５ｋΩとすれば抵抗Ｒ１３の両端には０．５３Ｖの電圧が発生する。この０．５３ＶとトランジスタＱ９のベース・エミッタ間電圧ＶＢＥの０．７Ｖとを足せば１．２３Ｖとなる。これがバンドギャップ電圧ＶＲＥＦとなる。
【００５５】
トランジスタＱ２１〜Ｑ２４は電流安定化回路として動作する。トランジスタＱ２７〜Ｑ３０は出力電圧Ｖ−の出力端子に接続される負荷回路への電流の大小に対してトランジスタＱ２２のコレクタに流れる電流を略同一にするための余剰電流消費回路として動作しているが、電源電圧ＶＣＣが上昇すれば抵抗Ｒ１２および抵抗Ｒ１５・Ｒ１６、ダイオードＤ１２に流れる電流が増え、余剰電流として流れるトランジスタＱ３０のコレクタ電流が増加するため、その分、若干バンドギャップ電圧ＶＲＥＦは上昇する。
【００５６】
図５に、電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示すが、出力電圧Ｖ−はバンドギャップ電圧発生回路１２で生成していることから、ＩＣチップの温度の如何に拘わらず、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに対する依存性がなく、変化が殆どない特性となる。温度勾配は略零である。ただし、若干アーリー電圧の影響で電源電圧ＶＣＣに対し正の勾配となっている。一方、出力電圧Ｖ＋は実施の形態１と同じく、温度に対して負の勾配で変化し、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに対する依存性がなく、変化が殆どない特性となる。よって、出力電圧Ｖｏは、電源電圧ＶＣＣが６Ｖ以上の範囲では電源電圧ＶＣＣに拘わらず、９０℃以下はＨで、９５℃以上はＬとなる。
【００５７】
また、出力電圧Ｖ＋と出力電圧Ｖ−とは、一方の温度勾配が略零で他方の温度勾配が負であるために、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００５８】
〔実施の形態３〕
本発明の参考形態としてのさらに他の実施の形態について、図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００５９】
図６に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路２１の構成を示す。判定用電圧生成回路２１に接続される比較回路については図２の比較回路２と同じであるので説明を省略する。
【００６０】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）２１は、図４のバンドギャップ電圧発生回路１２および抵抗Ｒ２５・Ｒ２６、抵抗Ｒ２７、ダイオードＤ２１を備えている。抵抗Ｒ２７の一端はバンドギャップ電圧ＶＲＥＦの出力端子に接続されている。ダイオードＤ２１は、アノードが抵抗Ｒ２７の他端に接続され、カソードがＧＮＤに接続されている。ダイオードＤ２１のアノードは出力電圧Ｖ＋の出力端子となっている。
【００６１】
すなわち、出力電圧Ｖ−は、バンドギャップ電圧発生回路１２で作られたバンドギャップ電圧ＶＲＥＦから、抵抗Ｒ２５と抵抗Ｒ２６とによる分圧で生成され、出力電圧Ｖ＋はダイオードＤ１２のアノード電圧より生成される。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００６２】
このように、判定用電圧生成回路２１においては、バンドギャップ電圧発生回路１２と抵抗Ｒ２５・Ｒ２６との構成が、検出温度の基準となる基準電圧を生成し、基準電圧生成手段となっている。また、バンドギャップ電圧発生回路１２と抵抗Ｒ２７およびダイオードＤ２１との構成が、ＩＣチップの温度を電圧として検出して出力し、温度検出手段となっている。
【００６３】
当該回路の場合、バンドギャップ電圧ＶＲＥＦが電源電圧ＶＣＣに依存しないため、出力電圧Ｖ＋も殆ど電源電圧ＶＣＣの影響を受けなくなり、実施の形態２の判定用電圧生成回路１１よりもさらに安定性が増す回路となっている。
【００６４】
また、この場合、出力電圧Ｖ−の温度勾配は略零であり、出力電圧Ｖ＋の温度勾配は負である。このように、一方の温度勾配が略零で他方の温度勾配が負であると、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００６５】
〔実施の形態４〕
本発明の参考形態としてのさらに他の実施の形態について、図７および図８に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６６】
図７に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路３１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）３１は、基本的には前述の図１の判定用電圧生成回路１と同じであるが、判定用電圧生成回路１のダイオードＤ１をダイオードＤ３１とし、このダイオードＤ３１のカソードとＧＮＤとの間に抵抗Ｒ３１が直列に挿入されるように接続されたものである。そして、ダイオードＤ３１のアノードから出力電圧Ｖ＋が出力される。このように、判定用電圧生成回路３１は、出力電圧Ｖ＋をダイオードＤ３１と抵抗Ｒ３１との直列回路にかかる合計電圧で生成しているところが判定用電圧生成回路１と異なる。出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００６７】
ここで、ダイオードは−１．７ｍＶ／℃の負の温度勾配が有る。一方、抵抗Ｒ３１の両端に発生する電圧ＶＴ３１は（ｋＴ/ｑ）×（Ｒ６／Ｒ１）で作られているため、例えば２５℃で０．６３Ｖになるように抵抗Ｒ３１を設定すれば、＋１．７ｍＶ／℃の正の温度勾配を持つことになる。よって、正負の温度勾配が相殺され、出力電圧Ｖ＋の温度勾配が０となる。
【００６８】
当該回路の場合も、上記原理によりダイオードＤ３１の電流は電圧ＶＴ１の値のみで決定するため、電源電圧ＶＣＣには殆ど依存しない。出力電圧Ｖ−については、実施の形態１（図４）と同じである。
【００６９】
図８に、電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係を示す。出力電圧Ｖ＋は電源電圧ＶＣＣの全範囲において１．２３Ｖとなっており、出力電圧Ｖ−は９０℃で電源電圧ＶＣＣの全範囲において１．２２Ｖになっているため、出力電圧ＶｏはＨである。ＩＣチップの温度が９５℃になれば、出力電圧Ｖ−が１．２３５Ｖに上昇して、出力電圧Ｖ−の方が出力電圧Ｖ＋より高くなるため、出力電圧ＶｏはＬになるが、電源電圧ＶＣＣの変化に対しては変わらない。
【００７０】
また、本実施の形態では出力電圧Ｖ＋の温度勾配は略零であり、出力電圧Ｖ−の温度勾配は正である。このように、一方の温度勾配が略零で他方の温度勾配が正であると、両者の差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較回路２の入力側のダイナミックレンジを拡大することができる。
【００７１】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図９に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし４で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７２】
図９に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路４１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）４１は、実施の形態１で述べた判定用電圧生成回路１（図１）において、カレントミラー電流が流れる各電流経路におけるトランジスタＱ３〜Ｑ７のそれぞれを、複数段に縦続接続したＭＯＳトランジスタ（ここでは２段とする）としたものである。
【００７３】
すなわち、判定用電圧生成回路１のトランジスタＱ３〜Ｑ７がそれぞれ順に、ＭＯＳトランジスタＱ３１・Ｑ３２の縦続接続、ＭＯＳトランジスタＱ４１・Ｑ４２の縦続接続、ＭＯＳトランジスタＱ５１・Ｑ５２の縦続接続、ＭＯＳトランジスタＱ６１・Ｑ６２の縦続接続、ＭＯＳトランジスタＱ６１・Ｑ６２の縦続接続に置き換わったものである。各ＭＯＳトランジスタはＰチャネルである。従って、この場合も出力電圧Ｖ＋・Ｖ−はともに同一の電源電圧ＶＣＣから生成される。
【００７４】
全てのＭＯＳトランジスタのゲートは電位固定用の短絡接続が行われており、ＭＯＳトランジスタＱ５２のドレインに接続されている。ＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のソースは電源電圧ＶＣＣのラインに接続されており、ドレインはそれぞれ順に、ＭＯＳトランジスタＱ３２・Ｑ４２・Ｑ５２・Ｑ６２・Ｑ７２のソースに接続されている。ＭＯＳトランジスタＱ３２のドレインはトランジスタＱ１のコレクタに接続されている。ＭＯＳトランジスタＱ４２のドレインはトランジスタＱ２のコレクタに接続されている。ＭＯＳトランジスタＱ５２のドレインはトランジスタＱ８のコレクタに接続さている。ＭＯＳトランジスタＱ６２のドレインはダイオードＤ１のアノードに接続されている。ＭＯＳトランジスタ７２のドレインは抵抗Ｒ７のＧＮＤと反対側の一端に接続されている。
【００７５】
判定用電圧生成回路４１の動作は判定用電圧生成回路１と同様であるが、この回路の場合、殆どアーリー電圧の影響を無視することができ、出力電圧Ｖ＋・Ｖ−の両方ともより一層電源電圧ＶＣＣに依存しない一定の電圧となる。また、ソースが互いに接続されている側のＭＯＳトランジスタ、ここでは、ＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のゲート長を長くすれば、さらに効果が上がる。この回路を用いたときの電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係は、実施の形態１の図３と同じになる。
【００７６】
〔実施の形態６〕
本発明のさらに他の実施の形態について、図１０に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし５で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７７】
図１０に、本実施の形態に係る温度判定回路が備える判定用電圧生成回路５１の構成を示す。判定用電圧生成回路（温度検出手段、基準電圧生成手段）５１は、実施の形態５の判定用電圧生成回路４１における下段のトランジスタであるＭＯＳトランジスタＱ３２・Ｑ４２・Ｑ５２・Ｑ６２・Ｑ７２をそれぞれ順に、ＭＯＳトランジスタＱ３３・Ｑ４３・Ｑ５３・Ｑ６３・Ｑ７３に置き換え、これらＭＯＳトランジスタのゲートをＭＯＳトランジスタＱ３１・Ｑ４１・Ｑ５１・Ｑ６１・Ｑ７１のゲートとは独立に互いに接続したものである。そしてさらに、ＭＯＳトランジスタＱ３３・Ｑ４３・Ｑ５３・Ｑ６３・Ｑ７３のゲートにバイアス電圧ＶＧを与える電源Ｅを備えている。バイアス電圧ＶＧは例えば略０．５Ｖ程度である。また、上段のＭＯＳトランジスタのゲートの接続関係と、下段のＭＯＳトランジスタのゲートの接続関係とは上述の逆になっていてもよい。
【００７８】
つまり、実施の形態５の判定用電圧生成回路４１は、全てのゲートを接続したものであったが、本実施の形態の判定用電圧生成回路５１は、下段のゲート間を全て接続してバイアス電圧ＶＧを与え、上段のゲートを短絡して、トランジスタＱ８のコレクタに接続した構成である判定用電圧生成回路５１の動作は実施の形態５と同様である。この回路の場合も、殆どアーリー電圧の影響が無視でき、同一の電源電圧ＶＣＣから生成される出力電圧Ｖ＋・Ｖ−の両方とも電源電圧ＶＣＣに依存しない一定の電圧となる。この回路の電源電圧ＶＣＣと、出力電圧Ｖ＋・Ｖ−・Ｖｏとの関係も、図３と同じになる。
【００７９】
また、ＭＯＳトランジスタを３段に縦続接続した判定用電圧生成回路も可能である。図１５に、このような判定用電圧生成回路６１の構成を示す。
【００８０】
判定用電圧生成回路（温度検出手段、基準電圧生成手段）６１は、上述の判定用電圧生成回路５１において、ＭＯＳトランジスタＱ３１とＭＯＳトランジスタＱ３３との間にＭＯＳトランジスタＱ３４を、ＭＯＳトランジスタＱ４１とＭＯＳトランジスタＱ４３との間にＭＯＳトランジスタＱ４４を、ＭＯＳトランジスタＱ５１とＭＯＳトランジスタＱ５３との間にＭＯＳトランジスタＱ５４を、ＭＯＳトランジスタＱ６１とＭＯＳトランジスタＱ６３との間にＭＯＳトランジスタＱ６４を、ＭＯＳトランジスタＱ７１とＭＯＳトランジスタＱ７３との間にＭＯＳトランジスタＱ７４を、それぞれ挿入するように接続したものである。追加したＭＯＳトランジスタは全てＰチャネルであり、それらのゲートも上段のＭＯＳトランジスタのゲートに接続されることにより、電位固定用の短絡接続が行われている。
【００８１】
この判定用電圧生成回路６１は、判定用電圧生成回路４１と判定用電圧生成回路５１とを合わせた構成となっているが、これによれば、判定用電圧生成回路５１よりもさらに出力電圧Ｖ＋・Ｖ−の電源電圧ＶＣＣ依存性が小さくなる。シミュレーションでは１／１０になった。
【００８２】
【発明の効果】
本発明の温度判定回路は、以上のように、ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、上記電源電圧が所定の範囲内にある場合には、上記電源電圧に対しては依存せず略一定である構成である。
【００８３】
それゆえ、比較手段の入力電圧が電源電圧依存性を持っていないため、ＩＣチップの判定温度が電源電圧の変化により変化することはない。
【００８４】
この結果、電源電圧の変化に対しても安定した温度判定を行うことのできる信頼性の高い温度判定回路を提供することができるという効果を奏する。
【００８５】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が正で他方が負である構成である。
【００８６】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から十分に大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００８７】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が正である構成である。
【００８８】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００８９】
さらに本発明の温度判定回路は、以上のように、上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が負である構成である。
【００９０】
それゆえ、検出電圧と基準電圧との差をＩＣチップの温度に対応して小さい値から大きな値まで異ならせることができるので、比較手段の入力側のダイナミックレンジを拡大することができるという効果を奏する。
【００９１】
さらに本発明の温度判定回路は、以上のように、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタである構成である。
【００９２】
それゆえ、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができるという効果を奏する。
【００９３】
さらに本発明の温度判定回路は、以上のように、上記電源電圧を用いて、上記温度検出手段および上記基準電圧生成手段の所定電流経路に略同一の動作電流を流すためのカレントミラー回路を備え、上記カレントミラー回路に使用されるトランジスタは、上記所定電流経路上で複数段に縦続接続され、各上記縦続接続の所定段のゲートは電位固定用の短絡接続が行われ、上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタである構成である。
【００９４】
それゆえ、アーリー電圧の影響を無視することができ、検出電圧および基準電圧をより一層電源電圧に依存しない一定の電圧とすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る温度判定回路が備える比較回路の構成を示す回路図である。
【図３】本発明の第１の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図４】本発明の第２の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図５】本発明の第２の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図６】本発明の第３の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図７】本発明の第４の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図８】本発明の第４の実施の形態に係る温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図９】本発明の第５の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１０】本発明の第６の実施の形態に係る温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１１】従来の温度判定回路が備える判定用電圧生成回路の構成を示す回路図である。
【図１２】従来の温度判定回路における電源電圧と各出力電圧との関係を示すグラフである。
【図１３】従来の温度判定回路の構成を示すブロック図である。
【図１４】従来の温度判定回路における温度と各出力電圧との関係を示すグラフである。
【図１５】本発明の第６の実施の形態に係る温度判定回路が備える判定用電圧生成回路の他の構成を示す回路図である。
【符号の説明】
１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
２ 比較回路（比較手段）
１１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
１１ａ 温度検出回路（温度検出手段）
１１ｂ 基準電圧生成回路（基準電圧生成手段）
２１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
３１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
４１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
５１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
６１ 判定用電圧生成回路（温度検出手段、基準電圧生成手段）
Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４、Ｑ５１〜Ｑ５４、Ｑ６１〜Ｑ６４、Ｑ７１〜Ｑ７４ ＭＯＳトランジスタ
Ｖ＋ 出力電圧（検出電圧）
Ｖ− 出力電圧（基準電圧）
Ｖｏ 出力電圧（比較結果）
ＶＣＣ 電源電圧
Claims (9)
- ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、
上記ダイオードの電圧降下が上記検出電圧となり、
上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、
上記第２抵抗の電圧降下が上記基準電圧となることを特徴とする温度判定回路。 - ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、
上記ダイオードの電圧降下が上記検出電圧となり、
上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、
上記第２抵抗の電圧降下が上記基準電圧となることを特徴とする温度判定回路。 - ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、
上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、
上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、
上記第２抵抗の電圧降下が上記基準電圧となることを特徴とする温度判定回路。 - ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記基準電圧生成手段が有する第２所定電流経路、および上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上、上記第２所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードと、上記ダイオードと直列に接続されて上記動作電流が流れる第３抵抗とを有し、
上記ダイオードの電圧降下と上記第３抵抗の電圧降下との和が上記検出電圧となり、
上記基準電圧生成手段は、上記第２所定電流経路上に接続されて上記動作電流が流れる第２抵抗を有し、
上記第２抵抗の電圧降下が上記基準電圧となることを特徴とする温度判定回路。 - ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流 と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における全てのゲート同士が電位固定用の短絡接続が行われたＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、
上記ダイオードの電圧降下が上記検出電圧となり、
上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、
上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴とする温度判定回路。 - ＩＣチップの温度を電圧として検出して出力する温度検出手段と、検出温度の基準となる基準電圧を生成する基準電圧生成手段と、上記温度検出手段の温度の検出電圧と基準電圧生成手段の上記基準電圧とを比較して比較結果を出力する比較手段とを備えて上記ＩＣチップの温度を判定する温度判定回路において、
上記検出電圧および上記基準電圧は、同一の電源電圧から生成され、
上記電源電圧を用いて、上記温度検出手段が有する第１所定電流経路に流れる動作電流と略同一の電流を、上記温度検出手段が有する第３所定電流経路に流すためのカレントミラー回路を備え、
上記カレントミラー回路に使用されるトランジスタは、上記第１所定電流経路上および上記第３所定電流経路上のそれぞれで複数段に縦続接続され、上記カレントミラー回路における各上記縦続接続の所定段のゲート同士は電位固定用の短絡接続が行われ、上記カレントミラー回路における上記所定段以外の段のゲート同士は上記所定段とは独立に互いに接続されてバイアス電圧が与えられた、ＭＯＳトランジスタであり、
上記複数段に縦続接続されたトランジスタの導電型は、上記カレントミラー回路において全て同一であり、
上記温度検出手段は、上記第１所定電流経路上に接続されて上記動作電流を生成する第１抵抗と、上記第３所定電流経路上に接続されて上記動作電流が順方向に流れるダイオードとを有し、
上記ダイオードの電圧降下が上記検出電圧となり、
上記基準電圧生成手段は、バンドギャップ電圧を発生するバンドギャップ電圧発生回路を有し、
上記基準電圧生成手段は、上記バンドギャップ電圧を分圧して基準電圧を生成することを特徴とする温度判定回路。 - 上記検出電圧および上記基準電圧の温度勾配は、一方が正で他方が負であることを特徴とする請求項１または２に記載の温度判定回路。
- 上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が正であることを特徴とする請求項３または４に記載の温度判定回路。
- 上記検出電圧および上記基準電圧の温度勾配は、一方が略零で他方が負であることを特徴とする請求項５または６に記載の温度判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344535A JP4230205B2 (ja) | 2002-11-27 | 2002-11-27 | 温度判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344535A JP4230205B2 (ja) | 2002-11-27 | 2002-11-27 | 温度判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004177293A JP2004177293A (ja) | 2004-06-24 |
| JP4230205B2 true JP4230205B2 (ja) | 2009-02-25 |
Family
ID=32705992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002344535A Expired - Fee Related JP4230205B2 (ja) | 2002-11-27 | 2002-11-27 | 温度判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4230205B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230108765A1 (en) * | 2021-10-01 | 2023-04-06 | Nxp B.V. | Self-Turn-On Temperature Detector Circuit |
-
2002
- 2002-11-27 JP JP2002344535A patent/JP4230205B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230108765A1 (en) * | 2021-10-01 | 2023-04-06 | Nxp B.V. | Self-Turn-On Temperature Detector Circuit |
| US11867571B2 (en) * | 2021-10-01 | 2024-01-09 | Nxp B.V. | Self-turn-on temperature detector circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004177293A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150042386A1 (en) | Highly accurate power-on reset circuit with least delay | |
| JP3966016B2 (ja) | クランプ回路 | |
| JP4636461B2 (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
| JP2005196738A (ja) | 低電圧ｃｍｏｓバンドギャップ基準 | |
| US10663994B2 (en) | Auto-calibrated bandgap reference | |
| US6997606B2 (en) | Threshold temperature sensor comprising room temperature test means | |
| US20060285414A1 (en) | Fuse circuit and electronic circuit | |
| US20190154518A1 (en) | Semiconductor device and semiconductor system | |
| US20170147028A1 (en) | Low voltage current mode bandgap circuit and method | |
| JP2006349521A (ja) | 過熱検出回路および半導体集積回路装置 | |
| US7843231B2 (en) | Temperature-compensated voltage comparator | |
| US20090146729A1 (en) | Constant voltage circuit, constant voltage supply system and constant voltage supply method | |
| US20080111617A1 (en) | Reduction of temperature dependence of a reference voltage | |
| US8143878B2 (en) | Starter circuit, bandgap circuit and monitoring circuit | |
| JP4230205B2 (ja) | 温度判定回路 | |
| US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
| US11061426B2 (en) | Voltage reference circuit with combined power-on reset | |
| KR101551705B1 (ko) | 기준 전압 발생 회로 | |
| KR101980526B1 (ko) | 기준 전류 발생 회로 및 기준 전압 발생 회로 | |
| JP6713373B2 (ja) | ボルテージレギュレータ | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JP7241565B2 (ja) | 電流生成回路 | |
| US7633279B2 (en) | Power supply circuit | |
| CN106571797B (zh) | 上电复位(por)电路 | |
| US6232756B1 (en) | Band gap reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |