JP4227507B2 - 電界放出型表示装置 - Google Patents

電界放出型表示装置 Download PDF

Info

Publication number
JP4227507B2
JP4227507B2 JP2003411609A JP2003411609A JP4227507B2 JP 4227507 B2 JP4227507 B2 JP 4227507B2 JP 2003411609 A JP2003411609 A JP 2003411609A JP 2003411609 A JP2003411609 A JP 2003411609A JP 4227507 B2 JP4227507 B2 JP 4227507B2
Authority
JP
Japan
Prior art keywords
electron emission
display device
substrate
secondary electron
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003411609A
Other languages
English (en)
Other versions
JP2005174682A (ja
Inventor
瑞芳 後沢
邦義 横尾
敏裕 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2003411609A priority Critical patent/JP4227507B2/ja
Publication of JP2005174682A publication Critical patent/JP2005174682A/ja
Application granted granted Critical
Publication of JP4227507B2 publication Critical patent/JP4227507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Description

本発明は、表示装置に係り、特には電界放出型の表示装置に関する。
近年、従来用いられてきたCRT(Cathode Ray Tube)に換わって、薄型にすることが可能な平面型表示装置の実用化が進んでいる。例えば、このような平面型表示装置としては、液晶表示装置(LCD)やプラズマディスプレイパネル(PDP)などに加え、薄型であってもCRTと同様に電子線励起による発光方式を用いて輝度や色再現性に優れた電界放出型表示装置がある。
電界放出型表示装置は、アレイ状に配置された複数の電子放出素子から放出された電子を、アノード電極の作る電界で加速し、蛍光面を発光させる表示装置である。電子放出素子には、スピント型、MIM型、表面伝導型、CNTなどの炭素系材料などの冷陰極を用いる。
このような平面型表示装置では、複数の画素が格子状に配列され、配列された画素が順次発光することで表示画像が形成される構造になっている。例えば、画像を形成する場合には、格子状に形成された画像のうち、一行が選択され、選択された行に属する画素が入力画像情報に従って発光する。
例えば、LCDの場合には画素ごとにTFT(薄膜トランジスタ)と呼ばれるいわば半導体メモリーを備えてデータの書き込みが行われるため、選択された期間にとどまらず、当該半導体メモリーによって画素の発光を一定期間維持することが可能になっている。
また、PDPの場合には、放電により発生した励起粒子、または放電空間に面した部位に設けられた誘電体上の帯電を利用して、画素が選択された期間の後にも発光を一定期間維持している。
このように、複数の画素を用いて表示画像を形成する場合には、画素が選択された期間の後に発光を一定期間維持する、画素の発光のメモリー効果によるメモリー機能によって画像の輝度を向上させることを可能としている。
FUJITSU.49,3,pp.230−234(05,1998)
しかし電界放出型表示装置は従来、メモリー効果を有しないために、大画面化や高精細化を行って画素数が増加すると、画素の発光時間が減少して表示装置の輝度が低下する問題があった。これは、以下に説明するように、画像を表示する場合に選択する画素数が増大すると、各画素の選択時間が低下するために生じる問題である。
表示装置で、格子状に配列された複数の画素のうち、一行ずつ順次発光させる方式(例えば非特許文献1参照)では、最大輝度は各画素の瞬間最大輝度に最大発光時間率を乗じたものとなる。この場合、各画素の最大発光時間率は、単位時間にその画素が選択されている時間であり、最大でも、その表示装置を構成する、選択すべき行数の逆数である。従って、画素数の増加に反比例して輝度が低下する。
電界放出型表示装置では、PDPのように放電によって生じるメモリー効果を期待することはできず、また、各画素にメモリー機能を有するTFTを付加することは、構造を複雑にするために困難であり、また製造コストの増大を招く問題があった。
そこで、本発明では上記の問題を解決した新規で有用な電界放出型表示装置を提供することを目的としている。
本発明の具体的な課題は、単純な構造で電界放出型表示装置の画素にメモリー機能を付加し、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化を可能とすることである。
本発明は、上記の課題を、第1の基板と、前記第1の基板上に形成された電子放出部と、第2の基板と、前記電子放出部と対向するように前記第2の基板上に設けられたアノード電極と、前記アノード電極上に設けられた蛍光面と、前記第1の基板と前記第2の基板の間に設けられたゲート電極と、 前記ゲート電極と前記アノード電極の間に、前記電子放出部から放出された電子が通過する通過孔を有する二次電子放出部を備え前記二次電子放出部は、前記通過する一部の電子が通過孔の内壁面に入射することで二次電子を放出して正に帯電し、前記ゲート電極に電圧が印加されなくなっても前記電子放出部からの電子放出を持続させることを特徴とする電界放出型表示装置により解決する。
本発明によれば、前記電子放出部から放出される電子によって前記二次電子放出部より電子が放出され正に帯電するため、当該帯電によって電子放出部からの電子放出が維持され、画素の発光が維持されるメモリー効果を奏する。そのため、単純な構造で電界放出型表示装置の画素にメモリー機能を付加し、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化が可能となる。
また、前記ゲート電極と前記電子放出部の間に、当該電子放出部から電子が放出され、かつその電子が前記二次電子放出部に入射した場合の二次電子放出係数が1以上となるように電圧を印加することで、当該二次電子放出部が正に帯電し、前記のメモリー効果が奏される。
また、前記二次電子放出部の通過孔の孔径が、前記第1の基板から前記ゲート電極までの距離の0.5倍以上2倍以下であると、正に帯電した当該二次電子放出部によって前記電子放出部から効率よく電子が放出されるようになって、好適である。
また、前記二次電子放出部の厚さは前記通過孔の孔径以上であると、正に帯電した前記二次電子放出部によって前記電子放出部から効率よく電子が放出されるようになり、好適である。
また、前記二次電子放出部と前記第1の基板の間には、当該二次電子放出部を支持する背面側スペーサが設置されると、前記第1の基板上に前記電子放出部を形成することが容易になり、そのため前記電子放出部の形成方法の自由度が向上する。また、前記二次電子放出部の形状を最適化することが容易となり、好適である。
また、前記二次電子放出部と前記第2の基板の間には、当該二次電子放出部を支持する前面側スペーサが設置されると、前記二次電子放出部の形状を最適化することが可能となり、好適である。
また、前記二次電子放出部には、電子の軌道を制御する制御電極が設置されると、表示装置の画素間でのクロストークを防止することが可能となり、好適である。
また、前記電子放出部は、前記第1の基板上に形成された、電子を放出する電子放出電極と、前記電子放出電極の近傍の前記第1の基板上に形成され、前記電子放出電極から前記電子を引き出す引出電極とを有するようにすると、電界放出型表示装置の設計の自由度が向上して、好適である。
本発明によれば、単純な構造で電界放出型表示装置の画素にメモリー機能を付加し、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化が可能となる。
次に、本発明の実施の形態に関して図面に基づき、説明する。
図1は、本発明の第1実施例による電界放出型表示装置の断面図を模式的に示したものである。図1に示した表示装置100では、例えばガラスからなる、背面基板101と前面基板108が対向するように構成されている。
前記背面基板101上には複数の帯状のカソード電極103が形成されており、当該カソード電極103上にはドット状のエミッタ104が形成されて電子を放出する電子放出部102を構成している。前記エミッタ104は、例えばCNT(カーボンナノチューブ)などに代表される炭素系冷陰極材料からなる。
さらに前記エミッタ104を囲むように前記背面基板101上にはゲート開口部105Aを有するゲート絶縁膜105が形成されている。前記ゲート絶縁膜105上には、前記ゲート開口部105Aに対応する穴部を有する、帯状のゲート電極106が形成されている。
前記ゲート電極106は、前記カソード電極103と略直交するように形成され、前記電子放出部102は、当該ゲート電極106と当該カソード電極103が交わる部分に形成されている。
また、前記前面基板108の、前記電子放出部102に対向する側には透明なアノード電極109が形成され、当該アノード電極109上には、蛍光面110が形成されている。このように、前記電子放出部とゲート電極および蛍光面で表示用の画素を形成し、複数の画素が発光することで表示装置の画像を形成する。
前記表示装置100で画像を表示する場合には、外部回路からの制御に従い、前記ゲート電極106に電子の引き出し電圧が印加される。そこで、前記電子放出部102の前記エミッタ104より電子が放出され、放出された電子が前記アノード電極109に印加された電圧により加速されて前記蛍光面110を励起して発光させ、表示装置の画像を形成する。
従来の電界放出型表示装置では、発光動作を維持するいわゆるメモリー機能を有していないために、発光する期間が短く、特に画素を増加させた場合には一つの画素の発光時間が短くなって表示装置の輝度が低下してしまう問題があった。
本実施例の場合には、前記ゲート電極106と前記アノード電極109の間に二次電子放出部107を備えたことで、画素の発光を維持するメモリー機能を付加して表示装置の輝度を向上させている。このため、画素を増加させて表示装置を大画面化・高精細化した場合の輝度の低下を防止することが可能になっている。このような二次電子放出部の構造の詳細とその機能を、以下に説明する。
前記二次電子放出部107は、例えばパネル状の絶縁体からなり、前記ゲート電極106と前記アノード電極109の間に挿入され、前記電子放出部102から前記蛍光面110に向かって、当該電子放出部から放出された電子が通過する円柱状の通過孔107Aが形成されている。
前記電子放出部102から放出された電子は前記蛍光面110を励起するが、一部の電子は前記二次電子放出部107の通過孔107Aの内壁面に衝突することなり、そのために当該二次電子放出部107からは二次電子が放出される。
前記二次電子放出部107の表面に電子が入射すると電子が放出されるが、入射電子1個に対して放出される電子の数(二次電子放出係数)は入射電子のエネルギーに依存する。このような入射電子のエネルギーと二次電子放出係数の特性を示したグラフを図2に示す。
図2を参照するに、二次電子放出係数が1となる入射電子のエネルギーをE1とすると、入射電子のエネルギーがE1より小さい場合には、二次電子放出部より放出される電子の数が少なく、二次電子放出部は電子が入射することで負に帯電する。
しかし、二次電子放出部に入射する、入射電子のエネルギーがE1より大きい場合には、放出される電子が、入射する電子よりも多くなり、二次電子放出部は正に帯電することになる。本実施例の表示装置は、このように二次電子放出部を正に帯電させることで、前記電子放出部からの電子の放出が持続され、このために前記蛍光面110が励起されて発光が維持される、いわゆるメモリー機能を有することが特長である。
このようなメモリー機能を発現させるために、本実施例による表示装置100は、以下のように構成されることが好ましい。
まず、前記電子放出部107から放出される電子が、前記二次電子放出部107に入射する場合に、二次電子放出係数が1となるエネルギー(図2におけるE1に該当する)をeV1とすると、当該電子がエネルギーeV1を有するためには前記ゲート電極106と前記カソード電極103の間に印加される電圧V1で加速されればよい。
この場合、前記二次電子放出部107を正に帯電させるためには、当該二次電子放出部107での二次電子放出係数を1以上とする必要があるため、前記ゲート電極106と前記カソード電極103の間に印加される電圧VgkはV1以上である必要があり、
Vgk>V1(条件1)
の関係を満たす必要が有る。
また、前記エミッタ104から電子の放出が起こるための閾値の電界をEthとし、前記背面基板101から前記ゲート電極106までの距離(ゲート絶縁膜105の厚さと略同一)を距離D1とした場合、電圧Vgkが印加されることによって当該エミッタ104から電子が放出されるためには、
Vgk>Eth×D1(条件2)
の関係を満たす必要が有る。
上記条件2を満たす場合に、電圧Vgkの上限は、例えば前記ゲート絶縁膜106が絶縁破壊されない程度の電圧であり、また前記エミッタ104が破壊されない程度の電圧とされることが好ましい。
また、二次電子放出係数は二次電子放出部の材料に依存し、エミッタから電子が放出される閾値の電界Ethはエミッタの材料に依存する。このため、例えば適切な二次電子放出材料を用いること、また適切なエミッタ材料を選択することで、上記条件1〜条件2を満たすことを図ることも可能である。
また、このようなメモリー効果を発生させるためには、前記距離D1に対して、前記通過孔107Aの孔径φ1を適切な大きさとすることが好ましい。例えば前記孔径φ1が前記距離D1に対して大きすぎると、前記通過孔107Aの表面からエミッタまでの距離が大きくなってしまい、二次電子放出部の帯電のエミッタへの影響が小さくなり、電子を持続して放出する効果が充分に得られない。
そのため、前記孔径φ1は前記距離D1の2倍以下とすることが好ましく、この場合に電子放出部から効率よく電子が放出されるようになる。またその場合、前記孔径φ1の下限は、現在の穴加工の精度の問題から、前記距離D1の0.5倍である。しかし、穴加工の精度が向上し、さらに微細加工が可能となって、表示装置の微細化が可能となった場合には、前記孔径φ1の下限は小さくなる場合がある。
また、前記二次電子放出部の厚さD2は、二次電子放出を効率よく行うためには、前記通過孔の孔径φ1以上であることが好ましく、この場合に効率よく電子の放出を行う事が可能となる。
なお、前記距離D1に対して、前記カソード電極103、エミッタ104およびゲート電極106は薄い膜であるため、これらの厚さを無視して上記の算定を行っている。
次に、前記表示装置100のメモリー効果について説明する。なお、一例として、カソード電極の電位を0とした場合で説明するが、当該電位は0に限定されず、任意の電位とすることが可能である。
まず、前記ゲート電極106に電圧を印加し、徐々に増大させて当該電圧が、Eth×D1の値を超えると、前記エミッタ104から電子が放出される。放出された電子は前記蛍光面110を励起することになるが、放出された電子は、また前記二次電子放出部107の前記通過孔107Aの表面にも入射する。
この場合、ゲート電圧がV1を超えていると入射する電子のエネルギーはeV1より大きいため、すなわち二次電子放出係数が1以上となるため、前記通過孔107Aの表面からは、入射した電子の数よりも多くの電子が放出され、当該通過孔107Aの表面は正に帯電する。
また、前記通過孔107Aの表面から放出される電子はeV1よりエネルギーが小さいが、ただちに前記アノード電極109に印加される電圧によって加速されるので、二次電子放出部の正の帯電を中和させる影響は僅かであり、大半の電子は前記蛍光面110を励起する。
このようにして前記二次電子放出部107の、前記通過孔107Aの表面が正に帯電すると、当該帯電によって形成される電界が、前記ゲート電極106によって形成される電界に重畳され、エミッタからの電子の放出が増大すると共に、前記通過孔107Aの表面に入射する電子のエネルギーも大きくなり、前記通過孔107Aの表面はさらに正に帯電する。
この結果、前記通過孔107Aの表面の電位がVgkより高く、これがつくるエミッタ表面の電界がEthより大きくなった場合、もはや前記ゲート電極106に電圧を印加しなくても、前記エミッタ104からの電子の放出が持続するようになる、いわゆるメモリー効果が得られ、メモリー効果の書き込みが完了する。
次に、所定の期間が経過後、前記ゲート電極106に負の電圧を印加して負の方向に徐々に電圧を上げていくと、前記通過孔107Aの表面の正の帯電による電界を打ち消すような電界が生じ、放出電子と、放出電子が有するエネルギーが減少して、前記通過孔107Aの表面の帯電を打ち消すようになり、前記エミッタ104からの電子放出は起こらなくなり、いわゆるメモリー効果の消去が行われる。
前記二次電子放出部の構成によっては正の帯電による表面電位がVgkに至らない場合もある。この場合はその表面電位だけではエミッタ表面の電界をEth以上にして電子放出を起こさせることができないが、この表面電位がエミッタ表面につくる電界にゲート電位がエミッタ表面につくる電界が重畳されて、エミッタから持続して電子放出を起こすことができるようにゲート電位の値を与えることができる。
このような場合は、ゲート電位を負にすること無しに徐々に0へ戻すことで消去を行うことができる。
このように、本実施例のメモリー機能は、電子が放出される状態と、電子が放出されない状態を記憶する2値のメモリーであるが、例えばPDPなどで通常用いられるサブフィールド法などを用いることによって中間調を持った画像を表示することも可能になる。
次に、表示装置100の具体的な構成の一例を以下に説明する。前記二次電子放出部107の材料として感光性ガラスを用い、また前記エミッタ104にはCNTを用いた。この場合、前記距離D1を50μm、前記厚さD2を750μm、前記孔径φ1を70μmとし、前記電子放出部102の設置されるピッチ、いわゆる画素ピッチを150μmとした。
この場合、CNTからなるエミッタが電子の放出を開始する閾値電界は2V/μm程度であるため、前記ゲート電極106と前記カソード電極103の間の電圧を100V以上とすると電子の放出を開始する。また、感光性ガラスからなる二次電子放出部の二次電子放出係数が1となるための入射電子のエネルギーは80eV程度であると推察され、この場合にエミッタから放出される電子が有するエネルギーは100eVであるため、前記条件1〜条件2を満たし、メモリー効果を得ることができる。
また、この場合、前記孔径φ1は前記厚さD1の1.4倍であり、また前記厚さD2は前記孔径φ1より大きいため、効果的に電子を放出することができる。
このように、上記のメモリー機能を有しているため、本実施例による表示装置は、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化が可能となる。
また、さらに本実施例による表示装置100では、単純な構造で電界放出型表示装置の画素にメモリー機能を付加することが可能となる特長を有している。例えば、LCDなどで用いられているようにTFTなどの素子を追加することによってメモリー機能を付加する方法に比べて、本実施例の場合は単純な構造でメモリー機能を付加することができる。そのため、表示装置の製造コストが抑制される効果を奏する。
また、前記表示装置100は、通常の電界放出型表示装置と同様の方法で製造することが可能である。
まず、背面基板101を用意し、当該背面基板10上に、従来の方法により、カソード電極103、エミッタ104、ゲート絶縁膜105およびゲート電極106を形成する。一方、前面基板108上には、従来の方法により、アノード電極109を形成し、当該アノード電極上に蛍光面110を形成する。
次に、前記二次電子放出部107を形成する場合には、例えば感光性ガラスに所定の円柱状の孔を形成することで作成できる。
このようにして形成された背面基板と前面基板の間に二次電子放出部を保持するようにして張り合わせることで、前記表示装置100を作成することができる。
また、前記二次電子放出部107の前記通過孔107Aの表面に、例えばAl23やMgOなどをコーティングすることで、当該通過孔107Aの表面の二次電子放出係数を制御することができる。
また、図1に示した表示装置100においては、前記通過孔107Aは略円柱状の形状を有しているが、前記通過孔107Aの形状はこれに限定されるものではない。
図3には本発明の実施例2による表示装置100’を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図3を参照するに、本実施例では、前記二次電子放出部107の通過孔107A’が、例えば前記背面基板101から前面基板108に向かって大きくなるようなテーパー形状を有している。同様にゲート絶縁膜105に形成された開口部105A’も同様のテーパー形状を有している。
これは、前記通過孔107A’や前記開口部105A’を形成する場合に、エッチングの条件によってはこのようなテーパー形状となる場合があるためであるが、本実施例の場合にも実施例1に記載した場合と同様の効果を奏し、メモリー効果を有する。
また、実施例1での前記孔径φ1は、本実施例では通過孔107A’の孔径φ1’に該当するが、孔径は前記ゲート絶縁膜106の直上での大きさとして、実施例1の場合と同様に孔径の大きさの好ましい範囲を考慮すればよい。
また、図1の表示装置100においては、電子が放出される空間、すなわち前記背面基板101と前面基板108の間は減圧状態であるため、外部からの圧力に耐える構造にする必要が有り、さらに基板の自重に耐えて前記背面基板101と前記前面基板108の距離を維持するため、基板を支えるスペーサとして前記二次電子放出部107と前記絶縁層105を用いて前記背面基板101と前面基板108の距離が表示装置の面内で均一となるような構造となっている。
この場合、スペーサを別個に設け、基板を支持する構造を変更することも可能であり、実施例1に別個にスペーサを追加した変更例である表示装置200を、図4に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施例の場合には、実施例1に記載した場合と同様にメモリー機能を有し、実施例1の場合と同様の効果を奏する。
図4を参照するに、本実施例の場合には、実施例1の場合と同様に、前記ゲート電極106と前記アノード電極109の間に二次電子放出部117を備え、当該二次電子放出部117は、例えばパネル状の絶縁体からなり、前記電子放出部102から前記蛍光面110に向かって、当該電子放出部から放出された電子が通過する円柱状の通過孔117Aが形成されている。
この場合、実施例1における二次電子放出部107および通過孔107Aは、本実施例ではそれぞれ二次電子放出部117および通過孔117Aに該当し、実施例1の場合と同様の機能を有し、実施例1の場合と同様の効果を奏する。
本実施例の場合には、実施例1の場合と比べて以下の特長があり、実施例1の場合に加えて、さらに以下に説明するような効果を奏する。
本実施例では、前記背面基板101と前記二次電子放出部117の間に、前記ゲート絶縁膜105に換わって、例えば円柱状の、背面側スペーサ119が形成され、前記ゲート電極106を介して前記二次電子放出部117を支持するようになっている。この場合、前記背面側スペーサ119は、全ての画素の周囲に形成する必要はなく、大気圧に耐えられる程度の本数を形成すればよい。
このように、前記ゲート絶縁膜105に換わって、例えば円柱状の背面側スペーサ119を用いたことで、前記電子放出部102を形成することが容易になる。例えば、図1に示した実施例1の場合には、前記ゲート絶縁膜105の開口部105Aにエミッタを形成するためにエミッタの形成プロセスに制限があるが、本実施例の場合には、前記背面基板101上にエミッタを形成した後、背面側スペーサ119を形成することが可能なために、容易にエミッタを形成することができる。
そのために、エミッタを形成するプロセスの自由度が向上し、広範囲にエミッタの材料を選択し、また形成方法を選択して特性の優れたエミッタを形成することができる。例えばスクリーン印刷法などを用いて、CNTからなるエミッタを形成することが可能となる。
また、前記背面側スペーサ119の高さを変更することで、容易に前記距離D1、または前記厚さD2を最適化することが可能である。
また、本実施例の場合、前記二次電子放出部117と前記アノード電極109の間には、円柱状の前面側スペーサ120が形成されている。前記前面側スペーサ120は、全ての画素の周囲に形成する必要はなく、大気圧に耐えられる程度の本数を形成すればよい。
この場合、前面側スペーサ120を追加したことで、前記電子放出部102から前記蛍光面110までの距離を、前記二次電子放出部117の厚さD2とは独立に調整することが可能となる。また、前記厚さD2を、前記電子放出部102から前記蛍光面110までの距離に独立に調整することが可能となる。このため、例えば、前記前面側スペーサ120の高さを変更することで、前記前記電子放出部102から前記蛍光面110までの距離と、前記厚さD2の双方を最適化することが可能となる効果を奏する。
また、前記二次電子放出部117の、前記アノード電極に面した側であって、前記ゲート電極106が形成されている側の面と対向する側の面には、制御電極118が形成されている。これは、前記二次電子放出部117の前記通過孔117Aを通過した電子が、横方向、すなわち隣接する画素の方向に拡散することを防止するために設けたものであり、前記制御電極118には、電子が前記蛍光面110を励起する部分のサイズが最適となるように電位が印加され、このためにクロストークを防止する効果を奏する。
本実施例による表示装置200は、実施例1による表示装置100と同様の方法で製造することが可能である。その場合、前記ゲート電極106と、前記制御電極118は、前記二次電子放出部に、例えば従来のフォトリソ法と蒸着法により、容易に形成できる。
また、前記背面側スペーサ119と前記前面側スペーサ120は、従来のガラススペーサを用いることが可能であり、また感光性ガラスを加工して用いることも可能である。
また、実施例3に示した表示装置200において、背面基板上に形成される、電子を放出する部分を、次に示すように変更して用いてもよい。図5は、実施例4による表示装置300を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図5を参照するに、本実施例の場合には、図1に示した前記表示装置100の前記電子放出部102に該当する部分が、以下のように構成されている。前記背面基板101上に帯状の電子放出電極121が形成され、また当該電子放出電極121の近傍に帯状の引出電極123が形成されて、それぞれ当該電子放出電極121上および当該引出電極123上には、エミッタ122およびエミッタ124が形成され、電子放出部を形成している。
本実施例の場合には、前記電子放出電極121と前記引出電極123の間に電圧を印加することで、前記エミッタ122または前記エミッタ124のいずれかより電子を放出させて、放出された電子が前記アノード電極109に印加された電圧により加速されて前記蛍光面110を励起して発光させることで、表示装置の画像を形成する構造になっている。
また本実施例では、ゲート電極106に印加される電位を変更することによって、放出された電子が前記ゲート電極106の穴部を通過させるように、または電子を通過させないように制御される。
本実施例における制御は以下に説明するように実施される。なお、なお、一例として、電子放出電極121の電位を0とした場合で説明するが、当該電位は0に限定されず、任意の電位とすることが可能である。
まず、前記引出電極123に所定の電圧を印加し、エミッタから電子を放出させておく。前記引出電極123の電位が、前記電子放出電極121に対して、正の場合にはエミッタ122から、前記引出電極123の電位が、前記電子放出電極121に対して、負の場合にはエミッタ124から電子が放出される。
この場合、前記ゲート電極106の電位が0の場合は電子はゲート電極の穴部を通過しないが、当該ゲート電極106の電位を徐々に大きくしていくと次第に通過する電子が増加する。前記ゲート電極106の電位がV1を超えると、前記二次電子放出部107の通過孔107Aの表面に電子が入射した場合の二次電子放出係数が1以上となるために、前記通過孔107Aの表面が正に帯電し始める。
前記通過孔107Aの表面の帯電が形成する電界が大きくなると、ゲート電圧を0に戻しても、電子放出が持続するメモリー効果が生じ、書き込みが完了する。
所定の期間が経過後、前記ゲート電極106の電位を負の方向に徐々に大きくしていくと、次第に通過する電子と、電子の有するエネルギーが減少し、前記通過孔107Aの表面の帯電を打ち消すようになり、ゲート電極106の電位を0に戻しても電子が通過しなくなる。すなわち、メモリー効果の消去が完了する。
このように、本実施例における表示装置300においても、実施例1〜実施例3の場合と同様に、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化が可能となると共に、単純な構造で電界放出型表示装置の画素にメモリー機能を付加することが可能となる特長を有している。
また、本実施例においてはエミッタから電子を引き出す場合にゲート電極が関与していないため、実施例1の説明で記載した条件2は満たす必要はなくなる。
そのため、前記背面基板101からゲート電極106までの距離D3、すなわち前記背面側スペーサ119の長さの、条件2による制限がなくなり、前記背面側スペーサ119の設計の自由度が向上する効果を奏する。
また、本実施例の場合、二次電子放出部117の厚さD4が、通過孔117Aの孔径φ2以上の厚さとすることで、効率的に二次電子を放出することができることは、実施例3の場合と同様である。また、本実施例の場合も実施例3の場合と同様に制御電極を設けても実施例3の場合と同様の効果を奏する。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、単純な構造で電界放出型表示装置の画素にメモリー機能を付加し、画素数が増加した場合の輝度の低下を防止して電界放出型表示装置の大画面化・高精細化が可能となる。
実施例1による電界放出型の表示装置を模式的に示した図である。 入射する電子のエネルギーと、二次電子放出係数の関係を示した図である。 実施例2による電界放出型の表示装置を模式的に示した図である。 実施例3による電界放出型の表示装置を模式的に示した図である。 実施例4による電界放出型の表示装置を模式的に示した図である。
符号の説明
100,100’200,300 表示装置
101 背面基板
102 電子放出部
103 カソード電極
104,122,124 エミッタ
105 ゲート絶縁膜
105A,105A’ 開口部
106 ゲート電極
107,117 二次電子放出部
107A,107A’,117A 通過孔
108 前面基板
109 アノード電極
110 蛍光面
118 制御電極
119,120 スペーサ
121 電子放出電極
123 引出電極
D1,D3 距離
D2,D4 厚さ
φ1,φ1’,φ2 孔径

Claims (8)

  1. 第1の基板と、
    前記第1の基板上に形成された電子放出部と、
    第2の基板と、
    前記電子放出部と対向するように前記第2の基板上に設けられたアノード電極と、
    前記アノード電極上に設けられた蛍光面と、
    前記第1の基板と前記第2の基板の間に設けられたゲート電極と、
    前記ゲート電極と前記アノード電極の間に、前記電子放出部から放出された電子が通過する通過孔を有する二次電子放出部を備え
    前記二次電子放出部は、前記通過する一部の電子が通過孔の内壁面に入射することで二次電子を放出して正に帯電し、前記ゲート電極に電圧が印加されなくなっても前記電子放出部からの電子放出を持続させることを特徴とする電界放出型表示装置。
  2. 前記ゲート電極と前記電子放出部の間に、当該電子放出部から放出される電子が前記二次電子放出部に入射した場合の二次電子放出係数が1以上となるように、電圧が印加されることを特徴とする請求項1記載の電界放出型表示装置。
  3. 前記二次電子放出部の通過孔の孔径が、前記第1の基板から前記ゲート電極までの距離の0.5倍以上2倍以下であることを特徴とする請求項1または2記載の電界放出型表示装置。
  4. 前記二次電子放出部の厚さは前記通過孔の孔径以上であることを特徴とする請求項3記載の電界放出型表示装置。
  5. 前記二次電子放出部と前記第1の基板の間には、当該二次電子放出部を支持する背面側スペーサが設置されることを特徴とする請求項1〜4のうち、いずれか1項記載の電界放出型表示装置。
  6. 前記二次電子放出部と前記第2の基板の間には、当該二次電子放出部を支持する前面側スペーサが設置されることを特徴とする請求項1〜5のうち、いずれか1項記載の電界放出型表示装置。
  7. 前記二次電子放出部には、電子の軌道を制御する制御電極が設置されることを特徴とする請求項6記載の電界放出型表示装置。
  8. 前記電子放出部は、
    前記第1の基板上に形成された、電子を放出する電子放出電極と、
    前記電子放出電極の近傍の前記第1の基板上に形成され、前記電子放出電極から前記電子を引き出す引出電極と、を有することを特徴とする請求項1および4〜7のうち、いずれか1項記載の電界放出型表示装置。
JP2003411609A 2003-12-10 2003-12-10 電界放出型表示装置 Expired - Fee Related JP4227507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003411609A JP4227507B2 (ja) 2003-12-10 2003-12-10 電界放出型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411609A JP4227507B2 (ja) 2003-12-10 2003-12-10 電界放出型表示装置

Publications (2)

Publication Number Publication Date
JP2005174682A JP2005174682A (ja) 2005-06-30
JP4227507B2 true JP4227507B2 (ja) 2009-02-18

Family

ID=34732297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411609A Expired - Fee Related JP4227507B2 (ja) 2003-12-10 2003-12-10 電界放出型表示装置

Country Status (1)

Country Link
JP (1) JP4227507B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850648B2 (ja) * 2006-09-27 2012-01-11 株式会社ピュアロンジャパン フィールドエミッションランプ
CN103107054B (zh) * 2010-05-20 2015-07-01 清华大学 场发射装置

Also Published As

Publication number Publication date
JP2005174682A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
JP2003263951A (ja) 電界放出型電子源およびその駆動方法
JP2005340193A (ja) 電界放出表示素子及びその製造方法
JP2005158696A (ja) 電界放出表示装置
JP2006086118A (ja) 電界放出素子及びその製造方法
KR20050111705A (ko) 전계방출소자와, 이를 적용한 전계방출 표시소자
JP2005243628A (ja) 電界放出ディスプレイ素子
KR100791327B1 (ko) 게이트 조절 전자 방출 소자 어레이 패널, 이를 구비하는액티브 매트릭스 디스플레이 및 이의 제조 방법
JP2007005276A (ja) 電界放出陰極装置及び電界放出表示装置
US7348722B2 (en) Field emission device with focusing control electrode and field emission display
JP4227507B2 (ja) 電界放出型表示装置
US7372197B2 (en) Field emission device and field emission display including dual cathode electrodes
US20060066216A1 (en) Field emission display
JP3460707B2 (ja) 電子放出装置及びその駆動方法
US20050264167A1 (en) Electron emission device
US8552632B2 (en) Active matrix phosphor cold cathode display
JP2005056667A (ja) 電界電子放出素子
JP2000331596A (ja) 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置
JP2005063965A (ja) 電界放出ディスプレイ素子
US20050093424A1 (en) Field emission display device
JP2005166657A (ja) 電界放出ディスプレイ素子
JP2005063964A (ja) 表面導電型電子放出素子
JP2005310647A (ja) 電界放射型ディスプレイおよびその製造方法
JP4741449B2 (ja) 冷陰極、冷陰極アレイおよび電界放出型ディスプレイ
JP4222162B2 (ja) 電界電子放出表示装置
JP4746287B2 (ja) 電界放出型表示装置の駆動装置及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees