JP2005166657A

JP2005166657A - 電界放出ディスプレイ素子

Info

Publication number: JP2005166657A
Application number: JP2004338007A
Authority: JP
Inventors: Seong-Hak Moon; 聖學文
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2003-11-26
Filing date: 2004-11-22
Publication date: 2005-06-23
Also published as: KR20050050979A; US20050110392A1; KR100556747B1

Abstract

【課題】複数の炭素ナノチューブから放出された電子が蛍光体の全領域を均一に励起させることで、輝度が増加し、画面の均一性が向上した電界放出ディスプレイ素子に関する。
【解決手段】下部基板上に形成された下部ゲート電極と、該下部ゲート電極上に形成され、前記下部ゲート電極の一部が露出される貫通ホールを有する絶縁層と、該絶縁層上に形成され、前記貫通ホールを通じて露出された前記下部ゲート電極と連結される第１の上部ゲート電極と、前記絶縁層上に形成され、前記第１の上部ゲート電極と同一平面上に形成される第１のカソード電極と、該第１のカソード電極上に形成された第１の炭素ナノチューブ及び第２の炭素ナノチューブと、を含む電界放出ディスプレイ素子を提供する。
【選択図】図１

Description

本発明は、電界放出ディスプレイ(Field Emission Display)に関し、特に、電界放出ディスプレイ素子に関する。

情報通信技術(information and communication technology)の急速な発達及び多様な情報の視覚化によって、ディスプレイの需要はますます増加し、ディスプレイの構造は多様になっている。例えば、移動性が強調される携帯型情報機器の場合は、情報機器の重量、体積及び消費電力が小さいディスプレイが要求され、大衆のための情報伝達媒体としての情報機器の場合は、視野角の広い大画面のディスプレイが要求される。

また、このような要求を満足させるためにディスプレイは、大型化、低価格化、高性能化、高精細化、薄型化、軽量化などの条件を必須に要求する。従って、このような条件を充足するために、既存のＣＲＴ(cathode-ray tube)を代替し得る軽くて薄い平板ディスプレイの開発が必要になった。

このような多様な要求によって、最近は、電界放出(field emission)を利用した素子がディスプレイの分野に適用されることにより、ディスプレイのサイズ及び電力消耗を減少させながらも高い解像度を提供し得る薄膜ディスプレイの開発が活発に進行されている。

電界放出ディスプレイは、現在開発または量産中の平板ディスプレイである液晶ディスプレイ(Liquid Crystal Display: ＬＣＤ)、プラズマディスプレイパネル(Plasma Display Panel: ＰＤＰ)、蛍光ディスプレイ(Vacuum Fluorescent Disply: ＶＦＤ)などの短所を全て克服した次世代情報通信用平板ディスプレイ(flat panel display)として注目を集めている。電界放出素子は、電極構造が簡単で、ＣＲＴと同様な原理によって高速動作が可能であり、無限大のカラー、無限大のグレースケール、高い輝度、高いビデオ処理速度などのディスプレイに要求される長所を備えている。

電界放出ディスプレイ素子は、真空の中の導体表面上に高電界が印加されるとき、導体表面の電子が導体から真空の外に出る量子力学的トンネリング (quantum-mechanical tunneling)現象を通じて可視光を発散する。電界放出ディスプレイ素子は、電子放出源(source)であるエミッタを備えた下部基板、前記エミッタから放出された電子が衝突して発光する蛍光体及び高電圧が印加されるアノード電極を備えた上部基板、前記上部基板と前記下部基板との間に位置して前記上部基板及び前記下部基板を支持するスペーサ、及び真空気密を維持するためのシーリング部から構成される。

炭素ナノチューブ(Carbon Nano Tube)は、機械的に強くて、化学的に非常に安定していおり、比較的に低い真空度においても電子の放出ができるため、最近、炭素ナノチューブを利用した電界放出素子の重要性が大きくなっている。このような炭素ナノチューブは、小さい直径(約１．０〜数十[nm])を有するので、従来の技術による電界放出素子のマイクロチップ(microtip)に比べて電界強化効果(field enhancement factor)が高く、よって、低い臨界電界(turn-on field)(約１〜５[V/μｍ])においても電子が放出される。従って、炭素ナノチューブを利用した電界放出素子は、電界放出ディスプレイ素子の電力損失及び生産単価を減らすことができるという長所がある。

以下、図４を参照して、従来の技術による電界放出素子及びその製造方法を詳細に説明する。

図４は、従来の技術による電界放出素子の断面を示す図である。

図４に示すように、従来の技術による電界放出素子は、シリコン基板１１と、該シリコン基板１１上に形成された抵抗層(resistive layer)１２と、該抵抗層１２の所定中央に形成された触媒転移金属層１３と、該触媒転移金属層１３上に形成された炭素ナノチューブ１６と、前記抵抗層の左側及び右側上にそれぞれ対称的に形成された絶縁層(insulation layer)１４と、それら絶縁層１４上に形成されたゲート電極(Gate electrode)１５と、から構成される。

従来の技術による電界放出素子の製造方法は、シリコン基板１１の上部に順次に抵抗層１２、絶縁層１４及びゲート電極１５を形成する段階と、前記抵抗層１２が露出されるようにフォトリソグラフィ(photolithography)技術を通じて前記ゲート電極１５及び絶縁層１４の一部をエッチング(etching)することでホールを形成する段階と、該ホールを通じて露出された前記抵抗層の上部に蒸発蒸着(evaporation deposition)方法によって触媒転移金属層１３を形成する段階と、シリコン基板１１の全体を６００〜９００[℃]程度の温度範囲に加熱して炭化水素(hydrocarbon)ガスを利用した熱化学気相蒸着(thermal Chemical Vapor Deposition)方法またはプラズマ化学気相蒸着(Plasma Enhanced Chemical Vapor Deposition)方法を通じて触媒転移金属層１３上にのみ選択的に炭素ナノチューブ１６を形成する段階と、からなる。

ここで、前記炭素ナノチューブ１６は、前記触媒転移金属層１３上にのみ選択的に形成されるので、前記触媒転移金属層１３の面積が大きくなるにつれて前記炭素ナノチューブ１６の面積も大きくなる。従って、上記のように炭素ナノチューブ１６の面積が大きくなると、前記ゲート電極１５を通じて形成される電界が集中しないため、前記炭素ナノチューブ１６から放出された電子のビームが広がるようになる。さらに、従来の技術による電界放出素子は、電子が放出される領域も均一でないため、最高の電界を有するホールの周辺のみから局部的に電子が放出される可能性が高く、非対称的な電界分布によって前記ゲート電極１５に漏洩される電流が多いという問題点があった。

前記のような問題点を改善するために、ゲート電極をカソード電極と同一の位置またはより低い位置に形成し、炭素ナノチューブを利用した電界放出素子の構造が提示された。

以下、従来の技術による他の実施形態の電界放出素子を説明する。

図５は、従来の技術による他の電界放出素子の断面を示す図である。

図５に示すように、従来の技術による他の電界放出素子は、下部基板２０と、該下部基板２０上に形成されたゲート電極２１と、該ゲート電極２１上に形成された絶縁層２２と、該絶縁層２２上の一部分に形成されたカソード電極２３と、該カソード電極２３上の一部分に形成された炭素ナノチューブ２４と、からなる。

従来の技術による他の電界放出素子の製造方法は、下部基板２０上にゲート電極２１を形成する段階と、該ゲート電極２１上に順次に絶縁層２２及び導電層を形成する段階と、該導電層をパターニング(patterning)することでカソード電極２３を形成する段階と、該カソード電極２３上の一部分に炭素ナノチューブ混合スラリー(slurry)をスクリーン印刷法などによって塗布し、一連のバインダー除去工程を通じて炭素ナノチューブ２４を形成する段階と、からなる。

ここで、従来の技術による他の電界放出ディスプレイ素子においては、前記ゲート電極２１が前記カソード電極２３下に位置するので、前記炭素ナノチューブ２４から電子が放出される時点にゲート電極２１及びカソード電極２３に印加される電圧の値(以下、ターンオン(turn-on)電圧と称する。)が相対的に高いという短所がある。また、以後形成されるアノード電極(図示せず)に印加される高圧によって異常発光が現れる可能性があるという問題点があった。ここで、異常発光とは、駆動電圧が前記ゲート電極２１及び前記カソード電極２３にターンオン電圧以上印加されなかった時も、前記アノード電極に印加された高圧によって前記炭素ナノチューブ２４から電子が放出されることにより、前記蛍光体が発光することである。

前述したような問題点を改善するために、ゲート電極をカソード電極と同一平面上に形成し、炭素ナノチューブを利用した電界放出素子の構造が提示された。

図６は、従来の技術によるまた他の電界放出素子の断面を示す図である。

図６に示すように、従来の技術によるまた他の電界放出素子は、下部基板３０と、該下部基板上に形成された下部ゲート電極３１と、該下部ゲート電極３１の上に形成されて前記下部ゲート電極３１の一部が露出されるように貫通ホール(via hole)が形成された絶縁層３２と、該絶縁層３２上に形成されたカソード電極３３と、該カソード電極３３と同一平面上に位置し、前記貫通ホールを通じて露出された前記下部ゲート電極３１と連結された上部ゲート電極３４と、前記カソード電極３３上に形成された炭素ナノチューブ３５と、からなる。このとき、前記上部ゲート電極３４及び前記カソード電極３３が同一平面上に形成されるように貫通ホールを生成するために、前記従来の技術による他の電界放出素子の製造方法に露光及びエッチング工程を付加する必要があり、前記電界放出素子の製造過程が複雑になった。

ここで、従来の技術によるまた他の電界放出素子は、前記上部ゲート電極３４及び前記カソード電極３３が同一平面上に形成されることにより、前記ターンオン電圧が低くなる。従って、前記電界放出ディスプレイ素子を駆動させる電圧を低くするという長所がある。しかしながら、前記炭素ナノチューブ３５から放出された電子は、高電圧が印加されたアノード電極(図示せず)に進行するとき、電子ビームがひどく曲がるため、隣接電界放出ディスプレイ素子間の漏話(cross talk)を発生させるという問題点があった。

また、従来の技術によるまた他の電界放出ディスプレイ素子においては、前記電子ビームが曲がることにより、蛍光体が塗布された領域のうち特定領域のみに前記電子が放出される。従って、前記従来の技術によるまた他の電界放出ディスプレイ素子においては、電子ビームが蛍光体が塗布された全領域に放出されることにより、蛍光体の全領域から可視光を発する程度を示す画面の均一性(uniformity)が低下する。特に、炭素ナノチューブの一方のエッジで現れるエッジ(edge)効果を利用する場合、従来の技術によるまた他の電界放出ディスプレイ素子においては、炭素ナノチューブから出た電子ビームが前記蛍光体が塗布された全領域に放出されずに特定領域のみに放出されることにより、前記電子ビームによって蛍光体が塗布された全体面が励起することができず、一部面のみが励起することで電子放出ディスプレイ素子の輝度及び画面の均一性が低下するという問題点があった。
また、従来の技術によるまた他の電界放出ディスプレイ素子においては、カソード電極を一つの電極に形成するので、電界放出ディスプレイ素子間に発生する仮想コンデンサ容量の値が大きくなることにより、電界放出ディスプレイの無効消費電力が増加するという問題点があった。

従って、本発明の目的は、炭素ナノチューブを利用する電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、前記放出された電子が蛍光体面を均一に励起させて電界放出ディスプレイの輝度を増加させ、画面の均一性を向上し得る電界放出ディスプレイ素子を提供することにある。

本発明の他の目的は、炭素ナノチューブを利用する電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、前記複数の炭素ナノチューブから放出された電子の曲がり現象が減少して、隣接電界放出ディスプレイ素子間の漏話を防止し得る電界放出ディスプレイ素子を提供することにある。

本発明のまた他の目的は、炭素ナノチューブを利用する電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、電界放出ディスプレイ素子の無効消費電力を減少し得る電界放出ディスプレイ素子を提供することにある。

前記目的を達成するための本発明による電界放出ディスプレイ素子は、下部基板上に形成された下部ゲート電極と、該下部ゲート電極上に形成され、前記下部ゲート電極の一部が露出される貫通ホールを有する絶縁層と、該絶縁層上に形成され、前記貫通ホールを通じて露出された前記下部ゲート電極と連結される第１の上部ゲート電極と、前記絶縁層上に形成され、前記第１の上部ゲート電極と同一平面上に形成される第１のカソード電極と、該第１のカソード電極上に形成された第１の炭素ナノチューブ及び第２の炭素ナノチューブと、を含むことを特徴とする。

本発明による電界放出ディスプレイ素子は、電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、前記炭素ナノチューブから放出された電子ビームの曲がり現象が減少するため、隣接電界放出ディスプレイ素子間の漏話を阻止し得るという効果がある。

本発明による炭素ナノチューブを利用した電界放出素子は、電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、前記炭素ナノチューブから放出された電子が蛍光体の全領域を均一に励起させるため、電界放出ディスプレイの輝度が増加し、画面の均一性(uniformity)が向上するという効果がある。

また、本発明による電界放出素子は、電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、電界放出ディスプレイ素子間に発生する仮想コンデンサ容量の値を減少し得るので、電界放出ディスプレイ素子の無効消費電力を減少し得るという効果がある。

以下、図１〜図３を参照して、炭素ナノチューブを利用する電界放出ディスプレイ素子において、駆動電圧が印加されるカソード電極及びゲート電極を複数構成し、前記複数のカソード電極上に炭素ナノチューブを形成することにより、隣接電界放出ディスプレイ素子間の漏話を阻止し、電界放出ディスプレイの輝度を増加し、画面の均一性を向上させ、電界放出ディスプレイ素子の無効消費電力を減少し得る本発明による電界放出ディスプレイ素子及びその製造方法の望ましい実施形態を詳細に説明する。

図１は、本発明による電界放出ディスプレイ素子が適用された電界放出ディスプレイのマトリックス構造を示す図である。

図１に示すように、本発明による電界放出ディスプレイは、複数のゲートライン(Ｄ_１〜Ｄ_ｍ)と、前記複数のゲートラインと直交する複数のカソードライン(Ｓｃａｎ１〜ＳｃａｎＮ)とからなり、本発明による一つの電界放出ディスプレイ素子は、一つのゲートライン(Ｄ_１)及び２つのカソードライン(Ｓｃａｎ１ａ及びＳｃａｎ１ｂ)を有する。

以下、図２を参照して、一つのゲートライン(Ｄ_１)及び２つのカソードライン(Ｓｃａｎ１ａ及びＳｃａｎ１ｂ)を有する電界放出ディスプレイ素子の構造を詳細に説明する。

図２は、本発明による電界放出ディスプレイ素子の構造の断面を示す図である。

図２に示すように、本発明による電界放出ディスプレイ素子は、下部ガラス基板４０上に形成された下部ゲート電極４１と、該下部ゲート電極４１の一部が露出されるように形成された第１の貫通ホール、前記下部ゲート電極４１の一部が露出されるように形成された第２の貫通ホール、及び前記下部ゲート電極４１の一部が露出されるように形成された第３の貫通ホールを全て有し、前記下部ゲート電極４１上に形成される絶縁層４２と、該絶縁層４２上に形成され、前記第１の貫通ホールと第２の貫通ホールとの間に形成される第１のカソード電極４３−１と、前記絶縁層４２上に形成され、前記第２の貫通ホールと第３の貫通ホールとの間に形成される第２のカソード電極４３−２と、前記第１の貫通ホールを通じて露出された下部ゲート電極４１と連結され、前記第１のカソード電極４３−１と同一平面上に形成される第１の上部ゲート電極４４−１と、前記第２の貫通ホールを通じて露出された下部ゲート電極４１と連結され、前記第１のカソード電極４３−１と同一平面上に形成される第２の上部ゲート電極４４−２と、前記第３の貫通ホールを通じて露出された下部ゲート電極４１と連結され、前記第１のカソード電極４３−１と同一平面上に形成される第３の上部ゲート電極４４−３と、前記第１のカソード電極４３−１上に形成された第１の炭素ナノチューブ４５−１と、前記第１のカソード電極４３−１上に形成された第２の炭素ナノチューブ４５−２と、前記第２のカソード電極４３−２上に形成された第３の炭素ナノチューブ４５−３と、前記第２のカソード電極４３−２上に形成された第４の炭素ナノチューブ４５−４と、から構成される。

本発明による電界放出ディスプレイ素子の動作は次のようである。

図２に示すように、前記２つのカソード電極４３−１、４３−２及び前記下部ゲート電極４１に駆動電圧を印加すると、前記下部ゲート電極と連結された前記３つの上部ゲート電極４４−１、４４−２、４４−３と前記２つのカソード電極４３−１、４３−２との間に電界が発生する。前記発生された電界によって前記２つのカソード電極４３−１、４３−２上に形成された前記４つの炭素ナノチューブ４５−１、４５−２、４５−３、４５−４から電子ｅが放出される。前記放出された電子ｅは、上部基板のアノード電極４７に印加された高電圧によって前記アノード電極４７方向に誘導されて電子ビームを形成する。このとき、誘導された電子ｅは、前記上部基板の蛍光体４６に衝突する。前記衝突によって励起された電子ｅを有する前記蛍光体４６は、可視光を発光する。ここで、本発明による電界放出素子は、前記４つの炭素ナノチューブ４５−１、４５−２、４５−３、４５−４から放出された電子ビームの曲がり現象を減少させ、前記４つの炭素ナノチューブ４５−１、４５−２、４５−３、４５−４から放出された電子を前記蛍光体４６の全体面積に衝突させることにより、電界放出ディスプレイ素子の輝度を増加させ、画面の均一性を向上させる。

ここで、貫通ホール、カソード電極４３、上部ゲート電極４４、炭素ナノチューブ４５の個数は、第１の貫通ホール、第２の貫通ホール、第３の貫通ホール、第１のカソード電極、第２のカソード電極、第１の上部ゲート電極、第２の上部ゲート電極、第３の上部ゲート電極、第１の炭素ナノチューブ、第２の炭素ナノチューブ、第３の炭素ナノチューブ、第４の炭素ナノチューブに限定されず、拡張することもできる。

以下、図３を参照して、本発明による電界放出ディスプレイ素子の製造方法を説明する。

図３は、本発明による電界放出素子の製造方法を示すフローチャートである。

図３に示すように、本発明による電界放出素子の製造方法は、下部ガラス基板４０上に導電材料により下部ゲート電極４１を形成する段階(Ｓ１)と、該形成された下部ゲート電極４１上に３つの貫通ホールを有する絶縁層４２を形成する段階(Ｓ２)と、該絶縁層４２上に、前記３つの貫通ホール間に１つずつカソード電極４３を導電材料により形成する段階(Ｓ３)と、前記絶縁層４２上に、下部ゲート電極４１と連結される３つの上部ゲート電極４４を導電材料により形成する段階(Ｓ４)と、前記形成された２つのカソード電極４３上にそれぞれ炭素ナノチューブ４５を形成する段階(Ｓ５)と、からなる。

まず、前記下部ゲート電極４１は、前記下部ガラス基板４０上に導電層を塗布することによって形成される(Ｓ１)。ここで、前記下部ゲート電極４１は、後に形成される３つの上部ゲート電極４４を連結する共通ラインの役割をする。

前記絶縁層４２は、前記下部ゲート電極４１上に絶縁体を塗布し、前記下部ゲート電極４１の一部を露出させる前記第１の貫通ホール、前記第２の貫通ホール、前記第３の貫通ホールを形成するために前記下部ゲート電極４１上に形成された絶縁体をエッチングすることによって形成される(Ｓ２)。ここで、前記第１の貫通ホール、第２の貫通ホール、第３の貫通ホールは、前記絶縁層４２上に予め設定された間隔で形成されることが望ましい。

前記第１のカソード電極４３−１は、前記第１の貫通ホールと第２の貫通ホールとの間に形成されるように、前記絶縁層４２上に塗布された導電層をパターニングすることで形成される。また、前記第２のカソード電極４３−２は、前記第２の貫通ホールと第３の貫通ホールとの間に形成されるように、前記絶縁層４２上に塗布された導電層をパターニングすることで形成される(Ｓ３)。

前記第１の上部ゲート電極４４−１、前記第２の上部ゲート電極４４−２、前記第３の上部ゲート電極４４−３は、前記第１の貫通ホール、第２の貫通ホール、第３の貫通ホールを通じて露出された下部ゲート電極４１及び前記絶縁層４２上に導電層を塗布し、前記第１の上部ゲート電極４４−１、前記第２の上部ゲート電極４４−２、前記第３の上部ゲート電極４４−３が前記下部ゲート電極４１と連結されるように前記塗布された導電層をパターニングすることで形成される(Ｓ４)。即ち、前記第１の上部ゲート電極４４−１は、前記第１の貫通ホールを通じて、前記第２の上部ゲート電極４４−２は、前記第２の貫通ホールを通じて、前記第３の上部ゲート電極４４−３は、前記第３の貫通ホールを通じて前記下部ゲート電極４１と連結される。従って、前記第１の上部ゲート電極４４−１、第２の上部ゲート電極４４−２、及び前記第３の上部ゲート電極４４−３は、それぞれ前記第１の貫通ホール、前記第２の貫通ホール及び前記第３の貫通ホールを通じて下部ゲート電極と連結されるので、前記貫通ホールの個数だけ形成される。また、前記下部ゲート電極４１と前記第１の上部ゲート電極４４−１、前記第２の上部ゲート電極４４−２、前記第３の上部ゲート電極４４−３とは連結されている。さらに、前記上部ゲート電極４４−１、４４−２、４４−３の断面は、Ｔ字状である。

前記第１の炭素ナノチューブ４５−１は、炭素ナノチューブ混合スラリーをスクリーン印刷法によって塗布し、一連のバインダー除去工程を通じて前記形成された第１のカソード電極４３−１上に形成され、前記第２の炭素ナノチューブ４５−２は、炭素ナノチューブ混合スラリーをスクリーン印刷法によって塗布し、一連のバインダー除去工程を通じて前記形成された第１のカソード電極４３−１上に形成され、前記第３の炭素ナノチューブ４５−３は、炭素ナノチューブ混合スラリーをスクリーン印刷法によって塗布し、一連のバインダー除去工程を通じて前記形成された第２のカソード電極４３−２上に形成され、前記第４の炭素ナノチューブ４５−４は、炭素ナノチューブ混合スラリーをスクリーン印刷法によって塗布し、一連のバインダー除去工程を通じて前記形成された第２のカソード電極４３−２上に形成される(Ｓ５)。

一方、本発明は、前記第１の炭素ナノチューブ４５−１を前記第１のカソード電極４３−１の左側面にのみ形成し、前記第２の炭素ナノチューブ４５−２を前記第１のカソード電極４３−１の右側面にのみ形成し、前記第３の炭素ナノチューブ４５−３を前記第２のカソード電極４３−２の左側面にのみ形成し、前記第４の炭素ナノチューブ４５−４を前記第２のカソード電極４３−２の右側面にのみ形成することもできる。

また、本発明は、前記第１の炭素ナノチューブ４５−１を前記第１のカソード電極４３−１の左側面から延長して前記第１のカソード電極４３−１の上部の一部分上に形成し、前記第２の炭素ナノチューブ４５−２を前記第１のカソード電極４３−１の右側面から延長して前記第１のカソード電極４３−１の上部の一部分上に形成し、前記第３の炭素ナノチューブ４５−３を前記第２のカソード電極４３−２の左側面から延長して前記第２のカソード電極４３−２の上部の一部分上に形成し、前記第４の炭素ナノチューブ４５−４を前記第２のカソード電極４３−２の右側面から延長して前記第２のカソード電極４３−２の上部の一部分上に形成することもできる。

また、本発明は、前記第１の炭素ナノチューブ４５−１及び前記第２の炭素ナノチューブ４５−２を前記第１のカソード電極４３−１の上部の一部分上にのみ形成し、前記第３の炭素ナノチューブ４５−３及び前記第４の炭素ナノチューブ４５−４を前記第２のカソード電極４３−２の上部の一部分上にのみ形成することもできる。

本発明による電界放出ディスプレイ素子が適用された電界放出ディスプレイのマトリックス構造を示す図である。本発明による電界放出ディスプレイ素子の断面を示す図である。本発明による電界放出ディスプレイ素子の製造方法を示すフローチャートである。従来の技術による電界放出素子の断面を示す図である。従来の技術による他の電界放出素子の断面を示す図である。従来の技術によるまた他の電界放出素子の断面を示す図である。

＜符号の説明＞
４０：下部ガラス基板
４１：下部ゲート電極
４２：絶縁層
４３：カソード電極
４３−１：第１のカソード電極
４３−２：第２のカソード電極
４４：上部ゲート電極
４４−１：第１の上部ゲート電極
４４−２：第２の上部ゲート電極
４４−３：第３の上部ゲート電極
４５：炭素ナノチューブ
４６：蛍光体
４７：アノード電極
４８：上部基板

Claims

下部基板上に形成された下部ゲート電極と、
該下部ゲート電極上に形成され、前記下部ゲート電極の一部が露出される貫通ホールを有する絶縁層と、
該絶縁層上に形成され、前記貫通ホールを通じて露出された前記下部ゲート電極と連結される第１の上部ゲート電極と、
前記絶縁層上に形成され、前記第１の上部ゲート電極と同一平面上に形成される第１のカソード電極と、
該第１のカソード電極上に形成された第１の炭素ナノチューブ及び第２の炭素ナノチューブと、
を含むことを特徴とする電界放出ディスプレイ素子。
前記第１の炭素ナノチューブは、第１のカソード電極の左側面上に形成され、前記第２の炭素ナノチューブは、第１のカソード電極の右側面上に形成されることを特徴とする、請求項１に記載の電界放出ディスプレイ素子。
前記第１の炭素ナノチューブ及び前記第２の炭素ナノチューブは、第１のカソード電極の上部の一部分上にのみ形成されることを特徴とする、請求項１に記載の電界放出ディスプレイ素子。
前記第１の炭素ナノチューブは、前記第１のカソード電極の左側面から延長されて前記第１のカソード電極の上部の一部分上に形成され、前記第２の炭素ナノチューブは、第１のカソード電極の右側面から延長されて前記第１のカソード電極の上部の一部分上に形成されることを特徴とする、請求項１に記載の電界放出ディスプレイ素子。
前記第１の上部ゲート電極と同一平面上に形成される第２のカソード電極をさらに含むことを特徴とする請求項１に記載の電界放出ディスプレイ素子。
前記第２のカソード電極上に形成された第３の炭素ナノチューブ及び第４の炭素ナノチューブをさらに含むことを特徴とする請求項５に記載の電界放出ディスプレイ素子。
前記第１の炭素ナノチューブは、第１のカソード電極の左側面上に形成され、前記第２の炭素ナノチューブは、第１のカソード電極の右側面上に形成され、前記第３の炭素ナノチューブは、第２のカソード電極の左側面上に形成され、前記第４の炭素ナノチューブは、第２のカソード電極の右側面上に形成されることを特徴とする請求項６に記載の電界放出ディスプレイ素子。
前記第１の炭素ナノチューブ及び前記第２の炭素ナノチューブは、第１のカソード電極の上部の一部分上にのみ形成され、前記第３の炭素ナノチューブ及び前記第４の炭素ナノチューブは、第２のカソード電極の上部の一部分上にのみ形成されることを特徴とする請求項６に記載の電界放出ディスプレイ素子。
前記第１の炭素ナノチューブは、前記第１のカソード電極の左側面から延長されて前記第１のカソード電極の上部の一部分上に形成され、前記第２の炭素ナノチューブは、第１のカソード電極の右側面から延長されて前記第１のカソード電極の上部の一部分上に形成され、前記第３の炭素ナノチューブは、前記第２のカソード電極の左側面から延長されて前記第２のカソード電極の上部の一部分上に形成され、前記第４の炭素ナノチューブは、第２のカソード電極の右側面から延長されて前記第２のカソード電極の上部の一部分上に形成されることを特徴とする請求項６に記載の電界放出ディスプレイ素子。
下部基板上に形成された下部ゲート電極と、
該下部ゲート電極上に形成され、前記下部ゲート電極の一部が露出される複数の貫通ホールを有する絶縁層と、
該絶縁層上に形成され、前記複数の貫通ホール間に形成される複数のカソード電極と、
前記複数の貫通ホールを通じて露出された前記下部ゲート電極と連結され、前記複数のカソード電極と同一平面上に形成される複数の上部ゲート電極と、
前記複数のカソード電極上にそれぞれ形成された炭素ナノチューブと、
を含むことを特徴とする電界放出ディスプレイ素子。
前記複数のカソード電極は、
前記上部ゲート電極間にそれぞれ１つずつ形成されることを特徴とする請求項１０に記載の電界放出ディスプレイ素子。
前記複数の上部ゲート電極は３つ以上で、
前記複数のカソード電極は２つ以上で、
前記炭素ナノチューブは４つ以上であることを特徴とする請求項１０に記載の電界放出ディスプレイ素子。
前記複数の上部ゲート電極は３つ以上で、
前記複数のカソード電極は２つ以上で、
前記炭素ナノチューブは４つ以上であることを特徴とする請求項１１に記載の電界放出ディスプレイ素子。
下部基板上に形成された下部ゲート電極と、
該下部ゲート電極の一部が露出される第１の貫通ホールと、前記下部ゲート電極の一部が露出される第２の貫通ホールと、前記下部ゲート電極の一部が露出される第３の貫通ホールとを全て有し、前記下部ゲート電極上に形成される絶縁層と、
該絶縁層上に形成され、前記第１の貫通ホールと第２の貫通ホールとの間に形成される第１のカソード電極と、
前記絶縁層上に形成され、前記第２の貫通ホールと第３の貫通ホールとの間に形成される第２のカソード電極と、
前記第１の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第１の上部ゲート電極と、
前記第２の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第２の上部ゲート電極と、
前記第３の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第３の上部ゲート電極と、
前記第１のカソード電極の左側面上に形成された第１の炭素ナノチューブと、
前記第１のカソード電極の右側面上に形成された第２の炭素ナノチューブと、
前記第２のカソード電極の左側面上に形成された第３の炭素ナノチューブと、
前記第２のカソード電極の右側面上に形成された第４の炭素ナノチューブと、
を含むことを特徴とする電界放出ディスプレイ素子。
下部基板上に下部ゲート電極を形成する段階と、
該下部ゲート電極上に前記下部ゲート電極の一部が露出される貫通ホールを有する絶縁層を形成する段階と、
該絶縁層上に、前記貫通ホールを通じて露出された下部ゲート電極と連結される第１の上部ゲート電極を形成する段階と、
前記第１の上部ゲート電極と同一平面上に第１のカソード電極を形成する段階と、
該第１のカソード電極上に第１の炭素ナノチューブを形成する段階と、
前記第１のカソード電極上に第２の炭素ナノチューブを形成する段階と、
を含むことを特徴とする電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブを、第１のカソード電極の左側面上に形成し、前記第２の炭素ナノチューブを、第１のカソード電極の右側面上に形成することを特徴とする、請求項１５に記載の電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブ及び前記第２の炭素ナノチューブを、第１のカソード電極の上部の一部分上にのみ形成することを特徴とする、請求項１５に記載の電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブを、前記第１のカソード電極の左側面から延長して前記第１のカソード電極の上部の一部分上に形成し、前記第２の炭素ナノチューブを、第１のカソード電極の右側面から延長して前記第１のカソード電極の上部の一部分上に形成することを特徴とする、請求項１５に記載の電界放出ディスプレイ素子の製造方法。
前記第１の上部ゲート電極と同一平面上に第２のカソード電極を形成する段階をさらに含むことを特徴とする請求項１５に記載の電界放出ディスプレイ素子の製造方法。
前記第２のカソード電極上に第３の炭素ナノチューブを形成する段階と、
前記第２のカソード電極上に第４の炭素ナノチューブを形成する段階と、をさらに含むことを特徴とする請求項１９に記載の電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブを、第１のカソード電極の左側面上に形成し、前記第２の炭素ナノチューブを、第１のカソード電極の右側面上に形成し、前記第３の炭素ナノチューブを、第２のカソード電極の左側面上に形成し、前記第４の炭素ナノチューブを、第２のカソード電極の右側面上に形成することを特徴とする請求項２０に記載の電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブ及び前記第２の炭素ナノチューブを、第１のカソード電極の上部の一部分上にのみ形成し、前記第３の炭素ナノチューブ及び前記第４の炭素ナノチューブを、第２のカソード電極の上部の一部分上にのみ形成することを特徴とする請求項２０に記載の電界放出ディスプレイ素子の製造方法。
前記第１の炭素ナノチューブを、前記第１のカソード電極の左側面から延長して前記第１のカソード電極の上部の一部分上に形成し、前記第２の炭素ナノチューブを、第１のカソード電極の右側面から延長して前記第１のカソード電極の上部の一部分上に形成し、前記第３の炭素ナノチューブを、前記第２のカソード電極の左側面から延長して前記第２のカソード電極の上部の一部分上に形成し、前記第４の炭素ナノチューブを、第２のカソード電極の右側面から延長して前記第２のカソード電極の上部の一部分上に形成するることを特徴とする請求項２０に記載の電界放出ディスプレイ素子の製造方法。
下部基板上に下部ゲート電極を形成する段階と、
該下部ゲート電極上に前記下部ゲート電極の一部が露出される複数の貫通ホールを有する絶縁層を形成する段階と、
該絶縁層上に前記複数の貫通ホール間に複数のカソード電極を形成する段階と、
前記絶縁層上に前記複数の貫通ホールを通じて露出された下部ゲート電極と連結される複数の上部ゲート電極を形成する段階と、
前記複数のカソード電極上にそれぞれ炭素ナノチューブを形成する段階と、
を含むことを特徴とする電界放出ディスプレイ素子の製造方法。
前記複数のカソード電極は、
前記上部ゲート電極間にそれぞれ１つずつ形成されることを特徴とする請求項２４に記載の電界放出ディスプレイ素子。
前記複数の上部ゲート電極は３つ以上で、
前記複数のカソード電極は２つ以上で、
前記炭素ナノチューブは４つ以上であることを特徴とする請求項２５に記載の電界放出ディスプレイ素子の製造方法。
前記炭素ナノチューブは、
前記複数のカソード電極上にスクリーン印刷法によってそれぞれ形成されることを特徴とする請求項２５に記載の電界放出ディスプレイ素子の製造方法。
前記炭素ナノチューブは、
前記複数のカソード電極上にスクリーン印刷法によってそれぞれ形成されることを特徴とする請求項２６に記載の電界放出ディスプレイ素子の製造方法。
下部基板上に下部ゲート電極を形成する段階と、
該下部ゲート電極の一部が露出されるように第１の貫通ホール、第２の貫通ホール及び第３の貫通ホールが形成された絶縁層を前記下部ゲート電極上に形成する段階と、
前記絶縁層上に、前記第１の貫通ホールと第２の貫通ホールとの間に第１のカソード電極を形成する段階と、
前記絶縁層上に、前記第２の貫通ホールと第３の貫通ホールとの間に第２のカソード電極を形成する段階と、
前記絶縁層上に、前記第１の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第１の上部ゲート電極を形成する段階と、
前記絶縁層上に、前記第２の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第２の上部ゲート電極を形成する段階と、
前記絶縁層上に、前記第３の貫通ホールを通じて露出された下部ゲート電極と連結され、前記第１のカソード電極と同一平面上に形成される第３の上部ゲート電極を形成する段階と、
前記第１のカソード電極上に第１の炭素ナノチューブを形成する段階と、
前記第１のカソード電極上に第２の炭素ナノチューブを形成する段階と、
前記第２のカソード電極上に第３の炭素ナノチューブを形成する段階と、
前記第２のカソード電極上に第４の炭素ナノチューブを形成する段階と、
を含むことを特徴とする電界放出ディスプレイ素子の製造方法。