JP4217326B2 - 映像信号入力装置 - Google Patents
映像信号入力装置 Download PDFInfo
- Publication number
- JP4217326B2 JP4217326B2 JP02180799A JP2180799A JP4217326B2 JP 4217326 B2 JP4217326 B2 JP 4217326B2 JP 02180799 A JP02180799 A JP 02180799A JP 2180799 A JP2180799 A JP 2180799A JP 4217326 B2 JP4217326 B2 JP 4217326B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion
- range
- circuit
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログビデオ信号を入力する映像信号入力装置に関する。
【０００２】
【従来の技術】
近年、アナログビデオ信号の著作権を保護するための技術が開発されている。
【０００３】
このような技術には、アナログビデオ信号のコピーを制限或いは管理するための制御信号（即ち、コピー防止信号）を垂直ブランキング期間中に付加するものがある。
【０００４】
【発明が解決しようとする課題】
現在、コピー防止信号には様々方式が提案されている。そのため、多くのアナログビデオ信号の著作権を保護するためには、できる限り多くの方式に対応する必要がある。
【０００５】
ところが、アナログビデオ信号の垂直ブランキング期間中には、コピー防止信号のみならず、ゴーストキャンセラ、クローズドキャプション等の信号が付加されている。従って、垂直ブランキング期間の中から複数の方式に対応したコピー防止信号を確実に誤動作なく検出するためには、各方式に対応した専用のハードウェアが必要であった。
【０００６】
しかしながら、専用のハードウェアは、複雑なロジックを高速で処理する機能を実現するために、基板上の部品面積の増加と回路コストの増大を招いてしまう問題があった。
【０００７】
そこで、本発明は、コピーを制限或いは防止するための複数種類の信号を、ソフトウェアを利用した簡単な回路構成で検出することのできる映像信号入力装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る映像信号入力装置は、アナログビデオ信号を入力する入力手段と、前記アナログビデオ信号の垂直ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号である第１の信号を検出し、前記ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号であり、かつ、前記第１の信号と異なる種類の信号である第２の信号を検出する制御手段と、前記アナログビデオ信号をデジタルデータに変換する変換手段と、前記デジタルデータを記録媒体に記録する記録手段と、前記デジタルデータを外部に出力するデジタル出力手段と、前記アナログビデオ信号を表示する表示手段とを有し、前記垂直ブランキング期間から前記第１の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第１の範囲を設定し、前記第１の範囲から前記第１の信号を検出し、前記垂直ブランキング期間から前記第２の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第２の範囲を設定し、前記第２の範囲から前記第２の信号を検出し、前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーが自由であることを示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理と、前記アナログビデオ信号を前記表示手段に表示する処理とを可能にし、前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーの回数を制限する信号又はコピーの禁止を示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理とを停止するとともに、所定の警告を前記表示手段に表示させることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１５】
まず、アナログビデオ信号のコピーを制限或いは防止するための信号（以下、コピー防止信号と称する）について説明する。
【００１６】
図５は、アナログビデオ信号の垂直ブランキング期間（Vartical Blanking Interval、以下、ＶＢＩと称する）内に配置されたマクロビジョン信号について説明する図である。
【００１７】
図５において、５０１は水平同期信号（Hsync）、５０２はマクロバースト、５０３は負方向の擬似シンクパルス、５０４は白方向にレベルが変動するパルスである。
【００１８】
ここで、擬似シンクパルス５０３は、１ライン内に４〜８個挿入されている。又、パルス５０４は、擬似シンクパルス５０３の直後に配置され、１ライン内に４〜８個挿入される。
【００１９】
マクロビジョン信号は、擬似シンクパルス５０３とその直後に配置されたパルス５０４とで構成される。ここで、マクロビジョン信号は、アナログビデオ信号のＶＢＩ内に５ライン以上にわたって配置されている。
【００２０】
本実施例のデジタルＶＴＲでは、外部入力されたアナログビデオ信号から上述のマクロビジョン信号を検出した場合、そのアナログビデオ信号の記録、デジタル出力、表示等の動作を停止すると共に、警告メッセージを表示する。
【００２１】
図６は、アナログビデオ信号のＶＢＩ内に配置されたＣＧＭＳ−Ａ信号について説明する図である。
【００２２】
図６において、６０１は７０ＩＲＥで表されるリファレンス信号、６０２は７０ＩＲＥ又は０ＩＲＥで表される２０ビットのビデオＩＤである。ＣＧＭＳ−Ａ信号は、このビデオＩＤ２０２の一部の情報として定められている。
【００２３】
ここで、リファレンス信号６０１は、アナログビデオ信号のＶＢＩの水平第２０ライン及び２８３ラインに配置されたビデオＩＤを識別するための信号である。又、ビデオＩＤ６０２は、１４ビットのデジタル情報と６ビットＣＲＣＣとからなる。
【００２４】
ＣＧＭＳ−Ａ信号の検出は、次の手順で行う。まず、リファレンス信号６０１を検出し、ＶＢＩ内に配置された２０ビットのビデオＩＤ６０２を読み込む。次に、そのビデオＩＤ６０２をＣＲＣＣ（Cyclic Redundancy Check Code）を用いてチェックした後、得られた１４ビットのデジタル情報からＣＧＭＳ−Ａ信号を検出する。
【００２５】
ここで、ＣＧＭＳ−Ａ信号は、１４ビットのデジタル情報の第７ビット、第８ビットに格納されている。ＣＧＭＳ−Ａ信号が「００」である場合には、コピーが自由であることを示し、「１０」である場合には、一回だけコピーを許容することを示す。又、ＣＧＭＳ−Ａ信号が「１１」である場合には、コピーが禁止されていることを示す。
【００２６】
本実施例の電子機器では、外部入力されたアナログビデオ信号からＣＧＭＳ−Ａ信号を検出した場合、そのアナログビデオ信号の記録、デジタル出力、表示等の動作を停止すると共に、警告メッセージを表示する。
【００２７】
（第１の実施例）
以下、第１の実施例のコピー防止信号検出方法を有する電子機器について詳細に説明する。
【００２８】
図１は、第１の実施例における電子機器の構成を示すブロック図である。第１の実施例の電子機器は、例えば、アナログビデオ信号を入力し、デジタル記録するデジタルビデオレコーダ、カメラ一体型デジタルビデオレコーダ等に適用される。
【００２９】
図１において、アナログ入出力端子１０１は、外部機器とアナログビデオ信号の入出力を行う。クランプ回路１０２は、入力されたアナログビデオ信号を一定のレベルに保持する。同期分離回路１０３は、クランプ回路１０２の出力から同期信号だけを分離する。
【００３０】
垂直分離回路１０４は、同期分離回路１０３の出力から更に垂直同期信号１ａを分離する。又、水平分離回路１０５は、同期分離回路１０３の出力から更に水平同期信号１ｂを分離する。ここで、分離された垂直同期信号１ａと水平同期信号１ｂとは、タイミング発生回路１０７に供給される。
【００３１】
一方、Ｙ／Ｃ分離回路１０６には、クランプ回路１０２の出力が供給される。Ｙ／Ｃ分離回路１０６は、クランプ回路１０２の出力を輝度信号（Ｙ）１ｃと色差信号（Ｃ）とに分離する。これらの信号は、デジタル信号処理回路１１３に供給されると共に、Ａ／Ｄ変換回路１０８にも供給される。ここで、分離された輝度信号１ｃのＶＢＩには、上述のコピー防止信号（上述のマクロビジョン信号やＣＧＭＳ−Ａ信号等）が付加されている。
【００３２】
デジタル信号処理回路１１３は、Ｙ／Ｃ分離回路１０６からの輝度信号（Ｙ）と色差信号（Ｃ）とをデジタル化し、記録再生あるいは外部出力に適したデータフォーマットに変換する。この場合、デジタル信号処理回路１１３は、入力信号に対して所定の高能率符号化方式（例えば、所定の画素ブロック毎にＤＣＴ変換、量子化、可変長符号化する方式、ＭＰＥＧ方式、ＤＶ方式）を行う。
【００３３】
記録再生に適したデータフォーマットに変換されたデータは、記録／再生処理回路１１５に供給される。記録／再生処理回路１１５は、記録データを記録媒体１１６に供給し、再生データをデジタル信号処理回路１１３に供給する。ここで、記録媒体１１６は、磁気テープ、光磁気ディスク、固体メモリ、ハードディスク等から構成される。記録／再生処理回路１１５の記録再生動作は、制御回路１１２によって制御される。
【００３４】
外部出力に適したデータフォーマットに変換されたデータは、デジタルインタフェース１１７に供給される。デジタルインタフェース１１７は、ＩＥＥＥ１３９４規格に準拠した機能を具備し、デジタルビデオ信号をIsochronous転送し、制御信号をAsynchronous転送する。ここで、Isochronous転送とは、一定量のデータを略一定となる時間間隔で転送することを保証する転送方式である。デジタルインタフェース１１７の入出力動作は、制御回路１１２によって制御される。
【００３５】
又、デジタル信号処理回路１１３は、Ｙ／Ｃ分離回路１０６の出力を表示する場合、該出力をデジタル化することなく表示パネル１１９に供給する。
【００３６】
又、デジタル信号処理回路１１３は、撮像部１１８の出力（被写体の光学像から生成された標準テレビジョン信号）をデジタル化し、記録再生あるいは外部出力に適したデータフォーマットに変換して記録／再生処理回路１１５やデジタルインタフェース１１７に供給する。
【００３７】
更に、デジタル信号処理回路１１３は、撮像部１１８の出力（被写体の光学像から生成された標準テレビジョン信号）をデジタル化することなく、表示パネル、アナログ入出力端子１０１に供給する。
【００３８】
Ａ／Ｄ変換回路１０８は図７に示すように、タイミング発生回路１０７から出力されたＡ／Ｄ変換許可信号１ｄを受信した後、発信回路（Clock）１０９から出力されたクロックパルス１ｆに基づき、輝度信号１ｃを連続的にＡ／Ｄ変換する。第１の実施例において、Ａ／Ｄ変換回路１０８は、アナログビデオ信号１ライン中において、例えば、１８０回Ａ／Ｄ変換を行う。
【００３９】
Ａ／Ｄ変換された結果は、順次メモリ１１０に記憶される。又、Ａ／Ｄ変換回路１０８は、タイミング発生回路１０７にて指定された区間のＡ／Ｄ変換処理が全て終了した後、Ａ／Ｄ変換終了信号１ｅを制御回路１１２に出力する。
【００４０】
制御回路１１２は、電子機器全体の動作を制御するマイクロコンピュータであり、記憶媒体１１４に記憶されたソフトウェアを読み出すＣＰＵとその周辺回路とが一体的に構成されている。
【００４１】
又、制御回路１１２は、Ａ／Ｄ変換回路１０８がＡ／Ｄ変換を行う所定の映像ラインをライン設定回路１１１に対して指示する。ライン設定回路１１１は、制御回路１１２の指示に基づき、Ａ／Ｄ変換を行う所定の映像ラインをタイミング発生回路１０７に対して設定する。
【００４２】
更に、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを入力した後、メモリ１１０に記憶されたデータを参照し、輝度信号１ｃのＶＢＩに付加された１つ又は複数種類のコピー防止信号を検出する。
【００４３】
次に、図２のフローチャートを用いて、第１の実施例の電子機器の処理動作について説明する。図２では特に、ＶＢＩ内に配置された１つ又は複数種類のコピー防止信号を検出するまでの手順について詳細に説明する。
【００４４】
以下で説明するように、第１の実施例の電子機器は、外部入力されたアナログビデオ信号に対して、はじめにマクロビジョン信号を検出する処理を実行し、引き続いてＣＧＭＳ−Ａ信号を検出する処理を実行し、再びマクロビジョン信号を検出する処理を実行する。つまり、２つのコピー防止信号の検出処理を交互に且つ巡回的に繰り返す。
【００４５】
ここで、マクロビジョン信号の検出は、アナログビデオ信号の輝度信号のＶＢＩの水平第１０〜第１９ラインにおいて行い、ＣＧＭＳ−Ａ信号の検出は、水平第２０ラインにおいて行う。
【００４６】
ステップＳ２０１において、制御回路１１２は、ライン設定回路１１１に指示するパラメータ変数Ｈの初期値を決定する。本実施例では、マクロビジョン信号の検出をアナログビデオ信号の第１０ラインから行うため、制御回路１１２は、パラメータ変数Ｈの初期値をＨ＝１０とする。
【００４７】
ステップＳ２０２において、ライン設定回路１１１はタイミング発生回路１０７に対して、制御回路１１２から指示されたパラメータ変数Ｈを設定する。
【００４８】
ステップＳ２０３において、タイミング発生回路１０７は、垂直同期信号１ａと水平同期信号１ｂとに基づいて、アナログビデオ信号の第１０ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号１ｄをＡ／Ｄ変換回路１０８に供給する。これ伴い、Ａ／Ｄ変換回路１０８は、クロックパルス１ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。ここで、Ａ／Ｄ変換回路１０８は、輝度信号１ｃの１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【００４９】
水平同期信号１ｂから次のラインの同期パルスを検出した後、タイミング発生回路１０７はＡ／Ｄ変換許可信号１ｄの出力を停止する。これに伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路１１２に対してＡ／Ｄ変換終了信号１ｅを供給する。
【００５０】
尚、ステップＳ２０３の間、制御回路１１２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路１１２の利用効率を高めることができる。
【００５１】
ステップＳ２０４において、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを監視し、１ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路１１２がＡ／Ｄ変換終了信号１ｅを検出した場合、メモリ１１０には、輝度信号１ｃの１ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納されている。
【００５２】
ステップＳ２０５において、制御回路１１２は、メモリ１１０に記憶されたデータを参照し、マクロビジョン信号を検出する。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいて検出処理を実行する。この検出処理は、１ＶＢＩ内で十分な時間的余裕をもって処理することができる。そのため、制御回路１１２は、検出処理と他の処理と共存するさせることができる。
【００５３】
尚、第１の実施例におけるマクロビジョン信号の検出方法については、図３を用いて後述するが、例えば、制御回路１１２は、第１０〜第１９ラインの各ライン毎に、Ａ／Ｄ変換値が１となるサンプル数を計数し、それらを全て足し合わせる。
【００５４】
ステップＳ２０６において、制御回路１１２は、パラメータ変数Ｈの値が１９より小さいか否かを判別する。
【００５５】
パラメータ変数Ｈの値がＨ＜１９と判定された場合、ステップＳ２０７において、制御回路１１２は、パラメータ変数Ｈの値を１つ増加させ、それをライン設定回路１１１に指示し、ステップＳ２０２からの処理を再び実行する。つまり、制御回路１１２は、第１０〜第１９ラインまでの区間において、上述のＡ／Ｄ変換処理を１ライン分ずつ順次処理する。
【００５６】
又、パラメータ変数Ｈの値がＨ≧１９と判別された場合、ステップＳ２０８において、制御回路１１２は、アナログビデオ信号にマクロビジョン信号が付加されていたか否かを判定する。
【００５７】
具体的に第１の実施例では、第１０〜第１９ラインの各ラインにおけるＡ／Ｄ変換値の合計を予め決められた値と比較し、その結果からマクロビジョン信号が存在するか否かの判定を行う。
【００５８】
ステップＳ２０９において、制御回路１１２は、次にＣＧＭＳ−Ａ信号を検出する処理を実行する。制御回路１１２は、ライン設定回路１１１に指示するパラメータ変数Ｈの値をＨ＝２０又は２８３に決定する。ここで、パラメータ変数Ｈ＝２０は、アナログビデオ信号のＯＤＤフィールドの第２０ライン目を示し、パラメータ変数Ｈ＝２８３ＥＶＥＮフィールドの第２８３ライン目を示す。ライン設定回路１１１は、タイミング発生回路１０７に対して、制御回路１１２から指示されたパラメータ変数Ｈを交互に設定する。
【００５９】
ステップＳ２１０において、タイミング発生回路１０７は、垂直同期信号１ａと水平同期信号１ｂとに基づいて、アナログビデオ信号の第２０ライン又は第２８３ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号１ｄをＡ／Ｄ変換回路１０８に供給する。これに伴い、Ａ／Ｄ変換回路１０８は、クロックパルス１ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。
【００６０】
ここで、Ａ／Ｄ変換回路１０８は、輝度信号１ｃの１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【００６１】
水平同期信号１ｂから次のラインの同期パルスを検出した後、タイミング発生回路１０７は、Ａ／Ｄ変換許可信号１ｄの出力を停止する。これ伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路１１２に対してＡ／Ｄ変換終了信号１ｅを供給する。
【００６２】
尚、ステップＳ２１０の間、制御回路１１２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路１１２の利用効率を高めることができる。
【００６３】
ステップＳ２１１において、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを監視し、第２０ライン又は第２８３ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路１１２がＡ／Ｄ変換終了信号１ｅを検出した場合、メモリ１１０には、輝度信号１ｃの第２０ライン又は第２８３ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納される。
【００６４】
ステップＳ２１２において、制御回路１１２は、メモリ１１０に記憶されたデータを参照し、ＣＧＭＳ−Ａ信号を検出する処理を実行する。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいて検出処理を実行する。
【００６５】
尚、第１の実施例におけるＣＧＭＳ−Ａ信号の検出方法については、図４を用いて後述する。
【００６６】
ステップＳ２１３において、制御回路１１２は、アナログビデオ信号に付加されていたＣＧＭＳ−Ａ信号の内容を判定する。
【００６７】
ステップＳ２１４の終了後、制御回路１１２は、所定期間が経過するまでの間、ステップＳ２０２以下の処理を巡回的に実行し、処理を終了する。ここで、所定期間とは、予め定められた時間であってもよいし、予め定められた数のフィールド或いはフレームを処理する期間であってもよい。
【００６８】
次に、第１の実施例の電子機器のコピー防止機能について説明する。
【００６９】
図２に示す検出方法によって１つ又は複数種類のコピー防止信号を検出した後、制御回路１１２は、各コピー防止信号の内容を判別する。その後、制御回路１１２は、各コピー防止信号の内容に応じて、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を制御する。
【００７０】
図１０は、各コピー防止信号の検出結果と、それに応じた処理動作の一例について説明する図である。
【００７１】
アナログビデオ信号から検出されたコピー防止信号がマクロビジョン信号のみであった場合、制御回路１１２は、マクロビジョン信号の有無により各処理回路の動作を制御する。
【００７２】
即ち、マクロビジョン信号がある場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００２）。又、マクロビジョン信号がない場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００１）。
【００７３】
又、アナログコンテンツから検出されたコピー防止信号がＣＧＭＳ−Ａ信号のみであった場合、制御回路１１２は、ＣＧＭＳ−Ａ信号の内容によりコピーの可否を判別する。
【００７４】
即ち、ＣＧＭＳ−Ａ信号が「００」である場合のみ、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００３）。又、ＣＧＭＳ−Ａ信号が「１０」或いは「１１」である場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００４、１００５）。
【００７５】
更に、アナログコンテンツから２種類のコピー防止信号が検出された場合、制御回路１１２は、ＣＧＭＳ−Ａ信号の内容によりコピーの可否を判別する。
【００７６】
即ち、ＣＧＭＳ−Ａ信号が「００」である場合のみ、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００６）。又、ＣＧＭＳ−Ａ信号が「１０」或いは「１１」である場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００７、１００８）。
【００７７】
以上のように制御することにより、電子機器の構成を複雑にすることなく簡単にアナログビデオ信号のコピーを防止でき、著作権を保護することができる。
【００７８】
図３を用いて第１の実施例におけるマクロビジョン信号の検出方法について詳細に説明する。
【００７９】
図３において、３０１はアナログビデオ信号の輝度信号のＶＢＩに付加されたマクロビジョン信号、３０２は水平同期信号、３０３はＡ／Ｄ変換回路１０８によってＡ／Ｄ変換される値を表す目盛りである。
【００８０】
第１の実施例において、Ａ／Ｄ変換回路１０８は、８ビットの分解能でＡ／Ｄ変換を行い、０ＩＲＥであるペデスタルレベル３０４を１６に、１００ＩＲＥを２５５に対応させて変換を行う。又、Ａ／Ｄ変換回路１０８は、０ＩＲＥ以下の同期パルス部分に対して、Ａ／Ｄ変換値が１となるレベルまではリニアに変換し、それ以外となる部分についてはその値を全て１として出力する。
【００８１】
従って、Ａ／Ｄ変換を行ったラインにマクロビジョン信号が付加されていた場合、擬似シンクパルス５０３の部分のＡ／Ｄ変換値は「１」となる。
【００８２】
これにより、制御回路１１２は、ＶＢＩに付加されたマクロビジョン信号を様々な方法で検出することができる。例えば、マクロビジョン信号の付加された区間の時間を積分する（即ち、Ａ／Ｄ変換値が１となるサンプル数を計数する）ことによってマクロビジョン信号を検出し、その有無を判別することができる。尚、このような処理は、記憶媒体１１４に記憶されたソフトウェアに基づいて実行される。
【００８３】
図４を用いて第１の実施例におけるＣＧＭＳ−Ａ信号の検出方法について詳細に説明する。
【００８４】
ＣＧＭＳ−Ａ信号は、ビデオＩＤ６０２の一部であるため、リファレンス信号６０１を検出できれば、その存在を確認することができる。図６に示すように、リファレンス信号６０１と、その後に続く２０ビットのデジタル情報（即ち、ビデオＩＤ６０２）の信号レベルは、７０ＩＲＥ及び０ＩＲＥである。
【００８５】
ここで、７０ＩＲＥ及び０ＩＲＥを第１の実施例のＡ／Ｄ変換値と対応させると、７０ＩＲＥは「１６９」となり、０ＩＲＥは「１６」となる。従って、第１の実施例では、閾値を３５ＩＲＥである「９３」とし、各ビットの１又は０を判定する。
【００８６】
制御回路１１２は、メモリ１１０に記憶されたデータを参照し、最初にＡ／Ｄ変換値が「９３」を超える部分を見つけ、それをリファレンス信号６０１と判別する。リファレンス信号６０１の検出後、制御回路１１２は、予め定められたサンプル数を加えた位置をチェックし、リファレンス信号６０１とビデオＩＤ６０２との間にあるペデスタルレベルを確認する。ここで、リファレンス信号６０１の時間的な幅については予め定められている。
【００８７】
ペデスタルレベルを確認した後、制御回路１１２は、予め定められたサンプル数を加えた位置をチェックし、ビデオＩＤ６０２に対応するサンプル値と閾値とを比較し、２０ビットのビデオＩＤ６０２を検出する。ここで、ペデスタルレベルの時間的な幅については予め定められている。
【００８８】
ビデオＩＤ６０２の検出後、制御回路１１２は、６ビットのＣＲＣＣを用いて１４ビットのデジタル情報をチェックし、ＣＧＭＳ−Ａ信号を検出し、その内容を判別する。
【００８９】
このように処理することにより、制御回路１１２は、ＣＧＭＳ−Ａ信号を検出することができると共に、その内容を判別することができる。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいてＣＧＭＳ−Ａ信号の検出と内容の判別とを実行する。
【００９０】
以上説明したように第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理の一部をソフトウェアを用いて時分割に処理することができる。これにより、制御回路１１２は、コピー防止信号の検出処理をシステム内のその他の処理と共存させることができると共に、その他の処理と並列的に処理することもできる。特に、Ａ／Ｄ変換処理が終了するまでの間、制御回路１１２にはほとんど負荷をかけることがない。
【００９１】
又、第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理をＡ／Ｄ変換回路とソフトウェアとを用いて処理することにより、特別な回路を付加することなく、簡単で小型で安価な回路構成の検出装置を提供することができる。
【００９２】
又、第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理を所定期間巡回的に行うため、各コピー防止信号を確実に検出することができる。
【００９３】
又、第１の実施例では、ＶＢＩ内の所定のラインから検出された１ラインあたり１８０バイトという比較的少ないデータ量を処理することにより、１つ又は複数種類のコピー防止信号を検出することができる。これにより、システム全体に過度の負荷をかけることなく、高速且つ確実に１つ又は複数種類のコピー防止信号を検出することができる。
【００９４】
尚、第１の実施例では、繰り返し処理することにより得られた複数種類のコピー防止信号（即ち、マクロビジョン信号とＣＧＭＳ−Ａ信号）の内容の連続性を確認することにより、更に信頼性の高いコピー防止技術を提供することも可能である。又、所定時間内において検出された複数種類のコピー防止信号の内容の一致を確認することにより、更に信頼性の高いコピー防止技術を提供することも可能である。
【００９５】
（第２の実施例）
次に、第２の実施例のコピー防止信号検出方法を有する電子機器について詳細に説明する。
【００９６】
図８は、第２の実施例のおける電子機器の構成を示すブロック図である。第２の実施例の電子機器は、例えば、アナログビデオ信号を入力し、デジタル記録するデジタルビデオレコーダ、カメラ一体型デジタルビデオレコーダ等に適用される。
【００９７】
尚、図８において、図１の電子機器と同様の機能を有する処理部については同一の符号を付し、その説明を省略する。
【００９８】
図８では、図１の構成に加えて更に、垂直分離回路１０４から出力される垂直同期信号８ｂと水平分離回路１０５から出力される水平同期信号８ｃとを入力し、アナログビデオ信号が入力されているか否かを判定する入力判定回路８０１を設けている。
【００９９】
入力判定回路８０１の判定結果８ｄは、制御回路８０２に供給される。制御回路８０２は、第１の実施例と同様に、記憶媒体８０４に記憶されたソフトウェアを読み出すＣＰＵとその周辺回路とにより構成されている。
【０１００】
ここで、制御回路８０２は、垂直同期信号８ｂを割込み信号として入力している。制御回路８０２は、この割込み信号の発生した数を計数することによって、外部からのアナログビデオ信号と同期した時間を生成することができる。
【０１０１】
又、制御回路８０２は、タイミング発生回路８０３に対して、タイミング発生の許可／禁止を設定するためのタイミング許可信号８ａを供給する。タイミング発生回路８０３は、このタイミング許可信号８ａに応じてＡ／Ｄ変換を実行するタイミングを制御する。
【０１０２】
次に、図９のフローチャートを用いて、第２の実施例の電子機器の処理動作について説明する。図９では特に、ＶＢＩ内に配置された１つ又は複数種類のコピー防止信号を検出するまでの手順について詳細に説明する。
【０１０３】
以下で説明するように、第２の実施例の電子機器は、第１の実施例と同様に、マクロビジョン信号の検出処理とＣＧＭＳ−Ａ信号の検出処理とを交互に且つ巡回的に繰り返す。
【０１０４】
ステップＳ９０１において、制御回路８０２は、アナログビデオ信号が外部入力されたか否かを入力判定回路８０１の判定結果８ｄを用いて判別する。ここで、入力がないと判定された場合、制御回路８０２は再びステップＳ９０１を処理する。
【０１０５】
入力が検出されると、ステップＳ９０２において、制御回路８０２は第１の実施例と同様に、ライン設定回路１１１に指示するパラメータ変数Ｈの初期値をＨ＝１０とする。
【０１０６】
これと同時に、制御回路８０２は、タイミング許可信号８ａを「許可」状態とし、Ａ／Ｄ変換処理を開始させる。
【０１０７】
次に、ステップＳ９０３〜Ｓ９０９までの処理において、マクロビジョン信号を検出し、判定する。ここで、ステップＳ９０３〜Ｓ９０９までの処理は、図２に示すステップＳ２０２〜Ｓ２０８と同様に処理される。又、マクロビジョン信号の検出方法も図３に示す検出方法と同様に処理される。更に、マクロビジョン信号の判別方法も第１の実施例と同様の手法で処理される。
【０１０８】
尚、ステップＳ９０４の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１０９】
マクロビジョン信号の検出及び判別処理が終了した後、ステップＳ９０９において、制御回路８０２は、次にＣＧＭＳ−Ａ信号の検出する処理を実行する。
【０１１０】
ステップＳ９１０において、制御回路８０２は、第１の実施例と同様に、ライン設定回路１１１に指示するパラメータ変数Ｈの値をＨ＝２０又は２８３に設定する。これと同時に、制御回路８０２は、Ｖカウンタに２秒ぶんの時間を示す「１２０」をセットする。
【０１１１】
ここで、Ｖカウンタとは、制御回路８０２にて処理されるソフトウェア上のカウンタであり、記録媒体８０４のプログラムに従ってカウントダウンされるものである。Ｖカウンタの値を２秒ぶんにセットすることにより、ＣＧＭＳ−Ａ信号の検出処理を２秒間繰り返す。
【０１１２】
ステップＳ９１１において、タイミング発生回路８０３は、垂直同期信号８ｂと水平同期信号８ｃとに基づいて、アナログビデオ信号の第２０ライン又は第２８３ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号８ｅをＡ／Ｄ変換回路１０８に供給する。これに伴い、Ａ／Ｄ変換回路１０８は、クロックパルス８ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。
【０１１３】
ここで、Ａ／Ｄ変換回路１０８は第１の実施例と同様に、輝度信号の１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【０１１４】
水平同期信号８ｃから次のラインの同期パルスを検出した後、タイミング発生回路８０３は、Ａ／Ｄ変換許可信号８ｅの出力を停止する。これ伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路８０２に対してＡ／Ｄ変換終了信号８ｇを供給する。
【０１１５】
尚、ステップＳ９１１の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１１６】
ステップＳ９１２において、制御回路８０２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号８ｅを監視し、第２０ライン又は第２８３ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路８０２がＡ／Ｄ変換終了信号８ｅを検出した場合、メモリ１１０には、輝度信号１ｃの第２０ライン又は第２８３ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納される。
【０１１７】
ステップＳ９１３において、制御回路８０２は第１の実施例と同様に、メモリ１１０に記憶されたデータを参照し、ＣＧＭＳ−Ａ信号を検出する処理を実行する。ここで、ＣＧＭＳ−Ａ信号は、図４に示す検出方法に従って処理される。
【０１１８】
ステップＳ９１４において、制御回路８０２は、前記Ｖカウンタの値を１減らす。
【０１１９】
ステップＳ９１５において、制御回路８０２は、Ｖカウンタの値が０になったか否か（即ち、２秒間の検出処理が終了したか否か）を判別する。０でない場合、再びステップＳ９１１からの処理を実行し、各フィールドに対する検出処理を実行する。
【０１２０】
ここで、ＣＧＭＳ−Ａ信号の検出処理を２秒間繰り返し行うのは、ＣＧＭＳ−Ａ信号が２秒間に２フレーム以上の割合でＶＢＩに配置されるためである。尚、Ｖカウンタの値は、検出対象となるコピー防止信号の特性に応じて変化させてもよい。
【０１２１】
Ｖカウンタの値が０であった場合、ステップＳ９１６において制御回路８０２は、ステップＳ９１３にて検出された結果を用いて、アナログビデオ信号に付加されていたＣＧＭＳ−Ａ信号の内容を判定する。ここで、制御回路８０２は、２秒間の検出結果を用いて、一致検出や連続検出等の自由度の高い判定処理を行う。
【０１２２】
ステップＳ９１７において、制御回路８０２は、タイミング許可信号８ａを「禁止」状態とし、Ａ／Ｄ変換処理を停止させる。
【０１２３】
Ａ／Ｄ変換処理の停止後、ステップＳ９１８において、制御回路８０２は、所定時間（例えば、数秒間或いは数フィールド又は数フレーム分）検出処理を待機する。
【０１２４】
ここで、制御回路８０２は、待機時間の計測を、計時手段を設けることなく上述の割り込み信号を計数することによって実現している。これにより、本実施例の電子機器は、制御回路８０２の構成を簡略化することができる。又、本実施例の電子機器は、外部入力されたアナログビデオ信号に同期した時間を計数することができ、より高い精度で待機時間を計測することができる。
【０１２５】
又、本実施例の電子機器は、制御回路８０２の負担を更に軽減することができ、Ａ／Ｄ変換回路１０８の消費電力を更に低減することができる。
【０１２６】
尚、ステップＳ９１８の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１２７】
所定時間待機した後、制御回路８０２は、ステップＳ９０１以下の処理を巡回的に実行し、処理を終了する。
【０１２８】
第２の実施例の電子機器では、第１の実施例と同様のコピー防止機能を具備している。つまり、図９に示す検出方法によって１つ又は複数種類のコピー防止信号を検出した後、制御回路８０２は、各コピー防止信号の内容に応じて、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を図１０のように制御する。
【０１２９】
以上説明したように第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理の一部をソフトウェアを用いて時分割に処理することができる。これにより、制御回路８０２は、コピー防止信号の検出処理をシステム内のその他の処理と共存させることができると共に、その他の処理と並列的に処理することもできる。特に、Ａ／Ｄ変換処理が終了するまでの間と次の検出までの待機時間とは、制御回路８０２にほとんど負荷をかけることがない。
【０１３０】
又、第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理をＡ／Ｄ変換回路とソフトウェアとを用いて処理することにより、特別な回路を付加することなく、簡単で小型で安価な回路構成の検出装置を提供することができる。
【０１３１】
又、第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理を所定期間巡回的に行うため、各コピー防止信号を確実に検出することができる。
【０１３２】
又、第２の実施例では第１の実施例と同様に、ＶＢＩ内の所定のラインから検出された１ラインあたり１８０バイトという比較的少ないデータ量を処理することにより、１つ又は複数種類のコピー防止信号を検出することができる。これにより、システム全体に過度の負荷をかけることなく、高速且つ確実に１つ又は複数種類のコピー防止信号を検出することができる。
【０１３３】
尚、本発明はその精神、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１３４】
例えば、本実施例ではコピー防止信号の一例として、マクロビジョン信号、ＣＧＭＳ−Ａ信号について説明したがそれに限るものではない。アナログビデオ信号の垂直ブランキング期間内に配置された、アナログビデオ信号のコピーを制限或いは防止するための情報であれば、他のコピー防止信号にも適用可能である。
【０１３５】
又、本実施例の電子機器は、アナログビデオ信号を入力するアナログ入力端子と、アナログビデオ信号をディジタルビデオ信号に変換する回路、ディジタルビデオ信号を外部出力する回路とを有する機器であれば、ディジタルビデオレコーダ、カメラ一体型デジタルレコーダに限らず、ディジタルテレビ、ビデオキャプチャー・ユニット、コンバータ・ユニット、セット・トップ・ボックス、コンピュータ、これらの機器に接続可能な機能拡張ボード等の電子機器に適用することができる。
【０１３６】
従って、前述の実施例はあらゆる点おいて単なる例示に過ぎず、限定的に解釈してはならない。
【０１３７】
【発明の効果】
本発明によれば、コピーを制限或いは防止するための複数種類の信号を、ソフトウェアを利用した簡単な回路構成で検出することができる。
【図面の簡単な説明】
【図１】第１の実施例の電子機器の構成を示すブロック図。
【図２】第１の実施例の電子機器の処理動作を説明するフローチャート。
【図３】本実施例におけるマクロビジョン信号の検出方法について説明する図。
【図４】本実施例におけるＣＧＭＳ−Ａ信号の検出方法について説明する図。
【図５】本実施例のコピー防止信号の一つであるマクロビジョン信号を説明する図。
【図６】本実施例のコピー防止信号の一つであるＣＧＭＳ−Ａ信号を説明する図。
【図７】本実施例のＡ／Ｄ変換回路の動作の一例を示す図。
【図８】第２の実施例の電子機器の構成を示すブロック図。
【図９】第２の実施例の電子機器の処理動作を説明するフローチャート。
【図１０】本実施例の電子機器のコピー防止機能について説明する図。
【発明の属する技術分野】
本発明は、アナログビデオ信号を入力する映像信号入力装置に関する。
【０００２】
【従来の技術】
近年、アナログビデオ信号の著作権を保護するための技術が開発されている。
【０００３】
このような技術には、アナログビデオ信号のコピーを制限或いは管理するための制御信号（即ち、コピー防止信号）を垂直ブランキング期間中に付加するものがある。
【０００４】
【発明が解決しようとする課題】
現在、コピー防止信号には様々方式が提案されている。そのため、多くのアナログビデオ信号の著作権を保護するためには、できる限り多くの方式に対応する必要がある。
【０００５】
ところが、アナログビデオ信号の垂直ブランキング期間中には、コピー防止信号のみならず、ゴーストキャンセラ、クローズドキャプション等の信号が付加されている。従って、垂直ブランキング期間の中から複数の方式に対応したコピー防止信号を確実に誤動作なく検出するためには、各方式に対応した専用のハードウェアが必要であった。
【０００６】
しかしながら、専用のハードウェアは、複雑なロジックを高速で処理する機能を実現するために、基板上の部品面積の増加と回路コストの増大を招いてしまう問題があった。
【０００７】
そこで、本発明は、コピーを制限或いは防止するための複数種類の信号を、ソフトウェアを利用した簡単な回路構成で検出することのできる映像信号入力装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る映像信号入力装置は、アナログビデオ信号を入力する入力手段と、前記アナログビデオ信号の垂直ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号である第１の信号を検出し、前記ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号であり、かつ、前記第１の信号と異なる種類の信号である第２の信号を検出する制御手段と、前記アナログビデオ信号をデジタルデータに変換する変換手段と、前記デジタルデータを記録媒体に記録する記録手段と、前記デジタルデータを外部に出力するデジタル出力手段と、前記アナログビデオ信号を表示する表示手段とを有し、前記垂直ブランキング期間から前記第１の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第１の範囲を設定し、前記第１の範囲から前記第１の信号を検出し、前記垂直ブランキング期間から前記第２の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第２の範囲を設定し、前記第２の範囲から前記第２の信号を検出し、前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーが自由であることを示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理と、前記アナログビデオ信号を前記表示手段に表示する処理とを可能にし、前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーの回数を制限する信号又はコピーの禁止を示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理とを停止するとともに、所定の警告を前記表示手段に表示させることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１５】
まず、アナログビデオ信号のコピーを制限或いは防止するための信号（以下、コピー防止信号と称する）について説明する。
【００１６】
図５は、アナログビデオ信号の垂直ブランキング期間（Vartical Blanking Interval、以下、ＶＢＩと称する）内に配置されたマクロビジョン信号について説明する図である。
【００１７】
図５において、５０１は水平同期信号（Hsync）、５０２はマクロバースト、５０３は負方向の擬似シンクパルス、５０４は白方向にレベルが変動するパルスである。
【００１８】
ここで、擬似シンクパルス５０３は、１ライン内に４〜８個挿入されている。又、パルス５０４は、擬似シンクパルス５０３の直後に配置され、１ライン内に４〜８個挿入される。
【００１９】
マクロビジョン信号は、擬似シンクパルス５０３とその直後に配置されたパルス５０４とで構成される。ここで、マクロビジョン信号は、アナログビデオ信号のＶＢＩ内に５ライン以上にわたって配置されている。
【００２０】
本実施例のデジタルＶＴＲでは、外部入力されたアナログビデオ信号から上述のマクロビジョン信号を検出した場合、そのアナログビデオ信号の記録、デジタル出力、表示等の動作を停止すると共に、警告メッセージを表示する。
【００２１】
図６は、アナログビデオ信号のＶＢＩ内に配置されたＣＧＭＳ−Ａ信号について説明する図である。
【００２２】
図６において、６０１は７０ＩＲＥで表されるリファレンス信号、６０２は７０ＩＲＥ又は０ＩＲＥで表される２０ビットのビデオＩＤである。ＣＧＭＳ−Ａ信号は、このビデオＩＤ２０２の一部の情報として定められている。
【００２３】
ここで、リファレンス信号６０１は、アナログビデオ信号のＶＢＩの水平第２０ライン及び２８３ラインに配置されたビデオＩＤを識別するための信号である。又、ビデオＩＤ６０２は、１４ビットのデジタル情報と６ビットＣＲＣＣとからなる。
【００２４】
ＣＧＭＳ−Ａ信号の検出は、次の手順で行う。まず、リファレンス信号６０１を検出し、ＶＢＩ内に配置された２０ビットのビデオＩＤ６０２を読み込む。次に、そのビデオＩＤ６０２をＣＲＣＣ（Cyclic Redundancy Check Code）を用いてチェックした後、得られた１４ビットのデジタル情報からＣＧＭＳ−Ａ信号を検出する。
【００２５】
ここで、ＣＧＭＳ−Ａ信号は、１４ビットのデジタル情報の第７ビット、第８ビットに格納されている。ＣＧＭＳ−Ａ信号が「００」である場合には、コピーが自由であることを示し、「１０」である場合には、一回だけコピーを許容することを示す。又、ＣＧＭＳ−Ａ信号が「１１」である場合には、コピーが禁止されていることを示す。
【００２６】
本実施例の電子機器では、外部入力されたアナログビデオ信号からＣＧＭＳ−Ａ信号を検出した場合、そのアナログビデオ信号の記録、デジタル出力、表示等の動作を停止すると共に、警告メッセージを表示する。
【００２７】
（第１の実施例）
以下、第１の実施例のコピー防止信号検出方法を有する電子機器について詳細に説明する。
【００２８】
図１は、第１の実施例における電子機器の構成を示すブロック図である。第１の実施例の電子機器は、例えば、アナログビデオ信号を入力し、デジタル記録するデジタルビデオレコーダ、カメラ一体型デジタルビデオレコーダ等に適用される。
【００２９】
図１において、アナログ入出力端子１０１は、外部機器とアナログビデオ信号の入出力を行う。クランプ回路１０２は、入力されたアナログビデオ信号を一定のレベルに保持する。同期分離回路１０３は、クランプ回路１０２の出力から同期信号だけを分離する。
【００３０】
垂直分離回路１０４は、同期分離回路１０３の出力から更に垂直同期信号１ａを分離する。又、水平分離回路１０５は、同期分離回路１０３の出力から更に水平同期信号１ｂを分離する。ここで、分離された垂直同期信号１ａと水平同期信号１ｂとは、タイミング発生回路１０７に供給される。
【００３１】
一方、Ｙ／Ｃ分離回路１０６には、クランプ回路１０２の出力が供給される。Ｙ／Ｃ分離回路１０６は、クランプ回路１０２の出力を輝度信号（Ｙ）１ｃと色差信号（Ｃ）とに分離する。これらの信号は、デジタル信号処理回路１１３に供給されると共に、Ａ／Ｄ変換回路１０８にも供給される。ここで、分離された輝度信号１ｃのＶＢＩには、上述のコピー防止信号（上述のマクロビジョン信号やＣＧＭＳ−Ａ信号等）が付加されている。
【００３２】
デジタル信号処理回路１１３は、Ｙ／Ｃ分離回路１０６からの輝度信号（Ｙ）と色差信号（Ｃ）とをデジタル化し、記録再生あるいは外部出力に適したデータフォーマットに変換する。この場合、デジタル信号処理回路１１３は、入力信号に対して所定の高能率符号化方式（例えば、所定の画素ブロック毎にＤＣＴ変換、量子化、可変長符号化する方式、ＭＰＥＧ方式、ＤＶ方式）を行う。
【００３３】
記録再生に適したデータフォーマットに変換されたデータは、記録／再生処理回路１１５に供給される。記録／再生処理回路１１５は、記録データを記録媒体１１６に供給し、再生データをデジタル信号処理回路１１３に供給する。ここで、記録媒体１１６は、磁気テープ、光磁気ディスク、固体メモリ、ハードディスク等から構成される。記録／再生処理回路１１５の記録再生動作は、制御回路１１２によって制御される。
【００３４】
外部出力に適したデータフォーマットに変換されたデータは、デジタルインタフェース１１７に供給される。デジタルインタフェース１１７は、ＩＥＥＥ１３９４規格に準拠した機能を具備し、デジタルビデオ信号をIsochronous転送し、制御信号をAsynchronous転送する。ここで、Isochronous転送とは、一定量のデータを略一定となる時間間隔で転送することを保証する転送方式である。デジタルインタフェース１１７の入出力動作は、制御回路１１２によって制御される。
【００３５】
又、デジタル信号処理回路１１３は、Ｙ／Ｃ分離回路１０６の出力を表示する場合、該出力をデジタル化することなく表示パネル１１９に供給する。
【００３６】
又、デジタル信号処理回路１１３は、撮像部１１８の出力（被写体の光学像から生成された標準テレビジョン信号）をデジタル化し、記録再生あるいは外部出力に適したデータフォーマットに変換して記録／再生処理回路１１５やデジタルインタフェース１１７に供給する。
【００３７】
更に、デジタル信号処理回路１１３は、撮像部１１８の出力（被写体の光学像から生成された標準テレビジョン信号）をデジタル化することなく、表示パネル、アナログ入出力端子１０１に供給する。
【００３８】
Ａ／Ｄ変換回路１０８は図７に示すように、タイミング発生回路１０７から出力されたＡ／Ｄ変換許可信号１ｄを受信した後、発信回路（Clock）１０９から出力されたクロックパルス１ｆに基づき、輝度信号１ｃを連続的にＡ／Ｄ変換する。第１の実施例において、Ａ／Ｄ変換回路１０８は、アナログビデオ信号１ライン中において、例えば、１８０回Ａ／Ｄ変換を行う。
【００３９】
Ａ／Ｄ変換された結果は、順次メモリ１１０に記憶される。又、Ａ／Ｄ変換回路１０８は、タイミング発生回路１０７にて指定された区間のＡ／Ｄ変換処理が全て終了した後、Ａ／Ｄ変換終了信号１ｅを制御回路１１２に出力する。
【００４０】
制御回路１１２は、電子機器全体の動作を制御するマイクロコンピュータであり、記憶媒体１１４に記憶されたソフトウェアを読み出すＣＰＵとその周辺回路とが一体的に構成されている。
【００４１】
又、制御回路１１２は、Ａ／Ｄ変換回路１０８がＡ／Ｄ変換を行う所定の映像ラインをライン設定回路１１１に対して指示する。ライン設定回路１１１は、制御回路１１２の指示に基づき、Ａ／Ｄ変換を行う所定の映像ラインをタイミング発生回路１０７に対して設定する。
【００４２】
更に、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを入力した後、メモリ１１０に記憶されたデータを参照し、輝度信号１ｃのＶＢＩに付加された１つ又は複数種類のコピー防止信号を検出する。
【００４３】
次に、図２のフローチャートを用いて、第１の実施例の電子機器の処理動作について説明する。図２では特に、ＶＢＩ内に配置された１つ又は複数種類のコピー防止信号を検出するまでの手順について詳細に説明する。
【００４４】
以下で説明するように、第１の実施例の電子機器は、外部入力されたアナログビデオ信号に対して、はじめにマクロビジョン信号を検出する処理を実行し、引き続いてＣＧＭＳ−Ａ信号を検出する処理を実行し、再びマクロビジョン信号を検出する処理を実行する。つまり、２つのコピー防止信号の検出処理を交互に且つ巡回的に繰り返す。
【００４５】
ここで、マクロビジョン信号の検出は、アナログビデオ信号の輝度信号のＶＢＩの水平第１０〜第１９ラインにおいて行い、ＣＧＭＳ−Ａ信号の検出は、水平第２０ラインにおいて行う。
【００４６】
ステップＳ２０１において、制御回路１１２は、ライン設定回路１１１に指示するパラメータ変数Ｈの初期値を決定する。本実施例では、マクロビジョン信号の検出をアナログビデオ信号の第１０ラインから行うため、制御回路１１２は、パラメータ変数Ｈの初期値をＨ＝１０とする。
【００４７】
ステップＳ２０２において、ライン設定回路１１１はタイミング発生回路１０７に対して、制御回路１１２から指示されたパラメータ変数Ｈを設定する。
【００４８】
ステップＳ２０３において、タイミング発生回路１０７は、垂直同期信号１ａと水平同期信号１ｂとに基づいて、アナログビデオ信号の第１０ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号１ｄをＡ／Ｄ変換回路１０８に供給する。これ伴い、Ａ／Ｄ変換回路１０８は、クロックパルス１ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。ここで、Ａ／Ｄ変換回路１０８は、輝度信号１ｃの１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【００４９】
水平同期信号１ｂから次のラインの同期パルスを検出した後、タイミング発生回路１０７はＡ／Ｄ変換許可信号１ｄの出力を停止する。これに伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路１１２に対してＡ／Ｄ変換終了信号１ｅを供給する。
【００５０】
尚、ステップＳ２０３の間、制御回路１１２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路１１２の利用効率を高めることができる。
【００５１】
ステップＳ２０４において、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを監視し、１ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路１１２がＡ／Ｄ変換終了信号１ｅを検出した場合、メモリ１１０には、輝度信号１ｃの１ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納されている。
【００５２】
ステップＳ２０５において、制御回路１１２は、メモリ１１０に記憶されたデータを参照し、マクロビジョン信号を検出する。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいて検出処理を実行する。この検出処理は、１ＶＢＩ内で十分な時間的余裕をもって処理することができる。そのため、制御回路１１２は、検出処理と他の処理と共存するさせることができる。
【００５３】
尚、第１の実施例におけるマクロビジョン信号の検出方法については、図３を用いて後述するが、例えば、制御回路１１２は、第１０〜第１９ラインの各ライン毎に、Ａ／Ｄ変換値が１となるサンプル数を計数し、それらを全て足し合わせる。
【００５４】
ステップＳ２０６において、制御回路１１２は、パラメータ変数Ｈの値が１９より小さいか否かを判別する。
【００５５】
パラメータ変数Ｈの値がＨ＜１９と判定された場合、ステップＳ２０７において、制御回路１１２は、パラメータ変数Ｈの値を１つ増加させ、それをライン設定回路１１１に指示し、ステップＳ２０２からの処理を再び実行する。つまり、制御回路１１２は、第１０〜第１９ラインまでの区間において、上述のＡ／Ｄ変換処理を１ライン分ずつ順次処理する。
【００５６】
又、パラメータ変数Ｈの値がＨ≧１９と判別された場合、ステップＳ２０８において、制御回路１１２は、アナログビデオ信号にマクロビジョン信号が付加されていたか否かを判定する。
【００５７】
具体的に第１の実施例では、第１０〜第１９ラインの各ラインにおけるＡ／Ｄ変換値の合計を予め決められた値と比較し、その結果からマクロビジョン信号が存在するか否かの判定を行う。
【００５８】
ステップＳ２０９において、制御回路１１２は、次にＣＧＭＳ−Ａ信号を検出する処理を実行する。制御回路１１２は、ライン設定回路１１１に指示するパラメータ変数Ｈの値をＨ＝２０又は２８３に決定する。ここで、パラメータ変数Ｈ＝２０は、アナログビデオ信号のＯＤＤフィールドの第２０ライン目を示し、パラメータ変数Ｈ＝２８３ＥＶＥＮフィールドの第２８３ライン目を示す。ライン設定回路１１１は、タイミング発生回路１０７に対して、制御回路１１２から指示されたパラメータ変数Ｈを交互に設定する。
【００５９】
ステップＳ２１０において、タイミング発生回路１０７は、垂直同期信号１ａと水平同期信号１ｂとに基づいて、アナログビデオ信号の第２０ライン又は第２８３ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号１ｄをＡ／Ｄ変換回路１０８に供給する。これに伴い、Ａ／Ｄ変換回路１０８は、クロックパルス１ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。
【００６０】
ここで、Ａ／Ｄ変換回路１０８は、輝度信号１ｃの１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【００６１】
水平同期信号１ｂから次のラインの同期パルスを検出した後、タイミング発生回路１０７は、Ａ／Ｄ変換許可信号１ｄの出力を停止する。これ伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路１１２に対してＡ／Ｄ変換終了信号１ｅを供給する。
【００６２】
尚、ステップＳ２１０の間、制御回路１１２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路１１２の利用効率を高めることができる。
【００６３】
ステップＳ２１１において、制御回路１１２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号１ｅを監視し、第２０ライン又は第２８３ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路１１２がＡ／Ｄ変換終了信号１ｅを検出した場合、メモリ１１０には、輝度信号１ｃの第２０ライン又は第２８３ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納される。
【００６４】
ステップＳ２１２において、制御回路１１２は、メモリ１１０に記憶されたデータを参照し、ＣＧＭＳ−Ａ信号を検出する処理を実行する。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいて検出処理を実行する。
【００６５】
尚、第１の実施例におけるＣＧＭＳ−Ａ信号の検出方法については、図４を用いて後述する。
【００６６】
ステップＳ２１３において、制御回路１１２は、アナログビデオ信号に付加されていたＣＧＭＳ−Ａ信号の内容を判定する。
【００６７】
ステップＳ２１４の終了後、制御回路１１２は、所定期間が経過するまでの間、ステップＳ２０２以下の処理を巡回的に実行し、処理を終了する。ここで、所定期間とは、予め定められた時間であってもよいし、予め定められた数のフィールド或いはフレームを処理する期間であってもよい。
【００６８】
次に、第１の実施例の電子機器のコピー防止機能について説明する。
【００６９】
図２に示す検出方法によって１つ又は複数種類のコピー防止信号を検出した後、制御回路１１２は、各コピー防止信号の内容を判別する。その後、制御回路１１２は、各コピー防止信号の内容に応じて、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を制御する。
【００７０】
図１０は、各コピー防止信号の検出結果と、それに応じた処理動作の一例について説明する図である。
【００７１】
アナログビデオ信号から検出されたコピー防止信号がマクロビジョン信号のみであった場合、制御回路１１２は、マクロビジョン信号の有無により各処理回路の動作を制御する。
【００７２】
即ち、マクロビジョン信号がある場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００２）。又、マクロビジョン信号がない場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００１）。
【００７３】
又、アナログコンテンツから検出されたコピー防止信号がＣＧＭＳ−Ａ信号のみであった場合、制御回路１１２は、ＣＧＭＳ−Ａ信号の内容によりコピーの可否を判別する。
【００７４】
即ち、ＣＧＭＳ−Ａ信号が「００」である場合のみ、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００３）。又、ＣＧＭＳ−Ａ信号が「１０」或いは「１１」である場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００４、１００５）。
【００７５】
更に、アナログコンテンツから２種類のコピー防止信号が検出された場合、制御回路１１２は、ＣＧＭＳ−Ａ信号の内容によりコピーの可否を判別する。
【００７６】
即ち、ＣＧＭＳ−Ａ信号が「００」である場合のみ、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を全て可能とする（図１０の１００６）。又、ＣＧＭＳ−Ａ信号が「１０」或いは「１１」である場合には、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理を不可とし、表示パネル１１９にコピー防止信号が付加されていることを示す警告メッセージを表示させる（図１０の１００７、１００８）。
【００７７】
以上のように制御することにより、電子機器の構成を複雑にすることなく簡単にアナログビデオ信号のコピーを防止でき、著作権を保護することができる。
【００７８】
図３を用いて第１の実施例におけるマクロビジョン信号の検出方法について詳細に説明する。
【００７９】
図３において、３０１はアナログビデオ信号の輝度信号のＶＢＩに付加されたマクロビジョン信号、３０２は水平同期信号、３０３はＡ／Ｄ変換回路１０８によってＡ／Ｄ変換される値を表す目盛りである。
【００８０】
第１の実施例において、Ａ／Ｄ変換回路１０８は、８ビットの分解能でＡ／Ｄ変換を行い、０ＩＲＥであるペデスタルレベル３０４を１６に、１００ＩＲＥを２５５に対応させて変換を行う。又、Ａ／Ｄ変換回路１０８は、０ＩＲＥ以下の同期パルス部分に対して、Ａ／Ｄ変換値が１となるレベルまではリニアに変換し、それ以外となる部分についてはその値を全て１として出力する。
【００８１】
従って、Ａ／Ｄ変換を行ったラインにマクロビジョン信号が付加されていた場合、擬似シンクパルス５０３の部分のＡ／Ｄ変換値は「１」となる。
【００８２】
これにより、制御回路１１２は、ＶＢＩに付加されたマクロビジョン信号を様々な方法で検出することができる。例えば、マクロビジョン信号の付加された区間の時間を積分する（即ち、Ａ／Ｄ変換値が１となるサンプル数を計数する）ことによってマクロビジョン信号を検出し、その有無を判別することができる。尚、このような処理は、記憶媒体１１４に記憶されたソフトウェアに基づいて実行される。
【００８３】
図４を用いて第１の実施例におけるＣＧＭＳ−Ａ信号の検出方法について詳細に説明する。
【００８４】
ＣＧＭＳ−Ａ信号は、ビデオＩＤ６０２の一部であるため、リファレンス信号６０１を検出できれば、その存在を確認することができる。図６に示すように、リファレンス信号６０１と、その後に続く２０ビットのデジタル情報（即ち、ビデオＩＤ６０２）の信号レベルは、７０ＩＲＥ及び０ＩＲＥである。
【００８５】
ここで、７０ＩＲＥ及び０ＩＲＥを第１の実施例のＡ／Ｄ変換値と対応させると、７０ＩＲＥは「１６９」となり、０ＩＲＥは「１６」となる。従って、第１の実施例では、閾値を３５ＩＲＥである「９３」とし、各ビットの１又は０を判定する。
【００８６】
制御回路１１２は、メモリ１１０に記憶されたデータを参照し、最初にＡ／Ｄ変換値が「９３」を超える部分を見つけ、それをリファレンス信号６０１と判別する。リファレンス信号６０１の検出後、制御回路１１２は、予め定められたサンプル数を加えた位置をチェックし、リファレンス信号６０１とビデオＩＤ６０２との間にあるペデスタルレベルを確認する。ここで、リファレンス信号６０１の時間的な幅については予め定められている。
【００８７】
ペデスタルレベルを確認した後、制御回路１１２は、予め定められたサンプル数を加えた位置をチェックし、ビデオＩＤ６０２に対応するサンプル値と閾値とを比較し、２０ビットのビデオＩＤ６０２を検出する。ここで、ペデスタルレベルの時間的な幅については予め定められている。
【００８８】
ビデオＩＤ６０２の検出後、制御回路１１２は、６ビットのＣＲＣＣを用いて１４ビットのデジタル情報をチェックし、ＣＧＭＳ−Ａ信号を検出し、その内容を判別する。
【００８９】
このように処理することにより、制御回路１１２は、ＣＧＭＳ−Ａ信号を検出することができると共に、その内容を判別することができる。ここで、制御回路１１２は、記憶媒体１１４に記憶されたソフトウェアに基づいてＣＧＭＳ−Ａ信号の検出と内容の判別とを実行する。
【００９０】
以上説明したように第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理の一部をソフトウェアを用いて時分割に処理することができる。これにより、制御回路１１２は、コピー防止信号の検出処理をシステム内のその他の処理と共存させることができると共に、その他の処理と並列的に処理することもできる。特に、Ａ／Ｄ変換処理が終了するまでの間、制御回路１１２にはほとんど負荷をかけることがない。
【００９１】
又、第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理をＡ／Ｄ変換回路とソフトウェアとを用いて処理することにより、特別な回路を付加することなく、簡単で小型で安価な回路構成の検出装置を提供することができる。
【００９２】
又、第１の実施例では、１つ又は複数種類のコピー防止信号を検出するため処理を所定期間巡回的に行うため、各コピー防止信号を確実に検出することができる。
【００９３】
又、第１の実施例では、ＶＢＩ内の所定のラインから検出された１ラインあたり１８０バイトという比較的少ないデータ量を処理することにより、１つ又は複数種類のコピー防止信号を検出することができる。これにより、システム全体に過度の負荷をかけることなく、高速且つ確実に１つ又は複数種類のコピー防止信号を検出することができる。
【００９４】
尚、第１の実施例では、繰り返し処理することにより得られた複数種類のコピー防止信号（即ち、マクロビジョン信号とＣＧＭＳ−Ａ信号）の内容の連続性を確認することにより、更に信頼性の高いコピー防止技術を提供することも可能である。又、所定時間内において検出された複数種類のコピー防止信号の内容の一致を確認することにより、更に信頼性の高いコピー防止技術を提供することも可能である。
【００９５】
（第２の実施例）
次に、第２の実施例のコピー防止信号検出方法を有する電子機器について詳細に説明する。
【００９６】
図８は、第２の実施例のおける電子機器の構成を示すブロック図である。第２の実施例の電子機器は、例えば、アナログビデオ信号を入力し、デジタル記録するデジタルビデオレコーダ、カメラ一体型デジタルビデオレコーダ等に適用される。
【００９７】
尚、図８において、図１の電子機器と同様の機能を有する処理部については同一の符号を付し、その説明を省略する。
【００９８】
図８では、図１の構成に加えて更に、垂直分離回路１０４から出力される垂直同期信号８ｂと水平分離回路１０５から出力される水平同期信号８ｃとを入力し、アナログビデオ信号が入力されているか否かを判定する入力判定回路８０１を設けている。
【００９９】
入力判定回路８０１の判定結果８ｄは、制御回路８０２に供給される。制御回路８０２は、第１の実施例と同様に、記憶媒体８０４に記憶されたソフトウェアを読み出すＣＰＵとその周辺回路とにより構成されている。
【０１００】
ここで、制御回路８０２は、垂直同期信号８ｂを割込み信号として入力している。制御回路８０２は、この割込み信号の発生した数を計数することによって、外部からのアナログビデオ信号と同期した時間を生成することができる。
【０１０１】
又、制御回路８０２は、タイミング発生回路８０３に対して、タイミング発生の許可／禁止を設定するためのタイミング許可信号８ａを供給する。タイミング発生回路８０３は、このタイミング許可信号８ａに応じてＡ／Ｄ変換を実行するタイミングを制御する。
【０１０２】
次に、図９のフローチャートを用いて、第２の実施例の電子機器の処理動作について説明する。図９では特に、ＶＢＩ内に配置された１つ又は複数種類のコピー防止信号を検出するまでの手順について詳細に説明する。
【０１０３】
以下で説明するように、第２の実施例の電子機器は、第１の実施例と同様に、マクロビジョン信号の検出処理とＣＧＭＳ−Ａ信号の検出処理とを交互に且つ巡回的に繰り返す。
【０１０４】
ステップＳ９０１において、制御回路８０２は、アナログビデオ信号が外部入力されたか否かを入力判定回路８０１の判定結果８ｄを用いて判別する。ここで、入力がないと判定された場合、制御回路８０２は再びステップＳ９０１を処理する。
【０１０５】
入力が検出されると、ステップＳ９０２において、制御回路８０２は第１の実施例と同様に、ライン設定回路１１１に指示するパラメータ変数Ｈの初期値をＨ＝１０とする。
【０１０６】
これと同時に、制御回路８０２は、タイミング許可信号８ａを「許可」状態とし、Ａ／Ｄ変換処理を開始させる。
【０１０７】
次に、ステップＳ９０３〜Ｓ９０９までの処理において、マクロビジョン信号を検出し、判定する。ここで、ステップＳ９０３〜Ｓ９０９までの処理は、図２に示すステップＳ２０２〜Ｓ２０８と同様に処理される。又、マクロビジョン信号の検出方法も図３に示す検出方法と同様に処理される。更に、マクロビジョン信号の判別方法も第１の実施例と同様の手法で処理される。
【０１０８】
尚、ステップＳ９０４の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１０９】
マクロビジョン信号の検出及び判別処理が終了した後、ステップＳ９０９において、制御回路８０２は、次にＣＧＭＳ−Ａ信号の検出する処理を実行する。
【０１１０】
ステップＳ９１０において、制御回路８０２は、第１の実施例と同様に、ライン設定回路１１１に指示するパラメータ変数Ｈの値をＨ＝２０又は２８３に設定する。これと同時に、制御回路８０２は、Ｖカウンタに２秒ぶんの時間を示す「１２０」をセットする。
【０１１１】
ここで、Ｖカウンタとは、制御回路８０２にて処理されるソフトウェア上のカウンタであり、記録媒体８０４のプログラムに従ってカウントダウンされるものである。Ｖカウンタの値を２秒ぶんにセットすることにより、ＣＧＭＳ−Ａ信号の検出処理を２秒間繰り返す。
【０１１２】
ステップＳ９１１において、タイミング発生回路８０３は、垂直同期信号８ｂと水平同期信号８ｃとに基づいて、アナログビデオ信号の第２０ライン又は第２８３ラインを検出し、所定のタイミングでＡ／Ｄ変換許可信号８ｅをＡ／Ｄ変換回路１０８に供給する。これに伴い、Ａ／Ｄ変換回路１０８は、クロックパルス８ｆに基づいてＡ／Ｄ変換を実行し、その結果を順次メモリ１１０に記憶させる。
【０１１３】
ここで、Ａ／Ｄ変換回路１０８は第１の実施例と同様に、輝度信号の１ラインに対して、例えば、１８０サンプル分のＡ／Ｄ変換を行う。
【０１１４】
水平同期信号８ｃから次のラインの同期パルスを検出した後、タイミング発生回路８０３は、Ａ／Ｄ変換許可信号８ｅの出力を停止する。これ伴い、Ａ／Ｄ変換回路１０８は、Ａ／Ｄ変換処理を終了し、制御回路８０２に対してＡ／Ｄ変換終了信号８ｇを供給する。
【０１１５】
尚、ステップＳ９１１の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１１６】
ステップＳ９１２において、制御回路８０２は、Ａ／Ｄ変換回路１０８からのＡ／Ｄ変換終了信号８ｅを監視し、第２０ライン又は第２８３ラインにおけるＡ／Ｄ変換処理が終了したか否かを判別する。ここで、制御回路８０２がＡ／Ｄ変換終了信号８ｅを検出した場合、メモリ１１０には、輝度信号１ｃの第２０ライン又は第２８３ラインを順次Ａ／Ｄ変換した結果（即ち、１８０サンプル分のデータ）が格納される。
【０１１７】
ステップＳ９１３において、制御回路８０２は第１の実施例と同様に、メモリ１１０に記憶されたデータを参照し、ＣＧＭＳ−Ａ信号を検出する処理を実行する。ここで、ＣＧＭＳ−Ａ信号は、図４に示す検出方法に従って処理される。
【０１１８】
ステップＳ９１４において、制御回路８０２は、前記Ｖカウンタの値を１減らす。
【０１１９】
ステップＳ９１５において、制御回路８０２は、Ｖカウンタの値が０になったか否か（即ち、２秒間の検出処理が終了したか否か）を判別する。０でない場合、再びステップＳ９１１からの処理を実行し、各フィールドに対する検出処理を実行する。
【０１２０】
ここで、ＣＧＭＳ−Ａ信号の検出処理を２秒間繰り返し行うのは、ＣＧＭＳ−Ａ信号が２秒間に２フレーム以上の割合でＶＢＩに配置されるためである。尚、Ｖカウンタの値は、検出対象となるコピー防止信号の特性に応じて変化させてもよい。
【０１２１】
Ｖカウンタの値が０であった場合、ステップＳ９１６において制御回路８０２は、ステップＳ９１３にて検出された結果を用いて、アナログビデオ信号に付加されていたＣＧＭＳ−Ａ信号の内容を判定する。ここで、制御回路８０２は、２秒間の検出結果を用いて、一致検出や連続検出等の自由度の高い判定処理を行う。
【０１２２】
ステップＳ９１７において、制御回路８０２は、タイミング許可信号８ａを「禁止」状態とし、Ａ／Ｄ変換処理を停止させる。
【０１２３】
Ａ／Ｄ変換処理の停止後、ステップＳ９１８において、制御回路８０２は、所定時間（例えば、数秒間或いは数フィールド又は数フレーム分）検出処理を待機する。
【０１２４】
ここで、制御回路８０２は、待機時間の計測を、計時手段を設けることなく上述の割り込み信号を計数することによって実現している。これにより、本実施例の電子機器は、制御回路８０２の構成を簡略化することができる。又、本実施例の電子機器は、外部入力されたアナログビデオ信号に同期した時間を計数することができ、より高い精度で待機時間を計測することができる。
【０１２５】
又、本実施例の電子機器は、制御回路８０２の負担を更に軽減することができ、Ａ／Ｄ変換回路１０８の消費電力を更に低減することができる。
【０１２６】
尚、ステップＳ９１８の間、制御回路８０２は、コピー防止信号の検出処理を一時的に待機するため、検出処理以外の処理を自由に実行することが可能である。これにより、制御回路８０２の利用効率を高めることができる。
【０１２７】
所定時間待機した後、制御回路８０２は、ステップＳ９０１以下の処理を巡回的に実行し、処理を終了する。
【０１２８】
第２の実施例の電子機器では、第１の実施例と同様のコピー防止機能を具備している。つまり、図９に示す検出方法によって１つ又は複数種類のコピー防止信号を検出した後、制御回路８０２は、各コピー防止信号の内容に応じて、記録／再生回路１１５の記録処理、デジタルインタフェース１１７のデジタル出力処理、表示パネル１１９の表示処理を図１０のように制御する。
【０１２９】
以上説明したように第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理の一部をソフトウェアを用いて時分割に処理することができる。これにより、制御回路８０２は、コピー防止信号の検出処理をシステム内のその他の処理と共存させることができると共に、その他の処理と並列的に処理することもできる。特に、Ａ／Ｄ変換処理が終了するまでの間と次の検出までの待機時間とは、制御回路８０２にほとんど負荷をかけることがない。
【０１３０】
又、第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理をＡ／Ｄ変換回路とソフトウェアとを用いて処理することにより、特別な回路を付加することなく、簡単で小型で安価な回路構成の検出装置を提供することができる。
【０１３１】
又、第２の実施例では第１の実施例と同様に、１つ又は複数種類のコピー防止信号を検出するため処理を所定期間巡回的に行うため、各コピー防止信号を確実に検出することができる。
【０１３２】
又、第２の実施例では第１の実施例と同様に、ＶＢＩ内の所定のラインから検出された１ラインあたり１８０バイトという比較的少ないデータ量を処理することにより、１つ又は複数種類のコピー防止信号を検出することができる。これにより、システム全体に過度の負荷をかけることなく、高速且つ確実に１つ又は複数種類のコピー防止信号を検出することができる。
【０１３３】
尚、本発明はその精神、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１３４】
例えば、本実施例ではコピー防止信号の一例として、マクロビジョン信号、ＣＧＭＳ−Ａ信号について説明したがそれに限るものではない。アナログビデオ信号の垂直ブランキング期間内に配置された、アナログビデオ信号のコピーを制限或いは防止するための情報であれば、他のコピー防止信号にも適用可能である。
【０１３５】
又、本実施例の電子機器は、アナログビデオ信号を入力するアナログ入力端子と、アナログビデオ信号をディジタルビデオ信号に変換する回路、ディジタルビデオ信号を外部出力する回路とを有する機器であれば、ディジタルビデオレコーダ、カメラ一体型デジタルレコーダに限らず、ディジタルテレビ、ビデオキャプチャー・ユニット、コンバータ・ユニット、セット・トップ・ボックス、コンピュータ、これらの機器に接続可能な機能拡張ボード等の電子機器に適用することができる。
【０１３６】
従って、前述の実施例はあらゆる点おいて単なる例示に過ぎず、限定的に解釈してはならない。
【０１３７】
【発明の効果】
本発明によれば、コピーを制限或いは防止するための複数種類の信号を、ソフトウェアを利用した簡単な回路構成で検出することができる。
【図面の簡単な説明】
【図１】第１の実施例の電子機器の構成を示すブロック図。
【図２】第１の実施例の電子機器の処理動作を説明するフローチャート。
【図３】本実施例におけるマクロビジョン信号の検出方法について説明する図。
【図４】本実施例におけるＣＧＭＳ−Ａ信号の検出方法について説明する図。
【図５】本実施例のコピー防止信号の一つであるマクロビジョン信号を説明する図。
【図６】本実施例のコピー防止信号の一つであるＣＧＭＳ−Ａ信号を説明する図。
【図７】本実施例のＡ／Ｄ変換回路の動作の一例を示す図。
【図８】第２の実施例の電子機器の構成を示すブロック図。
【図９】第２の実施例の電子機器の処理動作を説明するフローチャート。
【図１０】本実施例の電子機器のコピー防止機能について説明する図。
Claims (5)
- アナログビデオ信号を入力する入力手段と、
前記アナログビデオ信号の垂直ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号である第１の信号を検出し、前記ブランキング期間から、前記アナログビデオ信号のコピーを制限或いは防止するための信号であり、かつ、前記第１の信号と異なる種類の信号である第２の信号を検出する制御手段と、
前記アナログビデオ信号をデジタルデータに変換する変換手段と、
前記デジタルデータを記録媒体に記録する記録手段と、
前記デジタルデータを外部に出力するデジタル出力手段と、
前記アナログビデオ信号を表示する表示手段と
を有し、
前記垂直ブランキング期間から前記第１の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第１の範囲を設定し、前記第１の範囲から前記第１の信号を検出し、
前記垂直ブランキング期間から前記第２の信号を検出する場合、前記制御手段は、前記垂直ブランキング期間に第２の範囲を設定し、前記第２の範囲から前記第２の信号を検出し、
前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーが自由であることを示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理と、前記アナログビデオ信号を前記表示手段に表示する処理とを可能にし、
前記第１の信号が前記第１の範囲から検出され、前記第２の信号が前記第２の範囲から検出された場合であり、かつ、前記第２の信号がコピーの回数を制限する信号又はコピーの禁止を示す信号である場合、前記制御手段は、前記デジタルデータを前記記録媒体に記録する処理と、前記デジタルデータを前記デジタル出力手段を介して外部に出力する処理とを停止するとともに、所定の警告を前記表示手段に表示させることを特徴とする映像信号入力装置。 - 前記第１の範囲および前記第２の範囲をＡ／Ｄ変換するＡ／Ｄ変換手段をさらに有し、
前記第１の範囲から前記第１の信号を検出する場合、前記制御手段は、前記Ａ／Ｄ変換手段が前記第１の範囲をＡ／Ｄ変換した結果を用いて、前記第１の範囲から前記第１の信号を検出し、
前記第２の範囲から前記第２の信号を検出する場合、前記制御手段は、前記Ａ／Ｄ変換手段が前記第２の範囲をＡ／Ｄ変換した結果を用いて、前記第２の範囲から前記第２の信号を検出することを特徴とする請求項１に記載の映像信号入力装置。 - 前記第１の信号は、擬似シンクパルスであることを特徴とする請求項１又は２に記載の映像信号入力装置。
- 前記第２の信号は、ＣＧＭＳ−Ａ信号であることを特徴とする請求項１から３のいずれか１項に記載の映像信号入力装置。
- 前記映像信号入力装置は、カメラ一体型デジタルビデオレコーダであることを特徴とする請求項１から４のいずれか１項に記載の映像信号入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02180799A JP4217326B2 (ja) | 1999-01-29 | 1999-01-29 | 映像信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02180799A JP4217326B2 (ja) | 1999-01-29 | 1999-01-29 | 映像信号入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224537A JP2000224537A (ja) | 2000-08-11 |
| JP4217326B2 true JP4217326B2 (ja) | 2009-01-28 |
Family
ID=12065335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02180799A Expired - Fee Related JP4217326B2 (ja) | 1999-01-29 | 1999-01-29 | 映像信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4217326B2 (ja) |
-
1999
- 1999-01-29 JP JP02180799A patent/JP4217326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000224537A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250333B2 (ja) | 映像信号処理方法、映像信号記録方法、映像信号再生方法、映像信号処理装置、映像信号記録装置及び映像信号再生装置 | |
| US7248784B1 (en) | Signal conversion apparatus and method | |
| JPH09307861A (ja) | 信号処理方法及び信号処理装置 | |
| US7603025B2 (en) | Method and apparatus for copy protection detection in a video signal | |
| KR100840839B1 (ko) | 비디오 인코딩 장치, 비디오 인코딩 방법 및 그것을 이용한전자 기기 | |
| US6353459B1 (en) | Method and apparatus for down conversion of video data | |
| JP3046254B2 (ja) | ビデオ信号処理システムでの非標準同期信号を処理するための装置及びその方法 | |
| JP4217326B2 (ja) | 映像信号入力装置 | |
| JP3022472B2 (ja) | 画像データの改ざん防止装置および改ざん防止方法 | |
| US5402247A (en) | Image reproduction speed conversion apparatus | |
| KR100189055B1 (ko) | 감시 카메라 | |
| JP2000078515A (ja) | 記録装置、再生装置、記録再生装置及び表示装置 | |
| KR100850507B1 (ko) | 보안시스템의 자동 영상 보정 장치 및 방법 | |
| JP3332866B2 (ja) | 映像信号処理回路 | |
| JP3570403B2 (ja) | 映像信号記録方法及び映像信号記録装置 | |
| JP3013357B2 (ja) | ビデオ信号識別回路及び画像機器 | |
| JP2002010206A (ja) | 映像信号出力装置及び映像信号出力方法 | |
| JP4284185B2 (ja) | ビデオ・システムおよびビデオ・システムにおけるコピー防止方式を非同期的に検出する方法 | |
| JP4500376B2 (ja) | コピー禁止信号検出装置及び記憶媒体 | |
| JP3570402B2 (ja) | 映像信号処理方法、映像信号再生方法、映像信号処理装置及び映像信号再生装置 | |
| JP3038799B2 (ja) | 映像信号のダビング防止装置 | |
| JP2000285604A (ja) | 再生装置及び再生方法 | |
| JP2001094931A (ja) | 映像信号伝送方法、映像信号記録媒体、映像信号記録装置及び映像信号再生装置 | |
| KR100820827B1 (ko) | 복제 방지 코드 검출 기능을 구비한 영상기기 및 그제어방법 | |
| JP3089495B2 (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |