JP4214127B2 - Flip chip mounting method - Google Patents

Flip chip mounting method Download PDF

Info

Publication number
JP4214127B2
JP4214127B2 JP2005127261A JP2005127261A JP4214127B2 JP 4214127 B2 JP4214127 B2 JP 4214127B2 JP 2005127261 A JP2005127261 A JP 2005127261A JP 2005127261 A JP2005127261 A JP 2005127261A JP 4214127 B2 JP4214127 B2 JP 4214127B2
Authority
JP
Japan
Prior art keywords
tin film
semiconductor chip
gold
transfer plate
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005127261A
Other languages
Japanese (ja)
Other versions
JP2006310334A (en
Inventor
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2005127261A priority Critical patent/JP4214127B2/en
Publication of JP2006310334A publication Critical patent/JP2006310334A/en
Application granted granted Critical
Publication of JP4214127B2 publication Critical patent/JP4214127B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flipchip mounting method having high connection reliability. <P>SOLUTION: This flipchip mounting method is provided with (a) a process of forming an electrode on a wiring board; (b) process of forming a gold bump on the electrode of a semiconductor chip; (c) process of forming a tin film of a previously decided film thickness on a transfer plate; (d) process of processing the tin film formed in the process c into a previously decided size with the position of the gold bump formed in the process b; (e) process of transferring the processed tin film acquired in the process d on the gold bump acquired in the process b, and formed on the electrode of the semiconductor chip; and process (f) of joining the gold bump of the semiconductor chip acquired in the process e on which the tin film is transferred, on the electrode of the wiring board formed in the process a. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、熱圧着共晶接合法を用いた半導体チップのフリップチップ実装方法
に係り、特に錫膜の形成と形成された錫膜の半導体チップの金バンプへの転写技
術に関するものである。
The present invention relates to a flip chip mounting method of a semiconductor chip using a thermocompression bonding eutectic bonding method, and more particularly to a technique for forming a tin film and transferring the formed tin film to a gold bump of a semiconductor chip.

半導体チップのフリップチップ実装方法の一つとして、半導体チップの電極に
形成された金バンプとこの半導体チップを実装する配線基板の電極に錫めっきを
施し、共晶接合させる技術が公知である。(特許文献1、特許文献2参照)。
As one of flip chip mounting methods for semiconductor chips, a technique is known in which gold bumps formed on electrodes of a semiconductor chip and electrodes of a wiring board on which the semiconductor chip is mounted are subjected to tin plating and eutectic bonding. (See Patent Document 1 and Patent Document 2).

この従来の半導体チップのフリップチップ実装方法の一従来例として特許文献
1に記載のものを例にとって、図8を用いて説明する。
図8の(a)、(b)、(c)及び(d)は、従来の半導体チップのフリップ
チップ実装方法の一実施例について工程順に模式的に示した図である。
図8において、61は半導体チップを実装する電極パッド62が形成されたガ
ラス含浸エポキシ樹脂基板やセラミック基板等の配線基板、63は電極パッド上
に形成された錫めっき層である。71は半導体チップで電極パッド上に金バンプ
72が形成されている。
A conventional semiconductor chip flip-chip mounting method will be described with reference to FIG.
FIGS. 8A, 8B, 8C, and 8D are diagrams schematically showing an example of a conventional flip chip mounting method for a semiconductor chip in the order of steps.
In FIG. 8, 61 is a wiring substrate such as a glass-impregnated epoxy resin substrate or a ceramic substrate on which an electrode pad 62 for mounting a semiconductor chip is formed, and 63 is a tin plating layer formed on the electrode pad. Reference numeral 71 denotes a semiconductor chip, and gold bumps 72 are formed on the electrode pads.

このような半導体チップ71を配線基板61にフリップチップ実装する方法に
ついて図8に基づいて、工程順に説明する。
最初に、配線基板を用意し、所定の回路パターン(図示せず。)と半導体チッ
プ71を実装する位置に対応する位置に電極パッド62を形成し、配線基板61
を製造する(図8(a))。
次に、配線基板61の電極パッド62が形成された面に錫めっきを施し、電極
パッド62上に錫めっき層63を形成する(図8(b))。なお、このとき、錫
めっきを施さない部分にはめっきレジスト処理をしておき、めっき処理が終了し
た後このめっきレジストを除去する。
A method of flip-chip mounting such a semiconductor chip 71 on the wiring board 61 will be described in the order of steps based on FIG.
First, a wiring board is prepared, and electrode pads 62 are formed at positions corresponding to positions where a predetermined circuit pattern (not shown) and the semiconductor chip 71 are mounted.
Is manufactured (FIG. 8A).
Next, tin plating is performed on the surface of the wiring board 61 on which the electrode pads 62 are formed, and a tin plating layer 63 is formed on the electrode pads 62 (FIG. 8B). At this time, a plating resist treatment is performed on the portion not subjected to tin plating, and the plating resist is removed after the plating treatment is completed.

次に、半導体チップ71を配線基板61の実装位置に位置合わせする(図8(
c))。
そして、半導体チップ71を配線基板61に搭載し、この状態で半導体チップ
71を配線基板61に押し付けながら、配線基板61と半導体チップ71を加熱
する。こうすることによって、配線基板61の電極パッド62上に形成された錫
めっき層63と半導体チップ71の電極パッド上に形成された金バンプ72とが
合金化して両者の接触部に金錫合金層67が形成され、配線基板61上に半導体
チップ71が接合される(図8(d))。こうして、半導体チップのフリップチ
ップ実装が完了する。
特開2002−368038号公報 特開2002−217232号公報
Next, the semiconductor chip 71 is aligned with the mounting position of the wiring board 61 (FIG. 8 (
c)).
Then, the semiconductor chip 71 is mounted on the wiring board 61, and the wiring board 61 and the semiconductor chip 71 are heated while pressing the semiconductor chip 71 against the wiring board 61 in this state. By doing so, the tin plating layer 63 formed on the electrode pad 62 of the wiring substrate 61 and the gold bump 72 formed on the electrode pad of the semiconductor chip 71 are alloyed, and a gold-tin alloy layer is formed at the contact portion between them. 67 is formed, and the semiconductor chip 71 is bonded onto the wiring board 61 (FIG. 8D). Thus, flip chip mounting of the semiconductor chip is completed.
JP 2002-368038 A JP 2002-217232 A

これらの従来例の半導体チップのフリップチップ実装方法によれば、回路基板
の電極パッド上に形成される錫めっき層の厚さは約1μmとされている。
しかしながら、厚さ約1μmの錫めっき層では、形成される金錫合金量が少な
く、十分な接合信頼性の確保が困難である。
したがって、十分な接合信頼性が確保できる金錫合金量を得るためには何らか
の方法で錫を供給する必要がある。
According to these conventional semiconductor chip flip-chip mounting methods, the thickness of the tin plating layer formed on the electrode pads of the circuit board is about 1 μm.
However, in a tin plating layer having a thickness of about 1 μm, the amount of gold-tin alloy formed is small, and it is difficult to ensure sufficient bonding reliability.
Therefore, it is necessary to supply tin by some method in order to obtain an amount of gold-tin alloy that can ensure sufficient bonding reliability.

そこで、配線基板の電極パッド上や半導体チップの金バンプ上に錫やその合金
(例えば、SnAgやSnCuなどのはんだ)を公知の印刷、蒸着、インプラン
ト法等で予め供給する方法が提案されている。
しかし、これらの方法では印刷性などの技術的課題や複雑なマスキング治具、
金型治具の製作などコストアップが避けられないという問題点があった。
Therefore, a method has been proposed in which tin or an alloy thereof (for example, solder such as SnAg or SnCu) is supplied in advance by known printing, vapor deposition, an implant method, or the like on the electrode pads of the wiring board or the gold bumps of the semiconductor chip. .
However, with these methods, technical issues such as printability, complicated masking jigs,
There was a problem that cost increases such as the production of mold jigs were unavoidable.

本発明は、上記課題を解決するためになされたもので、ガラス板等の転写プレ
ート上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チ
ップのバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形
状に成形された錫膜を金バンプ上に接合させて転写プレートから剥離することで
金バンプ側に転写することにより、容易に接合信頼性を確保できる金錫共晶量の
錫を供給することが可能な半導体チップのフリップチップ実装方法を提供するこ
とを目的とする。
The present invention has been made to solve the above-mentioned problems, and tin is deposited on a transfer plate such as a glass plate by vacuum vapor deposition or the like to form a tin film with a predetermined thickness. Easily bonding reliability by etching to the position and size according to the size, bonding the tin film formed in the predetermined shape onto the gold bump and peeling it from the transfer plate to transfer it to the gold bump side An object of the present invention is to provide a flip-chip mounting method of a semiconductor chip capable of supplying a tin-eutectic amount of gold-tin eutectic.

本発明になるフリップチップ実装方法は、電極上に金バンプが形成された半導体チップを配線基板に実装するフリップチップ実装方法であって、次の工程を具備することを特徴とするものである。
a)熱膨張率が15ppm/°C以上の転写プレートに真空蒸着法またはスパッタリング法により1〜5μmの膜厚の錫膜を形成する工程。
b)工程aで形成された錫膜を前記金バンプの位置に合わせて、予め決められた大きさの錫膜の小片に加工する工程。
c)工程bで加工された錫膜の小片と前記金バンプを位置合わせして前記半導体チップと前記転写プレートとを重ね合わせて加圧し、錫が溶融しない温度に加熱すると共に超音波振動を印加しながら前記金バンプに加工された錫膜の小片を接合する工程。
d)加熱、超音波振動の印加を停止して所定の時間経過後前記転写プレートの温度が低下した時点で前記半導体チップを前記転写プレートから引き離すことにより前記金バンプに加工された錫膜の小片を転写する工程。
e)工程dで錫膜の小片が転写された前記半導体チップの金バンプを前記配線基板の電極に接合する工程。
A flip-chip mounting method according to the present invention is a flip-chip mounting method for mounting a semiconductor chip having gold bumps formed on electrodes on a wiring board, and includes the following steps.
a) A step of forming a tin film having a thickness of 1 to 5 μm on a transfer plate having a thermal expansion coefficient of 15 ppm / ° C. or more by a vacuum deposition method or a sputtering method.
b) A step of processing the tin film formed in step a into small pieces of a tin film having a predetermined size in accordance with the position of the gold bump.
c) The tin film piece processed in step b and the gold bump are aligned, the semiconductor chip and the transfer plate are superposed and pressed, heated to a temperature at which tin does not melt, and ultrasonic vibration is applied. While joining the small pieces of tin film processed into the gold bumps.
d) Tin film pieces processed into the gold bumps by pulling the semiconductor chip away from the transfer plate when the temperature of the transfer plate drops after a predetermined time has elapsed after the application of heating and ultrasonic vibrations has stopped. The process of transferring.
e) A step of bonding the gold bumps of the semiconductor chip onto which the tin film pieces have been transferred in step d to the electrodes of the wiring board.

本発明になるフリップチップ実装方法を用いれば、ガラス板等の15ppm/°C以上の転写プレート上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チップのバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形状に成形された錫膜の小片を金バンプ上に熱超音波法で接合させ、冷却した後転写プレートから剥離することで金バンプ側に転写することとした。すなわち、熱膨張率の差異に基づき温度変化によって生じる残留ストレスと熱超音波振動による接合とほぼ同時に起きる錫膜の小片と転写プレート間の超音波振動とにより容易にこの錫膜の小片が転写プレートから剥離するから、フリップチップ実装時に形成される金錫合金層に必要な錫の供給が可能となる。よって接合信頼性の高い半導体チップのフリップチップ実装方法を提供することが可能となる。 By using the flip chip mounting method according to the present invention, tin is deposited on a transfer plate of 15 ppm / ° C or higher such as a glass plate by vacuum deposition or the like to form a tin film with a predetermined thickness. Etching to a position and size according to the arrangement of the film , the tin film pieces formed into a predetermined shape are bonded onto the gold bumps by the thermal ultrasonic method , cooled, and then peeled off from the transfer plate. It was decided to transfer to the bump side. That is, the tin film piece is easily transferred to the transfer plate by the residual stress caused by the temperature change based on the difference in thermal expansion coefficient and the ultrasonic vibration between the tin film piece and the transfer plate which occurs almost simultaneously with the joining by the thermal ultrasonic vibration. Therefore, it is possible to supply tin necessary for the gold-tin alloy layer formed at the time of flip chip mounting. Therefore, it is possible to provide a flip chip mounting method of a semiconductor chip with high bonding reliability.

また、転写プレートとしてガラス板を用いれば、転写プレートとして繰り返し
使用ができるので製造コストが低いフリップチップ実装方法を提供できる。
In addition, if a glass plate is used as the transfer plate, it can be used repeatedly as the transfer plate, so that a flip chip mounting method with low manufacturing cost can be provided.

次に、本発明になるフリップチップ実装方法について、図面を用いて詳細に説
明する。
図1〜図7は、本発明になるフリップチップ実装方法の一実施の形態を模式的
に示す図である。
図1は半導体チップの電極上に金バンプを形成する過程を模式的に示す図、図
2はガラス板上に錫膜が形成されている状態を模式的に示す図、図3は図2の錫
膜を実装する半導体チップの電極パッド上に形成された金バンプに対応する位置
に所定の大きさで成形された加工後の錫膜を模式的に示す図である。
Next, the flip chip mounting method according to the present invention will be described in detail with reference to the drawings.
1 to 7 are diagrams schematically showing an embodiment of a flip chip mounting method according to the present invention.
FIG. 1 schematically shows a process of forming gold bumps on the electrodes of a semiconductor chip, FIG. 2 schematically shows a state in which a tin film is formed on a glass plate, and FIG. It is a figure which shows typically the tin film after the process shape | molded by the predetermined | prescribed magnitude | size at the position corresponding to the gold bump formed on the electrode pad of the semiconductor chip which mounts a tin film.

図4は図3で成形された錫膜を半導体チップの電極上に形成された金バンプに
転写する過程の一過程を示す図、図5は図3で成形された錫膜を半導体チップの
電極上に形成された金バンプに転写された状態を模式的に示す図、図6は配線基
板に半導体チップを位置合わせして搭載しようとしているところを模式的に示す
図、図7は半導体チップを配線基板にフリップチップ実装後の接合部の様子を模
式的に拡大して示す図である。
FIG. 4 is a diagram showing a process of transferring the tin film formed in FIG. 3 to the gold bump formed on the electrode of the semiconductor chip, and FIG. 5 is a diagram showing the process of transferring the tin film formed in FIG. FIG. 6 is a diagram schematically showing a state in which a semiconductor chip is positioned and mounted on a wiring board, and FIG. 7 is a diagram schematically showing the semiconductor chip transferred to a gold bump formed thereon. It is a figure which expands and shows the mode of the joined part after flip chip mounting to a wiring board typically.

次に、図1〜図7を順に使用して本発明になるフリップチップ実装方法につい
て説明する。本実施の形態においては、直径25μmの金線を用いて金バンプを
形成した半導体チップを金メッキされたアルミナセラミック基板上に熱圧着共晶
接合法によってフリップチップ実装する場合を例として説明する。
Next, the flip chip mounting method according to the present invention will be described with reference to FIGS. In this embodiment, a case where a semiconductor chip in which gold bumps are formed using a gold wire having a diameter of 25 μm is flip-chip mounted on a gold-plated alumina ceramic substrate by a thermocompression eutectic bonding method will be described as an example.

まず、図1を用いて金バンプの形成から説明する。
図1(a)に示すように、金バンプ18の素材となる金線10が熱圧着または
超音波熱圧着式のワイヤボンディング装置(図示せず)におけるキャピラリー1
1に挿通され、その先端部がキャピラリー11の先端から突出される。この突出
部の長さは予め決められた長さとする。
First, the formation of gold bumps will be described with reference to FIG.
As shown in FIG. 1A, a gold wire 10 as a material of a gold bump 18 is a capillary 1 in a thermobonding or ultrasonic thermocompression type wire bonding apparatus (not shown).
1, and the tip portion of the capillary 11 protrudes from the tip of the capillary 11. The length of the protruding portion is a predetermined length.

ワイヤボンディング装置における放電トーチ(図示せず)による熱エネルギが
金線30の突出端部に付勢されると、金線30の突出端部は加熱溶融し、表面張
力によってボール13を形成する。そして、図1(b)に示すようにボール13
は加熱溶融量の増大に伴って肥大化すると共に、次第にキャピラリー11の先端
面11aの方向に上昇していく。
When thermal energy from a discharge torch (not shown) in the wire bonding apparatus is urged to the protruding end portion of the gold wire 30, the protruding end portion of the gold wire 30 is heated and melted to form the ball 13 by surface tension. Then, as shown in FIG.
As the amount of heating and melting increases, the amount of heat increases and gradually rises in the direction of the tip surface 11a of the capillary 11.

次いで、キャピラリー11が電極パッド17の方向に下降されて、図(c)に示されるように、ボール13が電極パッド上17に接触し、ボール13の球状が若干上限に歪んだ球状となる。
ここで、ボール13をキャピラリー11の先端面11aによって押圧する。この押圧によって、図(d)に示されるように、ボール13は電極17の上でキャピラリー17の先端面11aの形状にならった略半球状に形成される。また、電極パッド17が加熱されたり、キャピラリー11に超音波エネルギーが付勢されることにより、ボール13は電極パッド17に圧着されて固定された状態となる。
Then, the capillary 11 is lowered in the direction of the electrode pads 17, as shown in FIG. 1 (c), contacting the ball 13 on the electrode pads 17, the spherical distorted spherical slight upper ball 13 .
Here, the ball 13 is pressed by the tip surface 11 a of the capillary 11. By this pressing, as shown in FIG. 1 (d), the ball 13 is formed on the electrode 17 in a substantially hemispherical shape following the shape of the tip end surface 11 a of the capillary 17. Further, when the electrode pad 17 is heated or ultrasonic energy is applied to the capillary 11, the ball 13 is pressed and fixed to the electrode pad 17.

ボール13が電極パッド17に固定されると、図(e)に示すように、キャピラリー11は金線10をフリーにした状態で電極パッド17から離れる方向に上昇し、ボール13が電極パッド17に固定された金線10はキャピラリー11から相対的に繰り出される 。このときの金線10のキャピラリー11からの突出部の長さは電極パッド13の表面から所定の長さになるように制御される。 When the ball 13 is fixed to the electrode pad 17, as shown in FIG. 1 (e), the capillary 11 is raised in a direction away from the electrode pad 17 in a state where the gold wire 10 to free the ball 13 electrode pads 17 The gold wire 10 fixed to is relatively fed out from the capillary 11. At this time, the length of the protruding portion of the gold wire 10 from the capillary 11 is controlled to be a predetermined length from the surface of the electrode pad 13.

金線10が所定の長さだけ突出されると、キャピラリー11に付帯されたクランパ(図示せず)が金線10を把持した状態で、キャピラリー11が上昇される。このキャピラリ−11の上昇に伴って、金線10は図(f)に示すように引き千切られる。そして、電極パッド17上に固定されて残ったボール13によって金バンプ18が形成される。以上の金バンプ形成方法が繰り返され、所定の数の電極パッド13の上に金バンプ18が順次形成されて行く。この金バンプ18はバンプ径が80〜90μmでバンプ高さが80〜90μmの鋲形状のものとなる。 When the gold wire 10 is protruded by a predetermined length, the capillary 11 is raised with a clamper (not shown) attached to the capillary 11 holding the gold wire 10. With the increase of the capillary -11 gold wire 10 is torn off as shown in FIG. 1 (f). Then, gold bumps 18 are formed by the balls 13 that remain fixed on the electrode pads 17. The above gold bump forming method is repeated, and gold bumps 18 are sequentially formed on a predetermined number of electrode pads 13. The gold bump 18 has a bowl shape with a bump diameter of 80 to 90 μm and a bump height of 80 to 90 μm.

次に、錫膜の形成について説明する。
まず、錫膜を形成する転写プレート21を用意する。この転写プレートはその
上に形成される錫膜が後述する半導体チップの電極に形成された金バンプに転写
されるときに剥離しやすいような熱膨張率が15ppm/°C以上のガラス、無
機材料、金属または有機樹脂のベースプレートを用いる。例えば、鏡面研磨可能
なガラス(熱膨張率15ppm/°C以上)、ステンレススチール(SUS30
4、熱膨張率17ppm/°C)や銅系合金(熱膨張率15ppm/°C以上)
等の金属、そして150°C以上で接着性が低下する有機樹脂または接着剤に銅
箔を貼り付けたものである。ここで、熱膨張率を15ppm/°C以上とするの
は、後述する半導体チップを上昇させて転写プレートから離したときに、この転
写プレート上に形成された錫膜の小片が常温冷却時の熱応力によってこの転写プ
レートから容易に剥離することを可能とするためである。
Next, formation of a tin film will be described.
First, a transfer plate 21 for forming a tin film is prepared. This transfer plate is made of glass or inorganic material having a coefficient of thermal expansion of 15 ppm / ° C. or more so that the tin film formed on the transfer plate is easily peeled off when transferred to a gold bump formed on an electrode of a semiconductor chip to be described later. Use a base plate of metal or organic resin. For example, glass that can be mirror polished (thermal expansion coefficient of 15 ppm / ° C or more), stainless steel (SUS30
4, thermal expansion coefficient 17ppm / ° C) and copper alloys (thermal expansion coefficient 15ppm / ° C or more)
A copper foil is pasted on a metal such as, and an organic resin or adhesive whose adhesiveness is lowered at 150 ° C. or higher. Here, the coefficient of thermal expansion is set to 15 ppm / ° C. or higher when a semiconductor chip, which will be described later, is lifted and separated from the transfer plate, a small piece of tin film formed on the transfer plate is cooled at room temperature. This is because it can be easily peeled off from the transfer plate by thermal stress.

ここでは転写プレートとしてガラス基板を用いることとする。このとき転写プ
レート上には錫膜形成の下地となる金属膜を形成しない。形成される錫膜が後述
する半導体チップの電極に形成された金バンプに転写されるときの剥離を容易に
するためである。
この転写プレート21上に公知の真空蒸着法またはスパッタリング法により錫
膜22を形成する(図2)。この錫膜の膜厚は1〜5μmとする。後述するフリ
ップチップ実装において半導体チップと配線基板を金錫共晶接合させるときに十
分な量であって、錫の供給量や錫膜を形成する時間が長くなりすぎないように配
慮するためである。
Here, a glass substrate is used as the transfer plate. At this time, a metal film as a base for forming a tin film is not formed on the transfer plate. This is for facilitating peeling when the formed tin film is transferred to a gold bump formed on an electrode of a semiconductor chip to be described later.
A tin film 22 is formed on the transfer plate 21 by a known vacuum deposition method or sputtering method (FIG. 2). The film thickness of this tin film shall be 1-5 micrometers. This is a sufficient amount when a semiconductor chip and a wiring substrate are eutectic bonded to a gold-tin eutectic in flip-chip mounting, which will be described later, so that the supply amount of tin and the time for forming a tin film do not become too long. .

次に、前述の錫膜22を半導体チップの電極上の金バンプの位置に合わせて所
定の位置、大きさの小片への加工について説明する。なお、この錫膜の小片は直
径50〜80μmの円形状とする。半導体チップの電極上に形成された金バンプ
の大きさに合わせるためと所要量の錫を供給可能とするためである。
Next, processing of the above-described tin film 22 into small pieces having a predetermined position and size according to the position of the gold bump on the electrode of the semiconductor chip will be described. The small piece of the tin film has a circular shape with a diameter of 50 to 80 μm. This is because it matches the size of the gold bump formed on the electrode of the semiconductor chip and makes it possible to supply a required amount of tin.

公知のフォトエッチング法による小片への加工であるため、工程毎には図示せ
ずに完成した様子を模式的に図3に示す。図3において、22a,22aが加工
後の半導体チップの電極上の金バンプへの転写対象である錫膜の小片である。
Since it is a process to a small piece by a known photoetching method, a completed state is schematically shown in FIG. In FIG. 3, 22a and 22a are small pieces of tin film to be transferred to gold bumps on the electrodes of the processed semiconductor chip.

この工程を簡単に説明する。
まず、転写プレート21上に形成された錫膜22上にフォトレジストを塗布す
る。そしてこの塗布されたフォトレジストを乾燥させる。次に錫膜22から錫膜
の小片22a,22aとして残す部分を除いて遮光するように形成されたポジま
たはネガフィルムを通して乾燥させたフォトレジストを紫外線露光し、小片22
a,22aの上部にあたる部分のフォトレジストを硬化させる。そして、未硬化
のフォトレジストを除去する。
This process will be briefly described.
First, a photoresist is applied on the tin film 22 formed on the transfer plate 21. Then, the applied photoresist is dried. Next, the photoresist dried through a positive or negative film formed so as to be shielded from the tin film 22 except for the portions left as small pieces 22a and 22a of the tin film is exposed to ultraviolet rays, and the small pieces 22 are exposed.
The photoresist corresponding to the upper part of a and 22a is cured. Then, the uncured photoresist is removed.

こうすることによって、錫膜の小片22a,22a上のフォトレジストだけが
残存し、当該部分にマスキングが施される。ここで、エッチングを施すことによ
って、マスキングされていない部分の錫膜を除去する。最後にマスキングに使用
したフォトレジストを除去することで、錫膜の小片22a,22aができ上がる
(図3)。
By doing so, only the photoresist on the tin film pieces 22a, 22a remains, and the portions are masked. Here, the portion of the tin film that is not masked is removed by etching. Finally, by removing the photoresist used for masking, tin film pieces 22a and 22a are completed (FIG. 3).

次に、前述の錫膜の小片22a,22aに前述の半導体チップ16の電極17
上に形成された金バンプ18,18の接合について説明する。
この接合は、図示しない熱超音波接合装置を用いて実行する。すなわち、転写
プレート21上に形成された錫膜の小片22a,22aに位置合わせして半導体
チップ16を下降して搭載し、加圧、加熱し、かつ超音波振動を印加することで
接合する(図4)。接合が完了した段階で加熱、超音波振動を停止する。
Next, the electrodes 17 of the semiconductor chip 16 are placed on the small pieces 22a and 22a of the tin film.
The joining of the gold bumps 18 and 18 formed above will be described.
This joining is performed using a thermal ultrasonic joining apparatus (not shown). That is, the semiconductor chip 16 is lowered and mounted on the tin film pieces 22a and 22a formed on the transfer plate 21, and bonded by applying pressure, heating, and applying ultrasonic vibration ( FIG. 4). When the joining is completed, heating and ultrasonic vibration are stopped.

この熱超音波接合法による実装条件について説明する。
まず、転写プレート21への半導体チップ16の押圧力について説明する。こ
の押圧力は金バンプ18,18の鋲形状の先端部が直径25〜30μmに潰れ、
かつ金バンプ18,18の高さも40〜50μmに圧縮変形させる程度であるバ
ンプ当たり0.1〜0.2Nとする。金バンプ18,18と錫膜の小片22a,
22aの接触が良好に行えるからである。
The mounting conditions by this thermal ultrasonic bonding method will be described.
First, the pressing force of the semiconductor chip 16 on the transfer plate 21 will be described. The pressing force is such that the saddle-shaped tips of the gold bumps 18, 18 are crushed to a diameter of 25 to 30 μm,
In addition, the height of the gold bumps 18 and 18 is also set to 0.1 to 0.2 N per bump, which is a degree of compression deformation to 40 to 50 μm. Gold bumps 18, 18 and tin film pieces 22a,
It is because the contact of 22a can be performed satisfactorily.

次に、超音波振幅であるが、これは3μm程度とする。錫膜の小片22a,2
2aは転写プレート21を形成するガラスに弱く密着しているだけであるから、
水平方向の僅かな超音波振動で錫膜の小片22a,22aは転写プレート21か
ら剥離するからである。
Next, the ultrasonic amplitude is about 3 μm. Tin film pieces 22a, 2
Since 2a is only weakly adhered to the glass forming the transfer plate 21,
This is because the small pieces 22 a and 22 a of the tin film are peeled off from the transfer plate 21 by a slight ultrasonic vibration in the horizontal direction.

次に加熱温度であるが、150〜230°Cが適当である。
錫膜の小片22a,22aを溶融させるほどの高温を加えるとこの小片22a
,22aは転写プレート21から剥離するが、高温加熱では酸化が進み、表面に
酸化膜ができてしまうので、この酸化膜が後述する最終目的である半導体チップ
16を配線基板31にフリップチップ実装するときの障害となるからである。
また、この加熱は半導体チップ17と転写プレート21の両方について温度上
昇をもたらすが、この場合でも両方が同じ温度になるか、あるいは熱膨張率の大
きな転写プレート21側をより高温になるようにするのがよい。錫膜の小片22
a,22aの剥離を容易にするためである。
Next, although it is heating temperature, 150-230 degreeC is suitable.
When a high temperature is applied to melt the small pieces 22a, 22a of the tin film, the small pieces 22a
, 22a is peeled off from the transfer plate 21, but the oxidation progresses when heated at a high temperature, and an oxide film is formed on the surface. Thus, the semiconductor chip 16 which is the final purpose described later is flip-chip mounted on the wiring substrate 31. Because it becomes an obstacle.
In addition, this heating causes a temperature rise for both the semiconductor chip 17 and the transfer plate 21. In this case as well, both are set to the same temperature, or the transfer plate 21 having a large coefficient of thermal expansion is set to a higher temperature. It is good. Tin film piece 22
This is to facilitate peeling of a and 22a.

上述のようにして半導体チップ16の金バンプ18,18に錫膜の小片22a
,22aを接合させた後、加熱と超音波振動を停止させる。
そして所定の時間経過後半導体チップ16を上昇させる。このとき錫膜の小片
22a,22aは半導体チップ16の金バンプ18,18と一緒になって転写プ
レート21から剥離される(図5)。熱膨張率が15ppm/°C以上である転
写プレートを用いているので、加熱を停止することで常温に戻るときの熱応力が
大きいので剥離しやすいからである。
As described above, the small pieces 22a of the tin film are formed on the gold bumps 18 and 18 of the semiconductor chip 16.
, 22a are joined, and heating and ultrasonic vibration are stopped.
Then, after a predetermined time has elapsed, the semiconductor chip 16 is raised. At this time, the small pieces 22a and 22a of the tin film are peeled off from the transfer plate 21 together with the gold bumps 18 and 18 of the semiconductor chip 16 (FIG. 5). This is because a transfer plate having a coefficient of thermal expansion of 15 ppm / ° C. or more is used, so that when the heating is stopped, the thermal stress when returning to normal temperature is large, and thus the film is easily peeled.

最後に、こうして錫膜の小片22a,22aが接合された半導体チップ16を
対応する電極パッド32,32が形成された配線基板31へのフリップチップ実
装について説明する。
このフリップチップ実装についても、図示しない熱圧着装置または熱超音波接
合装置を用いて実行する。すなわち、配線基板31上に形成された電極パッド3
2,32に位置合わせして(図6)、半導体チップ16を下降して搭載し、加圧
、加熱するか、超音波振動の印加を併用するかして接合する。接合が完了した段
階で加熱、超音波振動を停止する。
Finally, the flip chip mounting of the semiconductor chip 16 to which the small pieces 22a and 22a of the tin film are bonded to the wiring substrate 31 on which the corresponding electrode pads 32 and 32 are formed will be described.
This flip chip mounting is also performed using a thermocompression bonding apparatus or a thermal ultrasonic bonding apparatus (not shown). That is, the electrode pad 3 formed on the wiring substrate 31.
2 and 32 (FIG. 6), the semiconductor chip 16 is lowered and mounted, and bonded by applying pressure, heating, or applying ultrasonic vibration together. When the joining is completed, heating and ultrasonic vibration are stopped.

このフリップチップ実装方法による実装条件について説明する。
まず、配線基板31への半導体チップ16の押圧力について説明する。押圧力
は金バンプ18,18の高さが元の高さであった40〜50μmから少なくとも
さらに10μm圧縮変形させ30〜40μmに圧縮変形させるに足りるものが必
要である。配線基板31は転写プレート21と比べて表面の平面度が劣るからで
ある。そこで配線基板31に最大で10μmの凹凸が存在した場合でも金バンプ
18,18の全てが配線基板31の電極パッド32,32と確実に接触させる必
要があるからである。
The mounting conditions by this flip chip mounting method will be described.
First, the pressing force of the semiconductor chip 16 on the wiring board 31 will be described. The pressing force needs to be sufficient to compress and deform at least 10 μm from 30 to 40 μm from 40 to 50 μm where the height of the gold bumps 18 and 18 is the original height. This is because the wiring board 31 has a lower surface flatness than the transfer plate 21. This is because even when the wiring substrate 31 has a maximum of 10 μm unevenness, it is necessary to make sure that all the gold bumps 18 and 18 are in contact with the electrode pads 32 and 32 of the wiring substrate 31.

次に加熱温度であるが、接合部分の温度が280〜350°Cが適当である。
温度が高すぎるとフリップチップ実装後の常温への冷却過程における在留スト
レスにより、接合信頼性が低下するので、この影響をできる限り少なくしつつ、
フリップチップ実装において金錫共晶を生成させるためである。
Next, regarding the heating temperature, a temperature of 280 to 350 ° C. is appropriate for the joint portion.
If the temperature is too high, the bonding reliability decreases due to the residual stress in the cooling process to room temperature after flip chip mounting, so this effect is minimized as much as possible.
This is to produce a gold-tin eutectic in flip chip mounting.

上述のようにして半導体チップ17を配線基板31に接合させた後、加圧と加
熱を停止する。
そして所定の時間経過後半導体チップ16への加圧を解除する。こうして半導
体チップ16が配線基板31にフリップチップ実装される(図7)。図7におい
て23,23が金錫共晶層である。
After bonding the semiconductor chip 17 to the wiring board 31 as described above, the pressurization and heating are stopped.
And the pressurization to the semiconductor chip 16 is released after a predetermined time elapses. Thus, the semiconductor chip 16 is flip-chip mounted on the wiring board 31 (FIG. 7). In FIG. 7, 23 and 23 are gold tin eutectic layers.

このような条件のフリップチップ実装方法によって、接合信頼性を確保できる
金錫共晶層が生成できる。
By the flip-chip mounting method under such conditions, a gold-tin eutectic layer that can ensure bonding reliability can be generated.

本発明になるフリップチップ実装方法の一実施の形態をの一部を示す半導体チップの電極上に金バンプを形成する過程を模式的に示す図である。It is a figure which shows typically the process in which a gold bump is formed on the electrode of the semiconductor chip which shows a part of one embodiment of the flip chip mounting method according to the present invention. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示すガラス板上に錫膜が形成されている状態を模式的に示す図である。It is a figure which shows typically the state by which the tin film is formed on the glass plate which shows a part of one Embodiment of the flip chip mounting method which becomes this invention. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示す図2の錫膜を実装する半導体チップの電極パッド上に形成された金バンプに対応する位置に所定の大きさで成形された加工後の錫膜を模式的に示す図である。A part of one embodiment of the flip chip mounting method according to the present invention is formed in a predetermined size at a position corresponding to the gold bump formed on the electrode pad of the semiconductor chip on which the tin film of FIG. 2 is mounted. It is a figure which shows typically the tin film after processing. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示す図3で成形された錫膜を半導体チップの電極上に形成された金バンプに転写する過程の一過程を示す図である。The figure which shows one process of the process which transcribe | transfers the tin film formed in FIG. 3 which shows a part of one Embodiment of the flip chip mounting method which becomes this invention to the gold bump formed on the electrode of a semiconductor chip. is there. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示す図3で成形された錫膜を半導体チップの電極上に形成された金バンプに転写された状態を模式的に示す図である。The figure which shows typically the state which transcribe | transferred the tin film shape | molded in FIG. 3 which shows a part of one Embodiment of the flip chip mounting method which becomes this invention to the gold bump formed on the electrode of a semiconductor chip It is. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示す配線基板に半導体チップを位置合わせして搭載しようとしているところを模式的に示す図である。It is a figure which shows typically the place which is going to position and mount a semiconductor chip on the wiring board which shows a part of one Embodiment of the flip chip mounting method which becomes this invention. 本発明になるフリップチップ実装方法の一実施の形態をの一部を示す半導体チップを配線基板にフリップチップ実装後の接合部の様子を模式的に拡大して示す図である。It is a figure which expands and shows typically the mode of the joined part after flip chip mounting to the wiring board the semiconductor chip which shows a part of one embodiment of the flip chip mounting method concerning the present invention. 従来の半導体チップのフリップチップ実装方法の一実施例について工程順に模式的に示した図である。It is the figure which showed typically the flip chip mounting method of the conventional semiconductor chip in order of the process.

符号の説明Explanation of symbols

16 半導体チップ
17 半導体チップの電極パッド
18 電極17上の金バンプ
21 転写プレート
22 錫膜
22a 加工後の錫膜の小片
31 配線基板
32 配線基板上の電極パッド
DESCRIPTION OF SYMBOLS 16 Semiconductor chip 17 Electrode pad of semiconductor chip 18 Gold bump on electrode 17 Transfer plate 22 Tin film 22a Tin piece of processed tin film 31 Wiring board 32 Electrode pad on wiring board

Claims (1)

電極上に金バンプが形成された半導体チップを配線基板に実装するフリップチップ実装方法であって、次の工程を具備することを特徴とするフリップチップ実装方法。A flip chip mounting method for mounting a semiconductor chip having gold bumps formed on an electrode on a wiring board, comprising the following steps.
a)熱膨張率が15ppm/°C以上の転写プレートに真空蒸着法またはスパッタリング法により1〜5μmの膜厚の錫膜を形成する工程。a) A step of forming a tin film having a thickness of 1 to 5 μm on a transfer plate having a thermal expansion coefficient of 15 ppm / ° C. or more by a vacuum deposition method or a sputtering method.
b)工程aで形成された錫膜を前記金バンプの位置に合わせて、予め決められた大きさの錫膜の小片に加工する工程。b) A step of processing the tin film formed in step a into small pieces of a tin film having a predetermined size in accordance with the position of the gold bump.
c)工程bで加工された錫膜の小片と前記金バンプを位置合わせして前記半導体チップと前記転写プレートとを重ね合わせて加圧し、錫が溶融しない温度に加熱すると共に超音波振動を印加しながら前記金バンプに加工された錫膜の小片を接合する工程。c) The tin film piece processed in step b and the gold bump are aligned, the semiconductor chip and the transfer plate are superposed and pressed, heated to a temperature at which tin does not melt, and ultrasonic vibration is applied. While joining the small pieces of tin film processed into the gold bumps.
d)加熱、超音波振動の印加を停止して所定の時間経過後前記転写プレートの温度が低下した時点で前記半導体チップを前記転写プレートから引き離すことにより前記金バンプに加工された錫膜の小片を転写する工程。d) Tin film pieces processed into the gold bumps by pulling the semiconductor chip away from the transfer plate when the temperature of the transfer plate drops after a predetermined time has elapsed after the application of heating and ultrasonic vibrations has stopped. The process of transferring.
e)工程dで錫膜の小片が転写された前記半導体チップの金バンプを前記配線基板の電極に接合する工程。e) A step of bonding the gold bumps of the semiconductor chip onto which the tin film pieces have been transferred in step d to the electrodes of the wiring board.
JP2005127261A 2005-04-26 2005-04-26 Flip chip mounting method Active JP4214127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005127261A JP4214127B2 (en) 2005-04-26 2005-04-26 Flip chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005127261A JP4214127B2 (en) 2005-04-26 2005-04-26 Flip chip mounting method

Publications (2)

Publication Number Publication Date
JP2006310334A JP2006310334A (en) 2006-11-09
JP4214127B2 true JP4214127B2 (en) 2009-01-28

Family

ID=37476925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005127261A Active JP4214127B2 (en) 2005-04-26 2005-04-26 Flip chip mounting method

Country Status (1)

Country Link
JP (1) JP4214127B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6175994B2 (en) * 2013-08-30 2017-08-09 富士通株式会社 Semiconductor device, electronic device, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2006310334A (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP3891838B2 (en) Semiconductor device and manufacturing method thereof
JP3880775B2 (en) Mounting electronic components on a circuit board
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
JP2001313314A (en) Semiconductor device using bump, its manufacturing method, and method for forming bump
JP2006302929A (en) Salient electrode for connecting electronic component, electronic component packaging body using the same, and manufacturing method of salient electrode and electronic component packaging body
JP3451987B2 (en) Functional element, substrate for mounting functional element, and method of connecting them
KR100723532B1 (en) Mold for forming conductive bump, method of fabricating the same mold, and method of forming bump on wafer using the same mold
JP2004193334A (en) Bump-forming sheet, and its manufacturing method
JP3269390B2 (en) Semiconductor device
JP4214127B2 (en) Flip chip mounting method
JP6036083B2 (en) Semiconductor device and method for manufacturing the same, electronic device and method for manufacturing the same
KR20030016167A (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JP2008210842A (en) Mounting method of electronic component with bump
JP2910398B2 (en) Solder bump formation method
JP2009004462A (en) Method of mounting semiconductor device
JPH01209736A (en) Method of replacing semiconductor element
JP2002026250A (en) Manufacturing method of laminated circuit module
JP2003037210A (en) Semiconductor device and method of manufacturing the same
JP2003282629A (en) Ultrasonic flip chip mounting method
JPH11135561A (en) Anisotropic conductive adhesive film, its manufacture, flip-chip mounting method, and flip-chip packaging board
JP2005101312A (en) Manufacturing method of semiconductor device
JP4031899B2 (en) Manufacturing method of film carrier tape for mounting electronic components
JPH1074767A (en) Fine ball bump forming method and device
TWI249823B (en) Semiconductor package and method for fabricating the same
JP2005093600A (en) Method of manufacturing circuit board having bump electrode and method of connecting circuit board and semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4214127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250