JP4212599B2 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
JP4212599B2
JP4212599B2 JP2006083710A JP2006083710A JP4212599B2 JP 4212599 B2 JP4212599 B2 JP 4212599B2 JP 2006083710 A JP2006083710 A JP 2006083710A JP 2006083710 A JP2006083710 A JP 2006083710A JP 4212599 B2 JP4212599 B2 JP 4212599B2
Authority
JP
Japan
Prior art keywords
layer
type
zno
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006083710A
Other languages
English (en)
Other versions
JP2007258588A (ja
Inventor
茂郎 矢田
洋一郎 綾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006083710A priority Critical patent/JP4212599B2/ja
Publication of JP2007258588A publication Critical patent/JP2007258588A/ja
Application granted granted Critical
Publication of JP4212599B2 publication Critical patent/JP4212599B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、酸化亜鉛系材料を用いたp型半導体層を備える半導体素子及び半導体素子の製造方法に関する。
近年、酸化亜鉛(ZnO)系材料を用いた短波長発光素子を実現するための技術開発が精力的に進められている。ZnO系材料は、Zn、Oともに資源量が豊富で低コストであること、又、その優れた物性や作製温度が低いなどの理由から、例えば次世代発光素子用材料として期待されている。
しかしながら、ZnOは元来、酸素欠損等の構造欠陥が生じやすく、本欠陥により電子が生成されるため、高キャリア濃度のp型ZnOを作製することが非常に困難であり、これによりp型ZnOとオーミック接触する電極の形成が困難であった。
これを解決するため、例えば、Ni、Rh、Pt、Pd、又はこれらの合金による金属層をp型ZnOに接触させる方法が開示されている(例えば、特許文献1参照。)。この方法は、仕事関数の大きい金属を用い、p型ZnOとのショットキー障壁の高さを低減させることにより、オーミック性の向上を図っている。
特許第3441059号公報
しかしながら、p型ZnOのホール濃度が低いことによって、ショットキー障壁の幅が厚いため、又、仕事関数の大きい金属を用いてもこのショットキー障壁の幅は低減できないため、上記の従来技術による方法を用いても、良好なオーミック接触を得るには至っていない。
そこで、本発明は、上記の課題に鑑み、酸化亜鉛系材料を用いたp型半導体層に対し、良好なオーミック接触を得ることができる半導体素子及び半導体素子の製造方法を提供することを目的とする。
本発明の第1の特徴は、酸化亜鉛系材料を用いたp型半導体層と、p型半導体層上に形成された電極層とを備える半導体素子であって、p型半導体層と電極層との界面には、主要な構成元素として5B族元素が含まれる半導体素子であることを要旨とする。ここで、「主要な構成元素」とは、少なくとも他の構成元素と比べて、その原子数が多いことを示す。
第1の特徴に係る半導体素子によると、5B族元素が界面に存在することにより、p型ZnO層におけるアクセプタ準位を浅くする効果を及ぼし、p型ZnO層と電極層との界面近傍で、p型ZnO層のホール濃度を大きく向上させることができる。このため、p型ZnO層と電極層とのショットキー障壁幅の低減が可能となり、良好なオーミック接触を得ることができる。
又、第1の特徴に係る半導体素子において、電極層は、5B族元素よりも高融点の金属からなることが好ましい。
この半導体素子によると、電極層の形成時、あるいは、後工程の熱処理時に、5B族元素が蒸発することを防ぐことができる。
又、第1の特徴に係る半導体素子において、5B属元素は、Biであることが好ましい。
本発明の第2の特徴は、(a)基板上に、酸化亜鉛系材料を用いたp型半導体層を形成する工程と、(b)p型半導体層上に、5B族元素を主要な構成元素とする中間層を形成する工程と、(c)p型半導体層及び中間層の熱処理を行う工程と、(d)中間層上に、電極層を形成する工程とを含む半導体素子の製造方法であることを要旨とする。
第2の特徴に係る半導体素子の製造方法によると、p型ZnO層と電極層とのショットキー障壁幅を低減し、良好なオーミック接触を得る半導体素子を製造することができる。
本発明によると、酸化亜鉛系材料を用いたp型半導体層に対し、良好なオーミック接触を得ることができる半導体素子及び半導体素子の製造方法を提供することができる。
次に、図面を用いて、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(半導体発光素子)
本実施形態に係る半導体発光素子は、図1に示すように、n型ZnO単結晶からなる基板101上の一部に形成された、酸化亜鉛系材料を用いた活性層102と、活性層102上に形成され、酸化亜鉛系材料を用い、Li及びNがドーピングされているp型半導体層103と、p型半導体層103上に形成された中間層104と、中間層104上に形成されたp側電極105とを備える。又、基板101の露出した平坦部上には、Alからなるn側電極106が形成されている。
中間層104には、主要な構成元素として5B族元素が含まれる。即ち、p型半導体層103とp側電極105との界面には、5B族元素が多く含まれる。又、中間層104に含まれる5B属元素は、Biであることが更に好ましい。
又、p側電極105は、5B属元素よりも高融点の金属からなることが好ましく、例えば、Au、Cu、Ag、Ni、Pd、Pt、Tiなどが挙げられる。
(半導体発光素子の製造方法)
次に、本実施形態に係る半導体発光素子の製造方法について、図1を用いて説明する。
まず、レーザーアブレーション法を用い、550℃で、n型ZnO単結晶からなる基板101上に、膜厚0.05μmを有し、ZnOからなる活性層102を形成する。
次に、レーザーアブレーション法を用い、350℃で、活性層102上に、膜厚0.3μmを有し、不純物元素としてLi及びNをドーピングし、ZnOからなるp型半導体層103を形成する。
次に、フォトリソグラフィーを用いて選択加工を施し、中間層及び電極層を形成する。まず、p型半導体層103上に、メタルマスクを用いて5B族元素を抵抗加熱蒸着し、中間層104を形成する。次に、Ar雰囲気中で、400℃30分で、p型半導体層103及び中間層104の熱処理を行う。次に、中間層104上に、メタルマスクを用いてAuを抵抗加熱蒸着し、p側電極105を形成する。一方、基板101上には、メタルマスクを用いてAlを抵抗加熱蒸着し、n側電極106を形成する。
上記の製造方法によると、p型半導体層103及び中間層104の熱処理や電極形成時において、中間層104に含まれる5B族元素が熱拡散し、p型半導体層103とp側電極105との界面には、主要な構成元素として5B族元素が含まれる構成となる。
(作用及び効果)
従来の半導体発光素子では、図2(a)に示すように、p型ZnOのホール濃度が低いことによって、p型ZnO層と電極層(ここでは、Ni/Au)とのショットキー障壁の幅Aが厚いため、良好なオーミック接触を得ることができない。
一方、本実施形態に係る半導体発光素子及び半導体発光素子の製造方法によると、5B族元素を主要な構成元素とする中間層104の形成時、あるいは、その後の電極層の形成時において、中間層104から中間層104とp側電極105との界面近傍に5B族元素(例えば、Bi)が存在する。この5B族元素は、p型ZnO層203におけるアクセプタ準位を浅くする効果を及ぼし、p型ZnO層203とp側電極105との界面近傍で、p型ZnO層203のホール濃度を大きく向上させることができる。このため、図2(b)に示すように、p型ZnO層と電極層(ここでは、Au)とのショットキー障壁の幅Bを低減することができ、良好なオーミック接触を得ることができる。このように、本実施形態に係る半導体素子及び半導体素子の製造方法によると、その素子特性を改善することができる。
又、本実施形態において、p側電極105は、5B族元素よりも高融点の金属からなる。このため、p側電極105の形成時、あるいは、後工程の熱処理時に、5B族元素が蒸発することを防ぐことができる。
(その他の実施形態)
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記の実施の形態では、p型半導体層103の主要な構成材料としてZnOを用いたが、これに限らず、他のZnO系材料、例えばZnMgOやZnCdO、ZnOS、ZnOSeなどであってもよい。この場合にも同様の効果があると考えられる。又、p型半導体層103の構成を単層構造としたが、これに限らず、2層以上であってもよい。
又、活性層102の主要な構成材料としてZnOを用いたが、これに限らず、他の半導体材料、例えば、ZnSe、ZnS、GaNなどであってもよい。p型半導体層として、酸化亜鉛系半導体が用いられていれば、等しく特性向上の効果を有する。
又、本実施形態においては、半導体発光素子の各構成層、あるいは薄膜を、レーザーアブレーション法を用いて形成したが、これに限らず、他の製法、例えばMBE法、MOCVD法、スパッタ法等の堆積手法を用いてもよい。
又、本実施形態においては、半導体発光素子の基板としてn型ZnO単結晶基板を用いたが、これに限らず、他の基板、例えばサファイア基板、ScAlMgO4(SCAM)基板、MgO基板等を用いてもよい。
又、本実施形態においては、p型酸化亜鉛系半導体層と電極層との間に、5B族元素としてBi単体からなる中間層104を介入したが、これに限らず、Biを主要な構成元素とする層、例えば、Ni、Pt等の他金属とのBi合金などであってもよい。Biが主要元素であれば、同様の効果が得られる。
又、本実施形態において、p側電極105にAuを用いたが、これに限らず、他の金属や合金であってもよく、積層構造になっていてもよい。又、このp側電極105に中間層104から5B族元素が混入していてもよい。
更に、本実施形態では、半導体素子として発光素子の場合を採り上げたが、これに限らず他の半導体素子、例えば、薄膜トランジスタ、光電変換素子、センサーなどであってもよい。p型酸化亜鉛系半導体が用いられている半導体素子ならば、p型酸化亜鉛系半導体と電極層とのオーミック性が改良されるので、その素子特性を向上することができる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
以下、本発明に係る半導体発光素子について、実施例を挙げて具体的に説明するが、本発明は、下記の実施例に示したものに限定されるものではなく、その要旨を変更しない範囲において、適宜変更して実施することができるものである。
(比較例)
比較例として、図3に示す半導体発光素子を作製した。以下に、比較例に係る半導体発光素子の製造方法について説明する。尚、ZnO層の製法としてはレーザーアブレーション法を用い、基板にはn型ZnO単結晶基板を用いた。
まず、基板201上に、ZnOからなる活性層202(膜厚:0.05μm)を下記形成条件1で生成した。
形成条件1:
KrFレーザーパワー:1J/cm2
ターゲット:ノンドープZnO
基板温度:550℃
チャンバー圧力:1×10-4Pa
次に、Li及びNが同時ドープされたZnOからなるp型半導体層203(膜厚:0.3μm)を下記形成条件2で作製し、ZnO積層膜を形成した。
形成条件2:
KrFレーザーパワー:1J/cm2
ターゲット:1wt%LiドープZnO
基板温度:350℃
チャンバー圧力:3×10-2Pa
ガス流量:N2 ;5sccm
Nラジカル源RFパワー:300W
次に、フォトリソグラフィーを用いて選択加工を施し、その上にp側電極205を形成した。電極形成としては、まず、p型半導体層203上に、メタルマスクを用いてNi層205aを抵抗加熱蒸着によって形成し、Ni層205a上に、メタルマスクを用いてAu層205bを抵抗加熱蒸着によって形成した。一方、基板201上には、メタルマスクを用いてAlを抵抗加熱蒸着し、n側電極206を形成した。
最後に、金属電極の硬化と界面抵抗の低減を目的として、不活性ガスであるAr雰囲気中で250℃30分の熱処理を行った。
(実施例)
実施例として、図1に示す半導体発光素子を作製した。以下に、実施例に係る半導体発光素子の製造方法について説明する。尚、ZnO層の製法としてはレーザーアブレーション法を用い、基板にはn型ZnO単結晶基板を用いた。
まず、基板101上に、ZnOからなる活性層102(膜厚:0.05μm)を上記形成条件1で形成した。次に、活性層102上に、Li及びNが同時にドープされたZnOからなるp型半導体層103(膜厚:0.30μm)を上記形成条件2で形成して、ZnO積層膜を形成した。
次に、フォトリソグラフィーを用いて選択加工を施し、中間層及び電極層を形成する。まず、p型半導体層103上に、メタルマスクを用いてBiを抵抗加熱蒸着し、中間層104を形成した。次に、不活性ガスであるAr雰囲気中で、400℃30分で、p型半導体層103及び中間層104の熱処理を行った。次に、中間層104上に、メタルマスクを用いてAuを抵抗加熱蒸着し、p側電極105を形成した。一方、基板101上には、メタルマスクを用いてAlを抵抗加熱蒸着し、n側電極106を形成した。
最後に、金属電極の硬化と半導体との界面抵抗の低減を目的として、不活性ガスであるAr雰囲気中で250℃30分の熱処理を行った。
(p型ZnO層におけるオーミック性の直接評価)
又、上記比較例及び実施例におけるp側電極のオーミック性を直接評価するため、上記素子作製と並行して、サファイア基板上に直接p型ZnO薄膜(膜厚:0.3μm)を上記形成条件2に基づくレーザーアブレーション法で形成し、この上にNi/Auからなる従来の電極を形成した(図4の左上図参照)。一方、サファイア基板上に直接p型ZnO薄膜(膜厚:0.3μm)を上記形成条件2に基づくレーザーアブレーション法で形成し、この上に、Bi層、Au電極層を形成した(図5の左上図参照)。これらのp型ZnO−p電極間の電流−電圧特性(いわゆる、p−p特性)の結果を、それぞれ図4及び図5に示す。
図4及び図5の結果から、比較例に基づく従来電極を用いた場合には、p−p特性は非直線となりショットキー性を示しているのに対し、実施例に基づくBi層を介したAu電極層を用いた場合には、p−p特性は直線を示し、オーミック性を示していることが分かった。
(比較例及び実施例に係る素子の電流−電圧特性評価)
次に、比較例及び実施例に係る素子の電流−電圧特性を、それぞれ図6及び図7に示す。図6及び図7より整流特性はともに確認されるが、本結果においても比較例に比べて、実施例の方がカーブの傾きが急峻となって内部直列抵抗の低減が示唆される結果であった。又、半導体発光素子の発光実験においても、比較例に係る半導体発光素子では、オレンジ色の発光であったことに対し、実施例に係る半導体発光素子では、青白色の発光を確認できた。
(比較例及び実施例に係る素子のシミュレーション評価)
実施例に係る構造によって、上述した効果をもたらした要因としては、以下のように考えられる。実施例に係る構造では、p型ZnO層とAu電極層との間に、Bi層を介入させているが、Bi層の形成時、あるいは、その後の熱処理時、又は、電極層の形成時において、Bi層からBi層とp型ZnOとの界面近傍にBiの一部が拡散によって混入する。このBiがp型ZnOにおけるアクセプタ準位をより浅くする効果を持つことは、表1に示すバンド計算(局所電子状態密度計算)シミュレーション結果から示唆されており、従って、p型ZnOに混入したBiにより、Bi層とp型ZnOの界面近傍におけるホール濃度が大きく向上することが考えられる。このため、従来ではなし得なかったp型ZnO層と電極層とのショットキー障壁幅の低減が可能となり、良好なオーミック接触が得られたと考えられる。従って、実施例に係る半導体素子の素子特性は従来よりも向上したと考えられる。
Figure 0004212599
又、表1は、p型ZnO層のホール濃度向上を目的として実施した第一原理密度汎関数法によるバンド計算(局所電子状態密度計算)シミュレーションの結果である。ここで計算モデルとしては、Zn:32原子、O:32原子とし、種々の不純物元素をZn原子又はO原子に置換させて、シミュレーションを行い、その結果を比較した。但し、表1においては、局所電子状態密度のピーク位置の値が小さいほど、その不純物元素又はその組み合わせにより形成されるアクセプタ準位が浅い、即ち、ホール濃度が高いことを示唆する。又、不純物元素が2元素以上の場合には、最も小さい局所電子状態密度のピーク位置の値を表には記載している。
表1の結果から、Li及びNが同時ドープされたp型ZnOよりも、これに更にBiがドープされる方が局所電子状態密度のピーク位置の値が小さい、すなわち、アクセプタ準位が浅く、ホール濃度が高いことが示唆された。
実施例においては、p型ZnO層と電極層との間にBi層を介入させたが、これは別に他の5B族元素からなる層を介入させてもよい。この場合も、同様の効果が期待される。但し、表1のシミュレーション結果によれば、5B族元素の中でアクセプタ準位を浅くする効果が最も大きい元素は、単元素ドーピングの場合においても、2元素同時ドーピングの場合においても、Biである。従って、p型ZnO層と電極層との間の中間層においては、特にBiを主要な構成元素とすることが有効であることが分かった。
(p型ZnMgO層におけるシミュレーション評価)
次に、表2は、p型半導体層がZnMgOである場合のp型化シミュレーション結果の一例である。但し、計算モデルはZn:31原子、O:32原子、Mg:1原子とし、上記と同様に種々の不純物元素をZn原子又はO原子に置換させて、シミュレーションを行った。又、表1同様に、局所電子状態密度のピーク位置の値が小さいほど、その不純物元素又はその組み合わせにより形成されるアクセプタ準位が浅い、即ち、正孔濃度が高いことを示唆している。又、不純物元素が2元素以上の場合には、最も小さい局所電子状態密度のピーク位置の値を表には記載している。
Figure 0004212599
表2から、p型半導体層がZnMgOである場合においても、ZnOの場合と同様な傾向を示すことが分かった。
(p型ZnMgO層におけるオーミック性の直接評価)
そこで、サファイア基板上に直接p型ZnMgO薄膜(膜厚:0.3μm)を形成条件3に基づくレーザーアブレーション法で作製し、この上に比較例1と同様の手法で、Ni/Auからなる従来の電極を形成した(図8の左上図参照)。一方、サファイア基板上に直接p型ZnMgO薄膜(膜厚:0.3μm)を形成条件3に基づくレーザーアブレーション法で作製し、この上に、実施例と同様の手法で、Bi層、Au電極層を形成した(図9の左上図参照)。これらのp型ZnMgO−p側電極間の電流−電圧特性(いわゆる、p−p特性)の結果を、それぞれ図8及び図9に示す。
形成条件3:
KrFレーザーパワー:1.5J/cm2
ターゲット:15wt%Mg&1wt%LiドープZnO
基板温度:550℃
チャンバー圧力:3×10-2Pa
ガス流量:N2;5sccm
Nラジカル源RFパワー:300W
図8及び図9の結果から、比較例に基づく従来電極を用いた場合には、p−p特性は非直線となりショットキー性を示しているのに対し、実施例に基づくBi層を介したAu電極層を用いた場合には、p−p特性は直線を示し、オーミック性を示していることが分かった。このため、p型半導体層として、p型ZnMgOを用いた場合においても、本発明の構造が有効であることが確認された。
(Bi層の形成方法)
次に、本実施例に係るBi層の形成方法として、(a)p型半導体層形成時にBiをドープする場合と、(b)p型半導体層形成後にBi層を形成し、更に熱処理を行った場合のp型特性について検討した。
まず、(a)p型半導体層形成時にBiをドープする場合として、コーニング製ガラス基板上に直接p型ZnO薄膜(膜厚:0.2μm)を、形成条件4に基づくスパッタ法で形成した。
形成条件4:
ターゲット:0.1wt%BiドープZnターゲット
基板温度:400℃
チャンバー圧力:0.6Pa
ガス流量:O2;10sccm N2;5sccm
Nラジカル源RFパワー:150W
又、(b)p型半導体層形成後にBi層を形成し、更に熱処理を行った場合として、コーニング製ガラス基板上に直接p型ZnO薄膜(膜厚:0.2μm)を、形成条件5に基づくスパッタ法で形成した。
形成条件5:
ターゲット:Znターゲット(4N)
基板温度:400℃
チャンバー圧力:0.6Pa
ガス流量:O2;10sccm N2;5sccm
Nラジカル源RFパワー:100W
次に、p型ZnO膜上に、Biを抵抗加熱蒸着し、Bi層を形成した。次に、不活性ガスであるAr雰囲気中で、400℃30分で、熱処理を行った。
そして、上記(a)の場合と(b)の場合について、Van der Pauw法によるホール効果測定装置を用いて、p型ZnO膜表面のホール濃度を測定した。結果を表3に示す。
Figure 0004212599
表3に示すように、p型半導体層形成時にBiドープを行うよりも、p型半導体層形成後にBi層を形成し、更に熱処理を行う製造方法の方が、ホール濃度が高いことが分かった。このため、本発明において、p型半導体層形成後にBi層を形成し、更に熱処理を行う製造方法を用いることにより、良好なオーミック接触を得る半導体素子を製造できることが確認できた。
本実施形態に係る半導体発光素子の断面図である。 本実施形態に係る作用及び効果を説明するための図である。 比較例に係る半導体発光素子の断面図である。 比較例に係るp型ZnO層におけるオーミック性を評価するためのグラフである。 実施例に係るp型ZnO層におけるオーミック性を評価するためのグラフである。 比較例に係る半導体発光素子の電流−電圧特性を示すグラフである。 実施例に係る半導体発光素子の電流−電圧特性を示すグラフである。 比較例に係るp型ZnMgO層におけるオーミック性を評価するためのグラフである。 実施例に係るp型ZnMgO層におけるオーミック性を評価するためのグラフである。
符号の説明
101…基板
102…活性層
103…p型半導体層
104…中間層
105…p側電極
106…n側電極
201…基板
202…活性層
203…p型半導体層
205a、205b…p側電極
206…n側電極

Claims (1)

  1. 基板上に、Liがドープされた酸化亜鉛系材料を用いたp型半導体層を形成する工程と、
    前記p型半導体層上に、Biを主要な構成元素とする中間層を形成する工程と、
    前記p型半導体層及び前記中間層の熱処理を行って、前記p型半導体層に、Biを混入する工程と、
    前記中間層上に、電極層を形成する工程と
    を含むことを特徴とする半導体素子の製造方法。
JP2006083710A 2006-03-24 2006-03-24 半導体素子及び半導体素子の製造方法 Expired - Fee Related JP4212599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083710A JP4212599B2 (ja) 2006-03-24 2006-03-24 半導体素子及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083710A JP4212599B2 (ja) 2006-03-24 2006-03-24 半導体素子及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007258588A JP2007258588A (ja) 2007-10-04
JP4212599B2 true JP4212599B2 (ja) 2009-01-21

Family

ID=38632503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083710A Expired - Fee Related JP4212599B2 (ja) 2006-03-24 2006-03-24 半導体素子及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4212599B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935068B1 (fr) * 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de preparation d'un substrat en zno en partie ou en totalite semi-isolant ou dope de type p, substrats obtenus, et dispositifs electroniques, electrooptiques ou optoelectroniques les comprenant
JP5493119B2 (ja) * 2009-03-11 2014-05-14 スタンレー電気株式会社 酸化亜鉛系半導体素子の製造方法
KR102042443B1 (ko) * 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Also Published As

Publication number Publication date
JP2007258588A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100601945B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
JP5164291B2 (ja) 薄膜電極、及びその製造方法
JP2008103674A (ja) 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2005286307A (ja) III−V族GaN系化合物半導体発光素子及びその製造方法
JP2011100824A (ja) 半導体発光素子および半導体発光素子の製造方法
TW201415657A (zh) Led元件及其製造方法
US20050142820A1 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
JP2005167237A (ja) フリップチップ型窒化物系発光素子及びその製造方法
TWI488333B (zh) LED element and manufacturing method thereof
TW201526287A (zh) 半導體裝置之製造方法
US20050006229A1 (en) Thin film electrode for high-quality GaN optical devices and method of fabricating the same
CN100474639C (zh) 发光器件及其制造方法
CN107004744A (zh) 第iii族氮化物半导体发光器件的制造方法和第iii族氮化物半导体发光器件
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP4212599B2 (ja) 半導体素子及び半導体素子の製造方法
CN1263172C (zh) 生产第ⅲ族氮化物化合物半导体器件的方法
JP5633560B2 (ja) 窒化物半導体発光素子
KR20060007948A (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
JP4573782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US10475964B2 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device
KR100515652B1 (ko) p형 질화갈륨(GaN) 반도체의 오믹접촉형성을 위한투명전극박막
KR100611639B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
JP2007103407A (ja) 発光素子
KR100574105B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
JP2004207769A (ja) 透光性電極およびその作製方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4212599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees