JP4209424B2 - 情報記憶装置 - Google Patents

情報記憶装置 Download PDF

Info

Publication number
JP4209424B2
JP4209424B2 JP2005507225A JP2005507225A JP4209424B2 JP 4209424 B2 JP4209424 B2 JP 4209424B2 JP 2005507225 A JP2005507225 A JP 2005507225A JP 2005507225 A JP2005507225 A JP 2005507225A JP 4209424 B2 JP4209424 B2 JP 4209424B2
Authority
JP
Japan
Prior art keywords
electron beam
information storage
storage device
cold cathode
emitting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005507225A
Other languages
English (en)
Other versions
JPWO2004114314A1 (ja
Inventor
吉博 苅田
由浩 虫鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004114314A1 publication Critical patent/JPWO2004114314A1/ja
Application granted granted Critical
Publication of JP4209424B2 publication Critical patent/JP4209424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access

Landscapes

  • Electron Beam Exposure (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Measurement Of Radiation (AREA)
  • Semiconductor Memories (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

本発明は、記憶媒体に電子線が照射されることによって、情報の記憶および読み出しが行われる情報記憶装置に関する技術に属するものである。
誘電体に電子線が照射されることによって情報の記憶および読み出しが行われる情報記憶装置としては、コアメモリや半導体メモリが実用化されるより遙か以前に、表示用と同様のCRT(cathode ray tube)を用いたものが試みられていた(例えば、特許文献1参照。)。これは、画像の表示が行われる場合と同様に、赤熱させたフィラメントにマイナス数千Vの電圧を印加することによって熱電子を放出させ、熱電子による電子線を誘電体(蛍光体)に照射することにより、情報の記憶および読み出しが行われるようになっている。
より詳しくは、偏向制御された電子線が誘電体の記憶ビットに対応する領域に照射されると、その照射領域で電子なだれ現象が発生し、誘電体中の電子が放出される。そこで、上記照射領域は電子が欠乏した状態となり、その時点で電子線の照射が停止されると、上記電子の欠乏状態が保持される。一方、同様の電子線の照射が、電子線の走査に伴って、記憶ビットに対応する領域から近傍の領域に渡って行われると、その近傍の領域で同じように電子なだれ現象が生じ、放出された電子が上記記憶ビットに対応する領域に移動する。そこで、記憶ビットに対応する領域では電子の欠乏状態が解消されて非欠乏状態になり、その非欠乏状態が保持される。すなわち、上記のような電子の欠乏状態または非欠乏状態が保持されることにより、“0”または“1”のデータが記憶される。
また、上記のように、電子の非欠乏状態となっている領域に電子線が照射されて欠乏状態に変化する際には、その状態変化に伴って、CRTの管面に設けられたピックアッププレートの電位が変化する一方、既に欠乏状態となっている領域に電子線が照射されても、そのような電位の変化は生じないため、ピックアッププレートの電位変化(またはこれに伴う電流)を検出することにより、記憶されたデータが読み出される。
米国特許第2755994号公報(第2欄、第19〜56行)
しかしながら、上記従来の電子線照射を利用した情報記憶装置では、
(1)装置そのものが大型であること、
(2)熱電子を放出させるためにヒータおよびヒータ電源が必要であること、
(3)電子線放出のために数千V程度の高電圧が必要であること、
などの点から、コアメモリ、さらに半導体メモリに取って代わられ、今日では全く使用されていない。
一方、今日一般に用いられている上記半導体メモリは、電子線照射を利用した情報記憶装置に比べれば大幅な小型化、記憶密度の高密度化が達成されているが、製造過程における半導体プロセスの制約があるために、さらに飛躍的な高密度化を図ることは困難であるという問題がある。
上記の問題に鑑み、本発明は、記憶密度を飛躍的に高めて、大容量の情報の記憶を可能にすることを課題とする。
上記の課題を解決するために、本発明は、
冷陰極電子線放出手段と、
上記冷陰極電子線放出手段に対向する平面状の陽極と、
上記陽極の表面あるいは裏面に形成され、上記冷陰極電子線放出手段から放出された電子線の照射に応じて、情報の記憶、または読み出しが行われる記憶媒体と、
を備えた情報記憶装置において、下記の特徴を有する。
上記冷陰極電子線放出手段は、隔壁と、電子線が透過可能な膜とで囲まれた隔室内に冷陰極が設けられ、上記隔室の内部が、外部よりも高い真空度になるように構成することにより、スピント型冷陰極や、カーボンナノチューブ等の周囲の真空度を確保するとともに異物の付着などを防止し、スピント型冷陰極や、カーボンナノチューブの本数が少ない場合などでも電子放出の安定度を低下させることなく、ビームスポットサイズを小さくして記憶密度を向上させることがより容易にできる。
さらに、所定の電界や磁界を形成して、上記冷陰極電子線放出手段から放出された電子線を加速する加速手段や、1次元または2次元方向に偏向させる偏向手段、収束させる収束手段などを設ける場合に、上記加速手段は、上記冷陰極電子線放出手段から放出される電子線の経路に沿って、それぞれ位相の異なる電圧が印加される複数の電極を設けて、移動電界を生じさせることによって電子線の加速を行うようにしてもよい。また、上記冷陰極電子線放出手段を、複数の電子線放出部を設けるとともに、各電子線放出部が所定の中心からの距離に応じてずれたタイミングで電子線を放出させるようにすることによって、放出された電子線を収束させるように構成してもよい。これらにより、電子線放出の有無やエネルギ、記憶媒体における照射位置、照射領域の大きさなどを制御することが容易にできる。
また、電子線を記憶媒体の所定の領域だけに照射するためには、板部材などの遮蔽手段に形成された微細孔を通過した電子線が記憶媒体に到達するようにしてもよい。さらに、このような板部材と記憶媒体との少なくとも何れか一方をいわゆるマイクロマシン技術を用いたアクチュエータなどによって移動させることにより、やはり、記憶媒体における電子線の照射領域を小さくしたり、照射位置を制御することも容易にできる。なお、上記微細孔の周辺に電極を設け、電解レンズを構成することにより、電子線の利用効率を向上させ、さらに、電子線の照射領域を微細孔の直径よりも小さな領域とすることが出来、記録密度をさらに向上させることが出来る。
また、複数の電子線を放出させ、記憶媒体の複数の領域に照射するようにして、複数ビットの情報が同時に記憶、読み出しされるようにしてもよい。これによって、記憶、読み出しの高速化を図ることが容易にできる。
また、電子線が上記記憶媒体に照射される位置と、所定の基準位置とのずれを検出する照射位置変移検出手段を設け、キャリブレーションやフィードバック制御によって照射位置を制御するようにしてもよい。これによって、照射位置の精度を高め、一層記憶密度を高めることが容易にできる。
さらに、同時に記憶、読み出しされる情報の一部がエラー検出やエラー訂正に用いられるようにしてもよい。
冷陰極から放出された電子線を記憶媒体の微少な領域に照射して情報の記憶、読み出しを行うことにより、1ビットあたりの記憶に要する面積を大幅に減少させることができ、大容量の情報を高密度に記憶させることができる。また、装置の小型化や消費電力の低減も容易にできるとともに、高速なアクセスも可能にすることができ、複数ビットの情報を並列に書き込み、読み出しできるようにして一層高速化を図ることもできる。さらに、電子線の照射位置をサーボ制御することによって、電源電圧変動や、温度変化、製造ばらつきなどの影響を低減し、高い信頼性を得ることもできる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(1つの情報記憶セルを有する情報記憶装置)
図1は、1つの情報記憶セル100を有する情報記憶装置の構成を示す模式図である。図1において、
冷陰極101は、陰極線駆動回路111によってマイナスの電圧が印加されることにより、電子線(電子ビーム)Eを放出するものである。この冷陰極101の具体的な構成については、後に詳述する。なお、冷陰極101に印加される電圧は、直流でもよく、また、サージパルス等によるパルス駆動電圧などでもよい。
加速電極102は例えば図2に示すような環状の電極から成り、加速制御回路112によって冷陰極101よりも高い電圧が印加され、冷陰極101との間に生じる電界により冷陰極101から電子を引き出して加速するようになっている。
収束電極103は、加速電極102と同様に環状の電極から成り、収束制御回路113によって所定の電圧が印加されることにより、電子線Eに対してレンズとして作用するような電界を発生させ、冷陰極101から発散するように放射された電子線Eを収束させるようになっている。
偏向電極104は1対の対向して配置された電極板104a・104bを有し、偏向制御回路114によって上記電極板104a・104bに互いに異なる電圧が印加されることにより、電子線Eを偏向させて走査させるようになっている。ここで、図1中の電位差発生回路114aは、電極板104a・104b間の電位差を制御するようになっている。なお、電子線Eを2次元方向に偏向させる場合には偏向電極104を2組設けるようにしてもよい。
記憶膜105は、例えば、加熱、冷却程度に応じてアモルファス(非晶質)状態または結晶化状態に変化する相変化膜105aと、それぞれ上記相変化膜105aの冷陰極101側または反対側に設けられた検出電極105bおよび陽極105cとを備えて構成されている。上記陽極105cは接地される一方、検出電極105bは信号再生回路115に接続され、検出電極105bと陽極105cとの間の電位差が検出されるようになっている。ここで、記憶膜105上における1ビットあたりの記憶領域の大きさやピッチは、電子線の偏向量や収束程度に許容される精度(ばらつき)に応じて定まる。
上記陰極線駆動回路111、加速制御回路112、収束制御回路113、および偏向制御回路114は、例えばD/A変換器を用いて構成される一方、信号再生回路115はA/D変換器を用いて構成される。
上記のように構成された情報記憶装置では、次のようにして情報の記憶、読み出しが行われる。
冷陰極101と加速電極102との間に所定以上の電位差を与えると、冷陰極101から電子が放出されて加速電極102により加速され、さらに、収束電極103によって収束させられるとともに偏向電極104により偏向されて、記憶膜105の微少な領域に電子線Eが照射される。このとき、検出電極105bが相変化膜105aよりも高抵抗であれば、電流は検出電極105bおよび相変化膜105aを通してほとんど拡散することなく陽極105cに流れる。
ここで、冷陰極101または加速電極102に印加される電圧を制御し、両者間の電位差を所定以上に大きくして電子線Eに高エネルギを与えると、相変化膜105aは急速加熱される。そして所定の温度に加熱される程度の一定時間経過後に、冷陰極101と加速電極102との間の電位差を0にするなどして電子線Eを遮断すると、記憶膜105の電子線照射領域は急冷され、相変化膜105aがアモルファス化する。一方、冷陰極101と加速電極102との間の電位差を上記の場合よりも小さくして電子線Eのエネルギを低くすると、相変化膜105aは、高エネルギの場合よりも低い温度に加熱され、電子線Eが遮断されたときに除冷されて結晶化する。上記のように電子線Eのエネルギを異ならせて相変化膜105aをアモルファス状態と結晶化状態とに変化させることによって、“0”または“1”のデータが記憶される。なお、結晶化させる場合には、電子線Eのエネルギを徐々に低下させるなどしてもよい。
また、相変化膜105aは、アモルファス状態と結晶化状態とで抵抗値が異なるので、相変化膜105aの状態が変化しない程度の低いエネルギの電子線Eを照射したときの検出電極105bと陽極105cとの間の電位差は、アモルファス状態の場合の方が結晶化状態の場合よりも大きくなる。そこで、上記電位差を信号再生回路115によって検出することにより、記憶されている情報を読み出すことができる。
上記のような、相変化膜105aにおける電子線Eの照射位置は、偏向電極104に印加される電圧によって高速に制御される。すなわち、ハードディスクや光ディスクのような機械要素を含まないので、非常に高速な情報の記憶、読み出しが可能となる。なお、偏向電極104にのこぎり波を印加し、電子線Eによって記憶膜105を走査するようにしてもよいが、ステップ的に変化する電圧を印加するようにすれば、ランダムアクセスをさせることができ、より高速なアクセスが可能となる。
(冷陰極101の具体的な構成)
冷陰極101としては、例えば、先の尖ったタングステンや、シリコン、ダイアモンドなどを用いたスピント型のもの、カーボンナノチューブを用いたもの、弾道電子放出素子を用いたものなどを適用することができる。特に、カーボンナノチューブや弾道電子放出素子を用いたものを適用する場合には、冷陰極101と加速電極102との間の電位差が10V以下でも電子線Eを容易に発生させることができ、消費電力を大幅に低減することができるうえに、全体構造の大幅な微細化がより容易になる。
上記カーボンナノチューブを用いた冷陰極101は、より具体的には、図3に示すように、例えば導電性シリコンから成る基部101aに1本のカーボンナノチューブ101bが立設されて構成されている。このように1本のカーボンナノチューブ101bが設けられている場合には、電子放出源が点電子源となるため、記憶膜105における電子線が照射される領域のスポットサイズを直径数nm程度まで絞り込むことが可能である。それゆえ、例えば、1ビットの記録点の直径を約8nmとすると、1μm四方の記録面上に、128×128個の記録点を配置して、16Kbitの情報を記憶させることができる。
また、複数本のカーボンナノチューブによって冷陰極101が形成されるようにしてもよい。例えば図4に示すように、基部101a上にランダムな方向のカーボンナノチューブ101bが設けられたものを用いてもよい。このような冷陰極101は、カーボンナノチューブを分散させた溶液の塗布などによって、容易、かつ安価に製造することができるとともに、電子放出端部が多くなるので、比較的低い真空度でも安定して電子を放出させることが容易になる。なお、カーボンナノチューブ101bが基部101a上の比較的広い範囲に存在する場合、ビームスポットサイズを小さくするためには、収束電極103等を縮小倍率光学系などと同様に高精度に設定すればよい。また、カーボンナノチューブを気相成長させるなどして、図5、図6に示すように、数本のカーボンナノチューブ101bが直径が100nm以下程度の領域に局所的に立設されるようにしてもよい。この場合には、カーボンナノチューブ101bが1本の場合よりも安定した電子の放出が容易になるとともに、電子放出源を点電子源に近くしてビームスポットサイズを小さくすることも比較的容易にできる。さらに、図7に示すように、ほぼ同一の方向、長さの多くのカーボンナノチューブ101bを密集させて設けるようにしてもよく、この場合には、より安定して電子を放出させることが容易にできるとともに、製造も比較的容易になる。
また、例えば図8に示すように、隔壁201と、電子線が透過可能な例えば延性の高い金などの薄膜から成る膜202とで囲まれたチャンバ(隔室)内に冷陰極101を設け、上記チャンバ内が外部よりも高い真空度になるようにしてもよい。すなわち、冷陰極101と記憶膜105との間は、記憶膜105に電子が衝突する際に分子の飛散が生じやすいことなどから、高度な真空に保つことは必ずしも容易ではないが、上記のように冷陰極101を微少なチャンバ内に設けることによって、冷陰極101の周囲を高真空に保ち、冷陰極101への異物の付着も防止して、カーボンナノチューブの本数が少ない場合などでも安定した電子の放出を行わせることができる。それゆえ、電子放出の安定度を低下させることなく、ビームスポットサイズを小さくすることがより容易にできる。なお、上記のように構成する場合、膜202として導電性のものを用い、加速電極102を兼ねさせるようにしてもよい。
また、上記のような冷陰極101に代えて用いることのできる弾道電子放出素子は、例えば、図9に示すように直径が100nm以下程度の細孔203内にシリコン微粒子204を形成することによって得ることができる。このような弾道電子放出素子を用いる場合には、安定して高エネルギの電子線を放出させることが容易にできる。
(加速電極102等の構成)
加速電極102、収束電極103、および偏向電極104としては、上記のように環状の電極や対向して配置された電極に限らず、円筒状の電極を用いたり、磁束を発生させるコイルを用いたり、また、これらを組み合わせたりしてもよい。さらに、例えば収束電極103を複数設けるなどして、所望の電界がより正確に得られるようにしてもよい。
また、例えば図10に示すように、加速電極102または収束電極103のいずれか一方だけを設け、冷陰極101に対して正の電圧を印加することによって、電子線Eを加速するとともに収束させる機能を持たせるようにしてもよい。
また、図11、図12に示すように、環状電極301を4分割して、加速電極102と偏向電極104とを兼ねるようにしてもよい。すなわち、例えば分割電極301a〜301dの平均の電位が冷陰極101よりも高く、かつ、分割電極301aと分割電極301b、および/または分割電極301cと分割電極301dに電位差を持たせることにより、すなわち各分割電極301a〜301dの電位バランスを制御することにより、電子線Eを加速するとともに偏向させることができる。(なお、例えば電子線Eを1次元方向にだけ偏向させる場合には環状電極301を2分割するだけでもよい。)
さらに、収束電極103と、偏向電極104とを兼ねるようにしてもよい(この場合には、電位バランスを調整することで等価的な電子レンズの中心が変位し、電子ビームの焦点位置がX−Y方向に変位すると考えることができる。)。また、さらに、上記のような分割電極301a〜301dに正の電圧を印加することによって、加速電極102と、収束電極103と、偏向電極104とを兼ねるようにしてもよい。すなわち、加速電極102等の各構成要素は必ずしも物理的に分離した個別の構成要素である必要はなく、全体として上記のような機能を果たすように構成されていればよい。
一方、冷陰極101と記憶膜105との間の電位差によって十分な大きさのエネルギの電子線Eが得られる場合には、加速電極102は必ずしも設けなくてもよい。
また、例えば図13に示すように複数の環状電極302を設け、互いに位相の異なるパルス状電圧を順次印加して移動電界を形成し、電子線Eを加速するようにしてもよい。この場合には、移動電界と同じ速度、同じ位相のコヒーレンシーの高い電子線Eを発生させることができるので、ビームスポットサイズを小さくすることがより容易にできる。
さらに、例えば図14に示すように、面状に密集して設けられたカーボンナノチューブ101bを複数の領域、例えば同心円状の領域に分割し、各領域のカーボンナノチューブ101bに遅延時間の異なる電子線発生パルス電圧を与えることによって、フェイズドアレイレーダーと同じような原理により電子線Eを収束させ得るようにしてもよい。
(電子線Eの照射領域を制御する他の構成)
電子線Eを上記のように収束、偏向させるのに代えて、例えば図15に示すように、微少な孔401a(ピンホール)を有する板状の遮蔽板401、または記憶膜105の少なくともいずれか一方を駆動部402によって変位させるようにしてもよい。上記駆動部402は、例えば静電アクチュエータと弾性材などによって構成することができる。また、静電アクチュエータ等を2組使用することにより、2次元方向に駆動することも容易にできる。
上記のような遮蔽板401により電子線Eを遮蔽することによって、電子線Eの照射領域を確実に制御して記憶密度を高くすることが容易にできるとともに、冷陰極101における電子放出部をあまり小さくする必要がないので、安定して電子を放出させることも容易にできる。さらに、収束電極103等を設ける必要がない点で構成を簡素化することもできる。ただし、収束電極103等を設けて、電子線のエネルギをより高くしたり、電子線の収束、偏向も行うようにして電子線の利用効率を高め得るようにしてもよい。その場合でも、電子線の照射領域は遮蔽板401によって正確に制御されるので、収束、偏向の制御精度はあまり高く保たれなくてもよい。
また、冷陰極101に対して遮蔽板401を固定し、記憶膜105を移動させる場合には、記憶膜105は遮蔽板401よりも外方側に位置しているので、可動部の構造を簡素化しやすい。また、冷陰極101と遮蔽板401とは、相対的位置が変化しないので、これらを一体構造にして構造の簡素化や製造の容易性向上を図ったりすることも容易にできる。さらに、冷陰極101は、遮蔽板401の孔401aに対応する部分にだけ電子線Eが照射されるように電子を放出させればよいので、消費電力をより低減することなども容易にできる。
また、上記のような遮蔽板401を用いる場合、例えば図16に示すように孔401aの周囲に導電体403を設けて所定の電圧を印加し、レンズとして作用するような電界を発生させるようにしてもよい。このようにすることにより、孔401aの周囲の電子線も収束させて記憶膜105に照射させ、電子線の利用効率を向上させたり、孔401aの大きさよりもさらに小さい領域に電子線が照射されるようにしたりすることができる。なお、上記のように導電体403を設けるのに代えて遮蔽板401自体に導電性を持たせるなどしてもよい。
(複数の情報記憶セルを有する情報記憶装置)
上記のような情報記憶セル100を複数備え、同時に書き込み、読み出しをすることができる情報記憶装置について説明する。
図17は、情報記憶装置の構成を示す斜視図である。この情報記憶装置には、図1に示したような情報記憶セル100が縦横に配置されて設けられている。より具体的には、情報記憶装置は、複数の穴121aが形成された基板121を備え、上記穴121aの内部には、図1と同様の冷陰極101等が設けられている。基板121の上方には記憶膜105が設けられ、両者間は真空状態に保たれている。(なお、基板121と記憶膜105とを密着させるように構成して、各穴121aが独立に真空状態に保たれるようにしてもよい。)
各情報記憶セル100は、例えば4つずつが組にされて、4ビットのデータが1ワードとして、同時に書き込み、または読み出しされるようになっている。すなわち、例えば図18に示すように、4つずつの情報記憶セル100(例えばS00〜S03)が組にされて1つのセルグループ501が構成され、さらに、上記のようなセルグループ501が複数(同図の例では4つ)設けられている。
陰極線駆動回路111は、各セルグループ501に対応して設けられ、何れかの陰極線駆動回路111が、ワードアドレスの上位2ビットをデコードするアドレスデコーダ502により選択されて、対応するセルグループ501を構成する各情報記憶セル100の冷陰極101にマイナスの電圧(例えば−5V)を印加するようになっている。
偏向制御回路114は、全てのセルグループ501の情報記憶セル100に共通に設けられ、ワードアドレスの例えば下位14ビットに応じた偏向電圧を発生し、各情報記憶セル100の偏向電極104に印加するようになっている。(なお、記憶膜105に記録点が2次元的に配置される場合には、上記下位ビットをさらに分割して、それぞれに対応する2つの偏向電圧を発生させるようにすればよい。)
また、加速制御回路112および信号再生回路115は、それぞれ各セルグループ501における対応するビット位置の情報記憶セル100に共通に設けられている。
上記情報記憶装置では、データの記憶時には、ワードアドレスの上位2ビットに応じて、何れかのセルグループ501における情報記憶セル100の冷陰極101にマイナスの電圧が印加される。また、各加速制御回路112によって、書き込みデータに応じた電圧が各情報記憶セル100の加速電極102に印加される。そこで、上記冷陰極101にマイナスの電圧が印加された情報記憶セル100の記憶膜105における、ワードアドレスの下位14ビットに応じた領域に、各ビットの書き込みデータに応じたエネルギの電子線が照射され、前記図1について説明したように、相変化膜105aがアモルファス化または結晶化することによって、書き込みデータが記憶される。
一方、記憶されたデータの読み出し時には、陰極線駆動回路111によって、記憶時と同様にワードアドレスの上位2ビットに応じたセルグループ501における情報記憶セル100の冷陰極101にマイナスの電圧が印加されるとともに、加速制御回路112が、読み出し制御信号に応じて加速電極102に所定の電圧を印加することにより、書き込み時よりも低いエネルギの電子線が記憶膜105に照射され、検出電極105bの電圧が信号再生回路115によって検出されることにより、記憶されたデータが読み出される。
上記のように各セルグループ501を構成する複数(4つ)の情報記憶セル100に対して、同時に書き込みまたは読み出しが行われることによって、高速なアクセスが可能になる。また、複数のセルグループ501のうちの何れかがアドレスの一部に応じて選択されるようにすることにより、各情報記憶セル100の記憶点数×セルグループ501の数だけのワード数のデータを記憶させることができる。すなわち、128×128=16Kbitのデータが記憶可能な情報記憶セル100が図18に示すように4×4個設けられるとすると、64Kワード×4bitの情報記憶装置が得られることになる。また、例えば1μm四方の記録面上に128×128=16Kbitのデータが記憶可能な情報記憶セル100を、1024×1024個設けるとすれば、1平方mmの記憶膜105に、16Gbit(約10Tbit/平方インチ)の高密度、大容量のデータの記憶が可能になる。
なお、上記の例では、1列に並んで配置された4つずつの情報記憶セル100によってセルグループ501が構成される(それぞれ同時に書き込み、読み出しし得るように構成される)例を示したが、複数列にわたる情報記憶セル100によって構成されるようにしてもよく、さらに、加速制御回路112や信号再生回路115を各情報記憶セル100に対応させて設けるようにできれば、全ての情報記憶セル100に対して同時に書き込み、読み出しさせることができるようにしてもよい。
また、アドレスによって冷陰極101に印加される電圧が制御される一方、書き込みデータによって加速電極102に印加される電圧が制御される例を示したが、逆にしてもよいし、また、アドレスと書き込みデータとに基づいて、冷陰極101または加速電極102の何れか一方に印加される電圧だけが制御されるなどしてもよい。
また、前記図15について説明したように、微少な孔401aを有する遮蔽板401、または記憶膜105の少なくともいずれか一方を駆動部402によって変位させることによって電子線の照射領域を制御する場合には、複数の情報記憶セル100についての遮蔽板401および/または記憶膜105を同一の駆動部402、または同一の制御信号によって動作する駆動部402を用いるようにしてもよく、また、複数の情報記憶セル100についての遮蔽板401および/または記憶膜105を一体的に形成するようにしてもよい。
(電子線照射位置のサーボ制御)
電子線が記憶膜105における記憶ビットに対応する領域に正確に照射されるように制御される情報記憶装置の例を説明する。
この情報記憶装置には、図1に示したような情報記憶セル100に加えて、さらに、図19に示すようなサーボセル600が設けられている。このサーボセル600は、情報記憶セル100とほぼ同様の構成を有しているが、記憶膜105に代えて、絶縁膜611と陽極612とを備えている。上記絶縁膜611には、各記憶ビットに対応する位置に微少な細孔611aが形成されている。また、上記陽極612には入射電流検出回路621が接続され、絶縁膜611の細孔611aを介して入射する電子線によって流れる電流の大きさが検出されるようになっている。入射電流検出回路621による検出結果は制御量調整回路622に入力され、制御量調整回路622から出力される所定の制御信号が、加速制御回路112、収束制御回路113、および偏向制御回路114に入力されるようになっている。上記制御信号は、また、情報記憶セル100の加速制御回路112、収束制御回路113、および偏向制御回路114にも入力されるようになっている。
上記のように構成された情報記憶装置では、データの記憶、読み出しに先立って、電子線の偏向量や収束状態のキャリブレーションが行われる。すなわち、電子線の電流分布は、例えばその中心を最大とする正規分布となるので、細孔611aを介して陽極612に入射した電子線によって陽極612に流れる電流は、電子線の中心が細孔611aの中心に一致し、かつ、絶縁膜611の位置における電子線のビーム径が最小になった場合に最も大きくなる。そこで、各細孔611aごとに、偏向量および収束程度を微少に変化させて陽極612に流れる電流が最大になる制御量の最適値を求め、制御量調整回路622に保持させる。そして、記憶、読み出し時に、上記保持された最適値に基づいて、制御量調整回路622から各情報記憶セル100に収束制御信号および偏向制御信号が出力されることにより、製造過程における構造上のばらつきや電源電圧、温度の変動などによる偏向量のばらつき等が補正された安定した動作が保証される。
上記キャリブレーションは、より詳しくは例えば制御量調整回路622の制御動作によって次のように行われる。
(1) まず、偏向電極104に印加される電圧が0になるようにして偏向量が0になるようにし、電子線が絶縁膜611の中央(付近)に形成されている細孔611aをほぼ通過するようにした状態で、収束電極103に印加される電圧を変化させて陽極612に流れる電流が最大になるように、すなわち絶縁膜611付近で電子線が収束して電流密度が高くなるようにする。
(2) 次に、偏向電極104に印加される電圧をわずかに変化させて、陽極612に流れる電流が最大になるよう、すなわち、電子線が細孔611aの位置に正確に照射されるようにする。(なお、記録点が2次元的に配置される場合には、X−Y方向に交互に微少量偏向させるなどして電流が最大になるようにすればよい。)
(3) さらに、再度、(1)と同様にして電子線の収束程度を調整する。
上記(1)〜(3)によって、絶縁膜611の中央の細孔611aに対して、電子線の照射位置、および収束の焦点が一致する状態になる。
(4) 偏向量を最小から最大まで十分に小さなステップで変化させ、電子線を記憶膜105における記憶領域の端から端まで微少量ずつ移動させて、陽極612に流れる電流が極大となるときの制御量を求め、これが制御量調整回路622に保持される。すなわち、絶縁膜611に形成された各細孔611aを介して電子流が照射される際に流れる電流が最大になるような偏向量が求められ保持される。なお、各細孔611aごとに収束電極103に印加される電圧も制御されるようにしてもよい。また、冷陰極101や加速電極102に印加される電圧も制御されるようにして、電子線強度のばらつきが小さくなるようにしてもよい。
上記のようにして保持された制御量に基づいて、データの記憶時および読み出し時に制御量調整回路622から各情報記憶セル100に制御信号が入力されることにより、電子線の照射位置および収束程度の高い再現性が得られ、正確な記憶、読み出しが行われるので、記憶密度を一層高めることができるとともに、電子線の利用効率も高くすることが容易にできる。
なお、上記の例では、細孔611aが形成された絶縁膜611を用いる例を示したが、これに限らず、例えば陽極612上に抵抗体等を配置して、電子線が照射された位置の抵抗体等の有無に応じて変化する電流を検出するなどしてもよい。また、一様な抵抗率を有する抵抗膜や抵抗板を設け、例えば4辺の中央部付近や頂点などの電圧に基づいて電子線が照射された位置を検出することにより、所定の位置に電子線を照射し得るようにしてもよい。また、各記録点に対して、電子線の相対的な照射位置の精度が確保される場合には、何れかの記録点に対してだけ上記のようなキャリブレーションを行い、これを基に他の記録点についての偏向量などが制御されるようにしてもよい。
また、上記のようなサーボセル600は、情報記憶装置全体に対して1つだけ設けてもよいが、情報記憶セル100の数が多い場合などには、所定数の情報記憶セル100ごとに設けるなどしてもよい。
また、上記のようにデータの記憶、読み出しに先立ってキャリブレーションが行われるのに限らず、情報記憶セル100での電子線の放出を抑制した状態でサーボセル600によって電子線の照射位置のフィードバック制御を行い、照射位置が収束した時点で、各情報記憶セル100による電子線の放出が行われるようにしてもよい。さらに、サーボセル600の絶縁膜611や情報記憶セル100の記憶膜105における周辺部などの基準位置に導電体やスリットを設け、電子線の走査により上記導電体等に電子線が照射された時点からのタイミングに応じて、書き込みや読み出しが行われるようにしてもよい。
また、上記の例のように記憶媒体として相変化膜等を用いる場合には不揮発性の情報記憶装置を得ることができるが、記憶媒体としては、これに限らず種々のものを用いてもよい。
具体的には、例えば絶縁体膜を用いて、従来の技術で説明したような電子なだれ現象による電荷の蓄積の有無を利用するようにしてもよい。また、高抵抗膜に低速で電子を注入して電荷を蓄積させ、または高速で電子を打ち込み、電子なだれ現象により蓄積電荷を払い出すことによってデータを記憶させる一方、高速で電子を打ち込んだ際に、電子線照射前の帯電状態に応じた電子なだれ現象の有無を電流の大小によって検出することにより、記憶されたデータを読み出すようにしてもよい。また、例えば低融点金属の薄膜などのように高エネルギの電子線が照射されることによって熱変形によって穴が開いたり膜圧が薄くなるなど、形状的な変化を生じ、低エネルギの電子線が照射されたときに裏面側の電極に流れる電流が変化するようなものを用いてもよい。この場合、材料自体が高抵抗率の導電性を持つものを用いるなどして、膜圧が変化していない部分等に電子線が照射された際に電流を速やかに逃がし得るようにすることが好ましい。また、さらに、例えばフォトニック材料のように高エネルギの電子線が照射されることによって蛍光性を有するようになるものを用い、低エネルギの電子線が照射されたときの蛍光を光センサによって検出し得るようにすることなどもできる。
また、電子線のエネルギは、冷陰極101や加速電極102に印加される電圧によって制御するのに限らず、これらに印加するパルスのデューティ比やパルス数、収束程度を変化させることによるビームスポット径の変化などによって制御するようにしてもよい。
また、複数の情報記憶セル100が設けられる場合に、そのうちの一部をエラー検出、訂正符号の記憶に用いるようにしてもよい。具体的には、例えば図20に示すように、それぞれ1024個の情報記憶セル100を含むセルグループ701から例えば1ワードとして同時に書き込み、読み出しされる1024ビットのうち、64ビットを他の960ビットのパリティ(誤り検出、訂正符号)として用い、CRC(Cyclic Redundancy Check)演算などによって誤り検出や誤り訂正が行われるようにしてもよい。
以上のように本発明によると、冷陰極から放出された電子線を記憶媒体の微少な領域に照射して情報の記憶、読み出しを行うことにより、1ビットあたりの記憶に要する面積を大幅に減少させることができ、大容量の情報を高密度に記憶させることができる。また、装置の小型化や消費電力の低減も容易にできるとともに、高速なアクセスも可能にすることができ、複数ビットの情報を並列に書き込み、読み出しできるようにして一層高速化を図ることもできる。さらに、電子線の照射位置をサーボ制御することによって、電源電圧変動や、温度変化、製造ばらつきなどの影響を低減し、高い信頼性を得ることもできる。したがって、記憶媒体に電子線が照射されることによって、情報の記憶および読み出しが行われる情報記憶装置等として有用である。
1つの情報記憶セルを有する情報記憶装置の構成を示す説明図である。 加速電極102の例を示す斜視図である。 冷陰極101の例を示す側面図である。 冷陰極101の他の例を示す側面図である。 冷陰極101のさらに他の例を示す側面図である。 冷陰極101のさらに他の例を示す側面図である。 冷陰極101のさらに他の例を示す側面図である。 冷陰極101のさらに他の例を示す断面図である。 弾道電子放出素子の例を示す断面図である。 加速電極102と収束電極103が兼用される例を示す説明図である。 加速電極102と偏向電極104が兼用される例を示す説明図である。 加速電極102と偏向電極104が兼用される電極の例を示す正面図である。 移動電界を形成する環状電極302の例を示す説明図である。 収束する電子線を放出する冷陰極101の例を示す側面図である。 電子線の照射領域を制御する他の構成を示す説明図である。 電子線の照射領域を制御するさらに他の構成を示す説明図である。 複数の情報記憶セルを有する情報記憶装置の構成を示す斜視図である。 複数の情報記憶セルを有する情報記憶装置における陰極線駆動回路等の接続関係を示すブロック図である。 電子線照射位置制御のためのサーボセルの構成を示す説明図である。 複数の情報記憶セルのうちの一部がエラー訂正に用いられる例を示す説明図である。
符号の説明
100 情報記憶セル
101 冷陰極
101a 基部
101b カーボンナノチューブ
102 加速電極
103 収束電極
104 偏向電極
104a・104b 電極板
105 記憶膜
105a 相変化膜
105b 検出電極
105c 陽極
111 陰極線駆動回路
112 加速制御回路
113 収束制御回路
114 偏向制御回路
114a 電位差発生回路
115 信号再生回路
121 基板
121a 穴
201 隔壁
202 膜
203 細孔
204 シリコン微粒子
301 環状電極
301a〜301d 分割電極
302 環状電極
401 遮蔽板
401a 孔
402 駆動部
403 導電体
501 セルグループ
502 アドレスデコーダ
600 サーボセル
611 絶縁膜
611a 細孔
612 陽極
621 入射電流検出回路
622 制御量調整回路
701 セルグループ

Claims (11)

  1. 冷陰極電子線放出手段と、
    上記冷陰極電子線放出手段に対向する平面状の陽極と、
    上記陽極の表面あるいは裏面に形成され、上記冷陰極電子線放出手段から放出された電子線の照射に応じて、情報の記憶、または読み出しが行われる記憶媒体と、
    微細孔を有し、上記冷陰極電子線放出手段から放出された電子線を収束させて上記微細孔を通過させる電界を形成するように構成されている、板部材を含む遮蔽手段と、
    上記遮蔽手段、および上記記憶媒体のうちの少なくとも何れか一方を、他方の表面に沿った方向に移動させるように駆動する駆動手段と、
    を備え、
    上記記憶媒体における複数の領域に選択的に上記電子線を照射し得るように構成されていることを特徴とする情報記憶装置。
  2. 請求項1の情報記憶装置であって、
    上記遮蔽手段は、導電性を有する上記板部材、または上記板部材上に設けられた導電部材に電圧が印加されることにより、上記電子線を収束させて上記微細孔を通過させる電界を形成するように構成されていることを特徴とする情報記憶装置。
  3. 複数の冷陰極電子線放出手段と、
    上記冷陰極電子線放出手段に対向する平面状の陽極と、
    上記陽極の表面あるいは裏面に形成され、上記冷陰極電子線放出手段から放出された電子線の照射に応じて、情報の記憶、または読み出しが行われる記憶媒体と、
    上記複数の冷陰極電子線放出手段から放出された各電子線をそれぞれ部分的に通過させる遮蔽手段と、
    上記遮蔽手段、および上記記憶媒体のうちの少なくとも何れか一方を、他方の表面に沿った方向に、1つの移動方向あたり単一の制御信号に応じて移動させるように駆動する駆動手段と、
    を備え、
    上記記憶媒体における複数の領域に対して複数ビットの情報が同時に記憶、または読み出しされるように構成されたことを特徴とする情報記憶装置。
  4. 請求項3の情報記憶装置であって、
    上記遮蔽手段は、上記各電子線に対応した複数の微細孔を有する板部材を含むことを特徴とする情報記憶装置。
  5. 請求項3の情報記憶装置であって、
    さらに、上記駆動手段による上記遮蔽手段または上記記憶媒体の移動に応じて上記電子線が上記記憶媒体に照射される位置と、所定の基準位置とのずれを検出する照射位置変移検出手段を備え、
    上記照射位置変移検出手段の検出結果に応じて、上記駆動手段による電子線の照射位置の制御が行われるように構成されたことを特徴とする情報記憶装置。
  6. 請求項5の情報記憶装置であって、
    上記照射位置変移検出手段は、上記複数の冷陰極電子線放出手段のうちの少なくとも何れか1つから放出された電子線が上記記憶媒体に照射される位置と、所定の基準位置とのずれを検出するように構成されるとともに、
    上記照射位置変移検出手段の検出結果に応じて、他の冷陰極電子線放出手段から放出された電子線に対して、上記駆動手段による電子線の照射位置の制御が行われるように構成されたことを特徴とする情報記憶装置。
  7. 請求項3の情報記憶装置であって、
    上記複数の冷陰極電子線放出手段のうちの一部から放出される電子線によって、他の冷陰極電子線放出手段から放出される電子線による情報の記憶または読み出しにおけるエラー検出符号およびエラー訂正符号の少なくとも何れか一方の記憶または読み出しが行われるように構成されていることを特徴とする情報記憶装置。
  8. 請求項1から請求項7のうちいずれか1項に記載の情報記憶装置であって、
    上記冷陰極電子線放出手段は、隔壁と、電子線が透過可能な膜とで囲まれた隔室内に冷陰極が設けられ、上記隔室の内部が、上記電子線が透過可能な膜と上記陽極との間の空間よりも高い真空度になるように構成されていることを特徴とする情報記憶装置。
  9. 請求項8の情報記憶装置であって、
    上記電子線が透過可能な膜に所定の電圧が印加されることによって、電子線が加速されるように構成されていることを特徴とする情報記憶装置。
  10. 請求項1から請求項7のうちいずれか1項に記載の情報記憶装置であって、
    上記冷陰極電子線放出手段から放出された電子線を電界によって加速する加速手段を備え、
    上記加速手段は、それぞれ位相の異なる電圧が印加される複数の電極を備え、移動電界を生じさせることにより、上記電子線を加速するように構成されていることを特徴とする情報記憶装置。
  11. 請求項1から請求項7のうちいずれか1項に記載の情報記憶装置であって、
    上記冷陰極電子線放出手段は、複数の電子線放出部を有し、各電子線放出部は、所定の中心からの距離に応じてずれたタイミングで電子線を放出させることにより、放出された電子線を収束させるように構成されていることを特徴とする情報記憶装置。
JP2005507225A 2003-06-11 2004-06-10 情報記憶装置 Expired - Fee Related JP4209424B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003166678 2003-06-11
JP2003166678 2003-06-11
PCT/JP2004/008517 WO2004114314A1 (ja) 2003-06-11 2004-06-10 情報記憶装置

Publications (2)

Publication Number Publication Date
JPWO2004114314A1 JPWO2004114314A1 (ja) 2006-07-27
JP4209424B2 true JP4209424B2 (ja) 2009-01-14

Family

ID=33534574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005507225A Expired - Fee Related JP4209424B2 (ja) 2003-06-11 2004-06-10 情報記憶装置

Country Status (4)

Country Link
US (1) US7471542B2 (ja)
JP (1) JP4209424B2 (ja)
CN (1) CN1745431A (ja)
WO (1) WO2004114314A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US7667996B2 (en) * 2006-02-15 2010-02-23 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
JP4600426B2 (ja) * 2006-06-26 2010-12-15 日新イオン機器株式会社 イオン注入装置およびイオンビームの偏差角補正方法
JP5102476B2 (ja) * 2006-10-26 2012-12-19 パナソニック株式会社 薄型表示装置
JPWO2008136188A1 (ja) * 2007-04-26 2010-07-29 パナソニック株式会社 X線撮像デバイス及びx線撮影装置
WO2008136798A1 (en) * 2007-05-07 2008-11-13 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US8294351B2 (en) * 2008-03-04 2012-10-23 Panasonic Corporation Matrix-type cold-cathode electron source device
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
AU2012230714B2 (en) 2011-03-23 2016-12-08 Mespilus Inc. Polarized electrode for flow-through capacitive deionization
US11200956B2 (en) * 2020-04-23 2021-12-14 Micron Technology, Inc. Read level calibration in memory devices using embedded servo cells

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE493642A (ja) 1949-01-31
US3723978A (en) 1971-03-01 1973-03-27 Minnesota Mining & Mfg Beam addressable memory apparatus
JPS4726040U (ja) 1971-04-07 1972-11-24
US4142132A (en) 1977-07-05 1979-02-27 Control Data Corporation Method and means for dynamic correction of electrostatic deflector for electron beam tube
JPS56137578A (en) 1980-03-28 1981-10-27 Hitachi Ltd Manufacture for recording medium for semiconductor
JPS5755591A (en) 1980-09-19 1982-04-02 Hitachi Ltd Information recording method
JPS57130354A (en) 1981-02-04 1982-08-12 Toshiba Corp Electronic optical bodytube
JPH0766575B2 (ja) * 1986-02-17 1995-07-19 株式会社日立製作所 電子ビームによる情報再生装置
JP2601713B2 (ja) 1988-01-19 1997-04-16 テクトロニックス・インコーポレイテッド 表示装置
US5077553A (en) 1988-01-19 1991-12-31 Tektronix, Inc. Apparatus for and methods of addressing data storage elements
JP2773350B2 (ja) 1990-02-01 1998-07-09 日本電気株式会社 電子線記憶方法および電子線記憶素子とその製造方法
JP2924604B2 (ja) 1993-10-14 1999-07-26 富士電機株式会社 記憶装置
JPH10149778A (ja) 1996-09-17 1998-06-02 Toshiba Corp 微小冷陰極管とその駆動方法
JPH10247383A (ja) 1997-11-06 1998-09-14 Nec Corp 電子線記憶方法
TW497278B (en) 2000-03-24 2002-08-01 Japan Science & Tech Corp Method for generating trajectory electron, trajectory electron solid state semiconductor element
US6738336B2 (en) * 2001-05-16 2004-05-18 Hewlett-Packard Development Company, L.P. Data storage device
US7068582B2 (en) * 2002-09-30 2006-06-27 The Regents Of The University Of California Read head for ultra-high-density information storage media and method for making the same

Also Published As

Publication number Publication date
WO2004114314A1 (ja) 2004-12-29
JPWO2004114314A1 (ja) 2006-07-27
CN1745431A (zh) 2006-03-08
US7471542B2 (en) 2008-12-30
US20060072427A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4209424B2 (ja) 情報記憶装置
US4725736A (en) Electrostatic electron gun with integrated electron beam deflection and/or stigmating system
US7012266B2 (en) MEMS-based two-dimensional e-beam nano lithography device and method for making the same
JP2013140998A (ja) 小ビームブランカ構成体
US4418283A (en) Microlithographic system using a charged particle beam
US7486011B2 (en) Thread-type electron emission element
NL1020927C2 (nl) Werkwijze en systeem voor het genereren van een elektronische bundel in röntgenstraal-genereerinrichtingen.
US6643248B2 (en) Data storage device
KR0172023B1 (ko) 오프셋 제어 전극이 있는 전자 방출 소자
JPH09180894A (ja) X線源
JP3033484B2 (ja) 電子線露光装置
US3760383A (en) Erration storage system with collimated electron beam for minimal spherical ab
US3936693A (en) Two-aperture immersion lens
US3846660A (en) Electron beam generating system with collimated focusing means
US5001349A (en) Charged-particle beam apparatus
US4122369A (en) Magnetic deflection apparatus positioned behind target
US3919588A (en) Two-aperture immersion lens
JP2007518223A (ja) 発散制御機能を有したハイブリッド型マルチビーム電子放出デバイス
US6872964B2 (en) Data storage device
US11430628B1 (en) Cathode mechanism of electron gun, electron gun, and electron beam writing apparatus
US20230132046A1 (en) Cathode mechanism of electron emission source, and method for manufacturing cathode mechanism of electron emission source
JP2004134171A (ja) 電子銃、電子ビーム描画装置、及び電子ビーム描画方法
JP3233650B2 (ja) 光記録媒体原盤製造装置
TW442719B (en) Memory apparatus using electron beam to read data
JPH0158619B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees