JP4204759B2 - Ｄｍａ転送制御方法及び制御装置 - Google Patents
Ｄｍａ転送制御方法及び制御装置 Download PDFInfo
- Publication number
- JP4204759B2 JP4204759B2 JP2001067342A JP2001067342A JP4204759B2 JP 4204759 B2 JP4204759 B2 JP 4204759B2 JP 2001067342 A JP2001067342 A JP 2001067342A JP 2001067342 A JP2001067342 A JP 2001067342A JP 4204759 B2 JP4204759 B2 JP 4204759B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma
- dma transfer
- cpu
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＭＡ(ダイレクト・メモリ・アクセス)転送の制御方法及び制御装置に関し、より詳しくは、メモリ・ツー・メモリ(memory-to-memory)のＤＭＡ転送制御方法及び制御装置に関する。
【０００２】
【従来の技術】
図９(ａ),(ｂ),(ｃ),(ｄ)はメイン・メモリのメモリ領域間で行われるメモリ・ツー・メモリのＤＭＡ転送の概略を示す。図９のデータ処理システムでは、システム・バス８０に、ＣＰＵ(中央処理装置)７０及びキャッシュ・ユニット７２と、メイン・メモリ９０と、ＤＭＡコントローラ８２が接続されている。
【０００３】
キャッシュ・ユニット７２は、ＣＰＵ７０とシステム・バス８０との間に接続され、タグ７４とキャッシュ７６を含む。キャッシュ７６はメイン・メモリ９０に記憶されているデータの一部が記憶されるメモリであり、タグ７４はキャッシュ７６に記憶されているデータのアドレスが記憶されるメモリである。ＣＰＵ７０は、アクセスするデータがキャッシュ７６内に有ればキャッシュ７６にアクセスし、アクセスするデータがキャッシュ７６内に無ければメイン・メモリ９０にアクセスする。
【０００４】
メイン・メモリ９０はＤＲＡＭ(dynamic random access memory)等の半導体メモリであり、ＤＭＡコントローラ８２は、ＣＰＵ７０を介さずに、メイン・メモリ９０のメモリ領域間でメモリ・ツー・メモリのデータ転送を行う。メモリ領域間のデータ転送は、図９(ａ),(ｂ),(ｃ),(ｄ)に示すように、メイン・メモリ９０内の転送元から転送先へのデータ転送を意味する。ＤＭＡコントローラ８２によるデータ転送(以下、ＤＭＡデータ転送)とＣＰＵ７０の処理とは並行して実行することができる。ＤＭＡデータ転送は、データの移動はもちろん、データのコピーも含む。
【０００５】
例えば複数の命令又は命令群が同一のデータを使用する場合、オリジナルのデータを直接使用せず、メイン・メモリ９０内でそのデータをコピーして使用することが多い。ＤＭＡ転送は、データ・ブロック単位で行われる。データ・ブロックの一例を図１０(ａ)に示す。データ・ブロックDBは、メイン・メモリ９０の転送元のアドレスAD1' ,AD2' ,AD3' ,AD4' ,AD5' ,AD6' ,AD7' ,AD8'のデータDATA1 ,DATA2 ,DATA3 ,DATA4 ,DATA5 ,DATA6 ,DATA7 ,DATA8を含む。各データDATA1 ,DATA2 ,DATA3 ,DATA4 ,DATA5 ,DATA6 ,DATA7 ,DATA8は、メイン・メモリ９０の転送先のアドレスAD1 ,AD2 ,AD3 ,AD4 ,AD5 ,AD6 ,AD7 ,AD8にコピーされる。
【０００６】
ＤＭＡコントローラ８２は、図９(ａ)に示すように、ＤＭＡ転送が未完了のデータ数が記憶されるレジスタ８４(以下、転送カウンタ８４という)と、転送中のデータのアドレスが記憶されるレジスタ８６(以下、転送アドレス８６という)を含む。図１０(ａ)のデータ・ブロックDBの場合、転送カウンタ８４には、初期値としてデータ総数の「８」が記憶される。データのＤＭＡ転送が完了する毎に、ＤＭＡコントローラ８２は転送カウンタ８４の値を１つ減少させる。
【０００７】
転送アドレス８６には、ＤＭＡ転送中のデータの転送元アドレスと転送先アドレスとが記憶される。図１０(ａ)のデータ・ブロックDBの場合は、初期値として、転送元のアドレスAD1'と転送先のアドレスAD1とが記憶される。データのＤＭＡ転送が完了する毎に、ＤＭＡコントローラ８２は転送元及び転送先のアドレスを更新する。
【０００８】
図１０(ｂ)にデータ・ブロックDBのＤＭＡデータ転送の概要を示す。データが転送される毎に転送カウンタ８４と転送アドレス８６が更新され、DATA1〜DATA8が順に転送される。DATA8のＤＭＡ転送が完了すると、転送カウンタは「０」となり(図示していない)、データ・ブロックDBのＤＭＡ転送は終了となる。ここで、図中の「AD1'→AD1」は、転送元アドレスがAD1'で転送先アドレスがAD1であることを示す。
【０００９】
ＤＭＡ転送が未完了のデータは、ＤＭＡ転送が完了するまでアクセスすることはできない。ＣＰＵ７０がＤＭＡ転送先のデータにアクセスする手順の一例を図１１に示す。図９(ｂ)に示すようにデータ・ブロックDBのＤＭＡ転送が開始(S160)された後、ＣＰＵ７０からＤＭＡ転送先のデータへのアクセス要求が発生しても(S162)、ＤＭＡ転送がそのまま続行される(S163)。データ・ブロックDBのＤＭＡ転送が終了すると(S164)、図９(ｃ)に示すようにＤＭＡコントローラ８２からＣＰＵ７０にＤＭＡ転送の終了(割込み信号INT)が通知される(S166)。データ・ブロックDBのＤＭＡ転送が完了したので、図９(ｄ)に示すようにＣＰＵ７０はＤＭＡ転送後のデータにアクセスする(S168)。
【００１０】
例えば、図１２に示すように、DATA1の転送完了(S180)後にＣＰＵ７０からDATA7のアクセス要求が発生(S162)した場合、DATA2〜DATA8のＤＭＡ転送が完了(S182 ,S184 ,S186 ,S188 ,S190 ,S192 ,S194)した後に、ＣＰＵ７０はDATA7にアクセスする(S168)。DATA2〜DATA8のＤＭＡ転送中、ＣＰＵ７０はDATA7にアクセスできず、待ち時間が生じる。もちろん、ＤＭＡ転送と並行してＣＰＵ７０に他の処理を実行させることもできる。しかし、ＤＭＡ転送中に必ずＣＰＵ７０に割り当て可能な他の処理が存在するわけでは無い。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、ＤＭＡ転送中のデータへのアクセスを可能にし、ＤＭＡ転送中のＣＰＵの待ち時間を減少させることにある。
【００１２】
【課題を解決するための手段】
本発明のメモリ・ツー・メモリのＤＭＡ転送制御方法は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出ステップと、実行中のＤＭＡ転送よりも優先して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせる転送制御ステップとを含む。
【００１３】
本発明のＤＭＡ転送制御装置は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出手段と、実行中のＤＭＡ転送よりも優先して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせる転送制御手段とを含む。ＣＰＵがＤＭＡ転送中のデータ・ブロックに含まれるデータにアクセスすることを検出手段で検出し、転送制御手段でそのデータを優先的にＤＭＡ転送できるので、ＣＰＵはＤＭＡ転送中のデータに少ない待ち時間でアクセスできる。
【００１４】
【発明の実施の形態】
次に、本発明に係るメモリ・ツー・メモリのＤＭＡ転送制御方法及び制御装置の実施の形態について、図面に基づいて詳しく説明する。この例では、メイン・メモリのメモリ領域間でメモリ・ツー・メモリＤＭＡ転送が行われるものとする。例示されるデータ処理システムにおいて、ＣＰＵ７０ ,キャッシュ・ユニット７２ ,システム・バス８０ ,メイン・メモリ９０は従来(図９(ａ))と同様であるものとする。さらに、ＤＭＡ転送するデータ・ブロックDBは従来(図１０(ａ))と同様であるものとする。
【００１５】
図１に示す本発明のメモリ・ツー・メモリのＤＭＡ転送制御装置(ＤＭＡコントローラ)１０は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵ７０からのアクセス要求を検出するＤＭＡヒット検出器１２を含む。ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送よりも優先して、ＣＰＵ７０をＤＭＡヒット検出器１２でアクセス要求が検出されたデータにアクセスさせる手段として機能する。ＤＭＡヒット検出器１２を含んだＤＭＡコントローラ１０は、ＣＰＵ７０とシステム・バス８０との間に接続される。
【００１６】
ＤＭＡヒット検出器１２は、ＤＭＡ転送が未完了のデータへのアクセスをＣＰＵ７０が要求しているか否かを検出する。ＤＭＡコントローラ１０は、ＤＭＡヒット検出器１２が検出したＤＭＡ転送が未完了のデータを最優先でＤＭＡ転送し、ＤＭＡ転送後にそのデータをＣＰＵ７０に送る。
【００１７】
ＤＭＡコントローラ１０は、従来と同様に転送カウンタ８４と転送アドレス８６を含む。ＤＭＡヒット検出器１２は、転送カウンタ８４と転送アドレス８６にアクセスすることで、ＤＭＡ転送が未完了のデータのアドレスを知ることができる。ＣＰＵ７０がアクセスするデータのアドレスは、キャッシュ・ユニット７２とＤＭＡコントローラ１０に送られる。ＤＭＡヒット検出器１２は、ＣＰＵ７０がアクセスを要求しているデータ(以下、要求データという)のアドレスと、ＤＭＡ転送が未完了のデータのアドレスとの一致を検出する。以下、要求データのＤＭＡ転送が未完了の場合を「ＤＭＡヒット」と呼ぶ。
【００１８】
ＤＭＡヒットが検出された場合、要求データのＤＭＡ転送は未完了である。ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送を中断し、要求データのＤＭＡ転送を先に行う。要求データのＤＭＡ転送が終了すると、ＤＭＡコントローラ１０は要求データをＭＰＵ７０に送る。その後、転送カウンタ８４と転送アドレス８６を参照して、中断していたデータ・ブロックのＤＭＡ転送を再開する。
【００１９】
ＤＭＡヒットが検出されない場合、要求データのＤＭＡ転送は既に完了している。その場合、ＣＰＵ７０は、データ・ブロックのＤＭＡ転送が完了していなくても正しいデータにアクセスできる。ＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０へアクセスし、要求データにアクセスする。
【００２０】
次に、このようなＤＭＡコントローラ１０を用いたＤＭＡ転送制御について、その作用を説明する。
【００２１】
ＤＭＡ転送制御手順の一例を図３に示す。図１(ｂ)に示すようにＤＭＡコントローラ１０がデータ・ブロックのＤＭＡ転送を開始(S160)した後に、ＣＰＵ７０からデータ・アクセス要求が発生(S162)したとする。図１(ｃ)に示すようにＣＰＵ７０からは要求データDATAnのアドレスADnがＤＭＡコントローラ１０とキャッシュ・ユニット７２に送られる。ＤＭＡコントローラ１０は、ＤＭＡヒット検出器１２でＤＭＡヒットの検出を行う(S110)。
【００２２】
ＤＭＡヒットが検出された場合、ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、図１(ｄ)に示すように要求データのＤＭＡ転送を行う(S114)。ＤＭＡヒットが検出された場合、ＤＭＡコントローラ１０がシステム・バスを優先的に使用する。ＤＭＡ転送が完了すると、ＤＭＡコントローラ１０は、図２(ａ)に示すように、要求データ(DATAn)をメイン・メモリ９０からＣＰＵ７０に送り(S116)、その後、中断していたデータ・ブロックのＤＭＡ転送を再開する(S124)。
【００２３】
ＤＭＡヒットが検出されない場合、ＤＭＡコントローラ１０は実行中のデータ・ブロックのＤＭＡ転送を中断する(S112)。図２(ｂ)に示すように、ＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０にアクセスする(S118)。ＣＰＵ７０から要求データへのアクセスが完了すると、ＤＭＡコントローラ１０は中断していたデータ・ブロックのＤＭＡ転送を再開させる(S124)。
【００２４】
データ・ブロックのデータが全てＤＭＡ転送されると(S164)、ＤＭＡコントローラ１０はＣＰＵ７０にＤＭＡ転送が完了したことを通知する(S166)。
【００２５】
例えば図４に示すように、ＤＭＡ転送が開始(S160)されてDATA1のＤＭＡ転送が完了(S180)した後に、ＣＰＵ７０からDATA7のアクセス要求が発生(S162)すると、ＤＭＡコントローラ１０は実行中のデータ・ブロックDBのＤＭＡ転送を中断(S112)して、DATA7のＤＭＡ転送を先に行う(S120)。ＤＭＡ転送中断時の転送カウンタ８４には「７」,転送アドレス８６には「AD2'→AD2」が保持されている。
【００２６】
DATA7のＤＭＡ転送が完了すると、ＤＭＡコントローラ１０はDATA7をＣＰＵに送り(S122)、その後中断していたデータ・ブロックDBのＤＭＡ転送を再開する(S124)。DATA2〜DATA8のＤＭＡ転送が終了する(S182 ,S184 ,S186 ,S188 ,S190 ,S192 ,S194)と、ＤＭＡコントローラ１０はＤＭＡ転送が終了したことをＣＰＵ７０に知らせる(S166)。
【００２７】
DATA2〜DATA8のＤＭＡ転送と並行して、ＣＰＵ７０はDATA7を使用した処理を実行することができる。図４に示した例では、DATA7は再度ＤＭＡ転送されている(S192)が、ＣＰＵ７０はDATA7を参照しているだけなので、DATA7が再度ＤＭＡ転送されても問題は無い。図１(ａ)に示す構成は、ＣＰＵ７０とキャッシュ・ユニット７２とＤＭＡコントローラ１０とが集積されたシングル・プロセッサに応用できる構成である。
【００２８】
以上、本発明の一実施例について説明したが、本発明はその他の態様でも実施し得るものである。例えば、図５(ａ)に示すように、ＤＭＡヒット検出器２２をＣＰＵ７０とシステム・バス８０との間に接続し、ＤＭＡコントローラ２０をシステム・バス８０を介してＣＰＵ７０とメイン・メモリ９０に接続することもできる。ＤＭＡヒット検出器２２は、ＤＭＡコントローラ２０の転送カウンタ８４と転送アドレス８６を参照してＤＭＡヒットを検出する。
【００２９】
ＤＭＡコントローラ２０は、ＤＭＡヒットが検出されると、ＣＰＵ７０に要求データへのアクセスを再試行させる。ＤＭＡコントローラ２０は、ＣＰＵ７０が要求データへのアクセスを一旦中止してから再度アクセスするまでの間に、実行中のデータ・ブロックのＤＭＡ転送を中断し、要求データをＤＭＡ転送する。ＣＰＵ７０がＤＭＡ転送が完了した要求データにアクセスした後、ＤＭＡコントローラ２０は中断しているデータ・ブロックのＤＭＡ転送を再開する。
【００３０】
ＤＭＡ転送制御手順の一例を図７に示す。図５(ｂ)に示すようにＤＭＡコントローラ２０がデータ・ブロックのＤＭＡ転送を開始(S160)した後にＣＰＵ７０からデータ・アクセス要求が発生(S162)したとする。ＣＰＵ７０からは要求データDATAnのアドレスADnがＤＭＡヒット検出器２２とキャッシュ・ユニット７２に送られる。ＤＭＡヒット検出器２２は、ＤＭＡコントローラ２０の転送カウンタ８４と転送アドレス８６を参照して、ＤＭＡヒットの検出を行う。
【００３１】
ＤＭＡヒットが検出された場合、ＤＭＡヒット検出器２２は、図５(ｃ)に示すように要求データのアドレスADnをシステム・バス８０を介してＤＭＡコントローラ２０に送る(S130)。このときの要求データはＤＭＡ転送が未完了の無効なデータである。ＤＭＡヒット検出器２２からアドレスADnを受け取ったＤＭＡコントローラ２０は、図５(ｄ)に示すようにＣＰＵ７０に要求データへのアクセスの再試行(ReTRY)を要求する(S132)。ReTRYを要求されたＣＰＵ７０は、要求データへのアクセスを一旦中止し、所定時間経過後、再度要求データにアクセスする。ＤＭＡコントローラ２０は、ＣＰＵ７０がデータ・アクセスを一旦中止している間に、図６(ａ)に示すように、実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、要求データDATAnのＤＭＡ転送を行う(S134)。
【００３２】
ＣＰＵ７０が再度要求データへアクセスしたとき、要求データはＤＭＡ転送が完了した有効なデータに更新されている。図６(ｂ)に示すようにＣＰＵ７０がDATAnにアクセスした後(S136)、ＤＭＡコントローラ２０は中断していたデータ・ブロックのＤＭＡ転送を再開する(S124)。データ・ブロックのデータが全てＤＭＡ転送されると(S164)、ＤＭＡコントローラ２０はＣＰＵ７０にＤＭＡ転送が完了したことを通知する(S166)。
【００３３】
図７において、ＤＭＡヒットが検出されない場合、図６(ｃ)に示すようにＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０にアクセスする。このとき、ＤＭＡコントローラ２０は実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、ＣＰＵ７０の要求データへのアクセスが完了すると(S118)、中断していたデータ・ブロックのＤＭＡ転送を再開させる(S124)。
【００３４】
図４と同様に、ＤＭＡ転送が開始(S160)されてDATA1のＤＭＡ転送が完了(S180)した後に、ＣＰＵ７０からDATA7へのアクセス要求が発生(S162)しても、DATA7のＤＭＡ転送を先に行う(S120)ことができる。DATA2〜DATA8のＤＭＡ転送と並行して、ＣＰＵ７０はDATA7を使用した処理を実行することができる。図５(ａ)に示す構成は、ＣＰＵ７０とキャッシュ・ユニット７２とＤＭＡヒット検出器２２とが集積されたマルチ・プロセッサに応用できる構成である。
【００３５】
図８(ａ)に示すように、ＤＭＡヒット検出器３２にバッファ３４を接続することもできる。図８(ｂ)に示すように、ＤＭＡヒットが検出されたデータ又はデータ・ブロックをバッファ３４に一時的に記憶する。バッファ３４へのデータの記憶は、ＣＰＵが要求データへアクセスした後に行う。ＣＰＵ７０がバッファ３４に記憶されたデータに再度アクセスする場合、ＤＭＡヒット検出器３２は、バッファ３４に記憶されているデータをＣＰＵ７０に送る。バッファ３４を備えることにより、再試行要求(ReTRY)の回数は減少する。
【００３６】
以上、本発明は特定の実施例について説明されたが、本発明はこれらに限定されるものではない。例えば、本明細書では、メイン・メモリのメモリ領域間でのメモリ・ツー・メモリＤＭＡ転送について説明したが、本発明はシステム・バスに接続された任意の高速メモリ間でのメモリ・ツー・メモリＤＭＡ転送に適用可能である。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良,修正,変形を加えた態様で実施できるものである。同一の作用又は効果が生じる範囲内で、いずれかの発明特定事項を他の技術に置換した形態で実施できるものである。一体に構成されている発明特定事項を複数の要素から構成した形態でも、複数の要素から構成されている発明特定事項を一体に構成した形態でも実施できるものである。
【００３７】
【発明の効果】
本発明によれば、ＤＭＡ転送が未完了のデータに対してＣＰＵがアクセスを要求すると、そのデータを先にＤＭＡ転送してＣＰＵにアクセスさせることができるので、ＤＭＡ転送中のＣＰＵの待ち時間を減少できる。
【図面の簡単な説明】
【図１】本発明のメイン・メモリのメモリ領域間のＤＭＡ転送制御の一実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送の状態を示す図であり、(ｃ)はＣＰＵからデータ・アクセス要求が発生した状態を示す図であり、(ｄ)はＤＭＡヒットが検出されてＣＰＵがアクセスするデータのＤＭＡ転送が行われている状態を示す図である。
【図２】 (ａ)は図１(ｄ)に示したＤＭＡ転送が完了したデータをＤＭＡコントローラがＣＰＵに送っている状態を示す図であり、(ｂ)はＤＭＡヒットが検出されず、ＣＰＵがキャッシュ又はメイン・メモリにアクセスしている状態を示す図である。
【図３】図１(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図４】図１(ａ)に示すＤＭＡコントローラのデータ・ブロックDBのＤＭＡ転送手順の一例を示す図である。
【図５】本発明のメモリ領域間のＤＭＡ転送制御の他の実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送中にＣＰＵからデータ・アクセス要求が発生した状態を示す図であり、(ｃ)はＤＭＡヒットが検出されてＤＭＡコントローラにＣＰＵがアクセスするデータのアドレスを送っている状態を示す図であり、(ｄ)はＤＭＡコントローラがＣＰＵにデータ・アクセスの再試行を要求している状態を示す図である。
【図６】 (ａ)は図５(ｄ)に示した再試行の要求によりＣＰＵがデータ・アクセスを一時中断したとき、ＤＭＡコントローラによるＤＭＡ転送が行われている状態を示す図であり、(ｂ)は(ａ)に示したＤＭＡ転送が完了したデータをＤＭＡコントローラがＣＰＵに送っている状態を示す図であり、(ｃ)はＤＭＡヒットが検出されず、ＣＰＵがキャッシュ又はメイン・メモリへアクセスしている状態を示す図である。
【図７】図５(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図８】本発明のメモリ領域間のＤＭＡ転送制御の他の実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送が完了したデータをＤＭＡコントローラがバッファに送っている状態を示す図であり、(ｃ)は(ｂ)に示すバッファのデータをＤＭＡヒット検出器がＣＰＵに送っている状態を示す図である。
【図９】従来のＤＭＡ転送制御の一実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送の状態を示す図であり、(ｃ)はＤＭＡコントローラからＣＰＵへＤＭＡ転送完了を知らせている状態を示す図であり、(ｄ)はＣＰＵがキャッシュ又はメイン・メモリにアクセスしている状態を示す図である。
【図１０】 (ａ)はＤＭＡ転送を行う単位のデータ・ブロックの一構成例を示す図であり、(ｂ)はＤＭＡコントローラの転送カウンタと転送アドレスの値と各データのＤＭＡ転送状態を示す図である。
【図１１】図９(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図１２】図９(ａ)に示すＤＭＡコントローラのデータ・ブロックDBのＤＭＡ転送手順の一例を示す図である。
【符号の説明】
１０,２０：ＤＭＡコントローラ(転送制御手段,ＤＭＡ転送制御装置)
１２,２２,３２：ＤＭＡヒット検出器(検出手段)
３４：バッファ(バッファ・メモリ)
７０：ＣＰＵ
７２：キャッシュ・ユニット
７４：タグ
７６：キャッシュ(キャッシュ・メモリ)
８０：システム・バス
８２：従来のＤＭＡコントローラ
８４：転送カウンタ(第１のレジスタ)
８６：転送アドレス(第２のレジスタ)
９０：メイン・メモリ
【発明の属する技術分野】
本発明は、ＤＭＡ(ダイレクト・メモリ・アクセス)転送の制御方法及び制御装置に関し、より詳しくは、メモリ・ツー・メモリ(memory-to-memory)のＤＭＡ転送制御方法及び制御装置に関する。
【０００２】
【従来の技術】
図９(ａ),(ｂ),(ｃ),(ｄ)はメイン・メモリのメモリ領域間で行われるメモリ・ツー・メモリのＤＭＡ転送の概略を示す。図９のデータ処理システムでは、システム・バス８０に、ＣＰＵ(中央処理装置)７０及びキャッシュ・ユニット７２と、メイン・メモリ９０と、ＤＭＡコントローラ８２が接続されている。
【０００３】
キャッシュ・ユニット７２は、ＣＰＵ７０とシステム・バス８０との間に接続され、タグ７４とキャッシュ７６を含む。キャッシュ７６はメイン・メモリ９０に記憶されているデータの一部が記憶されるメモリであり、タグ７４はキャッシュ７６に記憶されているデータのアドレスが記憶されるメモリである。ＣＰＵ７０は、アクセスするデータがキャッシュ７６内に有ればキャッシュ７６にアクセスし、アクセスするデータがキャッシュ７６内に無ければメイン・メモリ９０にアクセスする。
【０００４】
メイン・メモリ９０はＤＲＡＭ(dynamic random access memory)等の半導体メモリであり、ＤＭＡコントローラ８２は、ＣＰＵ７０を介さずに、メイン・メモリ９０のメモリ領域間でメモリ・ツー・メモリのデータ転送を行う。メモリ領域間のデータ転送は、図９(ａ),(ｂ),(ｃ),(ｄ)に示すように、メイン・メモリ９０内の転送元から転送先へのデータ転送を意味する。ＤＭＡコントローラ８２によるデータ転送(以下、ＤＭＡデータ転送)とＣＰＵ７０の処理とは並行して実行することができる。ＤＭＡデータ転送は、データの移動はもちろん、データのコピーも含む。
【０００５】
例えば複数の命令又は命令群が同一のデータを使用する場合、オリジナルのデータを直接使用せず、メイン・メモリ９０内でそのデータをコピーして使用することが多い。ＤＭＡ転送は、データ・ブロック単位で行われる。データ・ブロックの一例を図１０(ａ)に示す。データ・ブロックDBは、メイン・メモリ９０の転送元のアドレスAD1' ,AD2' ,AD3' ,AD4' ,AD5' ,AD6' ,AD7' ,AD8'のデータDATA1 ,DATA2 ,DATA3 ,DATA4 ,DATA5 ,DATA6 ,DATA7 ,DATA8を含む。各データDATA1 ,DATA2 ,DATA3 ,DATA4 ,DATA5 ,DATA6 ,DATA7 ,DATA8は、メイン・メモリ９０の転送先のアドレスAD1 ,AD2 ,AD3 ,AD4 ,AD5 ,AD6 ,AD7 ,AD8にコピーされる。
【０００６】
ＤＭＡコントローラ８２は、図９(ａ)に示すように、ＤＭＡ転送が未完了のデータ数が記憶されるレジスタ８４(以下、転送カウンタ８４という)と、転送中のデータのアドレスが記憶されるレジスタ８６(以下、転送アドレス８６という)を含む。図１０(ａ)のデータ・ブロックDBの場合、転送カウンタ８４には、初期値としてデータ総数の「８」が記憶される。データのＤＭＡ転送が完了する毎に、ＤＭＡコントローラ８２は転送カウンタ８４の値を１つ減少させる。
【０００７】
転送アドレス８６には、ＤＭＡ転送中のデータの転送元アドレスと転送先アドレスとが記憶される。図１０(ａ)のデータ・ブロックDBの場合は、初期値として、転送元のアドレスAD1'と転送先のアドレスAD1とが記憶される。データのＤＭＡ転送が完了する毎に、ＤＭＡコントローラ８２は転送元及び転送先のアドレスを更新する。
【０００８】
図１０(ｂ)にデータ・ブロックDBのＤＭＡデータ転送の概要を示す。データが転送される毎に転送カウンタ８４と転送アドレス８６が更新され、DATA1〜DATA8が順に転送される。DATA8のＤＭＡ転送が完了すると、転送カウンタは「０」となり(図示していない)、データ・ブロックDBのＤＭＡ転送は終了となる。ここで、図中の「AD1'→AD1」は、転送元アドレスがAD1'で転送先アドレスがAD1であることを示す。
【０００９】
ＤＭＡ転送が未完了のデータは、ＤＭＡ転送が完了するまでアクセスすることはできない。ＣＰＵ７０がＤＭＡ転送先のデータにアクセスする手順の一例を図１１に示す。図９(ｂ)に示すようにデータ・ブロックDBのＤＭＡ転送が開始(S160)された後、ＣＰＵ７０からＤＭＡ転送先のデータへのアクセス要求が発生しても(S162)、ＤＭＡ転送がそのまま続行される(S163)。データ・ブロックDBのＤＭＡ転送が終了すると(S164)、図９(ｃ)に示すようにＤＭＡコントローラ８２からＣＰＵ７０にＤＭＡ転送の終了(割込み信号INT)が通知される(S166)。データ・ブロックDBのＤＭＡ転送が完了したので、図９(ｄ)に示すようにＣＰＵ７０はＤＭＡ転送後のデータにアクセスする(S168)。
【００１０】
例えば、図１２に示すように、DATA1の転送完了(S180)後にＣＰＵ７０からDATA7のアクセス要求が発生(S162)した場合、DATA2〜DATA8のＤＭＡ転送が完了(S182 ,S184 ,S186 ,S188 ,S190 ,S192 ,S194)した後に、ＣＰＵ７０はDATA7にアクセスする(S168)。DATA2〜DATA8のＤＭＡ転送中、ＣＰＵ７０はDATA7にアクセスできず、待ち時間が生じる。もちろん、ＤＭＡ転送と並行してＣＰＵ７０に他の処理を実行させることもできる。しかし、ＤＭＡ転送中に必ずＣＰＵ７０に割り当て可能な他の処理が存在するわけでは無い。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、ＤＭＡ転送中のデータへのアクセスを可能にし、ＤＭＡ転送中のＣＰＵの待ち時間を減少させることにある。
【００１２】
【課題を解決するための手段】
本発明のメモリ・ツー・メモリのＤＭＡ転送制御方法は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出ステップと、実行中のＤＭＡ転送よりも優先して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせる転送制御ステップとを含む。
【００１３】
本発明のＤＭＡ転送制御装置は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出手段と、実行中のＤＭＡ転送よりも優先して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせる転送制御手段とを含む。ＣＰＵがＤＭＡ転送中のデータ・ブロックに含まれるデータにアクセスすることを検出手段で検出し、転送制御手段でそのデータを優先的にＤＭＡ転送できるので、ＣＰＵはＤＭＡ転送中のデータに少ない待ち時間でアクセスできる。
【００１４】
【発明の実施の形態】
次に、本発明に係るメモリ・ツー・メモリのＤＭＡ転送制御方法及び制御装置の実施の形態について、図面に基づいて詳しく説明する。この例では、メイン・メモリのメモリ領域間でメモリ・ツー・メモリＤＭＡ転送が行われるものとする。例示されるデータ処理システムにおいて、ＣＰＵ７０ ,キャッシュ・ユニット７２ ,システム・バス８０ ,メイン・メモリ９０は従来(図９(ａ))と同様であるものとする。さらに、ＤＭＡ転送するデータ・ブロックDBは従来(図１０(ａ))と同様であるものとする。
【００１５】
図１に示す本発明のメモリ・ツー・メモリのＤＭＡ転送制御装置(ＤＭＡコントローラ)１０は、ＤＭＡ転送中のデータ・ブロックに含まれるデータに対するＣＰＵ７０からのアクセス要求を検出するＤＭＡヒット検出器１２を含む。ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送よりも優先して、ＣＰＵ７０をＤＭＡヒット検出器１２でアクセス要求が検出されたデータにアクセスさせる手段として機能する。ＤＭＡヒット検出器１２を含んだＤＭＡコントローラ１０は、ＣＰＵ７０とシステム・バス８０との間に接続される。
【００１６】
ＤＭＡヒット検出器１２は、ＤＭＡ転送が未完了のデータへのアクセスをＣＰＵ７０が要求しているか否かを検出する。ＤＭＡコントローラ１０は、ＤＭＡヒット検出器１２が検出したＤＭＡ転送が未完了のデータを最優先でＤＭＡ転送し、ＤＭＡ転送後にそのデータをＣＰＵ７０に送る。
【００１７】
ＤＭＡコントローラ１０は、従来と同様に転送カウンタ８４と転送アドレス８６を含む。ＤＭＡヒット検出器１２は、転送カウンタ８４と転送アドレス８６にアクセスすることで、ＤＭＡ転送が未完了のデータのアドレスを知ることができる。ＣＰＵ７０がアクセスするデータのアドレスは、キャッシュ・ユニット７２とＤＭＡコントローラ１０に送られる。ＤＭＡヒット検出器１２は、ＣＰＵ７０がアクセスを要求しているデータ(以下、要求データという)のアドレスと、ＤＭＡ転送が未完了のデータのアドレスとの一致を検出する。以下、要求データのＤＭＡ転送が未完了の場合を「ＤＭＡヒット」と呼ぶ。
【００１８】
ＤＭＡヒットが検出された場合、要求データのＤＭＡ転送は未完了である。ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送を中断し、要求データのＤＭＡ転送を先に行う。要求データのＤＭＡ転送が終了すると、ＤＭＡコントローラ１０は要求データをＭＰＵ７０に送る。その後、転送カウンタ８４と転送アドレス８６を参照して、中断していたデータ・ブロックのＤＭＡ転送を再開する。
【００１９】
ＤＭＡヒットが検出されない場合、要求データのＤＭＡ転送は既に完了している。その場合、ＣＰＵ７０は、データ・ブロックのＤＭＡ転送が完了していなくても正しいデータにアクセスできる。ＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０へアクセスし、要求データにアクセスする。
【００２０】
次に、このようなＤＭＡコントローラ１０を用いたＤＭＡ転送制御について、その作用を説明する。
【００２１】
ＤＭＡ転送制御手順の一例を図３に示す。図１(ｂ)に示すようにＤＭＡコントローラ１０がデータ・ブロックのＤＭＡ転送を開始(S160)した後に、ＣＰＵ７０からデータ・アクセス要求が発生(S162)したとする。図１(ｃ)に示すようにＣＰＵ７０からは要求データDATAnのアドレスADnがＤＭＡコントローラ１０とキャッシュ・ユニット７２に送られる。ＤＭＡコントローラ１０は、ＤＭＡヒット検出器１２でＤＭＡヒットの検出を行う(S110)。
【００２２】
ＤＭＡヒットが検出された場合、ＤＭＡコントローラ１０は、実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、図１(ｄ)に示すように要求データのＤＭＡ転送を行う(S114)。ＤＭＡヒットが検出された場合、ＤＭＡコントローラ１０がシステム・バスを優先的に使用する。ＤＭＡ転送が完了すると、ＤＭＡコントローラ１０は、図２(ａ)に示すように、要求データ(DATAn)をメイン・メモリ９０からＣＰＵ７０に送り(S116)、その後、中断していたデータ・ブロックのＤＭＡ転送を再開する(S124)。
【００２３】
ＤＭＡヒットが検出されない場合、ＤＭＡコントローラ１０は実行中のデータ・ブロックのＤＭＡ転送を中断する(S112)。図２(ｂ)に示すように、ＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０にアクセスする(S118)。ＣＰＵ７０から要求データへのアクセスが完了すると、ＤＭＡコントローラ１０は中断していたデータ・ブロックのＤＭＡ転送を再開させる(S124)。
【００２４】
データ・ブロックのデータが全てＤＭＡ転送されると(S164)、ＤＭＡコントローラ１０はＣＰＵ７０にＤＭＡ転送が完了したことを通知する(S166)。
【００２５】
例えば図４に示すように、ＤＭＡ転送が開始(S160)されてDATA1のＤＭＡ転送が完了(S180)した後に、ＣＰＵ７０からDATA7のアクセス要求が発生(S162)すると、ＤＭＡコントローラ１０は実行中のデータ・ブロックDBのＤＭＡ転送を中断(S112)して、DATA7のＤＭＡ転送を先に行う(S120)。ＤＭＡ転送中断時の転送カウンタ８４には「７」,転送アドレス８６には「AD2'→AD2」が保持されている。
【００２６】
DATA7のＤＭＡ転送が完了すると、ＤＭＡコントローラ１０はDATA7をＣＰＵに送り(S122)、その後中断していたデータ・ブロックDBのＤＭＡ転送を再開する(S124)。DATA2〜DATA8のＤＭＡ転送が終了する(S182 ,S184 ,S186 ,S188 ,S190 ,S192 ,S194)と、ＤＭＡコントローラ１０はＤＭＡ転送が終了したことをＣＰＵ７０に知らせる(S166)。
【００２７】
DATA2〜DATA8のＤＭＡ転送と並行して、ＣＰＵ７０はDATA7を使用した処理を実行することができる。図４に示した例では、DATA7は再度ＤＭＡ転送されている(S192)が、ＣＰＵ７０はDATA7を参照しているだけなので、DATA7が再度ＤＭＡ転送されても問題は無い。図１(ａ)に示す構成は、ＣＰＵ７０とキャッシュ・ユニット７２とＤＭＡコントローラ１０とが集積されたシングル・プロセッサに応用できる構成である。
【００２８】
以上、本発明の一実施例について説明したが、本発明はその他の態様でも実施し得るものである。例えば、図５(ａ)に示すように、ＤＭＡヒット検出器２２をＣＰＵ７０とシステム・バス８０との間に接続し、ＤＭＡコントローラ２０をシステム・バス８０を介してＣＰＵ７０とメイン・メモリ９０に接続することもできる。ＤＭＡヒット検出器２２は、ＤＭＡコントローラ２０の転送カウンタ８４と転送アドレス８６を参照してＤＭＡヒットを検出する。
【００２９】
ＤＭＡコントローラ２０は、ＤＭＡヒットが検出されると、ＣＰＵ７０に要求データへのアクセスを再試行させる。ＤＭＡコントローラ２０は、ＣＰＵ７０が要求データへのアクセスを一旦中止してから再度アクセスするまでの間に、実行中のデータ・ブロックのＤＭＡ転送を中断し、要求データをＤＭＡ転送する。ＣＰＵ７０がＤＭＡ転送が完了した要求データにアクセスした後、ＤＭＡコントローラ２０は中断しているデータ・ブロックのＤＭＡ転送を再開する。
【００３０】
ＤＭＡ転送制御手順の一例を図７に示す。図５(ｂ)に示すようにＤＭＡコントローラ２０がデータ・ブロックのＤＭＡ転送を開始(S160)した後にＣＰＵ７０からデータ・アクセス要求が発生(S162)したとする。ＣＰＵ７０からは要求データDATAnのアドレスADnがＤＭＡヒット検出器２２とキャッシュ・ユニット７２に送られる。ＤＭＡヒット検出器２２は、ＤＭＡコントローラ２０の転送カウンタ８４と転送アドレス８６を参照して、ＤＭＡヒットの検出を行う。
【００３１】
ＤＭＡヒットが検出された場合、ＤＭＡヒット検出器２２は、図５(ｃ)に示すように要求データのアドレスADnをシステム・バス８０を介してＤＭＡコントローラ２０に送る(S130)。このときの要求データはＤＭＡ転送が未完了の無効なデータである。ＤＭＡヒット検出器２２からアドレスADnを受け取ったＤＭＡコントローラ２０は、図５(ｄ)に示すようにＣＰＵ７０に要求データへのアクセスの再試行(ReTRY)を要求する(S132)。ReTRYを要求されたＣＰＵ７０は、要求データへのアクセスを一旦中止し、所定時間経過後、再度要求データにアクセスする。ＤＭＡコントローラ２０は、ＣＰＵ７０がデータ・アクセスを一旦中止している間に、図６(ａ)に示すように、実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、要求データDATAnのＤＭＡ転送を行う(S134)。
【００３２】
ＣＰＵ７０が再度要求データへアクセスしたとき、要求データはＤＭＡ転送が完了した有効なデータに更新されている。図６(ｂ)に示すようにＣＰＵ７０がDATAnにアクセスした後(S136)、ＤＭＡコントローラ２０は中断していたデータ・ブロックのＤＭＡ転送を再開する(S124)。データ・ブロックのデータが全てＤＭＡ転送されると(S164)、ＤＭＡコントローラ２０はＣＰＵ７０にＤＭＡ転送が完了したことを通知する(S166)。
【００３３】
図７において、ＤＭＡヒットが検出されない場合、図６(ｃ)に示すようにＣＰＵ７０はキャッシュ・ユニット７２を介してキャッシュ７６又はメイン・メモリ９０にアクセスする。このとき、ＤＭＡコントローラ２０は実行中のデータ・ブロックのＤＭＡ転送を中断し(S112)、ＣＰＵ７０の要求データへのアクセスが完了すると(S118)、中断していたデータ・ブロックのＤＭＡ転送を再開させる(S124)。
【００３４】
図４と同様に、ＤＭＡ転送が開始(S160)されてDATA1のＤＭＡ転送が完了(S180)した後に、ＣＰＵ７０からDATA7へのアクセス要求が発生(S162)しても、DATA7のＤＭＡ転送を先に行う(S120)ことができる。DATA2〜DATA8のＤＭＡ転送と並行して、ＣＰＵ７０はDATA7を使用した処理を実行することができる。図５(ａ)に示す構成は、ＣＰＵ７０とキャッシュ・ユニット７２とＤＭＡヒット検出器２２とが集積されたマルチ・プロセッサに応用できる構成である。
【００３５】
図８(ａ)に示すように、ＤＭＡヒット検出器３２にバッファ３４を接続することもできる。図８(ｂ)に示すように、ＤＭＡヒットが検出されたデータ又はデータ・ブロックをバッファ３４に一時的に記憶する。バッファ３４へのデータの記憶は、ＣＰＵが要求データへアクセスした後に行う。ＣＰＵ７０がバッファ３４に記憶されたデータに再度アクセスする場合、ＤＭＡヒット検出器３２は、バッファ３４に記憶されているデータをＣＰＵ７０に送る。バッファ３４を備えることにより、再試行要求(ReTRY)の回数は減少する。
【００３６】
以上、本発明は特定の実施例について説明されたが、本発明はこれらに限定されるものではない。例えば、本明細書では、メイン・メモリのメモリ領域間でのメモリ・ツー・メモリＤＭＡ転送について説明したが、本発明はシステム・バスに接続された任意の高速メモリ間でのメモリ・ツー・メモリＤＭＡ転送に適用可能である。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良,修正,変形を加えた態様で実施できるものである。同一の作用又は効果が生じる範囲内で、いずれかの発明特定事項を他の技術に置換した形態で実施できるものである。一体に構成されている発明特定事項を複数の要素から構成した形態でも、複数の要素から構成されている発明特定事項を一体に構成した形態でも実施できるものである。
【００３７】
【発明の効果】
本発明によれば、ＤＭＡ転送が未完了のデータに対してＣＰＵがアクセスを要求すると、そのデータを先にＤＭＡ転送してＣＰＵにアクセスさせることができるので、ＤＭＡ転送中のＣＰＵの待ち時間を減少できる。
【図面の簡単な説明】
【図１】本発明のメイン・メモリのメモリ領域間のＤＭＡ転送制御の一実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送の状態を示す図であり、(ｃ)はＣＰＵからデータ・アクセス要求が発生した状態を示す図であり、(ｄ)はＤＭＡヒットが検出されてＣＰＵがアクセスするデータのＤＭＡ転送が行われている状態を示す図である。
【図２】 (ａ)は図１(ｄ)に示したＤＭＡ転送が完了したデータをＤＭＡコントローラがＣＰＵに送っている状態を示す図であり、(ｂ)はＤＭＡヒットが検出されず、ＣＰＵがキャッシュ又はメイン・メモリにアクセスしている状態を示す図である。
【図３】図１(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図４】図１(ａ)に示すＤＭＡコントローラのデータ・ブロックDBのＤＭＡ転送手順の一例を示す図である。
【図５】本発明のメモリ領域間のＤＭＡ転送制御の他の実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送中にＣＰＵからデータ・アクセス要求が発生した状態を示す図であり、(ｃ)はＤＭＡヒットが検出されてＤＭＡコントローラにＣＰＵがアクセスするデータのアドレスを送っている状態を示す図であり、(ｄ)はＤＭＡコントローラがＣＰＵにデータ・アクセスの再試行を要求している状態を示す図である。
【図６】 (ａ)は図５(ｄ)に示した再試行の要求によりＣＰＵがデータ・アクセスを一時中断したとき、ＤＭＡコントローラによるＤＭＡ転送が行われている状態を示す図であり、(ｂ)は(ａ)に示したＤＭＡ転送が完了したデータをＤＭＡコントローラがＣＰＵに送っている状態を示す図であり、(ｃ)はＤＭＡヒットが検出されず、ＣＰＵがキャッシュ又はメイン・メモリへアクセスしている状態を示す図である。
【図７】図５(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図８】本発明のメモリ領域間のＤＭＡ転送制御の他の実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送が完了したデータをＤＭＡコントローラがバッファに送っている状態を示す図であり、(ｃ)は(ｂ)に示すバッファのデータをＤＭＡヒット検出器がＣＰＵに送っている状態を示す図である。
【図９】従来のＤＭＡ転送制御の一実施例を示す図であり、(ａ)は一構成例を示す図であり、(ｂ)はＤＭＡ転送の状態を示す図であり、(ｃ)はＤＭＡコントローラからＣＰＵへＤＭＡ転送完了を知らせている状態を示す図であり、(ｄ)はＣＰＵがキャッシュ又はメイン・メモリにアクセスしている状態を示す図である。
【図１０】 (ａ)はＤＭＡ転送を行う単位のデータ・ブロックの一構成例を示す図であり、(ｂ)はＤＭＡコントローラの転送カウンタと転送アドレスの値と各データのＤＭＡ転送状態を示す図である。
【図１１】図９(ａ)に示すＤＭＡコントローラのＤＭＡ転送制御手順の一例を示す図である。
【図１２】図９(ａ)に示すＤＭＡコントローラのデータ・ブロックDBのＤＭＡ転送手順の一例を示す図である。
【符号の説明】
１０,２０：ＤＭＡコントローラ(転送制御手段,ＤＭＡ転送制御装置)
１２,２２,３２：ＤＭＡヒット検出器(検出手段)
３４：バッファ(バッファ・メモリ)
７０：ＣＰＵ
７２：キャッシュ・ユニット
７４：タグ
７６：キャッシュ(キャッシュ・メモリ)
８０：システム・バス
８２：従来のＤＭＡコントローラ
８４：転送カウンタ(第１のレジスタ)
８６：転送アドレス(第２のレジスタ)
９０：メイン・メモリ
Claims (9)
- システム・バスを介してＣＰＵ(中央処理装置)に接続されたメイン・メモリを有するデータ処理システムにおいて、複数の命令または命令群がメイン・メモリに記憶された同一のデータを使用する場合にデータをコピーして使用するために、メモリ・ツー・メモリのＤＭＡ(直接メモリ・アクセス)転送を行うＤＭＡコントローラの制御方法であって、
複数のデータが含まれるデータ・ブロックにおいて、該複数のデータを順次ＤＭＡ転送する途中に、該データ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出ステップと、
ＤＭＡ転送中にアクセス要求を検出すると、実行中のＤＭＡ転送を中断して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせる転送制御ステップと、
を含み、
前記検出ステップが、
前記アクセス要求が検出されたデータのＤＭＡ転送の完了／未完了を判定するステップを含み、
前記転送制御ステップが、
前記アクセス要求が検出されたデータのＤＭＡ転送が完了していれば、ＣＰＵを前記データにアクセスさせる第１のステップと、
前記アクセス要求が検出されたデータのＤＭＡ転送が未完了であれば、そのデータを最優先でＤＭＡ転送し、ＣＰＵをＤＭＡ転送が完了した前記データにアクセスさせる第２のステップと、
前記データにＣＰＵがアクセスした後、前記中断しているＤＭＡ転送を再開するステップと、
を含むＤＭＡ転送制御方法。 - 前記ＤＭＡコントローラが、ＤＭＡ転送が未完了のデータ数が記憶される第１のレジスタと、ＤＭＡ転送中のデータのアドレスが記憶される第２のレジスタとを含み、
前記検出ステップが、前記アクセス要求が検出されたデータのアドレスと、前記第１のレジスタと第２のレジスタから求まるＤＭＡ転送が未完了のデータのアドレスとの一致を検出するステップを含む請求項１のＤＭＡ転送制御方法。 - 前記第２のステップが、
ＣＰＵに前記ＤＭＡ転送が未完了のデータに対するアクセスの再試行を要求するステップと、
ＣＰＵが前記データのアクセスを一旦中止してから再度アクセスするまでの間に、実行中のＤＭＡ転送を中断して、前記データをＤＭＡ転送するステップと、
を含む請求項１または２のＤＭＡ転送制御方法。 - システム・バスを介してＣＰＵに接続されたメイン・メモリを有するデータ処理システムにおいて、複数の命令または命令群がメイン・メモリに記憶された同一のデータを使用する場合にデータをコピーして使用するために、メモリ・ツー・メモリのＤＭＡ転送を制御する装置であって、
複数のデータが含まれるデータ・ブロックにおいて、該複数のデータを順次ＤＭＡ転送する途中に、該データ・ブロックに含まれるデータに対するＣＰＵからのアクセス要求を検出する検出手段と、
ＤＭＡ転送中にアクセス要求が検出されると、実行中のＤＭＡ転送を中断して、ＣＰＵを前記アクセス要求が検出されたデータにアクセスさせ、その後ＤＭＡ転送を再開する転送制御手段と
を含み、
前記検出手段が、
前記アクセス要求が検出されたデータのＤＭＡ転送が未完了であることを検出する手段を含み、
前記転送制御手段が、
前記アクセス要求されたデータを最優先でＤＭＡ転送する手段と、
ＣＰＵをＤＭＡ転送が完了した前記データにアクセスさせる手段と
を含むＤＭＡ転送制御装置。 - 前記ＤＭＡ転送制御装置が、ＤＭＡ転送が未完了のデータ数が記憶される第１のレジスタと、ＤＭＡ転送中のデータのアドレスが記憶される第２のレジスタとを含み、
前記検出手段が、前記アクセス要求が検出されたデータのアドレスと、前記第１のレジスタと第２のレジスタから求まるＤＭＡ転送が未完了のデータのアドレスとの一致を検出する手段を含む請求項４のＤＭＡ転送制御装置。 - 前記検出手段と転送制御手段とが、ＣＰＵとシステム・バスとの間に接続される請求項４または請求項５のいずれかのＤＭＡ転送制御装置。
- 前記検出手段がＣＰＵとシステム・バスとの間に接続され、前記転送制御手段がシステム・バスを介してＣＰＵとメイン・メモリに接続される請求項４または請求項５のいずれかのＤＭＡ転送制御装置。
- 前記検出手段が、前記ＤＭＡ転送が未完了であることが検出されたデータが一時的に記憶されるバッファ・メモリを含む請求項７のＤＭＡ転送制御装置。
- ＣＰＵとシステム・バスとの間にキャッシュ・メモリが接続された請求項４乃至請求項８のいずれかのＤＭＡ転送制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067342A JP4204759B2 (ja) | 2001-03-09 | 2001-03-09 | Ｄｍａ転送制御方法及び制御装置 |
| CNB028060539A CN1300715C (zh) | 2001-03-09 | 2002-02-25 | 直接存储器存取传送控制方法和控制装置 |
| KR1020037011423A KR100602330B1 (ko) | 2001-03-09 | 2002-02-25 | Ｄｍａ 전송 제어 방법 및 제어 장치 |
| PCT/JP2002/001689 WO2002073431A1 (fr) | 2001-03-09 | 2002-02-25 | Procede et dispositif de commande de transfert dma |
| TW091103874A TWI259955B (en) | 2001-03-09 | 2002-03-01 | DMA transfer controlling method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067342A JP4204759B2 (ja) | 2001-03-09 | 2001-03-09 | Ｄｍａ転送制御方法及び制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145376A JP2004145376A (ja) | 2004-05-20 |
| JP4204759B2 true JP4204759B2 (ja) | 2009-01-07 |
Family
ID=18925709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067342A Expired - Fee Related JP4204759B2 (ja) | 2001-03-09 | 2001-03-09 | Ｄｍａ転送制御方法及び制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4204759B2 (ja) |
| KR (1) | KR100602330B1 (ja) |
| CN (1) | CN1300715C (ja) |
| TW (1) | TWI259955B (ja) |
| WO (1) | WO2002073431A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059303A (ja) * | 2004-08-24 | 2006-03-02 | Oki Electric Ind Co Ltd | コンピュータシステム |
| US9141572B2 (en) | 2006-12-15 | 2015-09-22 | Microchip Technology Incorporated | Direct memory access controller |
| JP4990262B2 (ja) * | 2008-12-26 | 2012-08-01 | 三菱電機株式会社 | バッファ装置 |
| JP6289689B1 (ja) * | 2017-01-27 | 2018-03-07 | 三菱電機株式会社 | メモリ制御装置および計算機システム |
| CN112506437A (zh) * | 2020-12-10 | 2021-03-16 | 上海阵量智能科技有限公司 | 芯片、数据搬移方法和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607073B2 (ja) * | 1986-09-30 | 1997-05-07 | 松下電器産業株式会社 | 演算処理装置 |
| JP3602293B2 (ja) * | 1997-04-22 | 2004-12-15 | 株式会社ソニー・コンピュータエンタテインメント | データ転送方法及び装置 |
| JPH11184799A (ja) * | 1997-12-19 | 1999-07-09 | Toshiba Corp | メモリデータ転送方法ならびに装置 |
| JP3206568B2 (ja) * | 1998-10-28 | 2001-09-10 | 日本電気株式会社 | Ｄｍａ制御方法及び装置 |
-
2001
- 2001-03-09 JP JP2001067342A patent/JP4204759B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-25 CN CNB028060539A patent/CN1300715C/zh not_active Expired - Fee Related
- 2002-02-25 KR KR1020037011423A patent/KR100602330B1/ko not_active IP Right Cessation
- 2002-02-25 WO PCT/JP2002/001689 patent/WO2002073431A1/ja active Application Filing
- 2002-03-01 TW TW091103874A patent/TWI259955B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1300715C (zh) | 2007-02-14 |
| TWI259955B (en) | 2006-08-11 |
| WO2002073431A1 (fr) | 2002-09-19 |
| JP2004145376A (ja) | 2004-05-20 |
| CN1494684A (zh) | 2004-05-05 |
| KR100602330B1 (ko) | 2006-07-14 |
| KR20040012727A (ko) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI250411B (en) | Method, apparatus and system for memory access | |
| EP1396792B1 (en) | Memory copy command specifying source and destination of data executed in the memory controller | |
| JP4304676B2 (ja) | データ転送装置、データ転送方法、及びコンピュータ装置 | |
| US20050114559A1 (en) | Method for efficiently processing DMA transactions | |
| JP7378428B2 (ja) | Ｉ／ｏマスタとｃｐｕとの間の最適化されたデータ共有を可能にするための順序付けられた書き込みスタッシュの高性能なストリーミング | |
| US20050132102A1 (en) | Dynamically setting routing information to transfer input output data directly into processor caches in a multi processor system | |
| JPH08249231A (ja) | マルチプロセッサ・システムにおける古いデータの処理システム及び方法 | |
| JP4019073B2 (ja) | キャッシュ可能なｄｍａ | |
| CN112612725A (zh) | 用于处理缓存维护操作的装置和方法 | |
| JP4204759B2 (ja) | Ｄｍａ転送制御方法及び制御装置 | |
| JP3550092B2 (ja) | キャッシュ装置及び制御方法 | |
| JP4256678B2 (ja) | Ｄｍａ転送制御方法及び制御装置 | |
| JP3600536B2 (ja) | 書き込みデータの破壊を制限する方法及びシステムとｐｃｉバス・システム | |
| JPH10105461A (ja) | 処理装置及びルックアサイド・キャッシュをスヌープする改善された装置及び方法 | |
| US10977201B1 (en) | Per IO direct memory access redirection | |
| JPH06282528A (ja) | データ転送方法及びそのシステム | |
| JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
| US6381667B1 (en) | Method for supporting multiple delayed read transactions between computer buses | |
| JPH04305746A (ja) | キャッシュメモリ制御装置 | |
| WO2024124710A1 (zh) | 数据处理方法及装置 | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| JP2005242929A (ja) | 共有メモリのアクセス方法及びデータ処理装置 | |
| JPH0756844A (ja) | システムメモリを有するバスをベースにしたコンピュータシステムに使用するためのマスタバスマスタおよびバスをベースにしたコンピュータシステム | |
| JPH05257859A (ja) | 情報処理装置 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081002 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20081002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |