JP4199047B2 - 薄膜インダクタ素子及びその製造方法 - Google Patents
薄膜インダクタ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4199047B2 JP4199047B2 JP2003138195A JP2003138195A JP4199047B2 JP 4199047 B2 JP4199047 B2 JP 4199047B2 JP 2003138195 A JP2003138195 A JP 2003138195A JP 2003138195 A JP2003138195 A JP 2003138195A JP 4199047 B2 JP4199047 B2 JP 4199047B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- inductor element
- inductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の技術分野】
本発明は、薄膜高周波回路に用いられる薄膜インダクタ素子及びその製造方法に関する。
【０００２】
【従来技術およびその問題点】
薄膜回路では一般に、薄膜抵抗素子や薄膜コンデンサ素子、薄膜インダクタ素子が混在しており、薄膜コンデンサ素子の下電極又は上電極と薄膜インダクタ素子とが同一工程で形成されている。このような薄膜回路は、例えば携帯電話や小型モバイル等に代表される通信機器に搭載されるため、これら通信機器の高周波化に伴って高いＱ値が要求されるようになった。
【０００３】
薄膜回路のＱ値を高めるためには、薄膜抵抗素子や薄膜コンデンサ素子等の電極を厚い膜厚で形成することが考えられる。しかし、薄膜コンデンサ素子の電極を厚い膜厚で形成すると、薄膜コンデンサ素子と同一工程で形成される薄膜インダクタ素子の電極の膜厚も厚くなり、この結果、浮遊容量が増大して薄膜インダクタ素子のＱ値は低下してしまう。このように従来では、薄膜回路全体のＱ値を向上させようとすると、薄膜インダクタ素子の特性を低下させることになっていた。
【０００４】
従来の薄膜インダクタ素子１’は、図１２に示すように、スパイラル状の薄膜突条を起立させて形成したインダクタ電極２０’を有している。最近では、薄膜回路の高集積密度化が進められているため、インダクタ電極２０’のピッチ間隔ｄ’が狭くなっている。このようにピッチ間隔ｄ’が狭いと、隣り合うインダクタ電極２０’の間で相互に影響を及ぼし合い、インダクタ電極２０’の膜厚が厚くなるにつれて容量成分が発生することとなる。この容量成分が、薄膜インダクタ素子１’のＱ値を低下させる要因と考えられている。
【０００５】
【特許文献】
特開平８−２３５５２７号公報
特開２０００−５８７５８号公報
特開２００２−１３３６１１号公報
【０００６】
【発明の目的】
本発明は、容量成分の発生を防止して高いＱ値が得られる薄膜インダクタ素子及びその製造方法を得ることを目的とする。
【０００７】
【発明の概要】
本発明は、スパイラル状の薄膜突条を起立させて形成したインダクタ電極では電流がスパイラル中心側の内周起立面に集中すること、及びインダクタ電極のピッチ間隔を拡げれば容量成分の発生を抑制できることに着目したものである。
【０００８】
すなわち、本発明は、基板上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極を有する薄膜インダクタ素子において、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたことを特徴としている。
【０００９】
この構成によれば、内周起立面及び外周起立面の両方を基板に対して略直交させた従来の場合よりも、インダクタ電極の断面積が小さくなって該インダクタ電極を構成する電極材料の量が減り、また、インダクタ電極のピッチ間隔が拡がる。よって、インダクタ電極の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００１０】
また上記構成によれば、基板表面でのピッチ間隔よりも電極上面でのピッチ間隔が拡がっているので、基板表面でのピッチ間隔を長く設定する必要がなく、薄膜インダクタ素子の素子面積を小さくすることができる。
【００１１】
さらに上記構成によれば、インダクタ電極において、高周波電流が集中して流れる内周起立面を基板に対して略直交とし、高周波電流が殆ど流れない外周起立面をテーパー面としてあるので、電流損失が生じることはなく、薄膜インダクタ素子の電流特性を良好に維持することができる。
【００１２】
インダクタ電極の外周起立面において、そのテーパー角は５５°以上８５°以下であることが好ましい。５５°未満であるとテーパー形状の制御が難しく、８５°を超えると外周起立面をテーパー面としたことによる効果が十分に得られない。
【００１３】
インダクタ電極の平面形状は、互いに直交する直線を組み合わせてなるスパイラル形状とすることができる。
【００１４】
インダクタ電極は、基板上に形成されたＴｉ／Ｃｕ又はＣｒ／Ｃｕによる金属膜と、この金属膜上に形成されたＣｕメッキ膜とにより形成されていることが実際的である。あるいは、基板上に形成されたＴｉ／Ａｕ又はＣｒ／Ａｕによる金属膜と、この金属膜上に形成されたＡｕメッキ膜とにより形成されている。
【００１５】
本発明は、製造方法の態様によれば、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部を有し、該遮光部は、スパイラル中心から遠い側に、光透過量がスパイラル中心側ほど少なくなっていく光量調整部を有するフォトマスクを準備する工程；基板上に、インダクタ電極の下層となる金属膜を形成する工程；この金属膜上に、ネガレジスト膜を均一に塗布する工程；準備したフォトマスクを通してネガレジスト膜を露光する工程； 現像処理により、フォトマスクのスパイラル形状に対応するスパイラル状であって、スパイラル中心側の面が基板に直交し、スパイラル中心から遠い面がレジスト上方ほどスパイラル中心に接近する逆テーパー面となっている空洞部を有するネガレジストを得る工程；及びこのネガレジストで覆われていない金属膜上に、前記インダクタ電極の上層となるメッキ膜を電解メッキ法により形成する工程；を有することを特徴としている。
【００１６】
金属膜とネガレジストが有する空洞部の逆テーパー面のなす角は、５５°以上８５°以下であることが好ましい。５５°未満であると、フォトマスクによる光透過量の制御が難しく、８５°を超えると、インダクタ電極の外周起立面をテーパー面とすることによる効果が十分に得られないからである。形成されるインダクタ電極の外周起立面のテーパー角は、上記金属膜と逆テーパー面のなす角に等しい。
【００１７】
フォトマスクの光量調整部は、種々の態様が可能である。例えば、光を通過させる格子開口部を多数備え、この格子開口部の面積がスパイラル中心側ほど小さい格子状パターンとすることができる。または、光を通過させるスリットを多数備え、このスリット幅がスパイラル中心側ほど小さいストライプパターンとすることができる。あるいは、スパイラル中心側に向かって連続的に光透過量が減少していくグラデーションパターンとしてもよい。
【００１８】
上記製造方法において、インダクタ電極を構成する金属膜をＴｉ／Ｃｕ又はＣｒ／Ｃｕにより形成し、メッキ膜をＣｕにより形成することが実際的である。または、インダクタ電極を構成する金属膜をＴｉ／Ａｕ又はＣｒ／Ａｕにより形成し、メッキ膜をＡｕにより形成してもよい。
【００１９】
メッキ膜を形成した後には、ネガレジストを除去し、さらに、露出している金属膜を除去する工程が備えられる。
【００２０】
【発明の実施の形態】
図１（ａ）、（ｂ）は、本発明を適用した薄膜インダクタ素子を示す部分断面図及び平面図である。本薄膜インダクタ素子１は、高周波電流を用いる薄膜高周波回路に搭載される。
【００２１】
薄膜インダクタ素子１は、基板１０上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極２０を有している。インダクタ電極２０は、例えばＴｉ／Ｃｕ又はＣｒ／Ｃｕからなる金属膜２１と、Ｃｕメッキ膜２２とにより形成されている。
【００２２】
インダクタ電極２０の断面形状は、図１（ａ）に示すように、スパイラル中心Ｓ側の内周起立面２０ｂが基板１０に対して略直交していて、外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面となっている。この外周起立面２０ａのテーパー角αは約５５〜８５°程度である。図１ではテーパー面（外周起立面２０ａ）にハッチングを付して示した。
【００２３】
インダクタ電極２０のピッチ間隔（隣り合うインダクタ電極２０の外周起立面２０ａと内周起立面２０ｂの距離間隔）Ｄは、電極上方（膜厚が大きくなる方向）に向かって拡がっていて、基板表面でのピッチ間隔Ｄ１が最も短く、電極上面でのピッチ間隔Ｄ２が最も長くなっている。一方、インダクタ電極２０の幅寸法Ｗは、電極上方ほど狭くなっており、基板表面での幅寸法Ｗ１が最も長く、電極上面での幅寸法Ｗ２が最も短くなっている。本実施形態において、インダクタ電極２０は、約５〜１０μｍ程度の膜厚で形成されている。インダクタ電極２０の幅寸法Ｗは、ピッチ間隔Ｄが約５〜１０μｍ程度であるとき約１５〜２０μｍ程度、ピッチ間隔Ｄが約１０〜１５μｍ程度であるとき約１０〜１５μｍ程度、ピッチ間隔Ｄが５０〜６０μｍ程度であるとき９０〜１００μｍ程度に確保されている。
【００２４】
上述したようにインダクタ電極２０の外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面になっていると、図１２に示すように外周起立面を基板１０に対して直交させた場合（従来構造）よりも断面積が小さくなり、インダクタ電極２０の膜厚が大きくなるほどピッチ間隔Ｄが拡がる。このようにインダクタ電極２０の断面積（インダクタ電極２０を構成する電極材料）を減らしてピッチ間隔Ｄを拡げれば、インダクタ電極２０の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００２５】
インダクタ電極２０に与えられる高周波電流は、インダクタ電極２０の内周起立面２０ｂを集中的に流れ、結果的にインダクタ電極２０の外周起立面２０ａには殆ど流れない。よって、インダクタ電極２０の外周起立面２０ａをテーパー形状としても電流損失が生じることはない。
【００２６】
次に、図２〜図８を参照し、図１に示す薄膜インダクタ素子１の製造方法の一実施形態について説明する。
【００２７】
先ず最初に、露光工程で用いるフォトマスクを準備する。図７及び図８に示すようにフォトマスク４０は、光をすべて通過させる透光部４１と、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部４２を有しており、遮光部４２には、スパイラル中心Ｓから遠い側に、光透過量がスパイラル中心Ｓ側ほど少なくなっていく光量調整部４３が備えられている。この光量調整部４３が備えられる範囲は約５〜１０μｍ程度である。図７及び図８では、光を全く通さない部分を黒く塗りつぶして示してある。
【００２８】
本実施形態で用いるフォトマスク４０の光量調整部４３は、図８に示すように、光をすべて通過させる格子開口部４４を多数備え、この格子開口部４４の面積がスパイラル中心Ｓ側ほど小さくなる格子状パターンによって形成されている。この格子状パターンにおいて、格子開口部４４のピッチ間隔は約０．５〜２μｍである。なお、光量調整部４３（格子状パターン）が５μｍ以上の範囲に備えられている場合は、遮光部４２のスパイラル中心Ｓから遠い側の端部から約２．５μｍ以上離れた位置における格子開口部４４のピッチ間隔を約０．２５〜１μｍとする。
【００２９】
フォトマスク４０を準備したら、図２に示すように、基板１０上にＴｉ／Ｃｕ又はＣｒ／Ｃｕによる金属膜２１を約５０〜５００ｎｍ程度の膜厚でスパッタ成膜する。基板１０には、例えばアルミナ基板、ガラス基板、又はシリコン基板などを用いる。
【００３０】
次に、スピンコート法により、ネガレジスト膜３０を金属膜２１上に均一に塗布する。ネガレジスト膜３０の膜厚は約５〜１５μｍ程度とする。
【００３１】
続いて、図３に示すように、予め準備しておいたフォトマスク４０（図７及び図８）を通して露光する。図３において、矢印は光の進む方向を示し、矢印の長さは光透過量に比例している。
【００３２】
露光後は、現像工程を行なう。この現像工程によれば、上記露光工程で光が照射されていない範囲のネガレジスト膜３０が溶解する。この結果、金属膜２１上には、図４に示すように、メッキ膜を形成するためのネガレジスト３１が残る。ネガレジスト３１は、フォトマスク４０のスパイラル形状に対応するスパイラル状の空洞部３２を有している。空洞部３２は、スパイラル中心Ｓ側の面３２ｂが基板１０に直交し、スパイラル中心Ｓから遠い面が図示上方ほどスパイラル中心Ｓに接近する逆テーパー面３２ａとなっている。この空洞部３２の幅寸法はインダクタ電極の幅寸法Ｗに等しく、空洞部３２のピッチ間隔はインダクタ電極のピッチ間隔Ｄに等しい。また、逆テーパー面３２ａと金属膜２１のなす角βは、形成するインダクタ電極の外周起立面のテーパー角αに等しい。
【００３３】
空洞部３２の逆テーパー面３２ａと金属膜２１のなす角β、すなわち形成するインダクタ電極の外周面のテーパー角αは、５５°以上８５°以下であることが好ましい。テーパー角αが５５°未満であると、フォトマスク４０による光透過量の制御が難しく、またテーパー角αが８５°を超えると、インダクタ電極の外周起立面をテーパー面としたことによる効果が十分に得られないからである。
【００３４】
上記逆テーパー面３２ａを有するネガレジスト３１を形成したら、図５に示すように、このネガレジスト３１で覆われていない金属膜２１上に、Ｃｕメッキ膜２２を電解メッキ法により形成する。Ｃｕメッキ膜２２の膜厚は、４〜１０μｍ程度とする。
【００３５】
続いて、図６に示すようにネガレジスト３１を除去する。そして、Ｃｕメッキ膜２２の間から露出している金属膜２１をドライエッチング等により除去する。これにより、金属膜２１及びＣｕメッキ膜２２からなるインダクタ電極２０が形成される。
【００３６】
以上の工程により、図１に示す薄膜インダクタ素子１が得られる。
【００３７】
以上のように本実施形態では、インダクタ電極２０の断面形状を、スパイラル中心Ｓ側の内周起立面２０ｂが基板１０と略直交し、外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面としたので、図１２に示すように断面正方形状で形成した従来構造のインダクタ電極２０’（外周起立面２０ａ’及び内周起立面２０ｂ’が基板１０と略直交する場合）よりも、インダクタ電極２０の断面積が小さくなり、インダクタ電極２０を構成する電極材料を減らすことができる。また、インダクタ電極２０のピッチ間隔Ｄが、該インダクタ電極２０の膜厚が大きくなるほど拡がる。これにより、インダクタ電極２０の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００３８】
また本実施形態によれば、基板１０の表面でのピッチ間隔Ｄ１を長くせずに、インダクタ電極上面でのピッチ間隔Ｄ２を拡げることができるので、薄膜インダクタ素子１の素子面積を小さくすることが可能になる。
【００３９】
さらに本実施形態によれば、インダクタ電極２０の外周起立面２０ａのみをテーパー面としたので、電流損失が生じることがない。なお、インダクタ電極２０の内周起立面２０ｂのみあるいはインダクタ電極２０の外周起立面２０ａと内周起立面２０ｂの両方をテーパー形状とすると、電流損失が大きく、薄膜インダクタ素子１の電流特性を悪化させてしまうこととなる。
【００４０】
また本実施形態では、インダクタ電極２０の形状を規定するためのレジスト３１をネガレジスト材料により形成しているので、露光されるネガレジスト材料の厚さを調整することにより、基板１０に対して直交する面及びテーパー面を容易に形成することができる。さらに本実施形態では、遮光部４２の外周側領域に、内周側よりも外周側で光透過量が多い光量調整部４３を備えたフォトマスク４０を通してネガレジスト３０を露光するので、ネガレジスト３０を照射する光の量を容易に制御でき、所望のテーパー形状を得ることができる。
【００４１】
図１１は、図１に示す本実施例と図１２に示す比較例（従来例）において、インダクタ電極の膜厚を５μｍ、１０μｍとした場合の２．４ＧＨｚ帯におけるＱ値を算出した結果を示している。なお、本実施例と比較例において、薄膜インダクタ素子の組成は同一とする。
【００４２】
【比較例】
図１２に示す従来構造の薄膜インダクタ素子１’は、インダクタ電極２０’の断面形状を、内周起立面２０ｂ’及び外周起立面２０ａ’を共に基板１０に略直交させてなる略正方形状としたものである。インダクタ電極２０’のピッチ間隔ｄ及び幅寸法ｗは、インダクタ電極２０’の膜厚方向で変わらず一定である。具体的にピッチ間隔ｄは５μｍ、幅寸法ｗは１５μｍである。図１１を見ると、薄膜インダクタ素子１’のＱ値は、インダクタ電極２０’の膜厚が厚くなると低下していることがわかる。インダクタ電極２０’の膜厚が１０μｍであるときのＱ値は、インダクタ電極２０’の膜厚が５μｍであるときよりも約８％減少している。
【００４３】
【実施例】
図１に示す薄膜インダクタ素子１では、例えばインダクタ電極２０のピッチ間隔ｄが５〜１０μｍ、幅寸法Ｗが１５〜１０μｍであり、インダクタ電極２０は図１２に示す比較例よりも断面積が小さくなっている。図１１を見ると、薄膜インダクタ素子１のＱ値は、インダクタ電極２０の膜厚が５μｍのときも１０μｍのときも変化していないことがわかる。また図１２に示す比較例と比べてみると、インダクタ電極２０の膜厚が５μｍであるときのＱ値は比較例よりも３％増大しており、同膜厚が１０μｍであるときのＱ値は比較例よりも１１％増大している。
【００４４】
以上の結果から明らかなように、本実施例は、比較例よりもＱ値が低減しないこと、すなわち膜厚が大きくなっても高いＱ値が得られることがわかる。
【００４５】
本実施形態では、露光工程で用いるフォトマスク４０の光量調整部４３が格子状パターン（図８）で形成されているが、光量調整部４３の態様は種々の変形が可能である。例えば、図９に示すように、光をすべて通過させるスリット４５を多数備え、このスリット４５の幅寸法ａがスパイラル中心Ｓ側ほど小さいストライプパターンによって形成されていてもよい。あるいは、図１０に示すように、スパイラル中心Ｓ側に向かって連続的に光透過量が減少していくグラデーションパターン４６によって形成されていてもよい。
【００４６】
また本実施形態では、インダクタ電極２０の上層となるメッキ膜２２をＣｕにより形成しているが、メッキ膜２２はＡｕにより形成することも可能である。ただし、メッキ膜２２をＡｕで形成した場合には、インダクタ電極２０の下層となる金属膜２１を、Ｔｉ／Ａｕ又はＣｒ／Ａｕにより形成する。
【００４７】
【発明の効果】
本発明によれば、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたので、内周起立面及び外周起立面を基板に略直交させた従来の場合よりも隣り合うインダクタ電極の相互影響が低減される。これにより、インダクタ電極の膜厚が増大しても容量成分の発生を抑制することができ、高いＱ値が得られる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施形態である薄膜インダクタ素子の断面構造を示す斜視図である。
（ｂ）（ａ）に示す薄膜インダクタ素子の平面図である。
【図２】図１に示す薄膜インダクタ素子の製造方法の一工程を示す断面図である。
【図３】図２に示す工程の次工程を示す断面図である。
【図４】図３に示す工程の次工程を示す断面図である。
【図５】図４に示す工程の次工程を示す断面図である。
【図６】図５に示す工程の次工程を示す断面図である。
【図７】図３に示す露光工程で用いるフォトマスクの平面図である。
【図８】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図９】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図１０】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図１１】インダクタ電極を構成するメッキ膜の膜厚と２．４ＧＨｚ帯におけるＱ値の関係を示すグラフである。
【図１２】（ａ）従来構造の薄膜インダクタ素子を示す斜視図である。
（ｂ）（ａ）に示す薄膜インダクタ素子の平面図である。
【符号の説明】
１ 薄膜インダクタ素子
１０ 基板
２０ インダクタ電極
２０ａ 外周起立面
２０ｂ 内周起立面
２１ 金属膜
２２ メッキ膜（Ｃｕメッキ膜）
３０ ネガレジスト
３１ ネガレジスト
３１ａ 空洞部
３１ｂ 逆テーパー面
４０ フォトマスク
４１ 透光部
４２ 遮光部
４３ 光量調整部
４４ 格子開口部
４５ スリット
４６ グラデーションパターン
【発明の技術分野】
本発明は、薄膜高周波回路に用いられる薄膜インダクタ素子及びその製造方法に関する。
【０００２】
【従来技術およびその問題点】
薄膜回路では一般に、薄膜抵抗素子や薄膜コンデンサ素子、薄膜インダクタ素子が混在しており、薄膜コンデンサ素子の下電極又は上電極と薄膜インダクタ素子とが同一工程で形成されている。このような薄膜回路は、例えば携帯電話や小型モバイル等に代表される通信機器に搭載されるため、これら通信機器の高周波化に伴って高いＱ値が要求されるようになった。
【０００３】
薄膜回路のＱ値を高めるためには、薄膜抵抗素子や薄膜コンデンサ素子等の電極を厚い膜厚で形成することが考えられる。しかし、薄膜コンデンサ素子の電極を厚い膜厚で形成すると、薄膜コンデンサ素子と同一工程で形成される薄膜インダクタ素子の電極の膜厚も厚くなり、この結果、浮遊容量が増大して薄膜インダクタ素子のＱ値は低下してしまう。このように従来では、薄膜回路全体のＱ値を向上させようとすると、薄膜インダクタ素子の特性を低下させることになっていた。
【０００４】
従来の薄膜インダクタ素子１’は、図１２に示すように、スパイラル状の薄膜突条を起立させて形成したインダクタ電極２０’を有している。最近では、薄膜回路の高集積密度化が進められているため、インダクタ電極２０’のピッチ間隔ｄ’が狭くなっている。このようにピッチ間隔ｄ’が狭いと、隣り合うインダクタ電極２０’の間で相互に影響を及ぼし合い、インダクタ電極２０’の膜厚が厚くなるにつれて容量成分が発生することとなる。この容量成分が、薄膜インダクタ素子１’のＱ値を低下させる要因と考えられている。
【０００５】
【特許文献】
特開平８−２３５５２７号公報
特開２０００−５８７５８号公報
特開２００２−１３３６１１号公報
【０００６】
【発明の目的】
本発明は、容量成分の発生を防止して高いＱ値が得られる薄膜インダクタ素子及びその製造方法を得ることを目的とする。
【０００７】
【発明の概要】
本発明は、スパイラル状の薄膜突条を起立させて形成したインダクタ電極では電流がスパイラル中心側の内周起立面に集中すること、及びインダクタ電極のピッチ間隔を拡げれば容量成分の発生を抑制できることに着目したものである。
【０００８】
すなわち、本発明は、基板上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極を有する薄膜インダクタ素子において、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたことを特徴としている。
【０００９】
この構成によれば、内周起立面及び外周起立面の両方を基板に対して略直交させた従来の場合よりも、インダクタ電極の断面積が小さくなって該インダクタ電極を構成する電極材料の量が減り、また、インダクタ電極のピッチ間隔が拡がる。よって、インダクタ電極の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００１０】
また上記構成によれば、基板表面でのピッチ間隔よりも電極上面でのピッチ間隔が拡がっているので、基板表面でのピッチ間隔を長く設定する必要がなく、薄膜インダクタ素子の素子面積を小さくすることができる。
【００１１】
さらに上記構成によれば、インダクタ電極において、高周波電流が集中して流れる内周起立面を基板に対して略直交とし、高周波電流が殆ど流れない外周起立面をテーパー面としてあるので、電流損失が生じることはなく、薄膜インダクタ素子の電流特性を良好に維持することができる。
【００１２】
インダクタ電極の外周起立面において、そのテーパー角は５５°以上８５°以下であることが好ましい。５５°未満であるとテーパー形状の制御が難しく、８５°を超えると外周起立面をテーパー面としたことによる効果が十分に得られない。
【００１３】
インダクタ電極の平面形状は、互いに直交する直線を組み合わせてなるスパイラル形状とすることができる。
【００１４】
インダクタ電極は、基板上に形成されたＴｉ／Ｃｕ又はＣｒ／Ｃｕによる金属膜と、この金属膜上に形成されたＣｕメッキ膜とにより形成されていることが実際的である。あるいは、基板上に形成されたＴｉ／Ａｕ又はＣｒ／Ａｕによる金属膜と、この金属膜上に形成されたＡｕメッキ膜とにより形成されている。
【００１５】
本発明は、製造方法の態様によれば、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部を有し、該遮光部は、スパイラル中心から遠い側に、光透過量がスパイラル中心側ほど少なくなっていく光量調整部を有するフォトマスクを準備する工程；基板上に、インダクタ電極の下層となる金属膜を形成する工程；この金属膜上に、ネガレジスト膜を均一に塗布する工程；準備したフォトマスクを通してネガレジスト膜を露光する工程； 現像処理により、フォトマスクのスパイラル形状に対応するスパイラル状であって、スパイラル中心側の面が基板に直交し、スパイラル中心から遠い面がレジスト上方ほどスパイラル中心に接近する逆テーパー面となっている空洞部を有するネガレジストを得る工程；及びこのネガレジストで覆われていない金属膜上に、前記インダクタ電極の上層となるメッキ膜を電解メッキ法により形成する工程；を有することを特徴としている。
【００１６】
金属膜とネガレジストが有する空洞部の逆テーパー面のなす角は、５５°以上８５°以下であることが好ましい。５５°未満であると、フォトマスクによる光透過量の制御が難しく、８５°を超えると、インダクタ電極の外周起立面をテーパー面とすることによる効果が十分に得られないからである。形成されるインダクタ電極の外周起立面のテーパー角は、上記金属膜と逆テーパー面のなす角に等しい。
【００１７】
フォトマスクの光量調整部は、種々の態様が可能である。例えば、光を通過させる格子開口部を多数備え、この格子開口部の面積がスパイラル中心側ほど小さい格子状パターンとすることができる。または、光を通過させるスリットを多数備え、このスリット幅がスパイラル中心側ほど小さいストライプパターンとすることができる。あるいは、スパイラル中心側に向かって連続的に光透過量が減少していくグラデーションパターンとしてもよい。
【００１８】
上記製造方法において、インダクタ電極を構成する金属膜をＴｉ／Ｃｕ又はＣｒ／Ｃｕにより形成し、メッキ膜をＣｕにより形成することが実際的である。または、インダクタ電極を構成する金属膜をＴｉ／Ａｕ又はＣｒ／Ａｕにより形成し、メッキ膜をＡｕにより形成してもよい。
【００１９】
メッキ膜を形成した後には、ネガレジストを除去し、さらに、露出している金属膜を除去する工程が備えられる。
【００２０】
【発明の実施の形態】
図１（ａ）、（ｂ）は、本発明を適用した薄膜インダクタ素子を示す部分断面図及び平面図である。本薄膜インダクタ素子１は、高周波電流を用いる薄膜高周波回路に搭載される。
【００２１】
薄膜インダクタ素子１は、基板１０上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極２０を有している。インダクタ電極２０は、例えばＴｉ／Ｃｕ又はＣｒ／Ｃｕからなる金属膜２１と、Ｃｕメッキ膜２２とにより形成されている。
【００２２】
インダクタ電極２０の断面形状は、図１（ａ）に示すように、スパイラル中心Ｓ側の内周起立面２０ｂが基板１０に対して略直交していて、外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面となっている。この外周起立面２０ａのテーパー角αは約５５〜８５°程度である。図１ではテーパー面（外周起立面２０ａ）にハッチングを付して示した。
【００２３】
インダクタ電極２０のピッチ間隔（隣り合うインダクタ電極２０の外周起立面２０ａと内周起立面２０ｂの距離間隔）Ｄは、電極上方（膜厚が大きくなる方向）に向かって拡がっていて、基板表面でのピッチ間隔Ｄ１が最も短く、電極上面でのピッチ間隔Ｄ２が最も長くなっている。一方、インダクタ電極２０の幅寸法Ｗは、電極上方ほど狭くなっており、基板表面での幅寸法Ｗ１が最も長く、電極上面での幅寸法Ｗ２が最も短くなっている。本実施形態において、インダクタ電極２０は、約５〜１０μｍ程度の膜厚で形成されている。インダクタ電極２０の幅寸法Ｗは、ピッチ間隔Ｄが約５〜１０μｍ程度であるとき約１５〜２０μｍ程度、ピッチ間隔Ｄが約１０〜１５μｍ程度であるとき約１０〜１５μｍ程度、ピッチ間隔Ｄが５０〜６０μｍ程度であるとき９０〜１００μｍ程度に確保されている。
【００２４】
上述したようにインダクタ電極２０の外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面になっていると、図１２に示すように外周起立面を基板１０に対して直交させた場合（従来構造）よりも断面積が小さくなり、インダクタ電極２０の膜厚が大きくなるほどピッチ間隔Ｄが拡がる。このようにインダクタ電極２０の断面積（インダクタ電極２０を構成する電極材料）を減らしてピッチ間隔Ｄを拡げれば、インダクタ電極２０の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００２５】
インダクタ電極２０に与えられる高周波電流は、インダクタ電極２０の内周起立面２０ｂを集中的に流れ、結果的にインダクタ電極２０の外周起立面２０ａには殆ど流れない。よって、インダクタ電極２０の外周起立面２０ａをテーパー形状としても電流損失が生じることはない。
【００２６】
次に、図２〜図８を参照し、図１に示す薄膜インダクタ素子１の製造方法の一実施形態について説明する。
【００２７】
先ず最初に、露光工程で用いるフォトマスクを準備する。図７及び図８に示すようにフォトマスク４０は、光をすべて通過させる透光部４１と、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部４２を有しており、遮光部４２には、スパイラル中心Ｓから遠い側に、光透過量がスパイラル中心Ｓ側ほど少なくなっていく光量調整部４３が備えられている。この光量調整部４３が備えられる範囲は約５〜１０μｍ程度である。図７及び図８では、光を全く通さない部分を黒く塗りつぶして示してある。
【００２８】
本実施形態で用いるフォトマスク４０の光量調整部４３は、図８に示すように、光をすべて通過させる格子開口部４４を多数備え、この格子開口部４４の面積がスパイラル中心Ｓ側ほど小さくなる格子状パターンによって形成されている。この格子状パターンにおいて、格子開口部４４のピッチ間隔は約０．５〜２μｍである。なお、光量調整部４３（格子状パターン）が５μｍ以上の範囲に備えられている場合は、遮光部４２のスパイラル中心Ｓから遠い側の端部から約２．５μｍ以上離れた位置における格子開口部４４のピッチ間隔を約０．２５〜１μｍとする。
【００２９】
フォトマスク４０を準備したら、図２に示すように、基板１０上にＴｉ／Ｃｕ又はＣｒ／Ｃｕによる金属膜２１を約５０〜５００ｎｍ程度の膜厚でスパッタ成膜する。基板１０には、例えばアルミナ基板、ガラス基板、又はシリコン基板などを用いる。
【００３０】
次に、スピンコート法により、ネガレジスト膜３０を金属膜２１上に均一に塗布する。ネガレジスト膜３０の膜厚は約５〜１５μｍ程度とする。
【００３１】
続いて、図３に示すように、予め準備しておいたフォトマスク４０（図７及び図８）を通して露光する。図３において、矢印は光の進む方向を示し、矢印の長さは光透過量に比例している。
【００３２】
露光後は、現像工程を行なう。この現像工程によれば、上記露光工程で光が照射されていない範囲のネガレジスト膜３０が溶解する。この結果、金属膜２１上には、図４に示すように、メッキ膜を形成するためのネガレジスト３１が残る。ネガレジスト３１は、フォトマスク４０のスパイラル形状に対応するスパイラル状の空洞部３２を有している。空洞部３２は、スパイラル中心Ｓ側の面３２ｂが基板１０に直交し、スパイラル中心Ｓから遠い面が図示上方ほどスパイラル中心Ｓに接近する逆テーパー面３２ａとなっている。この空洞部３２の幅寸法はインダクタ電極の幅寸法Ｗに等しく、空洞部３２のピッチ間隔はインダクタ電極のピッチ間隔Ｄに等しい。また、逆テーパー面３２ａと金属膜２１のなす角βは、形成するインダクタ電極の外周起立面のテーパー角αに等しい。
【００３３】
空洞部３２の逆テーパー面３２ａと金属膜２１のなす角β、すなわち形成するインダクタ電極の外周面のテーパー角αは、５５°以上８５°以下であることが好ましい。テーパー角αが５５°未満であると、フォトマスク４０による光透過量の制御が難しく、またテーパー角αが８５°を超えると、インダクタ電極の外周起立面をテーパー面としたことによる効果が十分に得られないからである。
【００３４】
上記逆テーパー面３２ａを有するネガレジスト３１を形成したら、図５に示すように、このネガレジスト３１で覆われていない金属膜２１上に、Ｃｕメッキ膜２２を電解メッキ法により形成する。Ｃｕメッキ膜２２の膜厚は、４〜１０μｍ程度とする。
【００３５】
続いて、図６に示すようにネガレジスト３１を除去する。そして、Ｃｕメッキ膜２２の間から露出している金属膜２１をドライエッチング等により除去する。これにより、金属膜２１及びＣｕメッキ膜２２からなるインダクタ電極２０が形成される。
【００３６】
以上の工程により、図１に示す薄膜インダクタ素子１が得られる。
【００３７】
以上のように本実施形態では、インダクタ電極２０の断面形状を、スパイラル中心Ｓ側の内周起立面２０ｂが基板１０と略直交し、外周起立面２０ａが電極上方ほどスパイラル中心Ｓに接近するテーパー面としたので、図１２に示すように断面正方形状で形成した従来構造のインダクタ電極２０’（外周起立面２０ａ’及び内周起立面２０ｂ’が基板１０と略直交する場合）よりも、インダクタ電極２０の断面積が小さくなり、インダクタ電極２０を構成する電極材料を減らすことができる。また、インダクタ電極２０のピッチ間隔Ｄが、該インダクタ電極２０の膜厚が大きくなるほど拡がる。これにより、インダクタ電極２０の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【００３８】
また本実施形態によれば、基板１０の表面でのピッチ間隔Ｄ１を長くせずに、インダクタ電極上面でのピッチ間隔Ｄ２を拡げることができるので、薄膜インダクタ素子１の素子面積を小さくすることが可能になる。
【００３９】
さらに本実施形態によれば、インダクタ電極２０の外周起立面２０ａのみをテーパー面としたので、電流損失が生じることがない。なお、インダクタ電極２０の内周起立面２０ｂのみあるいはインダクタ電極２０の外周起立面２０ａと内周起立面２０ｂの両方をテーパー形状とすると、電流損失が大きく、薄膜インダクタ素子１の電流特性を悪化させてしまうこととなる。
【００４０】
また本実施形態では、インダクタ電極２０の形状を規定するためのレジスト３１をネガレジスト材料により形成しているので、露光されるネガレジスト材料の厚さを調整することにより、基板１０に対して直交する面及びテーパー面を容易に形成することができる。さらに本実施形態では、遮光部４２の外周側領域に、内周側よりも外周側で光透過量が多い光量調整部４３を備えたフォトマスク４０を通してネガレジスト３０を露光するので、ネガレジスト３０を照射する光の量を容易に制御でき、所望のテーパー形状を得ることができる。
【００４１】
図１１は、図１に示す本実施例と図１２に示す比較例（従来例）において、インダクタ電極の膜厚を５μｍ、１０μｍとした場合の２．４ＧＨｚ帯におけるＱ値を算出した結果を示している。なお、本実施例と比較例において、薄膜インダクタ素子の組成は同一とする。
【００４２】
【比較例】
図１２に示す従来構造の薄膜インダクタ素子１’は、インダクタ電極２０’の断面形状を、内周起立面２０ｂ’及び外周起立面２０ａ’を共に基板１０に略直交させてなる略正方形状としたものである。インダクタ電極２０’のピッチ間隔ｄ及び幅寸法ｗは、インダクタ電極２０’の膜厚方向で変わらず一定である。具体的にピッチ間隔ｄは５μｍ、幅寸法ｗは１５μｍである。図１１を見ると、薄膜インダクタ素子１’のＱ値は、インダクタ電極２０’の膜厚が厚くなると低下していることがわかる。インダクタ電極２０’の膜厚が１０μｍであるときのＱ値は、インダクタ電極２０’の膜厚が５μｍであるときよりも約８％減少している。
【００４３】
【実施例】
図１に示す薄膜インダクタ素子１では、例えばインダクタ電極２０のピッチ間隔ｄが５〜１０μｍ、幅寸法Ｗが１５〜１０μｍであり、インダクタ電極２０は図１２に示す比較例よりも断面積が小さくなっている。図１１を見ると、薄膜インダクタ素子１のＱ値は、インダクタ電極２０の膜厚が５μｍのときも１０μｍのときも変化していないことがわかる。また図１２に示す比較例と比べてみると、インダクタ電極２０の膜厚が５μｍであるときのＱ値は比較例よりも３％増大しており、同膜厚が１０μｍであるときのＱ値は比較例よりも１１％増大している。
【００４４】
以上の結果から明らかなように、本実施例は、比較例よりもＱ値が低減しないこと、すなわち膜厚が大きくなっても高いＱ値が得られることがわかる。
【００４５】
本実施形態では、露光工程で用いるフォトマスク４０の光量調整部４３が格子状パターン（図８）で形成されているが、光量調整部４３の態様は種々の変形が可能である。例えば、図９に示すように、光をすべて通過させるスリット４５を多数備え、このスリット４５の幅寸法ａがスパイラル中心Ｓ側ほど小さいストライプパターンによって形成されていてもよい。あるいは、図１０に示すように、スパイラル中心Ｓ側に向かって連続的に光透過量が減少していくグラデーションパターン４６によって形成されていてもよい。
【００４６】
また本実施形態では、インダクタ電極２０の上層となるメッキ膜２２をＣｕにより形成しているが、メッキ膜２２はＡｕにより形成することも可能である。ただし、メッキ膜２２をＡｕで形成した場合には、インダクタ電極２０の下層となる金属膜２１を、Ｔｉ／Ａｕ又はＣｒ／Ａｕにより形成する。
【００４７】
【発明の効果】
本発明によれば、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたので、内周起立面及び外周起立面を基板に略直交させた従来の場合よりも隣り合うインダクタ電極の相互影響が低減される。これにより、インダクタ電極の膜厚が増大しても容量成分の発生を抑制することができ、高いＱ値が得られる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施形態である薄膜インダクタ素子の断面構造を示す斜視図である。
（ｂ）（ａ）に示す薄膜インダクタ素子の平面図である。
【図２】図１に示す薄膜インダクタ素子の製造方法の一工程を示す断面図である。
【図３】図２に示す工程の次工程を示す断面図である。
【図４】図３に示す工程の次工程を示す断面図である。
【図５】図４に示す工程の次工程を示す断面図である。
【図６】図５に示す工程の次工程を示す断面図である。
【図７】図３に示す露光工程で用いるフォトマスクの平面図である。
【図８】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図９】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図１０】図７に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図１１】インダクタ電極を構成するメッキ膜の膜厚と２．４ＧＨｚ帯におけるＱ値の関係を示すグラフである。
【図１２】（ａ）従来構造の薄膜インダクタ素子を示す斜視図である。
（ｂ）（ａ）に示す薄膜インダクタ素子の平面図である。
【符号の説明】
１ 薄膜インダクタ素子
１０ 基板
２０ インダクタ電極
２０ａ 外周起立面
２０ｂ 内周起立面
２１ 金属膜
２２ メッキ膜（Ｃｕメッキ膜）
３０ ネガレジスト
３１ ネガレジスト
３１ａ 空洞部
３１ｂ 逆テーパー面
４０ フォトマスク
４１ 透光部
４２ 遮光部
４３ 光量調整部
４４ 格子開口部
４５ スリット
４６ グラデーションパターン
Claims (13)
- 基板上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極を有する薄膜インダクタ素子において、
前記インダクタ電極の断面形状を、スパイラル中心側の内周起立面が前記基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたことを特徴とする薄膜インダクタ素子。 - 請求項１記載の薄膜インダクタ素子において、前記外周起立面のテーパー角は、５５°以上８５°以下である薄膜インダクタ素子。
- 請求項１又は２記載の薄膜インダクタ素子において、前記インダクタ電極の平面形状は、互いに直交する直線を組み合わせてなるスパイラル形状である薄膜インダクタ素子。
- 請求項１ないし３のいずれか一項に記載の薄膜インダクタ素子において、前記インダクタ電極は、基板上に形成されたＴｉ／Ｃｕ又はＣｒ／Ｃｕによる金属膜と、この金属膜上に形成されたＣｕメッキ膜とにより形成されている薄膜インダクタ素子。
- 請求項１ないし３のいずれか一項に記載の薄膜インダクタ素子において、前記インダクタ電極は、基板上に形成されたＴｉ／Ａｕ又はＣｒ／Ａｕによる金属膜と、この金属膜上に形成されたＡｕメッキ膜とにより形成されている薄膜インダクタ素子。
- スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部を有し、該遮光部は、スパイラル中心から遠い側に、光透過量がスパイラル中心側ほど少なくなっていく光量調整部を有するフォトマスクを準備する工程；
基板上に、インダクタ電極の下層となる金属膜を形成する工程；
この金属膜上に、ネガレジスト膜を均一に塗布する工程；
前記準備したフォトマスクを通して前記ネガレジスト膜を露光する工程；
現像処理により、前記フォトマスクのスパイラル形状に対応するスパイラル状であって、スパイラル中心側の面が基板に直交し、スパイラル中心から遠い面がレジスト上方ほどスパイラル中心に接近する逆テーパー面となっている空洞部を有するネガレジストを得る工程；及び
このネガレジストで覆われていない金属膜上に、前記インダクタ電極の上層となるメッキ膜を電解メッキ法により形成する工程；
を有することを特徴とする薄膜インダクタ素子の製造方法。 - 請求項６記載の薄膜インダクタ素子の製造方法において、前記金属膜と前記空洞部の逆テーパー面のなす角は、５５°以上８５°以下である薄膜インダクタ素子の製造方法。
- 請求項６又は７記載の薄膜インダクタ素子の製造方法において、前記フォトマスクの光量調整部は、光を通過させる格子開口部を多数備え、この格子開口部の面積がスパイラル中心側ほど小さい格子状パターンである薄膜インダクタ素子の製造方法。
- 請求項６又は７記載の薄膜インダクタ素子の製造方法において、前記フォトマスクの光量調整部は、光を通過させるスリットを多数備え、このスリット幅がスパイラル中心側ほど小さいストライプパターンである薄膜インダクタ素子の製造方法。
- 請求項６又は７記載の薄膜インダクタ素子の製造方法において、前記フォトマスクの光量調整部は、スパイラル中心側に向かって連続的に光透過量が減少していくグラデーションパターンである薄膜インダクタ素子の製造方法。
- 請求項６ないし１０のいずれか一項に記載の薄膜インダクタ素子の製造方法において、前記インダクタ電極を構成する金属膜はＴｉ／Ｃｕ又はＣｒ／Ｃｕにより形成し、前記メッキ膜はＣｕにより形成する薄膜インダクタ素子の製造方法。
- 請求項６ないし１０のいずれか一項に記載の薄膜インダクタ素子の製造方法において、前記インダクタ電極を構成する金属膜はＴｉ／Ａｕ又はＣｒ／Ａｕにより形成し、前記メッキ膜はＡｕにより形成する薄膜インダクタ素子の製造方法。
- 請求項６ないし１２のいずれか一項に記載の薄膜インダクタ素子の製造方法において、前記メッキ膜を形成した後に、前記レジスト層を除去し、さらに、露出している金属膜を除去する工程；を備える薄膜インダクタ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138195A JP4199047B2 (ja) | 2003-05-16 | 2003-05-16 | 薄膜インダクタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138195A JP4199047B2 (ja) | 2003-05-16 | 2003-05-16 | 薄膜インダクタ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342864A JP2004342864A (ja) | 2004-12-02 |
| JP4199047B2 true JP4199047B2 (ja) | 2008-12-17 |
Family
ID=33527641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138195A Expired - Fee Related JP4199047B2 (ja) | 2003-05-16 | 2003-05-16 | 薄膜インダクタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4199047B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282143B1 (ko) * | 2008-10-30 | 2013-07-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 |
| JP6716866B2 (ja) * | 2015-06-30 | 2020-07-01 | Tdk株式会社 | コイル部品 |
| KR102111138B1 (ko) * | 2019-10-15 | 2020-05-15 | (주)유티아이 | 플렉시블 커버 윈도우의 제조방법 |
-
2003
- 2003-05-16 JP JP2003138195A patent/JP4199047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342864A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3755453B2 (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| JP4199047B2 (ja) | 薄膜インダクタ素子及びその製造方法 | |
| US7612428B2 (en) | Inductor fabricated with dry film resist and cavity and method of fabricating the inductor | |
| JP2000223317A (ja) | 可変インダクタンス素子 | |
| KR100366926B1 (ko) | 가변 인덕터 | |
| US20010009281A1 (en) | Phase shift mask and fabrication method thereof | |
| KR100366927B1 (ko) | 3단자형 가변 인덕턴스 소자 | |
| JP2010109802A (ja) | 水晶振動子の製造方法 | |
| JP2004017461A (ja) | スクリーン印刷版 | |
| JP2000036413A (ja) | 電子部品及びその製造方法 | |
| KR100769459B1 (ko) | 미세 전극을 갖는 세라믹 소자의 제조방법 | |
| JP2017191931A (ja) | インダクターの製造方法及びインダクター | |
| JP2003330161A (ja) | 電子部品の製造方法およびその製造方法を用いた電子部品 | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| KR100703998B1 (ko) | 넓은 머리를 갖는 게이트의 제조방법 | |
| JP4178896B2 (ja) | Ｌｒ複合部品 | |
| JPH11307727A (ja) | 高周波用集積回路の導体部品およびその製造方法 | |
| EP1076345A2 (en) | Variable inductance element | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JP2005191703A (ja) | 弾性表面波素子の製造方法 | |
| JP2001075264A (ja) | ホトマスク、並びに、このホトマスクを用いたパターン形成方法および電界効果トランジスタの製造方法 | |
| JP2001022090A (ja) | 薄膜作製方法 | |
| JPH11251144A (ja) | チップインダクタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |