JP4187952B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、回路要素の形成された半導体基板の表面に設けられたパッシベーション膜を有する半導体装置に関する。
【０００２】
【従来の技術】
トランジスタ、アルミ配線、パッドなど、多数の回路要素を一つの半導体基板に形成したＩＣチップが知られている。図１１は、従来のＩＣチップの一部分を示す断面図である。トランジスタ（図示せず）等が形成された素子形成層２の上に絶縁膜４が形成され、絶縁膜４の上にアルミ配線６、８や、パッド１０、１２等が形成されている。ＩＣチップの表面には、パッシベーション膜１４が形成されている。
【０００３】
パッシベーション膜１４を設けることにより、トランジスタやアルミ配線６、８等を物理的に保護したり、ＩＣチップに水分等が侵入するのを防止することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＩＣチップには、次のような問題があった。ＩＣチップ内にあるトランジスタ等を動作させると、当該トランジスタ等は熱を発する。この熱の一部はパッシベーション膜１４を介して、外部に放出される。ところが、パッシベーション膜１４の上面は、アルミ配線６、８や、パッド１０、１２の周辺部の上を除いて、ほとんど平坦である。
【０００５】
したがって、パッシベーション膜１４を介しての放熱効率が、あまりよくないという問題があった。このため、チップの温度上昇がネックとなり、トランジスタ等の特性向上を阻害していた。特に、パワートランジスタを備えたＩＣチップやＣＰＵを備えたチップのように発熱量の大きいチップ、あるいは、高集積化等の目的から、ＣＭＰ（化学的機械的研磨）法等を用いて下地となる絶縁膜４等が平坦化されたチップ等においては、このような問題は、さらに深刻であった。
【０００６】
本発明は、このような問題点を解決し、放熱効率の高いパッシベーション膜（保護膜）を備えた半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の半導体装置は、パッシベーション膜の少なくとも一部が、導電体パターン上に形成されており、前記導電体パターン間に、当該パッシベーション膜の下面の形状に依存することなく上面に複数の凹凸部を有することを特徴とする。
すなわち、この半導体装置は、パッシベーション膜の少なくとも一部が、導電体パターン上に形成されており、前記導電体パターン間に、当該パッシベーション膜の下面の形状に依存することなく上面に複数の凹凸部を形成することにより、このパッシベーション膜の膜厚コントロールのみで、パッシベーション効果の低下を抑制しつつ放熱効果の増大を図るものである。
Ｉ．パッシベーション膜の下地となる層が平坦であるような場合であっても、パッシベーション膜の上面を複数の凹凸部を有する凹凸状膜とすることができる。このため、回路回路要素形成領域であって発熱の大きい部分で、単位投影面積あたりのパッシベーション膜の表面積を大きくすることができる。したがって、パッシベーション膜の放熱面積が大きくなるので、パッシベーション膜を介して、より多くの熱量が外部に放出される。すなわち、パッシベーション膜を介した放熱の効率向上をはかることができる。この結果、半導体装置の特性を向上することができる。
ＩＩ．また、導電体パターン間に複数の凹凸部を有しているため、全体としての膜厚を維持することができ、パッシベーション効果を低下させることなく、有効に発揮することができる。
−という顕著な効果を奏する。
また、導電体部間であってパッシベーション膜の直下に他の導電体部等の回路要素が存在しない部分においては、パッシベーション膜の膜厚をある程度薄くしてもさしつかえがない。このため、薄い薄肉部を有する凹凸状膜を形成することが可能となり、平均膜厚が薄く放熱効率の高い凹凸状膜を形成することが可能となる。
さらにまた、薄い薄肉部を有する凹凸状膜によって、電流経路が長くなり、電位差のある導電体部間のリーク電流の経路にあたるパッシベーション膜の電気抵抗を大きくすることが可能となる。このため、導電体部間の絶縁性を高めることができる。また、パッシベーション膜中にたまる電荷を逃すことを目的として微導電性を持たせたパッシベーション膜を使用するような場合、導電体部間の絶縁性が低くなりがちであるが、このような場合にも、凹凸状膜を導電体部間に設けることで、導電体部間の絶縁性を高めることができ、特に好都合である。
【０００８】
請求項２の半導体装置は、パッシベーション膜を、回路要素形成領域内に膜厚の大きい肉厚部と膜厚の小さい肉薄部とを有する凹凸状膜であることを特徴とする。
請求項3の半導体装置は、前記パッシベーション膜の下地層が平坦化された絶縁層であることを特徴とする。
【０００９】
請求項４の半導体装置は、前記下地層はCMP法により平坦化された絶縁膜であることを特徴とする。
請求項５の半導体装置は、前記下地層はCMP法により平坦化された絶縁膜と、前記絶縁膜上の一部に形成された配線層であることを特徴とする。
近年、半導体装置の微細化および高集積化に伴い、半導体装置表面の平坦化が進められているが、かかる構成によれば、下地が平坦化された半導体装置においても、放熱面積を大きくし、パッシベーション膜を介しての放熱効率を高めることが可能となる。さらにまた、厚いパッシベーション膜を必要とするところには厚く、それ以外は薄くなるように、膜厚を変化させることにより、下地層内に形成されている素子の状態に応じて形成し、信頼性を維持しつつ最大限に放熱効率を高めるようにすることが可能となる。
【００１０】
請求項６の半導体装置は、最近接位置にある凹部または凸部の中心が正三角形をなし、実質的に細密配置となるように、規則的に配置されていることを特徴とする。
したがって、凹凸状膜の表面積を、加工技術の制約内で最大とすることができる。このため、パッシベーション膜を介しての放熱効率を、より向上することができる。
【００１１】
望ましくは、凹凸状膜の薄肉部の膜厚を、実質的に回路要素を保護し得る最小膜厚としたことを特徴とする。
したがって、表面積が同じであっても、平均膜厚のより薄い凹凸状膜を得ることができる。このため、パッシベーション膜を介しての放熱効率を、いっそう向上することができる。
【００１２】
請求項７の半導体装置は、凹凸部を、実質的に平坦なパッシベーション膜の上面に複数の独立した厚肉部を設けた形状としたことを特徴とする。
したがって、平坦なパッシベーション膜の上面に複数の独立した薄肉部を設けた形状の凹凸状膜と比較した場合、表面積、薄肉部の膜厚、厚肉部の膜厚がそれぞれ同じであっても、平均膜厚のより薄い凹凸状膜を得ることができる。このため、パッシベーション膜を介しての放熱効率を、さらに向上することができる。
【００１３】
請求項８の半導体装置は、凹凸状膜の薄肉部の隅を残すかまたは厚肉部の角を削除し、滑らかな断面形状としたことを特徴とする。
したがって、薄肉部の隅を角（エッジ）のない滑らかな断面形状とすることによって、薄肉部の隅に生ずる応力集中を緩和することができる。このため、パッシベーション膜に変形が生じた場合であっても、凹凸状膜の薄肉部から破損する可能性を低減することができる。
【００１４】
また、厚肉部の角を滑らかな断面形状とすることで、半導体装置の上面を封止部材等で覆ったような場合であっても、当該封止部材等のうち厚肉部の角に対向する部分に生ずる応力集中を緩和することができる。このため、封止部材等に変形が生じた場合であっても、封止部材が破損する可能性を低減することができる。この結果、半導体装置自体の破損の可能性も低減することができる。
【００１５】
すなわち、回路要素を物理的に保護する機能をある程度維持しつつ、パッシベーション膜を介しての放熱効率を向上することができる。
請求項９の半導体装置は、凹凸状膜を、発熱量の大きい回路要素の直上面の少なくとも一部を含む周辺近傍に設けたことを特徴とする。
したがって、より効率的に、回路要素の熱を放出することができる。すなわち、凹凸状膜を設ける部分を最小限度に抑えつつ、パッシベーション膜を介しての放熱効率を上げることができる。このため、必要以上に凹凸状膜を設けたくない場合に有効である。
【００１６】
請求項１０の半導体装置は、前記凹凸部は、前記導電体パターンに平行なライン状構造をもつことを特徴とする。
したがって、導電体パターン間であってパッシベーション膜の直下に他の導電体パターン等の回路要素が存在しない部分においては、パッシベーション膜の膜厚をある程度薄くしてもさしつかえがない。このため、薄い薄肉部を有するライン状構造をもつ凹凸状膜を形成することが可能となる。すなわち、平均膜厚が薄く放熱効率の高い凹凸状膜を形成することが可能となる。
【００１７】
請求項１１の半導体装置は、導電体パターン間に電位差があることを特徴とする。
したがって、薄い薄肉部を有する凹凸状膜によって、電位差のある導電体パターン間のリーク電流の経路にあたるパッシベーション膜の電気抵抗を大きくすることが可能となる。
このため、導電体パターン間の絶縁性を高めることができる。また、パッシベーション膜中にたまる電荷を逃すことを目的として微導電性を持たせたパッシベーション膜を使用するような場合には、導電体パターン間の絶縁性が低くなりがちであるが、このような場合に、凹凸状膜を導電体パターン間に設けることで、導電体パターン間の絶縁性を高めることができ、特に好都合である。
【００１８】
請求項１２の半導体装置は、前記パッシベーション膜から露呈する導電体パターンを含み、凹凸状膜を、電位差のある露出導電体パターン間に設けたことを特徴とする。
したがって、露出導体パターン間のリーク電流の経路のうち、最もリーク電流の流れやすいパッシベーション膜表面の導電経路を長くすることが可能となる。このため、露出導電体パターン間の絶縁性を高めることができる。
【００１９】
請求項１３の半導体装置は、前記パッシベーション膜の下地層は絶縁膜と、前記絶縁膜上の一部に形成された少なくとも2本の配線パターンであり、前記配線パターン間にこれらと平行して配置された少なくとも1本の溝状の凹部を有することを特徴とする。
かかる構成によれば、配線層の間に溝状の凹部が形成されており、肉薄領域を形成することにより、リーク電流の経路に当たるパッシベーション膜の電気抵抗を大きくすることが可能となる。また、配線パターン間の絶縁性を高めることができる。
【００２０】
請求項１４の半導体装置は、前記パッシベーション膜から露呈する少なくとも２つの電極パッドを有し、前記電極パッド間の前記パッシベーション膜が凹凸面を有することを特徴とする。
パッド間には電位差があり、リーク電流が流れ易いという問題があるが、かかる構成によれば、パッド間に凹凸が形成されており、電流経路が長くなり、電気抵抗を大きくすることが可能となるため、リーク電流を低減することが可能となる。
【００２１】
請求項１５の半導体装置は、前記パッシベーション膜がＳｉリッチの酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜のいずれかを含むことを特徴とする。
特にパッシベーション膜がＳｉリッチの酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜などわずかに導電性を有するものである場合には、上記構造はリーク電流の低減に極めて有効である。
【００２２】
請求項１６の半導体装置は、前記パッシベーション膜が第1の絶縁層と、第2の絶縁層とが順次積層された２層構造をなし、第２の絶縁層は第1の絶縁層に対してエッチング選択性を有する膜であり、前記凹部は前記第2の絶縁層が選択的に除去せしめられ、前記第1の絶縁層のみが残留するように構成されていることを特徴とする。
【００２３】
係る構成によれば、エッチング量を高精度にコントロールすることができ、肉薄部は、下層の膜のみで構成され、肉厚部は２層膜で構成されるため、放熱性が高く、信頼性の高いパッシベーション膜を得ることが可能となる。
請求項１７の半導体装置は、前記パッシベーション膜が、第1の酸化シリコン膜と、窒化シリコン膜と、第2の酸化シリコン膜とが順次積層された3層構造膜であり、第1の酸化シリコン膜と窒化シリコン膜とからなる2層構造の肉薄部と、第1の酸化シリコン膜と、窒化シリコン膜と、第2の酸化シリコン膜とからなる3層構造の肉厚部とから構成されていることを特徴とする。
【００２４】
係る構成によれば、肉薄部も酸化シリコン膜と窒化シリコン膜との２層構造とすることができるため、パッシベーション効果がより高いものとなる。
請求項１８の半導体装置は、回路要素を覆うように形成された絶縁膜と、前記絶縁膜上の一部に形成された導電体パターンと、前記導電体パターンの上層に形成されたパッシベーション膜とを有し、前記パッシベーション膜は、前記導電体パターン間に、膜厚の大きい肉厚部と、膜厚の小さい肉薄部とを有することを特徴とする。
【００２５】
係る構成によれば、回路要素形成領域の表面は凹凸を有することなく平坦であっても、導電体パターン間に、パッシベーション膜の膜厚が大きい肉厚部と、小さい肉薄部とから構成されており、表面の平坦性を維持しつつ、放熱効果を高めることができる。
ここでパッシベーション膜とは、表面の不安定さを抑えて、初期特性的にも経時変化に対しても信頼性の高い表面を形成する膜であり、表面の化学処理、保護膜の形成、表面形状などの処理、あるいはこれらの組み合わせを示すものとする。
【００２６】
【発明の実施の形態】
本発明の一実施形態によるＩＣチップ（半導体装置）２０の断面構成の一
部を図１Ａに示す。図１Ｂは、ＩＣチップ２０の平面図である。このＩＣチップ２０は、トランジスタ等のような発熱を伴う回路要素２２を備えている。
回路要素２２は、素子形成層２４に形成されている。半導体基板自体が素子形成層２４である場合もあれば、そうでない場合もある。たとえば、半導体基板の上に形成されたエピタキシャル成長層が素子形成層２４である場合もある。
【００２７】
素子形成層２４の上に絶縁膜２６が形成され、絶縁膜２６の上にアルミ配線やパッド（図示せず）等が形成されている。ＩＣチップ２０の表面には、パッシベーション膜２８（保護膜）が形成されている。
パッシベーション膜２８の下地である絶縁膜２６の上面は平坦化されている。したがって、パッシベーション膜２８の下面も、平坦である。一方、パッシベーション膜２８の上面には、多数の独立した薄肉部３０が形成されている。すなわち、パッシベーション膜２８の上面は、当該パッシベーション膜２８の下面の形状に依存することなく上面を凹凸形状とした凹凸状膜となっている。なお、この実施形態においては、パッシベーション膜２８全体が凹凸状膜となっている。ここでパッシベーション膜の膜厚は１〜１．５μｍ、薄肉部の膜厚は２００〜５００ｎｍであった。
【００２８】
したがって、このように、パッシベーション膜２８の下地となる絶縁膜２６が平坦であるような場合であっても、単位投影面積あたりのパッシベーション膜２８の表面積を大きくすることができる。したがって、パッシベーション膜２８の放熱面積が大きくなるので、回路要素２２から発せられた熱が、パッシベーション膜２８を介して、効率良く外部に放出される。すなわち、パッシベーション膜２８を介しての放熱効率を向上することができる。
【００２９】
なお、パッシベーション膜２８の上面に設ける薄肉部３０の形状および配置パターンは、図１Ｂに示すものに限定されるものではない。ただし、薄肉部の膜厚は十分にパッシベーション機能を奏功するものでなければならず、２００〜５００ｎｍのぞましくは３００〜４００ｎｍである。また、肉厚部の膜厚の３分の１乃至５分の１が望ましい。当該薄肉部３０の形状および配置パターンの他の例（平面図）を、図２Ａ〜図２Ｆに示す。
【００３０】
図２Ａにおいては、薄肉部３０の形状は、図１Ｂの場合と同様に円形であるが、配置パターンが異なる。すなわち、図１Ｂの場合は、薄肉部３０が「ちどり状」に配置されているが、図２Ａの場合には、格子状に配置されている。
図２Ｂは、四角形の薄肉部３０を格子状に配置した場合の例である。図２Ｃは、四角形の薄肉部３０をちどり状に配置した場合の例である。図２Ｄは、六角形の薄肉部３０をちどり状に配置した場合の例である。図２Ｅは、三角形の薄肉部３０を設けた場合の例である。また、図２Ｆは、帯状の薄肉部３０をストライプ状に配置した場合の例である。
【００３１】
つぎに、円形の薄肉部３０を例に、薄肉部３０を最密配置した場合について説明する。エッチング等の加工条件によって決定される最小穴径をｄとし、最小肉残り寸法をｓとした場合、多数の円形の薄肉部３０を、最密配置すると図３Ａのようにになる。図３Ａから、円形の薄肉部３０を最密配置すると、最近接位置にある薄肉部３０の中心は正三角形をなし、ちどり状に並ぶことがわかる。
【００３２】
このように、薄肉部３０を最密配置することによって、パッシベーション膜２８の表面積を、エッチング等の加工技術の制約内で最大とすることができる。このため、パッシベーション膜２８を介しての放熱効率を、より向上することができる。
なお、図３Ｂは、最密配置ではないが、最小穴径ｄ、最小肉残り寸法ｓを適用して、円形の薄肉部３０を格子状に配置した状態を示す図面である。図３Ａおよび図３Ｂから、図３Ｂにおける薄肉部３０の数を６．２５とすると、最密配置を示す図３Ａにおける薄肉部３０の数は、７以上であることがわかる。
【００３３】
つぎに、図１Ａ、Ｂに示すパッシベーション膜２８の形成方法の一例を、図４に基づいて説明する。まず、回路要素２２（図１Ａ参照）の形成された素子形成層２４の上に絶縁膜２６を配置した半導体基板を用意し、絶縁膜２６の上に、アルミ配線やパッド（図示せず）等を順次、形成する。つぎに、この上に、パッシベーション膜２８を形成する。
【００３４】
パッシベーション膜２８は、たとえば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、またはＰＳＧ（リン・ケイ酸ガラス）等を堆積させることにより形成する。
つぎに、パッシベーション膜２８の上にレジスト３２を塗布し、前焼き（プリベーク）、露光、現像、焼きしめ（ポストベーク）を行なうことにより、レジ
スト３２を所定の形状にパタニングする。パタニングにより、パッシベーション膜２８の薄肉部３０が形成されるべき位置の直上にあるレジスト３２に、貫通穴３４が形成される。
【００３５】
貫通穴３４の形成されたレジスト３２をマスクとして、たとえば、ＲＩＥ（反応性イオンエッチング）によりエッチングを行なう。エッチングは、パッシベーション膜２８に所定深さの薄肉部３０が形成されるように行なう。この後、レジスト３２をはく離することにより、図１Ａのようになる。
なお、上述の実施形態においては、凹凸状膜として、平坦なパッシベーション膜２８の上面に複数の独立した薄肉部３０を設けた構造の膜を例に説明したが、本発明はこれに限定されるものではない。たとえば、凹凸状膜を、平坦なパッシベーション膜の上面に複数の独立した厚肉部を設けた形状の膜とすることもできる。
【００３６】
図５Ａに、このような構成の凹凸状膜を備えたＩＣチップ４０の断面構成の一部を示す。前述の実施形態と同様に、素子形成層２４の上に絶縁膜２６が形成され、絶縁膜２６の上にアルミ配線やパッド（図示せず）等が形成されている。ＩＣチップ４０の表面には、パッシベーション膜４２（保護膜、凹凸状膜）が形成されている。
【００３７】
前述のＩＣチップ２０（図１Ａ参照）と異なり、このＩＣチップ４０においては、凹凸状膜を、平坦なパッシベーション膜４２の上面に複数の独立した厚肉部４４を設けた形状としている。
したがって、ＩＣチップ２０のパッシベーション膜２８と比較した場合、表面積、薄肉部（すなわちパッシベーション膜２８の薄肉部３０およびパッシベーション膜４２の薄肉部４６）の膜厚、ならびに、厚肉部（すなわちパッシベーション膜２８の厚肉部３６およびパッシベーション膜４２の厚肉部４４）の膜厚がそれぞれ同じであっても、平均膜厚のより薄いパッシベーション膜４２を得ることができる。このため、パッシベーション膜を介しての放熱効率を、さらに向上することができる。
【００３８】
厚肉部４４の形状および配置パターンは、ＩＣチップ２０の場合と同様に、種々のものが考えられる。たとえば、図１Ｂ、図２Ａ〜図２Ｆにおいて、薄肉部３０の部分を厚肉部４４としたようなパターンが考えられる。
図５Ｂは、本発明のさらに他の実施形態による半導体装置であるＩＣチップ
５０の断面構成の一部を示した図面である。ＩＣチップ５０においては、パッシベーション膜５２の薄肉部５６の膜厚ｔを、ＩＣチップ５０に形成された回路要素を保護し得る最小膜厚としている。この膜厚はパッシベーション膜の膜質にも依存するが、酸化シリコン膜や窒化シリコン膜を用いる場合は、２００〜５００ｎｍである。
【００３９】
したがって、表面積が同じであっても、平均膜厚のより薄いパッシベーション膜５２を得ることができる。このため、パッシベーション膜５２を介しての放熱効率を、いっそう向上することができる。
図６Ａは、本発明のさらに他の実施形態による半導体装置であるＩＣチップ
６０の断面構成の一部を示した図面である。このＩＣチップ６０においては、パッシベーション膜６２の薄肉部６４の隅部６６を、滑らかな円弧状の断面としている。
【００４０】
したがって、薄肉部６４の隅部６６に生ずる応力集中を緩和することができる。このため、パッシベーション膜６２に変形が生じた場合であっても、パッシベーション膜６２の薄肉部６４から破損する可能性を低減することができる。すなわち、ＩＣチップ６０に形成された配線やトランジスタ等の回路要素（図示せず）を物理的に保護する機能を維持しつつ、パッシベーション膜６２を介しての放熱効率を向上することができる。
【００４１】
図６Ａにおいては、パッシベーション膜６２の薄肉部６４の隅部６６を、滑らかな円弧状の断面としたが、図７Ａのように、パッシベーション膜６２の厚肉部６５の角部６７を、滑らかな円弧状とすることもできる。このようにすれば、ＩＣチップ６０上面をエポキシ樹脂等の封止部材６８など、パッケージ（図示せず）で覆った場合であっても、封止部材６８の隅部６９等に生ずる応力集中を緩和することができる。このため、封止部材６８等に変形が生じた場合であっても、封止部材６８の隅部６９等から破損する可能性を低減することができる。この結果、ＩＣチップ６０自体の破損の可能性も低減することができる。
【００４２】
また、図７Ｂのように、パッシベーション膜６２の薄肉部６４の隅部６６および厚肉部６５の角部６７を、ともに滑らかな円弧状とすることもできる。このようにすれば、ＩＣチップ６０の破損の可能性をさらに低減することができる。
なお、上述の各場合における隅部６６や角部６７の断面形状は、円弧状に限定されるものではない。要は、隅部６６や角部６７に起因する応力集中を緩和することができる形状であればよい。
【００４３】
図６Ｂは、本発明のさらに他の実施形態による半導体装置であるＩＣチップ
７０の断面構成の一部を示した図面である。上述の各実施形態においては、パッシベーション膜全体を凹凸状膜としたが、ＩＣチップ７０においては、凹凸状膜を、発熱量の大きい回路要素７６の近傍にのみ設けるようにしている。すなわち、パッシベーション膜７２の薄肉部７４は、当該回路要素７６の近傍にのみ形成されている。
【００４４】
したがって、より効率的に、回路要素７６の熱を放出することができる。すなわち、凹凸状膜を設ける部分を最小限度に抑えつつ、パッシベーション膜７２を介しての放熱効率を向上することができる。したがって、必要以上に凹凸状膜を設けたくない場合等に有効である。
図８は、本発明のさらに他の実施形態による半導体装置であるＩＣチップ８
０の断面斜視図である。素子形成層２４の上に絶縁膜２６が形成され、絶縁膜２６の上にアルミ配線８２、８４（導電体部）が形成されている。これらを覆うように、パッシベーション膜８６（保護膜）が形成されている。
【００４５】
パッシベーション膜８６のうち、アルミ配線８２、８４間にある部分は、帯状の薄肉部８８および厚肉部８９を交互に配置した凹凸状膜により構成されている。アルミ配線８２、８４間にあるパッシベーション膜８６の直下部分には、他のアルミ配線等の回路要素が存在しない。したがって、この部分においては、パッシベーション膜８６の膜厚を小さくしてもさしつかえがない。このため、薄い薄肉部８８を有する凹凸状膜を形成することが可能となる。すなわち、平均膜厚が薄くて放熱効率の高い凹凸状膜を形成することが可能となる。
【００４６】
また、アルミ配線８２、８４間に所定の電位差があるような場合には、薄肉部８８におけるパッシベーション膜８６の膜厚が薄いので、結果として、アルミ配線８２、８４間のリーク電流の経路にあたるパッシベーション膜８６の電気抵抗が大きくなる。このため、アルミ配線８２、８４間の絶縁性を高めることができる。
【００４７】
なお、パワートランジスタ等のパワー素子を有するＩＣチップ等では、パッシベーション膜８６中にたまる電荷を逃すことを目的として、シリコンリッチにして微導電性を持たせた酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜（ＳｉＯＮ）などのパッシベーション膜を使用することがあるが、このために、アルミ配線８２、８４間の絶縁性が低くなりがちである。そこで、このような場合、図８に示すような構成のパッシベーション膜８６を用いれば、アルミ配線８２、８４間の絶縁性を高めることができるので、特に好都合である。
【００４８】
図９は、本発明のさらに他の実施形態による半導体装置であるＩＣチップ９
０の断面斜視図である。素子形成層２４の上に絶縁膜２６が形成され、絶縁膜２６の上に、ワイヤボンディングや検査等のためのパッド９２、９４（露出導電体部）が形成されている。ＩＣチップ９０の上面はパッシベーション膜９６により覆われているが、その一部に開口１０２、１０４が形成され、開口１０２、１０４から、パッド９２、９４の表面９２ａ、９４ａが露出している。パッド９２、９４間には、所定の電位差があるものとする。
【００４９】
パッシベーション膜９６のうち、パッド９２、９４間にある部分は、帯状の薄肉部９８および厚肉部１００を交互に配置した凹凸状膜により構成されている。このため、パッド９２の表面９２ａとパッド９４の表面９４ａとの間に発生するリーク電流の経路のうち、最もリーク電流の流れやすいパッシベーション膜９６の表面に沿った導電経路が、長くなっている。このように構成することで、パッド９２の表面９２ａとパッド９４の表面９４ａとの間の絶縁性を高めることができる。
【００５０】
なお、上述の各実施形態において、平坦なパッシベーション膜の上面に複数の独立した薄肉部を設けた形状の凹凸状膜を例に説明した実施形態については、平坦なパッシベーション膜の上面に複数の独立した厚肉部を設けた形状の凹凸状膜にも適用することができる。
逆に、平坦なパッシベーション膜の上面に複数の独立した厚肉部を設けた形状の凹凸状膜を例に説明した実施形態については、平坦なパッシベーション膜の上面に複数の独立した薄肉部を設けた形状の凹凸状膜にも適用することができる。
【００５１】
前記パッシベーション膜は、放熱性の面からも、小型化の面からも、薄い方が望ましいが、十分に保護効果を有する程度に薄くすることが重要である。通常１〜1.5ミクロンの膜厚のパッシベーション膜が用いられるが、肉薄部は２００〜５００ｎｍ程度とするのが望ましい。
また、上述の各実施形態においては、回路要素の形成された半導体基板の最上層表面に形成された1層構造のパッシベーション膜を例に説明したが、パッシベーション膜はこれに限定されるものではなく、回路要素の形成された半導体基板の表面に設けられ、半導体基板を保護するための保護膜であればよい。そしてこのパッシベーション膜は1層構造に限定されることなく、酸化シリコン膜と窒化シリコン膜との2層構造あるいは、3層以上の多層構造であってもよい。
【００５２】
また、この肉薄部の膜厚については、最小限の範囲を超えて薄くなると、パッシベーション効果を失ってしまうという問題がある。このため、エッチングによって肉薄部を形成する場合は、エッチング量を高精度にコントロールする必要がある。
このエッチング量のコントロールのためには、上層の膜が下層の膜に対してエッチング選択性を持つ２層構造の膜を選択するのが望ましい。係る構成をとることにより、肉薄部は、下層の膜のみで構成され、肉厚部は２層膜で構成されるため、放熱性が高く、信頼性の高いパッシベーション膜を得ることが可能となる。たとえば図１０に他の半導体チップ１００の一例を示すように、下層の膜を窒化シリコン膜１０２Ａとし、上層の膜を酸化シリコン膜１０２Ｂとすることにより、酸化シリコン膜のエッチングに際し、窒化シリコン膜がエッチングストッパとなり、高精度に肉厚の制御された肉薄部１０４と肉厚部１０８とからなるパッシベーション膜１０２を得ることが可能となる。ここで１０６は半導体基板１０１内に形成されたパワー素子であり、基板表面を覆う層間絶縁膜１０５を介してパッシベーション膜が形成されているものとする。なお、図示しないが、アルミ配線が層間絶縁膜１０５とパッシベーション膜１０２との間に形成されている。
【００５３】
また、このパッシベーション膜を、第1の酸化シリコン膜と、窒化シリコン膜と、第2の酸化シリコン膜とが順次積層された3層構造膜で構成し、肉薄部を第1の酸化シリコン膜と窒化シリコン膜とからなる2層構造の膜で構成し、肉厚部を酸化シリコン膜と、窒化シリコン膜と、第2の酸化シリコン膜とからなる3層構造の膜で構成するようにするのが望ましい。係る構成によれば、肉薄部も酸化シリコン膜と窒化シリコン膜の２層構造であり、十分なパッシベーション効果を奏功する一方で、酸化シリコン膜と窒化シリコン膜とのエッチング選択性によってオーバーエッチングによる膜厚の低下を防ぎ、高精度の膜厚制御を達成することができる。
【００５４】
また、パッシベーション膜としては窒化シリコン膜、酸化シリコン膜およびこれらの積層膜、ＰＳＧ膜、ＢＰＳＧ膜、ガラスなどの無機膜、ポリイミド、シリコンワニス、シリコンゴムなどの有機膜、あるいは無機膜と有機膜との積層構造の適用も可能である。パッシベーション膜の成膜方法としても、スパッタリング法やＣＶＤ法の他、プラズマＣＶＤ法、スピンコート法など適宜選択可能である。
【００５５】
さらにまた、回路要素形成領域の表面は凹凸を有することなく平坦であり、パッシベーション膜の膜厚が大きい肉厚部と、小さい肉薄部とからなるような構造も有効である。
加えて、本発明の構造は、パッシベーション膜の上層を封止樹脂などで被覆する樹脂封止型半導体装置あるいは、そのまま実装基板上に搭載するいわゆるベアチップのいずれにも適用可能であることは言うまでもない。
【図面の簡単な説明】
【図１】図１Ａは、本発明の一実施形態による半導体装置であるＩＣチップ２０の断面構成の一部を示す図面である。図１Ｂは、ＩＣチップ２０の平面構成の一部を示す図面である。
【図２】図２Ａないし図２Ｆは、薄肉部３０の形状および配置パターンの他の例（平面図）を示す図面である。
【図３】図３Ａは、円形の薄肉部３０を最密配置した状態を示す図面である。図３Ｂは、円形の薄肉部３０を格子状に配置した状態を示す図面である。
【図４】パッシベーション膜２８の形成方法の一例を説明するための断面斜視図である。
【図５】図５Ａは、本発明の他の実施形態によるＩＣチップ４０の断面構成の一部を示した図面である。図５Ｂは、本発明のさらに他の実施形態によるＩＣチップ５０の断面構成の一部を示した図面である。
【図６】図６Ａは、本発明のさらに他の実施形態によるＩＣチップ６０の断面構成の一部を示した図面である。図６Ｂは、本発明のさらに他の実施形態によるＩＣチップ７０の断面構成の一部を示した図面である。
【図７】図７Ａは、ＩＣチップ６０におけるパッシベーション膜６２の断面形状の他の例を示す図面である。図７Ｂは、ＩＣチップ６０におけるパッシベーション膜６２の断面形状のさらに他の例を示す図面である。
【図８】本発明のさらに他の実施形態によるＩＣチップ８０の断面斜視図である。
【図９】本発明のさらに他の実施形態によるＩＣチップ９０の断面斜視図である。
【図１０】本発明のさらに他の実施形態によるＩＣチップ１００の断面斜視図である。
【図１１】従来のＩＣチップの断面構成の一部を示す図面である。
【符号の説明】
２２・・・・・・回路要素
２４・・・・・・素子形成層
２６・・・・・・絶縁膜
２８・・・・・・パッシベーション膜（保護膜）

Claims (16)

1. 回路要素の形成された半導体基板と、
   前記回路要素を覆うように形成された絶縁膜と、
   前記絶縁膜上の一部に形成された導電体パターンと、
   前記導電体パターンの上層に形成されたパッシベーション膜とを有し、
   前記パッシベーション膜は、前記導電体パターン間に、当該パッシベーション膜の下面の形状に依存することなく上面に複数の凹凸部を有することを特徴とする半導体装置。
2. 前記パッシベーション膜は、上表面を平坦な状態に維持しつつ膜厚の大きい肉厚部と膜厚の小さい肉薄部とを複数個有する、凹凸状膜であることを特徴とする請求項１記載の半導体装置。
3. 前記パッシベーション膜の下地層が平坦化された絶縁層であることを特徴とする請求項１記載の半導体装置。
4. 前記下地層はＣＭＰ法により平坦化された絶縁膜であることを特徴とする請求項３記載の半導体装置。
5. 前記下地層はＣＭＰ法により平坦化された絶縁膜と、前記絶縁膜上の一部に形成された配線パターンであることを特徴とする請求項３記載の半導体装置。
6. 前記凹凸部は、最近接位置にある前記凹部または凸部の中心が正三角形をなし、実質的に最密配置となるように、規則的に配置されていることを特徴とする請求項２記載の半導体装置。
7. 前記凹凸部を、実質的に平坦なパッシベーション膜の上面に複数の独立した厚肉部を設けた形状としたことを特徴とする請求項１記載の半導体装置。
8. 前記凹凸部の薄肉部の隅を残すかあるいは厚肉部の角を削除し、滑らかな断面形状としたことを特徴とする請求項１記載の半導体装置。
9. 前記凹凸部は、発熱量の大きい回路要素の直上面の少なくとも一部を含む周辺近傍に形成されていることを特徴とする請求項１記載の半導体装置。
10. 前記凹凸部は前記導体パターンに平行なライン状構造をもつことを特徴とする請求項１記載の半導体装置。
11. 前記導電体パターン間に電位差があることを特徴とする請求項１０記載の半導体装置。
12. 前記パッシベーション膜から露呈する導電体層を含み、前記凹凸部が、電位差のある前記導電体パターン間に設けられたことを特徴とする請求項１１記載の半導体装置。
13. 前記パッシベーション膜から露呈する少なくとも２つの電極パッドを有し、前記電極パッド間の前記パッシベーション膜表面が凹凸を有することを特徴とする請求項１記載の半導体装置。
14. 前記パッシベーション膜はＳｉリッチの酸化シリコン膜、窒化シリコン膜のいずれかを含むことを特徴とする請求項１３記載の半導体装置。
15. 前記パッシベーション膜は第１の絶縁層と、第２の絶縁層とが順次積層された２層構造をなし、第２の絶縁層は第１の絶縁層に対してエッチング選択性を有する膜であり、
    前記凹部は前記第２の絶縁層が選択的に除去せしめられ、前記第１の絶縁層のみが残留するように構成されていることを特徴とする請求項１記載の半導体装置。
16. 前記パッシベーション膜は、第１の酸化シリコン膜と、窒化シリコン膜と、第２の酸化シリコン膜とが順次積層された３層構造膜であり、
    第１の酸化シリコン膜と窒化シリコン膜とからなる２層構造の凹部と、
    第１の酸化シリコン膜と、窒化シリコン膜と、第２の酸化シリコン膜とからなる３層構造の凸部とから構成されていることを特徴とする請求項１記載の半導体装置。

Images