JP4186186B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4186186B2
JP4186186B2 JP2002547232A JP2002547232A JP4186186B2 JP 4186186 B2 JP4186186 B2 JP 4186186B2 JP 2002547232 A JP2002547232 A JP 2002547232A JP 2002547232 A JP2002547232 A JP 2002547232A JP 4186186 B2 JP4186186 B2 JP 4186186B2
Authority
JP
Japan
Prior art keywords
semiconductor device
connection
information
semiconductor
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002547232A
Other languages
English (en)
Other versions
JPWO2002045168A1 (ja
Inventor
育夫 西本
史朗 加納
重雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Publication of JPWO2002045168A1 publication Critical patent/JPWO2002045168A1/ja
Application granted granted Critical
Publication of JP4186186B2 publication Critical patent/JP4186186B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1017—Shape being a sphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体に電子回路や各種センサを形成する半導体装置に関するものである。
【０００２】
【従来の技術】
近年、球状の半導体の表面に所定の処理機能をなす電子回路や各種センサを形成した半導体装置の研究が種々進められている。この種の半導体装置は、その球状の表面の全体を利用することで、電子回路（集積回路）等の実装面積を広くすることができ、また従来一般的な半導体ウェハに比較して、半導体特性の不均一性が少ないという利点を有している。
【０００３】
本願発明者は、処理機能を異にする電子回路をそれぞれ形成した複数の球状の半導体装置を互いに接続してより大規模な電子回路（電子装置）を構築することや、球状の半導体の特性を利用したセンサとセンサ信号を処理する電子回路を搭載した従来から知られている角状のチップを互いに接続して、従来角チップ単体では達成得られなかったセンサ電子回路を構築することを試みた。これらの試みにおいて、各半導体装置にパッド部を設け、パッド部の複数のパッドを面状に配置して半田突起を形成し、各半導体装置のパッド同士を互いに対向させて接近させ、それぞれの半田突起が接触した状態で溶解・固化させることにより両半導体装置を互いに直接接続するようにした。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体装置どうしのパッド部を対向させて各パッドを電気的に整合させて突き合わせるには高精度な位置決めが必要となる。特に半導体装置が球状である場合、たとえば半導体装置上にその向きを特定するマークを付しておき、このマークを手掛かりとしてパッド部の向きと各パッドの位置とを揃えることが必要となり、更に高精度な位置決めが求められる。これ故、半導体装置間の上記パッドを介する直接接続には種々の問題が残されている。
【０００５】
本発明はこのような事情を考慮してなされたもので、その目的は、半導体上に各種の電子回路やセンサ類を形成してなる半導体装置であって、特にその表面に形成した複数のパッドと、他の半導体装置等の外部装置との整合の取れた接続を容易化することができる機能を備えた半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
上述した目的を達成するべく本発明に係る半導体装置は、半導体上に複数のパッドをからなるパッド部と、これらパッド部の複数のパッドと半導体上の複数の端子とに接続され前記複数のパッドと前記複数の端子とを電気的に選択接続するスイッチ部とパッド部の複数のパッドにそれぞれ接続された外部装置の複数の接続端子についての情報に基づきスイッチ部の選択接続を制御する接続制御部とを有する電子回路を備え、接続制御部は、電気的な接続状態を識別する接続端子識別回路を有することたことを特徴としている。
【０００７】
即ち、本発明に係る半導体装置は、外部装置との接続をなす複数のパッドを備えるとともに、前記複数のパッドと接続されている各々の信号ラインを、入出力まで考慮して、半導体上の端子に電気的に接続するためのスイッチ部と、外部装置の接続端子の情報を基に前記スイッチ部の選択接続動作を制御する接続制御部とを備えることで、特定のパッドと特定の接続端子とが整合するように複数のパッドと複数の接続端子との位置合わせを行うことなしに、少なくとも一つの外部装置と半導体装置との電気接続または半導体装置を介する複数の外部装置間の電気接続を実現することを特徴とし、また、電気的な接続状態を識別する接続端子識別回路を有する接続制御部が、電源ラインおよび接地ライン、更に各信号ラインの正当性を判別してスイッチ部を制御することを特徴としている。
【０００８】
また、請求項２に記載の半導体装置は、球状の半導体上に前記パッド部と電子回路とを設けたこと、すなわち、球状の半導体を用いることを特徴とする。
更には請求項３に記載するように、前記外部装置は、処理機能を異にする球状の半導体装置からなるもので良く、前記パッドを介して相互接続されることにより、特に顕著な効果を奏する。
【０００９】
また請求項４に記載するように、半導体上に複数のパッド部を配置しても良い。この好適態様では、請求項１でいう半導体上の複数の端子を、複数のパッド部と別個に形成可能であり、或いは複数のパッド部のうちの一つにより構成可能である。後者の場合、スイッチ部は、複数のパッド部に接続され、これらのパッド部のパッドを電気的に選択接続するものとなる。この場合、請求項５に記載のように、複数のパッド部に複数の外部装置を接続し、前記接続制御部により複数の外部装置間の接続を制御するようにしても良く、これにより、複数の外部装置どうしが半導体装置を介して電気的に整合を取って接続される。
【００１０】
請求項６に記載のように、前記電子回路は、所定の処理をなす処理回路を有し、前記接続制御部は処理回路と外部装置の接続を制御するもので良く、これにより半導体装置の処理回路と外部装置とが電気的に整合を取って接続される。この好適態様では、半導体上の複数の端子を介して処理回路をスイッチ部に接続可能である。
【００１１】
また或いは請求項７に記載するように、接続制御部は、外部装置の各接続端子に設けられ、固有のコードが格納されたコード格納部からコードを読み出すコード解読部を有しており、外部装置から接続に関する情報を入手するものでも良い。
また本発明の好ましい形態では、請求項８に記載するように、半導体装置は、半導体上にコイルを有し、また、誘導磁界中にて上記コイルに誘導される交番電力を整流して内部電源を供給する電源部を有する。
【００１２】
好ましくは、請求項９に記載のように、前記誘導磁界は情報に応じて変調された誘導電磁界であり、前記電子回路は、誘導電磁界中より情報を解読する情報解読部を備え、半導体装置の外部より情報を入手できることを特徴としている。
なお、誘導電磁界中の情報は、請求項１０に記載のように固有の位置番号で良く、半導体装置には個々に位置番号が割り当てられる。
【００１３】
或いは、電子回路は請求項１１に記載するように、固有の位置番号を決定する位置番号決定手段を有することで、自ら位置番号を設定するものでも良い。
更に電子回路は、請求項１２に記載のように、位置番号格納部を有し、個々の半導体装置が固有の位置番号を保持するもので良い。
【００１４】
また本発明の好ましい形態では、請求項１３に記載するように、誘導電磁界中の情報は、外部装置の複数の接続端子との接続に関する情報であり、この場合、半導体装置は外部より非接触にて自由に接続に関する情報を入手することができる。
また本発明の好ましい形態では、請求項１４に記載するように、誘導電磁界中の情報は処理回路の回路定数であり、半導体装置は外部より非接触にて自由に内部回路の定数を可変にするための情報を入手することを特徴としている。
【００１５】
更に、本発明の好ましい形態では、請求項１５に記載するように、誘導電磁界中の情報は前記外部装置を検査する検査情報であり、半導体装置は外部より非接触にて自由に内部回路の機能検査をするための情報を入手することを特徴としている。
また電子回路は、請求項１６に記載のように前記コイルを介して外部に情報を送信する送信部を有するもので良く、この場合、半導体装置は外部に向けて非接触にて内部の処理結果を伝達することを特徴としている。
【００１６】
本発明の好ましい形態は請求項１７に記載するように、前記電子回路は不揮発性メモリを有し、前記電子回路の所定の処置の結果を格納することで、内部電源が途絶えても所定の処置の結果を保持していることを特徴としている。
更には請求項１８に記載するように、不揮発性メモリは、前記外部装置を検査する検査情報を格納するもので良く、この場合、機能検査のために外部より高精度な位置決めをしてパッド部をプロービングする必要が無くなることを特徴としている。
【００１７】
更には請求項１９に記載するように、前記電子回路は、コイルの両端に接続された短絡部を有するもので良く、これにより、外来ノイズによる誤動作を防ぐ機能を持つことを特徴としている。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の第１の実施形態に係る半導体装置について説明する。
図１Ａおよび図１Ｂは、球状の半導体装置の基本構造を示す正面図および側面図である。この球状の半導体装置１は、例えば１ｍｍ程度の球状のシリコンからなる半導体の表面に、複数のトランジスタや抵抗素子などの集積回路や、温度センサや圧力センサなどの各種の周囲環境の状態をセンシングするセンサやセンシングされた信号を処理する処理回路を搭載した電子回路４と、電子回路４を外部に接続するための複数のパッド３を形成したパッド部２とを形成された構造を有する。これら複数のパッド３は、例えば球状の所定の径をもつ面をパッド部２として、その内側にリング状に等間隔で形成されている。これらパッド３は、球状の半導体装置と外部機器との信号の授受に必要な数だけ形成されているが、数多くのパッドが必要な場合は、２重３重のリングを形成して配列する。またパッド３の配置はリング状によらず、半円弧状に並べてもよく、必要に応じて変更することが可能である。
【００１９】
しかして、各パッド３の表面には、このパッド３に外部接続される接続端子（図示せず）との物理的・電気的な接続を担う接続媒体としての半田が、所定の高さをもつ半田突起として設けられている。この半田突起を外部装置の接続端子と接触させた状態で加熱高温化して溶解すると、半田が接続端子に濡れて接続端子とパッド３との間に張架する。この状態で半田を冷やして凝固させることにより、接続端子とパッド３は物理的に強固に接続される。なお、該外部装置は球状の半導体装置でもよく、同様に半田突起を設けて、接続端子であるパッド３を接触させて、半田を溶解、凝固させることにより複数の球状半導体どうしを物理的に接続することが可能となる。なお、この場合、球状の半導体装置のパッド３間の位置ずれを許容するように各球状の半導体装置を支持しておけば、溶解した半田の表面張力によって球状の半導体装置どうしに回転変位力が与えられ、これによってパッド３間の多少の位置ずれが補正され、パッド３どうしを正対させ得るような効果が期待できる。すなわち、半導体装置と外部機器との接続では、互いに接続する端子間の相対位置を指定していないので、パッドと接続端子との接続の結果は工程ごとにばらばらであり、パッドと接続端子の電気的な整合はとれていないが、従来のような精密な位置合わせは必要と無くなり、接続にかける時間を短縮することが可能となる。
【００２０】
基本的にはこのような構造を有する球状の半導体装置は、その機能によっては単独で用いられる場合もあるが、例えば図２Ａから図２Ｃにそれぞれ示すように、処理機能を異する複数の球状の半導体装置を、そのパッド３を介して互いに連結することで、より大規模な電子回路（電子装置）の構築に供される。
【００２１】
具体的には、例えば演算処理機能を有する球状の半導体装置に、メモリ機能を有する球状の半導体装置を接続したり、更にはセンサを内蔵した球状の半導体装置やキャパシタなどの受動素子だけで構成された球状の半導体装置などを接続することもある。このような球状の半導体装置の接続は図２Ａのように１次元（直線）配列するのみならず、図２Ｂのように２次元（平面）配列や図２Ｃのように３次元（立体）配列するようにしても良い。前述したパッド３は、このような複数の球状の半導体装置間の配列構造に応じて定まる部位にそれぞれ設けられる。
【００２２】
一方、従来からある角状のＩＣ（Integrated Circuit）チップ上に球状の半導体装置を配置し、これをＩＣチップに接続することも考えられる。この場合、例えば、球状の半導体装置１に、球状のシリコンで形成することによって特別な性能を引き出すことができるセンサを構成し、その信号処理に既存のＩＣチップを用いる。角状のＩＣチップ１Ｙは従来より研究が進められ、高度な演算処理が可能な電子回路４Ｙを要求することが可能である。ここで図３に示すように、角状のＩＣチップ１Ｙ上には球状の半導体装置１と接続するためのパッド部２Ｙが球状の半導体装置１と同様に設けられ、球状の半導体装置１のパッド３の配置と整合した配置でパッドが形成されてる。球状の半導体装置１と角状のＩＣチップ１Ｙとのパッド間の物理的な接続は前述した方法によってなされている。
【００２３】
このような球状の半導体装置において、本発明の特徴とするところは、半導体装置１の複数のパッド３と外部装置の接続端子とを予め一義的に接続することに代えて、複数のパッド３と電子回路４間や複数の外部装置が接続されたパッド間を電気的に接続するスイッチ部を備える点にある。そして、本発明は、複数のパッド３にそれぞれ接続された外部装置の接続端子についての情報を基に、後述する接続制御部の制御下で上記スイッチ部における複数パッド３と電子回路４間や複数の外部装置が接続されたパッド間の選択接続を制御するようにした点を特徴としている。
【００２４】
すなわち、図４にその一実勢形態を示すように、本発明に係る半導体装置は、例えば演算処理装置などの処理機能を搭載した電子回路４を設けた半導体装置１として実現され、センサなどの第２の処理機能を搭載した外部装置２０を接続することで、センシング機能を持つ情報処理装置を構築する。なお、半導体装置の機能は各々自由に選択できる。更には図２に示すように球状の半導体装置どうしを接続しても良いし、第３図のように従来の角状のチップと球状の半導体装置、更には従来の角状の半導体装置どうしや、球状の半導体装置とプリント基板など、システムによって多種多様の接続形態を持つことができる。
【００２５】
具体的には、半導体装置１は電子回路４とパッド部２とを有し、パッド部２には複数のパッド３が形成されている。電子回路４は、複数のパッドと接続されるスイッチ部４１、前記スイッチ部４１における選択接続を制御する接続制御部４２、および演算処理装置などの所定の処理をおこなう処理回路４３で構成されている。一方、外部装置２０は接続端子２１を有し、各接続端子は前述したように半導体装置のパッド３と物理的に接続されている。
【００２６】
スイッチ部４１には処理回路４３からの複数の信号ラインが接続されている。信号ラインは、半導体装置１と外部装置２０との間のデータ伝達に供されるデータラインや半導体装置を駆動させる内部電源の電源ラインＶＣＣや接地ラインＧＮＤなどを含む。一方、接続制御部４２には、外部装置２０に接続されているパッド３とスイッチ部４１との間に延びる信号ラインが接続され、また、処理回路より接続に関する情報が入力される。情報は、例えば、電源ラインＶＣＣ、接地ラインＧＮＤおよびデータラインがスイッチ部のどこに入力されているかを表すもので良い。そして、接続制御部４２は、これに搭載された図５に示すような接続端子識別回路４２ａにより、外部装置の電源ラインＶＣＣと接地ラインＧＮＤを探索する。
【００２７】
探索の方法として、外部装置と接続しているパッド３からの信号ラインに電圧を印加し、そのインピーダンス変化を検出することなどが考えられる。接続端子識別回路４２ａにはインピーダンス変化検知機能が内蔵されたサーチ回路４２ｂが搭載され、電圧を印加することにより発生するインピーダンスの変化を検知するとともに、検索時に信号ラインへ印加する電圧を制御する。例えば、信号ラインに印加する電圧を０．５V以下にして半導体装置から外部装置のサブストレートに大電流が流れることを防ぎつつ微量のインピーダンスの変化を捕捉する方法や、逆に１V以上の電圧を印加してＡC的な大きなインピーダンス変化を瞬時に捕捉する方法などが考えられるが、半導体装置と外部装置との間で適した方法を用いればよい。サーチ回路４２ｂでは内部でスイッチ（図示せず）を走査し、電源ラインＶＣＣ、接地ラインＧＮＤと外部装置との各信号ラインを順に走査していくが、スイッチングの順番は自由である。一方で外部装置の電源ライン、接地ラインの配列が規定されている場合、サーチ回路４２ｂはサーチ時間を短縮することができる。
【００２８】
サーチ回路４２ｂにて電源ラインＶＣＣと接地ラインＧＮＤが探索された後、接続制御部４２の接続端子識別回路４２ａは、スイッチ部４１に入力された処理回路４３のデータラインと外部装置２０からパッド３を介してスイッチ部４１に入力されている信号ラインとの電気的な整合を探索し、対応したラインどうしを接続する。それら機能は接続端子識別回路４２ａのラインセレクター４２ｃに納められている。最初に外部装置２０の接続端子２１の配置が事前に決定している場合の例を述べる。接続端子２１の配置が事前に決定しているとは、接続前の製造段階でＶＣＣ、ＧＮＤラインを基準として接続端子の配置が決まっていることをいう。この場合、半導体装置１はスイッチ部４１に入力されている接続端子２１からの信号ラインの位置および信号ラインが入出力のどちらであるかを把握しており、その情報を接続端子識別回路４２ａのラインセレクター４２ｃに伝達する。ラインセレクター４２ｃではその情報を基に、入出力の判断をおこない、対応するラインの情報とともにスイッチ部４１に伝達する。
【００２９】
スイッチ部４１は図６に示すように、セレクタ回路４１ａ、入出力切り替え回路４１ｂで構成される。接続端子識別回路４２ａのラインセレクター４２ｃから伝達された、対応する信号ラインの情報４１ｃはセレクタ回路４１ａに入力され、また、入出力の情報４１ｄは入出力切り替え回路４１ｂにイネーブル信号として入力される。入出力切り替え回路４１ｂでは入出力の情報４１ｄを受け、外部装置２０の接続端子２１と接続されるラインの入出力を切り替える。例えば、接続端子２１からのラインが入力であれば、イネーブル信号を”Ｈ”として出力側のバッファをハイインピーダンスとし、入力と出力が重複しないようにする。逆に接続端子２１からのラインが出力である場合には、イネーブル信号を”Ｌ”としてセレクタ回路４１ａの出力がそのまま接続端子２１の信号ラインに出力されるようにする。全ての入出力切り替え回路４１ｂの切り替え動作が終了した後に、セレクタ回路４１ａでは接続端子識別回路４２ａからの対応する信号ラインの情報４１ｃを基に処理回路４３の信号ラインと接続端子２１の信号ラインの電気的な接続配列をおこない、各々整合を取った接続をおこなう。これにより、処理回路４３からのデータラインと接続端子の各信号ラインは電気的に整合を取って接続される。なお、セレクタ回路４１ａと入出力切り替え回路４１ｂの作業の順序は、半導体装置１および外部装置２０に悪影響を及ぼさないようなシーケンスでおこなえば、これに限らない。
【００３０】
次に、半導体装置１に接続されている外部装置２０の接続端子２１からの信号ラインの配置が不明である場合について述べる。大量に生産されるものであれば信号ラインの配置を固定し、その情報を半導体装置１に保持させることでラインをセレクトする時間が短縮され有効であるが、少量でかつ特定用途に使用される外部機器を接続する場合には、それぞれの情報を保持させた半導体装置１を製造する必要があり、処理が煩雑になってしまう。そこでさまざまな種類の外部装置と接続された場合にも対処できる半導体装置１の制御方法を第７図をもちいて示す。図７中、参照符号２２は電子回路を示す。
【００３１】
サーチ回路４２ｂにて電源ラインＶＣＣと接地ラインＧＮＤが探索された後、接続端子識別回路４２ａ内のコード解読部４２ｄにより、接続端子２１からの信号ラインを介して外部装置２０内にあるコード格納部２３からコードを読み出す作業に移行する。コード格納部２３は接続端子２１に接続される各々の信号ラインに設置され、コード格納部には固有のコードが格納されている。固有のコードとは、入出力情報や接続すべき信号ラインの情報などであり、例えばコードを４ビットデータで構成し、上位１ビットを入出力情報、下位３ビットを接続端子番号などにする。なお、コードは製造時にあらかじめ設定されている。コード解読部４２ｄでは各々の信号ラインを介してコード格納部２３からコードを読出し、解読してラインセレクター４２ｃに伝達する。ラインセレクター４２ｃではその情報を基に、入出力の判断をおこない、対応するラインの情報とともにスイッチ部４１に伝達する。以降は前述した方法により接続作業をおこなう。以上の方法により、半導体装置１が事前に外部装置２０の接続端子の配置情報を持っていない場合にも、正当に接続することが可能となる。なお、コード格納部は個々の接続端子に保持させずに、全ての接続端子のコードを外部装置のある１つの接続端子に接続され、そこから入手できるようにしても良い。
【００３２】
更には、半導体装置と複数の外部装置を電気的に整合をとって接続する場合にも、上記方法は有効である。図２Ｂ及び図２Ｃに示すように、複数の球状の半導体装置を接続させて大規模な集積回路を構成する場合、それぞれの半導体装置どうしを電気的に整合させて接続する必要があるが、従来のように物理的な接続時に電気的な整合まで取ろうとすると、非常に高精度な位置決めが必要となる。本発明ではこの課題を解決することが可能となる。その例を図８を用いて示す。半導体装置１には外部装置２０ａ、２０ｂが物理的に接続されている。ここで、半導体装置１は、外部装置２０ａと外部装置２０ｂとを電気的に整合をとって接続する機能をもつ。半導体装置１の接続制御部４２には各外部装置の接続端子からの信号ラインが入力されており、前述したようにまず外部装置２０ａ、２０ｂの電源ラインＶＣＣと接地ラインＧＮＤを探索する。探索が終了した後、前述と同様に処理回路４３から外部装置２０ａ、２０ｂの信号ラインに関する情報を入手し、スイッチ部４１に制御するための信号を伝達する。制御信号はラインセレクター４２ｃにて生成された、入出力の判断と対応するライン情報である。なお、前述したように各外部装置にコード格納部を設け、各々の接続端子から情報を入手しても良いことは言うまでも無い。スイッチ部４１において、上述した方法により外部装置２０ａ、２０ｂの入出力方向を設定し、各信号ラインを情報に従い接続することで、電気的に整合の取れた接続が完了する。なお、外部装置２０ａと外部装置２０ｂとを接続するだけでなく、半導体装置１の処理回路４３の信号ラインを外部装置２０ａ、２０ｂに接続すべき場合には、上述の方法により適宜接続すればよい。
【００３３】
以上に述べたように、従来であれば半導体装置と外部装置とを電気的な整合を取って直接接続していたが、本発明によれば、外部装置の電源ライン、接地ラインおよび入出力データラインの正当性を判断し、対応した信号ラインをセレクトして接続する機能をもつ半導体装置１が提供され、半導体装置と外部装置との接続の際に非常に精度の高い位置決めをする必要がなくなり、接続にかかる時間を大幅に短縮することが可能になると共に、位置決めに必要な機械的精度による歩留まりの低下を防ぐことが可能となる。
【００３４】
また、球状の半導体装置１では、動作するための内部電源を電池や外部より予め供給可能であるが、外部から放射される電磁波エネルギーを用いて内部電源を生成する機能を半導体装置１に持たせてもよい。その例を図９から図１１を用いて示す。球状の半導体装置１には半導体上に電子回路４が形成された後に絶縁膜を堆積して、その上にアルミや銅などの接続により、球体であることを利用して周囲にスパイラルのラインを形成し、これをコイル５として作用させる。なお、球状の半導体装置１のパッド部３には、球状の外部装置２０ａ、２０ｂの接続端子２１（パッド部）がそれぞれ物理的に接続されている。
【００３５】
ここで、球状の半導体装置１の電子回路４には、電磁波エネルギーなどによりつくられる高周波信号をDC電源に変換する機能をもつ電源部を搭載する。半導体装置１には高周波信号を受信するためのコイル５が搭載されているが、コイル５と電子回路４内に形成したキャパシタとにより並列共振回路を構成して、高周波信号の周波数に共振させるとさらに良い。外来からの高周波信号の周波数に制限はなく、数百ｋＨｚの長中波や短波、数ＧＨｚのマイクロ波などが考えられ、後段の整流器４４ａ等を構成できるＩＣプロセスの制約や受信効率などにより適当なものを選択する。なお高周波信号は無変調波でよく、シグナルジェネレータなどで与えることができる。電磁波エネルギーによる誘導磁界中に図９の半導体装置が存在する場合、コイル５に交番磁界が誘起され、後段の整流器４４ａにより整流されて直流となる。更に、リミッター４４ｂ、レギュレータ４４ｃにより電圧制御をおこない、動作電源電圧であるＶＣＣを作成する。ＶＣＣ、ＧＮＤは半導体装置１の動作電源として使用される。なお整流器４４ａの例として全波整流器をあげたが、半波整流器でも良い。
【００３６】
半導体装置１は、その全体の構成を図１１に示すように、コイル５、電源部４４、上述したような外部装置２０ａ、２０ｂと電気的に整合を取って接続するための接続制御部４２およびスイッチ部４１、ならびに、接続に関する情報を所有する処理回路４３からなる。なお、外部装置２０ａ、２０ｂにコード格納部を設けると共に、半導体装置１にコード解読部を搭載しても良い。電源部４４で生成された内部電源は各回路を動作させるために用いられるとともに、接続制御部４２では外部装置２０ａ、２０ｂの電源ラインＶＣＣ、接地ラインＧＮＤの探索に用いられる。接続制御部４２では外部装置２０ａ、２０ｂの電源ラインＶＣＣ、接地ラインＧＮＤを探索した後、電気的に整合を取った接続が行われるように各々の信号ラインの情報を基にスイッチ部４１による選択接続を制御する。
【００３７】
ここで、上述の接続作業を終了した後、例えば、外部装置２０ａ、２０ｂを接続した半導体装置１を出荷するときには外部から高周波信号が照射されなくなる場合がある。そこで、選択接続に係る接続制御部４２の結果を、電源が無くても保持できる不揮発性メモリ４５に保存するとよい。なおメモリとしては、半導体装置１への高周波信号が途絶えて動作電源電圧以下になりパワーオフしてしまった場合でも外部装置との接続情報が維持されるように、ヒューズで接続、断線の状態を設定できるようなヒューズタイプの不揮発性のものなどが望ましい。特に電源ラインＶＣＣと接地ラインＧＮＤが、外部装置と電気的な整合の取れた接続状態に維持されているので、以降の処理において外部装置の電源を用いることが可能となる。以上の機能により、高周波信号が無くなって半導体装置１の内部電源がなくなった場合でも、選択接続の情報を維持することが可能となり、以降電源が与えられた場合に、再度選択接続をする必要が無くすことが可能となる。
【００３８】
更には、選択接続が終了した後に、誘導ノイズなどに起因して選択接続の動作が再開されて不要な接続作業が行われることを避けるために、半導体装置１のコイル５の両端に短絡部４６を設けることなども考えられる。選択接続が終了されるまでは短絡部４６は開放されているのでコイル５のＱ値が高く、高周波信号により生成される誘導磁界中にて効率良く交番電力が誘起され、動作電源を生成できる。一方、接続が終了した時点で短絡部４６を動作させてコイル５の両端をショートさせることでコイル５のＱ値は下がり、受信効率が低下するので動作電源を確保できず、半導体装置１はノイズなどによる誤動作ができなくなる。なお、短絡部４６を動作させてからは半導体装置１は誘導磁界からは電源を生成できないので、短絡部４６は不揮発性で、構成が簡単なヒューズタイプのものが有効である。
【００３９】
実施の形態２
実施の形態１では、半導体装置１が、外部装置２０の接続端子２１と半導体装置１内の処理回路４３とを、または複数の外部装置２０どうしを電気的な整合をとって接続するにあたり、電子回路４内の接続制御部４２が処理回路４３、または外部装置２０のコード格納部２３などから接続に関する情報を入手する場合について説明したが、半導体装置１の外部から接続に関する情報を入手することもできる。更には接続した情報を外部に送信して伝達することも可能である。その方法を図によって説明する。
【００４０】
前述にて外部から放射される電磁波エネルギーを用いて内部電源を生成する半導体装置１の例を示したが、上記電磁波エネルギーに接続情報を重畳させることにより、半導体装置１は非接触で接続情報を入手することができる。
【００４１】
図１２は上記情報を重畳した電磁波エネルギーを放出するリーダライタ６の内部構成例を示したものであり、リーダライタ６は、中央演算装置（ＣＰＵ）６１、発振部６２、変調部６３、送信部６４、半導体装置１が送信した接続の情報などを受信する受信部６５、フィルタやアンプを構成する増幅部６６、および復調部６７から構成されている。発振部６２は放射される電磁波エネルギーの周波数の高周波信号を出力するものとなっている。高周波信号としては、前述したように数百ｋＨｚの長中波や、短波や、更にはマイクロ波などが考えられるが、長中波や短波を使用することにより変復調部の構成が簡単となる。発振部６２の高周波信号は変調部６３に入力される。ＣＰＵ６１は、半導体装置１に伝達する接続に関する情報（データ）を変調部６３に伝達し、変調部６３ではＣＰＵ６１からのデータにあわせて発振部６３の信号に変調をかける。変調部６３にて変調する方式に関してはＡＳＫ（Amplitude Shift Keying）やＦＳＫ（Frequency Shift Keying）など、いずれでも良い。変調された信号は送信部６４に伝達され、通信エリアに電磁波エネルギーとして放出され、誘導磁界を生成する。送信部６４としてはＬＣＲ直列共振回路などが考えられる。
【００４２】
図１３には接続に関する情報により変調された電磁波エネルギーを受信する半導体装置１の回路構成例を示しており、コイル５には誘導磁界により交番電力が誘起される。コイル５には電源部４４が接続され、上記交番電力を整流して直流にし、電圧制御をおこなって半導体装置１の内部電源を生成する。更にコイル５には情報解読部４７が接続され、変調がかかっている交番電力を復調して、重畳された情報を解読する。リーダライタ６からの情報としては、例えば半導体装置１に接続されている外部装置２０ａ、２０ｂの接続端子の端子数や、各接続端子の信号ラインの内容、更には電気的に接続されるべき接続端子どうしの関係を示す情報などが用いられる。情報解読部４７にて解読された情報は接続制御部４２に伝達され、上述したような方法により外部装置どうしや半導体装置１と外部装置を電気的に整合を取るよう接続がなされる。接続の後、その結果は不揮発性メモリ４５に保存される。
【００４３】
更には、接続に関する情報を送信したリーダライタ６は、接続が成功したかどうかを確認することもできる。半導体装置１は送信部４８を備え、接続した結果をリーダライタ６にコイル５を介して返信する。接続した結果は、不揮発性メモリ４５に保存した結果でも良いし、接続が終了したことを示すコードを生成してもよい。返信方法としては、半導体装置１のインピーダンスを変化させて電磁波エネルギーにより生成される誘導磁界に微小な変化を与えるものなどが考えられるが、これに限らない。
【００４４】
リーダライタ６では、半導体装置１により付与され且つ接続結果を表す微小な誘導磁界の変化を受信部６５により検知し、増幅部６６によりフィルタリングや信号の増幅をおこなう。増幅された受信信号は復調部６７に伝達され、復調される。復調された信号はＣＰＵ６１に伝達され、半導体装置１が正常に接続作業を完了したかのチェック等をおこなう。
【００４５】
このように、リーダライタ６のような外部機器により接続に関する情報を電磁波エネルギーに重畳し、半導体装置１はコイル５にてその情報を受信し、情報解読部４７により情報を解読して、その情報を基に外部装置２０の接続をおこなうことにより、非接触にて自由に半導体装置１と外部装置２０とを接続可能となり、また、半導体装置１が接続のために必要な動作電源も同時に生成可能となる。
【００４６】
更には、球状の半導体装置を複数接続することにより、従来のプリント基板と同等の機能を奏する集積回路装置を構成可能となる。プリント基板を用いた従来の電子回路装置では、使用する部品が違う場合や、同じＩＣチップを使用する製品でも使用するピンや周辺の受動素子が違う場合には、新規にプリント基板の接続パターンを設計する必要があり、プリント基板の種類が非常に多くなり、処理が煩雑になってしまうという問題があった。また、耐ノイズ性やフィルタなどの定数をもつ回路に関しては、接続パターンの設計には熟練の経験と知識が必要であるので、専門におこなう人材が必要になり、かつそのような者が設計したプリント基板であっても、接続パターンを設計してプリント基板上に部品を配置した後に、実際に動作をさせながら受動素子の値を調整する必要があり、事前に選定した部品を採用することができない場合が多く、部品の変更が余儀なくされ接続パターンの再設計が必要となり、開発期間の遅延が発生してしまうという問題点があった。多品種少量の生産に置いてはこの問題は更に深刻であった。本発明の半導体装置を用いることにより、上記問題を解決することが可能となる。その例を以下に示す。
【００４７】
半導体装置１には各々固有の位置番号が格納される。その方法として、リーダライタ６が放射する電磁波エネルギーに固有の位置番号を情報として重畳させることなどが考えられる。半導体装置１は、変調された誘導磁界内でリーダライタ６からの電磁波エネルギーをコイル５にて受信すると、電源部４４にて直流に変換して動作電源を作成して各ブロックに供給すると共に、情報解読部４７にて高周波信号を復調して位置番号格納部４９に伝達し、リーダライタ６が情報として重畳した固有の番号を認識する。例えば、図１４において管路内に最初に落下した半導体装置１には０００ｈという１６進数の固有の番号が与えられたとする。この固有の番号は後の接続作業において位置番号として用いられるもので、図１３の位置番号格納部４９に保存される。この位置番号格納部４９は、半導体装置１が誘導磁界外に出た後でも固有の番号を保存できるように、不揮発性メモリやヒューズタイプのメモリなどの機能を持つ。なお、リーダライタ６は半導体装置１が管路内を落下し、リーダライタ６の送信部エリア内に入ってくることを検知するために光学的な検知装置を工程前に設置してもよいし、半導体装置１にポーリング信号を常時送信し、半導体装置１からの返信信号が返ってくるかどうかを検知するようにしてもよい。リーダライタ６のＣＰＵ６１は、固有の番号を送信した後に、次に管路内を通過する半導体装置１に与える固有の番号として００１ｈをセットする。この作業をそれ以降管路内を落下してくる半導体装置１にもおこない、物理的な接続作業をおこない、図１５のような一連の半導体装置群を作り出す。なお半導体装置の接続数には制限は無く、また固有の番号の種類、符番方法に関してはこれによらず、自由に設定できる。
【００４８】
図１５の半導体装置群が形成された後、各半導体装置を電気的に整合を取る接続作業をおこなう。リーダライタ６は半導体装置群に電磁波エネルギーを照射する（S１０１）。各半導体装置は、誘導磁界によりコイル５に誘起した交番電力を電源部４４により整流して動作電源を作成し、動作状態となる（S１０２）。次に、各半導体装置１は他の半導体装置のＶＣＣ、ＧＮＤおよび接続端子を検索する。各半導体装置は、リーダライタ６が電磁波エネルギーに重畳させた固有の位置番号の情報と接続情報の復調および解読をおこない（Ｓ１０３）、位置番号格納部４９内の固有の位置番号とリーダライタ６から送信された位置番号とを比較し（Ｓ１０４）、両者が一致した場合には接続情報を解読し（Ｓ１０５）、接続制御部４２はこれに伝達された情報に基づいて接続端子の選択接続作業をおこなう（Ｓ１０６）。解読した位置番号と固有の位置番号とが一致しなかった半導体装置１は、自分に宛てられた接続情報ではないと判断し、再度リーダライタ６が位置番号を送信するまで待機する。なお、接続作業は、隣接している半導体装置に対して行われる。例えば半導体装置０００ｈであれば、これに隣接する半導体装置００１ｈ、１００ｈに対する接続作業をおこなう。接続相手の選択は半導体装置に持たせても良いし、リーダライタが接続する相手を指定する情報を重畳させて指令しても良い。
【００４９】
図１７には半導体装置１とリーダライタ６の送受信する情報の例を示している。リーダライタ６は通信の初めを知らせるためにスタートテキスト（ＳＴＸ）を送信した後、接続作業を行うべき半導体装置を指定する位置番号とこの半導体装置に係る接続情報を順次送信する。ＣＲＣ（Cyclic Redundancy Check）は無線による交信フレームをチェックをするものであり、ノイズ等により交信フレームが異常が生じてＣＲＣの計算結果に異常が見られた場合には、半導体装置１はその旨をリーダライタに返信して再度接続情報を送信してもらう、などが考えられる。なお、ＣＲＣは無線通信の信頼性をあげるものであり、他の誤り符合でも良く、また交信時間を短くするために省いても良い。
【００５０】
電気的な接続作業を完了した半導体装置１は、リーダライタ６に対して接続の結果を送信部４８にて返信する（Ｓ１０７）。返信フレームはＳＴＸ、接続結果、ＣＲＣなどで構成される。接続結果の送信では、接続結果を表す情報をそのまま送信しても良いし、接続が終了したか否かのみを送信しても良い。返信フレームを送信した半導体装置１は接続情報を不揮発性メモリ４５に書きこむ（Ｓ１０８）。これにより、その後半導体装置１が誘導磁界から外れてもその接続情報が保存される。返信フレームを受信したリーダライタ６は、接続作業を完了した半導体装置に隣接した半導体装置１に係る接続情報の送信をおこなう。なお、リーダライタ６からの送信、および半導体装置１からの送信の変調方式、送信方式に関しては自由である。リーダライタ６は以上の交信を全ての半導体装置１に対しておこない、それが完了した時点で全ての半導体装置が電気的に接続されたことになる。
【００５１】
なお前述の不揮発性メモリ４５への接続情報の書きこみは、リーダライタ６が全ての半導体装置１からの返信信号を解析し、それが正しいと判断した時点で書きこみのコマンドを送信することでおこなっても良い。また不揮発性メモリ４５を書き換え可能なものにすることにより、以降の部品の変更などにより接続パターンの変更を余儀なくされる場合でも前述の方法により同一の半導体装置群に対してリーダライタ６から送信する接続情報を変更するだけで、簡単に接続パターンを変更することが可能となる。
【００５２】
前述の説明では、半導体装置１の位置番号の決定に際して、半導体装置同士が接続される前に各半導体装置にリーダライタ６から固有の番号を変調された高周波信号の形式で送信され、高周波信号を復調して解読して得た固有の番号を位置番号として位置番号格納部４９に格納していたが、半導体装置同士が接続された後に半導体装置１自身が判断する方法でもよい。その例を図１８、図１９をもちいて示す。図１８は複数の半導体装置が接続されている外観図、図１９は位置番号決定に関する手順を示した図である。すなわち図１８において複数の半導体装置はハンダにより物理的に接続され、半導体装置群を成している。ここでリーダライタ６により誘導磁界が作られ、各半導体装置は電源部４４により動作電源が供給され、動作可能状態となる（Ｓ２０１）。まず各半導体装置はパッド部に他の半導体装置が接続されているかを検索する（Ｓ２０２）。検索はパッド面のパッドがオープンになっているか否かをおこなえば良い。ここで図１７においてＡおよびＢ方向に半導体装置が接続されている半導体装置は待機モードとなり（Ｓ２０４）、他の半導体装置よりＷＡＫＥ ＵＰ信号がくるまでは以降の動作を停止する。一方、ＡおよびＢ方向に半導体装置が接続されていない半導体装置は自分の位置番号を、例えば０００ｈと認識して位置番号格納部４９に位置番号を格納する（Ｓ２０５）。その後、他の接続されている半導体装置のＶＣＣ、ＧＮＤを前述の方法で検索し（Ｓ２０６）、自分の位置番号をカウントアップさせた番号をＣとＤの方向に接続されている半導体装置に符番をする（Ｓ２０７）。例えば、半導体装置０００ｈは、ＣおよびＤ方向の半導体装置のそれぞれに００１ｈおよび１００ｈと符番する。そして、各番号を含んだＷＡＫＥ ＵＰ信号を半導体装置００１ｈと１００ｈに送信する（Ｓ２０８）。送信には検索した電源ラインＶＣＣを用いても良いし、他のデータ用信号ラインを代用しても良い。ＷＡＫＥ ＵＰ信号を受信した半導体装置００１ｈ、１００ｈは待機モードからはずれ（Ｓ２０４）、ＶＣＣ、ＧＮＤ検索のルーチンに戻る。このときＷＡＫＥ ＵＰ信号には自分の位置番号が含まれているので、その番号を位置番号格納部４９に格納する（Ｓ２０５）。
【００５３】
上記動作を繰り返すことにより、各半導体装置１は自らの位置を把握し、その後の接続情報を入手できる状態となる。なお、この方法を採用することにより、リーダライタ６が各半導体装置１に位置番号を送信する工程をなくすことができ、かつ半導体装置１が自分の配置されている位置を自ら把握することが可能となる。またリーダライタ６からのコマンドは半導体装置１の情報解読部４７が解読できるものであればどのような種のものでも良く、自由に設定できる。
【００５４】
以上のように、従来のプリント基板のように部品を選定して製品種毎に個別に製作するのではなく、リーダライタにより半導体装置毎あるいは半導体装置群毎に非接触で接続情報を書きこむことができるので、接続情報は個別に自由に設定でき、多品種少量の製品への対応が可能となる。また以降の接続変更も非接触で新たな接続情報を送信すれば良いので、従来のように新たにプリント基板を設計変更して製作するのに比べて開発期間を短縮できる。
【００５５】
なお、上記の説明ではＩＣを搭載した球状の半導体装置の例を示したが、マイクロマシニング技術により各種センサを半導体に形成し、半導体装置としても用いても良い。
【００５６】
また、本発明の方法は、半導体装置１の電子回路内の所定の回路の特性を決める回路定数を非接触で指定することにも使用できる。従来、個々の半導体装置の回路特性を同じにするには、例えば回路に使用されている抵抗をレーザでトリミングするなどする必要があり、一度設定した回路定数を変更することはできなかった。また半導体装置を外部装置に接続した後に回路定数を変更するには、外部装置に別途可変抵抗や可変コンデンサなどの可変受動素子を接続することが必要となり、出荷時に人による調整が必要であった。本発明における電磁波エネルギーに重畳する情報により所定の回路の回路定数を表すことにより、半導体装置１はその情報に基づき回路の特性を自由に変更でき、かつ外部装置に接続した後でも上記電磁波エネルギーを送信するだけで変更することができる。なお、回路定数は抵抗やキャパシタなどの受動素子のみならず、アンプなどのアナログ回路や、論理回路の設定値など、半導体装置の処理回路にある全ての可変可能な回路定数に対応できる。
【００５７】
更には、リーダライタ６が高周波信号に重畳する情報は接続に関する情報にのみならず、半導体装置に対する情報であれば何でも良い。例えば、半導体装置に出荷時における機能検査の情報を伝達することなどが考えられる。球状の半導体装置の機能検査をおこなう場合に、従来の半導体テスト装置のようにプロービングする方法では半導体装置の精密な位置決めが求められるという問題がある。その問題を解決するべく、半導体装置に検査情報をリーダライタから非接触で伝達する。検査の情報を解読した半導体装置は、内部の処理回路の機能を検査したり、接続されている外部装置上の回路の機能検査をおこない、その結果を送信部を用いてリーダライタに送信する。検査の情報は従来のＩＣテスターが生成するような回路の機能を検査するためのデータそのものでも良いし、半導体装置の不揮発性メモリに検査データを予め格納しておき、そのデータを読み出して検査させるコマンドのみでも良い。また半導体装置が送信する検査結果は、検査情報による出力結果をそのものでも良いし、求められる出力結果を予め不揮発性メモリに格納しておき、それと比較した良否の判断だけでも良い。このようにリーダライタより検査に関する情報を重畳させた高周波信号による誘導電磁界を生成し、その誘導電磁界中に配された半導体装置によってその情報を解読して機能検査をおこなうことにより、従来のテスト工程のように半導体テスト装置のプローブを接触させるための半導体装置への微妙な位置合わせが必要と無くなるので、検査時間の短縮につながるという効果を生むことができる。なお、検査の情報を受信しなくとも、検査用の半導体装置と検査を必要とする半導体装置とを本発明の選択接続方法により接続して、検査することもできる。
【００５８】
【発明の効果】
本発明によれば、半導体上の複数のパッドと複数の端子とを、または複数のパッドの対応するもの同士を選択接続するスイッチ部を、複数のパッドにそれぞれ接続された少なくとも一つの外部装置の複数の接続端子の機能に応じて、接続制御部により制御するので、少なくとも一つの外部装置と半導体装置とを或いは複数の外部装置どうしを電気的な整合を取って接続することが容易に成される。従って、半導体装置、更には外部装置が球状である場合でも相互に接続するときに、双方のパッド間の整合を取る必要がなくなり、単にパッド間を相対させるだけでよいので、高精度な位置決めが不要となり、その接続作業の大幅な簡易化を図ることができる等の実用上多大なる効果が奏せられる。
【００５９】
また各実施態様によれば、スイッチ部を介する複数の半導体装置どうし、または半導体装置と少なくとも一つの外部装置との接続をより簡易化し、装置間の電気接続を容易におこなうことができる。更には、外部より電磁波エネルギーを照射し、また更には、その電磁波エネルギーに所定の情報を重畳させることにより、従来では接触して作業する必要のあったものが非接触でおこなうことができ、接触するにあたり必要な機械的な位置決め精度が不要になるとともに、利便性が向上するという効果がある。
なお本発明においては上記の動作を保証するために、一連の作業の後、電磁波エネルギーの影響をなくす機能や、無駄な処理動作を防ぐため処置の結果を無電源でも保持する機能を有しており、実用において信頼性が向上される効果が奏される。
【００６０】
更には本発明により複数の半導体装置を連ねて接続することができるので、従来のプリント基板と同等以上の機能を持ち、かつその接続情報を個別に自由に設定できることから、従来では困難であった多品種少量の製品への対応が可能となる。また以降の接続の変更も容易であり、従来に比べて開発期間を大幅に短縮できるという多大な効果が奏せられる。
【図面の簡単な説明】
【図１Ａ】 この発明の実施の形態１に係る半導体装置の外観を示す正面図。
【図１Ｂ】 図１Ａに示した半導体装置の側面図。
【図２Ａ】 この発明の実施の形態１に係る半導体装置と外部装置の接続外観の一例を示す説明図。
【図２Ｂ】 別の接続態様を示す図。
【図２Ｃ】 更に別の接続態様を示す図。
【図３】 この発明の実施の形態１に係る半導体装置と外部装置の接続外観の別の例を示す説明図。
【図４】 この発明の実施の形態１に係る半導体装置の構成例を示す説明図。
【図５】 この発明の実施の形態１に係る半導体装置の接続制御部の内部回路の構成例を示す説明図。
【図６】 この発明の実施の形態１に係る半導体装置のスイッチ部の内部回路の構成例を示す説明図。
【図７】 この発明の実施の形態１に係る半導体装置と外部装置の構成の別の例を示す説明図。
【図８】 この発明の実施の形態１に係る半導体装置と外部装置の構成の別の例を示す説明図。
【図９】 この発明の実施の形態１に係る半導体装置と外部装置の接続外観を示す説明図。
【図１０】 この発明の実施の形態１に係る半導体装置と電源部の構成の例を示す説明図。
【図１１】 この発明の実施の形態１に係る半導体装置と外部装置の構成の別の例を示す説明図。
【図１２】 この発明の実施の形態２に係るリーダライタの構成例を示す説明図。
【図１３】 この発明の実施の形態２に係る半導体装置と外部装置の構成例を示す説明図。
【図１４】 この発明の実施の形態２に係る半導体装置への位置番号書込み方法の例を示す説明図。
【図１５】 この発明の実施の形態２に係る半導体装置群の外観を示す説明図。
【図１６】 この発明の実施の形態２に係る半導体装置の接続方法の例を示すフローチャート図。
【図１７】 この発明の実施の形態２に係る半導体装置とリーダライタが授受するデータの例を示す説明図。
【図１８】 この発明の実施の形態２に係る半導体装置群の外観を示す説明図。
【図１９】 この発明の実施の形態２に係る半導体装置の接続方法の例を示すフローチャート図。
【符号の説明】
１ 半導体装置
２ パッド部
３ パッド
４ 電子回路
５ コイル
２０ 外部装置
２１ 接続端子
２２ 電子回路
２３ コード格納部
４１ スイッチ部
４２ 接続制御部
４２ａ 接続端子識別回路
４２ｂ コード解読部
４３ 処理回路

Claims (19)

  1. 半導体上にパッド部と電子回路とを有し、
    上記パッド部は複数のパッドを有し、
    上記電子回路は、
    上記パッド部の複数のパッドと上記半導体上の複数の端子とに接続され、前記複数のパッドと前記複数の端子とを電気的に選択接続するスイッチ部と、
    上記パッド部の複数のパッドにそれぞれ接続された外部装置の複数の接続端子についての情報に基づき上記スイッチ部の選択接続を制御する接続制御部とを有し、
    上記接続制御部は、電気的な接続状態を識別する接続端子識別回路を有すること
    を特徴とする半導体装置。
  2. 上記半導体装置は、球状の半導体上に上記パッド部と上記電子回路を有すること
    を特徴とする請求項１に記載の半導体装置。
  3. 上記外部装置は、処理機能を異にする球状の半導体装置からなり、上記パッドは半導体装置間の相互接続に用いられること
    を特徴とする請求項１または２に記載の半導体装置。
  4. 上記半導体上に複数のパッド部を配置したこと
    を特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記複数のパッド部には複数の外部装置が接続され、上記接続制御部は上記複数の外部装置間の接続を制御すること
    を特徴とする請求項４に記載の半導体装置。
  6. 上記電子回路は、所定の処理をなす処理回路を有し、上記接続制御部は上記処理回路と外部装置の接続を制御すること
    を特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  7. 上記接続制御部は、上記外部装置の各接続端子に設けられ、固有のコードが格納されたコード格納部からコードを読み出すコード解読部を有すること
    を特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 上記半導体装置は、半導体上にコイルを有し、
    誘導磁界中にて上記コイルに誘導される交番電力を整流し、内部電源を供給する電源部を有すること
    を特徴とする請求項１ないし７のいずれかに記載の半導体装置。
  9. 上記コイルに交番電力を誘導する誘導磁界は情報に応じて変調された誘導電磁界であり、上記電子回路は、上記誘導電磁界中より情報を解読する情報解読部を有すること
    を特徴とする請求項８に記載の半導体装置。
  10. 上記誘導電磁界中の情報は、固有の位置番号であること
    を特徴とする請求項９に記載の半導体装置。
  11. 上記電子回路は、固有の位置番号を決定する位置番号決定手段を有すること
    を特徴とする請求項１ないし９のいずれかに記載の半導体装置。
  12. 上記電子回路は、位置番号格納部を有すること
    を特徴とする請求項１０または１１に記載の半導体装置。
  13. 上記誘導電磁界中の情報は、外部装置の複数の接続端子との接続に関する情報であること
    を特徴とする請求項９ないし１２のいずれかに記載の半導体装置。
  14. 上記誘導電磁界中の情報は、上記処理回路の回路定数であること
    を特徴とする請求項９ないし１３のいずれかに記載の半導体装置。
  15. 上記誘導電磁界中の情報は、上記外部装置を検査する検査情報であること
    を特徴とする請求項９ないし１４のいずれかに記載の半導体装置。
  16. 上記電子回路は、上記コイルを介して外部に情報を送信する送信部を有すること
    を特徴とする請求項９ないし１５のいずれかに記載の半導体装置。
  17. 上記電子回路は不揮発性メモリを有し、上記電子回路の所定の処置の結果を上記不揮発性メモリに格納すること
    を特徴とする請求項１ないし１６のいずれかに記載の半導体装置。
  18. 上記不揮発性メモリは、上記外部装置を検査する検査情報を格納すること
    を特徴とする請求項１７に記載の半導体装置。
  19. 上記電子回路は、上記コイルの両端に接続された短絡部を有すること
    を特徴とする請求項９ないし１８のいずれかに記載の半導体装置。
JP2002547232A 2000-11-29 2000-11-29 半導体装置 Expired - Fee Related JP4186186B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/008437 WO2002045168A1 (fr) 2000-11-29 2000-11-29 Dispositif semi-conducteur

Publications (2)

Publication Number Publication Date
JPWO2002045168A1 JPWO2002045168A1 (ja) 2004-04-08
JP4186186B2 true JP4186186B2 (ja) 2008-11-26

Family

ID=11736731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002547232A Expired - Fee Related JP4186186B2 (ja) 2000-11-29 2000-11-29 半導体装置

Country Status (3)

Country Link
JP (1) JP4186186B2 (ja)
AU (1) AU2001216493A1 (ja)
WO (1) WO2002045168A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
JP4965153B2 (ja) * 2005-04-21 2012-07-04 パナソニック株式会社 半導体集積回路、それを用いた電子装置及び半導体集積回路の制御方法
JP7282654B2 (ja) * 2019-10-23 2023-05-29 ルネサスエレクトロニクス株式会社 半導体デバイス、半導体デバイスの接続処理方法および電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815265B2 (ja) * 1985-08-16 1996-02-14 オムロン株式会社 非接触式応答ユニット
JPS61180995A (ja) * 1986-02-07 1986-08-13 Nec Corp 半導体集積回路装置
JPH04119652A (ja) * 1990-09-11 1992-04-21 Toshiba Corp 半導体集積回路装置
JPH11211794A (ja) * 1998-01-29 1999-08-06 Matsushita Electric Ind Co Ltd 半導体集積回路およびその検査方法
JP2000216329A (ja) * 1999-01-25 2000-08-04 Seiko Epson Corp 球状半導体およびそれを用いた半導体装置
JP2000243907A (ja) * 1999-02-17 2000-09-08 Sony Corp 半導体チップとパッケージ
DE60042139D1 (de) * 1999-02-19 2009-06-18 Nippon Telegraph & Telephone Kontaktlose Chipkarte und System hierfür

Also Published As

Publication number Publication date
AU2001216493A1 (en) 2002-06-11
WO2002045168A1 (fr) 2002-06-06
JPWO2002045168A1 (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
Lozano-Nieto RFID design fundamentals and applications
US10210445B2 (en) Passive RFID sensor tag and RFID reader
US9613237B2 (en) Passive RFID sensor tag
US6867981B2 (en) Method of mounting combination-type IC card
US9779342B2 (en) RFID reading method and RFID reader
EP1528621A1 (en) Loop coil antenna
US20030033713A1 (en) RFID tag having integral electrical bridge and method of assembling the same
JP2003179526A (ja) 非接触通信システム、並びに非接触通信補助装置および方法
KR20040098665A (ko) 커플링이 강화된 집적 회로
CN101305381A (zh) 支付卡信号表征方法及电路
CN101164196B (zh) 转发器调谐方法及转发器
JP2002168699A (ja) 非接触温度測定装置および非接触温度測定方法
JP4186186B2 (ja) 半導体装置
CN101341416B (zh) 具有射频接口的电路和数据载体
JP4115478B2 (ja) Ｒｆタグの情報読み出し方法および情報書き込み方法
US8514083B2 (en) Antenna for an electronic tag
JP4102994B2 (ja) アンテナ回路及び非接触型ｉｃカード、並びに非接触型ｉｃカードの製造方法
JP4656779B2 (ja) Ｒｆ−ｉｄの検査システム
JP4671560B2 (ja) 静電結合型ｒｆ−ｉｄの検査方法およびその検査システム
JP2003271912A (ja) Ｉｄタグ、ｉｄタグを有する集積回路用基板、この集積回路用基板の製造方法、及びｉｄ検出装置
JP5282535B2 (ja) 状態変化検知システム
JP3464168B2 (ja) 球体接続器
CN112990416B (zh) 一种带有天线检测端口的高频rfid芯片及标签
JP2011008497A (ja) プログラマブルコントローラ、ベースボード、およびｉ／ｏモジュール
JP4682478B2 (ja) 非接触型ｉｃカードの通信システム，ｉｃカード及びｉｃカードリーダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080827

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20080829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080829

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees